JP2003218536A - 多層基板 - Google Patents
多層基板Info
- Publication number
- JP2003218536A JP2003218536A JP2002011485A JP2002011485A JP2003218536A JP 2003218536 A JP2003218536 A JP 2003218536A JP 2002011485 A JP2002011485 A JP 2002011485A JP 2002011485 A JP2002011485 A JP 2002011485A JP 2003218536 A JP2003218536 A JP 2003218536A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layers
- dielectric
- layer
- dielectric layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 配線の物理的な長さを調整することなしにそ
れぞれの配線の電気長を調整することを可能にし、基板
面積の増大、配線の複雑化、配線が複雑になることによ
り配線にインダクタンスや容量が発生し電気信号に悪影
響を及ぼすことを防止した多層基板を提供する。 【解決手段】 それぞれ上下に誘電体層Ｍ１〜Ｍ９が接
するように積層された複数の配線層Ｌ１〜Ｌ９を備え、
上下に接する誘電体層Ｍ１〜Ｍ９の誘電率を、配線層Ｌ
１〜Ｌ９毎に変えることで、各配線層Ｌ１〜Ｌ９に形成
される配線の波長短縮率が異なるようにしたことを特徴
とする多層基板にある。
れぞれの配線の電気長を調整することを可能にし、基板
面積の増大、配線の複雑化、配線が複雑になることによ
り配線にインダクタンスや容量が発生し電気信号に悪影
響を及ぼすことを防止した多層基板を提供する。 【解決手段】 それぞれ上下に誘電体層Ｍ１〜Ｍ９が接
するように積層された複数の配線層Ｌ１〜Ｌ９を備え、
上下に接する誘電体層Ｍ１〜Ｍ９の誘電率を、配線層Ｌ
１〜Ｌ９毎に変えることで、各配線層Ｌ１〜Ｌ９に形成
される配線の波長短縮率が異なるようにしたことを特徴
とする多層基板にある。
Description
【０００１】
【発明の属する技術分野】この発明は、通信機器等に使
用されている配線基板、特に複数の同時動作信号の伝送
用配線の伝搬遅延時間を整合させるための多層基板の構
造に関する。
用されている配線基板、特に複数の同時動作信号の伝送
用配線の伝搬遅延時間を整合させるための多層基板の構
造に関する。
【０００２】
【従来の技術】近年デジタル信号の高速化にともない、
基板内に多数の高周波ラインを配置することが多い。特
にＣＰＵのバス信号のようなパラレル信号は、デバイス
間を等電気長で配線しないと信号間の位相が合わずうま
く伝送できない。また機器の小型化がすすむなかで、基
板面積の縮小が必要で、配線の都合上基板の多層化が進
んでいる。
基板内に多数の高周波ラインを配置することが多い。特
にＣＰＵのバス信号のようなパラレル信号は、デバイス
間を等電気長で配線しないと信号間の位相が合わずうま
く伝送できない。また機器の小型化がすすむなかで、基
板面積の縮小が必要で、配線の都合上基板の多層化が進
んでいる。
【０００３】図３に同時動作信号の伝送用配線の伝搬遅
延時間を整合するための従来の配線基板の構造の一例を
示す。配線基板上にはＩＣ等からなるデバイス１００と
これに接続されるコネクタ２００が配置され、これらの
ピンを等電気長配線しなければならない場合には、図示
のように蛇行配線ＬＬで長さを揃えていた。
延時間を整合するための従来の配線基板の構造の一例を
示す。配線基板上にはＩＣ等からなるデバイス１００と
これに接続されるコネクタ２００が配置され、これらの
ピンを等電気長配線しなければならない場合には、図示
のように蛇行配線ＬＬで長さを揃えていた。
【０００４】このように従来、等電気長配線を実施する
場合、同じ誘電率の基板上に配線を形成し、等電気長に
配線したい配線は、全て同じ長さに配線していた。配線
の長さは、デバイス１００、コネクタ２００等のピンの
位置により決まる距離で、短い距離に配置する配線(例
えば図３のＬ１０)は、電気長を等長にするため蛇行(例
えば図３のＬＬ)させ、意図的に長くし、長い距離に配
置する配線(例えば図３のＬ１１)に合わせていた。
場合、同じ誘電率の基板上に配線を形成し、等電気長に
配線したい配線は、全て同じ長さに配線していた。配線
の長さは、デバイス１００、コネクタ２００等のピンの
位置により決まる距離で、短い距離に配置する配線(例
えば図３のＬ１０)は、電気長を等長にするため蛇行(例
えば図３のＬＬ)させ、意図的に長くし、長い距離に配
置する配線(例えば図３のＬ１１)に合わせていた。
【０００５】
【発明が解決しようとする課題】以上のような従来の配
線基板の構造では、配線の電気長を等長にするための配
線は、基板面積の増大、配線を複雑化、配線にインダク
タンスや容量が発生し電気信号に悪影響を及ぼす等の問
題が発生していた。
線基板の構造では、配線の電気長を等長にするための配
線は、基板面積の増大、配線を複雑化、配線にインダク
タンスや容量が発生し電気信号に悪影響を及ぼす等の問
題が発生していた。
【０００６】この発明は上記のような課題を解消するた
めになされたもので、配線の物理的長さを調整すること
なく配線の電気長を調整することを可能にした多層基板
を提供することを目的とする。
めになされたもので、配線の物理的長さを調整すること
なく配線の電気長を調整することを可能にした多層基板
を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、それぞれ上下に誘電体層が接するように積層さ
れた複数の配線層を備え、上下に接する誘電体層の誘電
率を配線層毎に変えることで、各配線層に形成される配
線の波長短縮率が異なるようにしたことを特徴とする多
層基板にある。
発明は、それぞれ上下に誘電体層が接するように積層さ
れた複数の配線層を備え、上下に接する誘電体層の誘電
率を配線層毎に変えることで、各配線層に形成される配
線の波長短縮率が異なるようにしたことを特徴とする多
層基板にある。
【０００８】また、同一配線層の上下に接する誘電体層
を誘電率の異なるものにしたことを特徴とする。
を誘電率の異なるものにしたことを特徴とする。
【０００９】
【発明の実施の形態】実施の形態１．図１はこの発明の
一実施の形態による多層基板の断面図である。Ｌ１〜Ｌ
９は積層された複数の配線層、Ｍ１〜Ｍ９はこれらの配
線層Ｌ１〜Ｌ９のそれぞれの上下に接するように積層さ
れた誘電体層で、図１の場合、配線層と誘電体層が交互
に積層されている。
一実施の形態による多層基板の断面図である。Ｌ１〜Ｌ
９は積層された複数の配線層、Ｍ１〜Ｍ９はこれらの配
線層Ｌ１〜Ｌ９のそれぞれの上下に接するように積層さ
れた誘電体層で、図１の場合、配線層と誘電体層が交互
に積層されている。
【００１０】誘電体層Ｍ１〜Ｍ９を、誘電率が異なる例
えば図１に示すように２種類(何種類でも可)の誘電体層
で構成した場合、誘電体１で示される誘電体層Ｍ１、Ｍ
２に挟まれた配線層Ｌ２、誘電体２で示される誘電体層
Ｍ３、Ｍ４に挟まれた配線層Ｌ４、誘電体１で示される
誘電体層Ｍ２と誘電体２で示される誘電体層Ｍ３に挟ま
れた配線層Ｌ３、および誘電体１で示される誘電体層Ｍ
１と空気に挟まれた配線層Ｌ１がある。
えば図１に示すように２種類(何種類でも可)の誘電体層
で構成した場合、誘電体１で示される誘電体層Ｍ１、Ｍ
２に挟まれた配線層Ｌ２、誘電体２で示される誘電体層
Ｍ３、Ｍ４に挟まれた配線層Ｌ４、誘電体１で示される
誘電体層Ｍ２と誘電体２で示される誘電体層Ｍ３に挟ま
れた配線層Ｌ３、および誘電体１で示される誘電体層Ｍ
１と空気に挟まれた配線層Ｌ１がある。
【００１１】例えば、誘電体１からなる誘電体層Ｍ１、
Ｍ２、Ｍ５〜の比誘電率を２、誘電体２からなる誘電体
層Ｍ３、Ｍ４の比誘電率を６とした場合、
Ｍ２、Ｍ５〜の比誘電率を２、誘電体２からなる誘電体
層Ｍ３、Ｍ４の比誘電率を６とした場合、
【００１２】配線層Ｌ４に配置された配線すなわちスト
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ) でλｇ＝ｃ／(ｆ・√εｒ) 但し λｇ：波長 ｃ：真空中の光速 ｆ：周波数 ε
ｒ：誘電体の比誘電率 λｇ＝１２.２２(ｍｍ) 波長短縮率＝４１.８％
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ) でλｇ＝ｃ／(ｆ・√εｒ) 但し λｇ：波長 ｃ：真空中の光速 ｆ：周波数 ε
ｒ：誘電体の比誘電率 λｇ＝１２.２２(ｍｍ) 波長短縮率＝４１.８％
【００１３】配線層Ｌ２に配置された配線すなわちスト
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ)で λｇ＝２１.２(ｍｍ) 波長短縮率＝７０.７％
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ)で λｇ＝２１.２(ｍｍ) 波長短縮率＝７０.７％
【００１４】配線層Ｌ３に配置された配線すなわちスト
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ)で λｇ＝１５.０(ｍｍ) 波長短縮率＝５０.０％
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ)で λｇ＝１５.０(ｍｍ) 波長短縮率＝５０.０％
【００１５】配線層Ｌ１に配置された配線すなわちスト
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ)で 配線層Ｌ１は、マイクロストリップラインでの実効比誘
電率は、 εｒｅ＝(εｒ＋１)／２＋(εｒ−１)／｛２・√(１＋
１０・ｈ／ｗ)｝ ｈ：誘電体の厚さ ｗ：マイクロストリップラインの
幅 ｈ：０.１ｍｍ ｗ：０.３３４ｍｍ(特性インピーダ
ンス約50Ω)とした場合 εｒｅ＝１.７５ λｇ＝２２.６(ｍｍ) 波長短縮率＝７５．６％
リップラインの波長は、 ｆ＝１０Ｇ(Ｈｚ)で 配線層Ｌ１は、マイクロストリップラインでの実効比誘
電率は、 εｒｅ＝(εｒ＋１)／２＋(εｒ−１)／｛２・√(１＋
１０・ｈ／ｗ)｝ ｈ：誘電体の厚さ ｗ：マイクロストリップラインの
幅 ｈ：０.１ｍｍ ｗ：０.３３４ｍｍ(特性インピーダ
ンス約50Ω)とした場合 εｒｅ＝１.７５ λｇ＝２２.６(ｍｍ) 波長短縮率＝７５．６％
【００１６】また図２には図１に示す多層基板にデバイ
ス１００とコネクタ２００を実装しこれらの間を各配線
層(例えば配線層Ｌ１、Ｌ３、Ｌ４)を介して配線した場
合の上面図(図１の(ｂ)(ｃ)に関しては配線部分を透視
して示している)を示す。また多層基板の表面に実装さ
れたデバイス１００やコネクタ２００のピンと配線層Ｌ
２〜との接続は例えばスルーホール(特に図示せず)によ
り行う。
ス１００とコネクタ２００を実装しこれらの間を各配線
層(例えば配線層Ｌ１、Ｌ３、Ｌ４)を介して配線した場
合の上面図(図１の(ｂ)(ｃ)に関しては配線部分を透視
して示している)を示す。また多層基板の表面に実装さ
れたデバイス１００やコネクタ２００のピンと配線層Ｌ
２〜との接続は例えばスルーホール(特に図示せず)によ
り行う。
【００１７】これにより図３のような位置関係で配線す
る場合も、例えば図１に示すように長い距離の配線を配
線層Ｌ１(図１の(ａ)参照)により配線し、短い距離の配
線を配線層Ｌ４(図１の(ｂ)参照)により配線すること
で、図１の(ｂ)の配線層Ｌ４では短い距離で電気長が稼
げ、蛇行ライン等を減らすことが可能となる。
る場合も、例えば図１に示すように長い距離の配線を配
線層Ｌ１(図１の(ａ)参照)により配線し、短い距離の配
線を配線層Ｌ４(図１の(ｂ)参照)により配線すること
で、図１の(ｂ)の配線層Ｌ４では短い距離で電気長が稼
げ、蛇行ライン等を減らすことが可能となる。
【００１８】配線層Ｌ４の配線は、配線層Ｌ１の配線の
約５５％の長さで同じ電気長を得ることができる。物理
的な距離は短いが、電気長は等しい。
約５５％の長さで同じ電気長を得ることができる。物理
的な距離は短いが、電気長は等しい。
【００１９】実際は、長方形のデバイス(ＢＧＡやＱＦ
Ｐパッケージ)間の配線等、長い／短い／中間の距離の
配線を等電気長に配線するため、より多くの種類の配線
層と誘電体層の組み合わせが望ましい。
Ｐパッケージ)間の配線等、長い／短い／中間の距離の
配線を等電気長に配線するため、より多くの種類の配線
層と誘電体層の組み合わせが望ましい。
【００２０】なお、同じ信号が配線層Ｌ１、Ｌ４等の２
つ以上の配線層を通り(配線層間接続は例えばスルーホ
ール使用)電気長を調整することもできる。
つ以上の配線層を通り(配線層間接続は例えばスルーホ
ール使用)電気長を調整することもできる。
【００２１】さらに、上記図１の実施の形態では配線層
と誘電体層が交互に積層されていたが、例えば誘電体
層、配線層、誘電体層、誘電体層、配線層、誘電体層と
いう順番のように、それぞれの配線層が別々の誘電体層
によって挟まれるようにしてもよい。
と誘電体層が交互に積層されていたが、例えば誘電体
層、配線層、誘電体層、誘電体層、配線層、誘電体層と
いう順番のように、それぞれの配線層が別々の誘電体層
によって挟まれるようにしてもよい。
【００２２】
【発明の効果】以上のようにこの発明によれば、それぞ
れ上下に誘電体層が接するように積層された複数の配線
層を備え、上下に接する誘電体層の誘電率を配線層毎に
変えることで、各配線層に形成される配線の波長短縮率
が異なるようにしたことを特徴とする多層基板としたの
で、誘電体層の誘電率を変えることによりこれに挟まれ
る配線層での配線の波長短縮率を任意に変えることがで
きる。また、配線の長さは、デバイスやコネクタ等のピ
ンの物理的な位置関係により決まるが、各配線層の波長
短縮率が違うため、波長の長い配線層にはデバイスやコ
ネクタのピンの位置により決まる距離の長い配線を配置
し、波長の短い配線層には短い距離の配線を配置するこ
とで、配線の物理的長さが異なっても電気長を揃えるこ
とができる。そして配線の電気長を等長にするための配
線が、基板面積の増大、配線の複雑化、配線にインダク
タンスや容量が発生し電気信号に悪影響を及ぼす等の問
題が解消できる。
れ上下に誘電体層が接するように積層された複数の配線
層を備え、上下に接する誘電体層の誘電率を配線層毎に
変えることで、各配線層に形成される配線の波長短縮率
が異なるようにしたことを特徴とする多層基板としたの
で、誘電体層の誘電率を変えることによりこれに挟まれ
る配線層での配線の波長短縮率を任意に変えることがで
きる。また、配線の長さは、デバイスやコネクタ等のピ
ンの物理的な位置関係により決まるが、各配線層の波長
短縮率が違うため、波長の長い配線層にはデバイスやコ
ネクタのピンの位置により決まる距離の長い配線を配置
し、波長の短い配線層には短い距離の配線を配置するこ
とで、配線の物理的長さが異なっても電気長を揃えるこ
とができる。そして配線の電気長を等長にするための配
線が、基板面積の増大、配線の複雑化、配線にインダク
タンスや容量が発生し電気信号に悪影響を及ぼす等の問
題が解消できる。
【００２３】また、同一配線層の上下に接する誘電体層
を誘電率の異なるものにしたことにより、上下に接する
誘電体層の誘電率の中間位の電気長の配線を配置するこ
とができる。
を誘電率の異なるものにしたことにより、上下に接する
誘電体層の誘電率の中間位の電気長の配線を配置するこ
とができる。
【図１】 この発明の一実施の形態による多層基板の断
面図である。
面図である。
【図２】 図１に示す多層基板における配線の一例を示
す一部を透視した上面図である。
す一部を透視した上面図である。
【図３】 同時動作信号の伝送用配線の伝搬遅延時間を
整合するための従来の配線基板の構造の一例を示す図で
ある。
整合するための従来の配線基板の構造の一例を示す図で
ある。
１００ デバイス、２００ コネクタ、Ｌ１〜Ｌ９ 配
線層、Ｍ１〜Ｍ９ 誘電体層。
線層、Ｍ１〜Ｍ９ 誘電体層。
Claims (2)
- 【請求項１】 それぞれ上下に誘電体層が接するように
積層された複数の配線層を備え、上下に接する誘電体層
の誘電率を配線層毎に変えることで、各配線層に形成さ
れる配線の波長短縮率が異なるようにしたことを特徴と
する多層基板。 - 【請求項２】 同一配線層の上下に接する誘電体層を誘
電率の異なるものにしたことを特徴とする請求項１に記
載の多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011485A JP2003218536A (ja) | 2002-01-21 | 2002-01-21 | 多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011485A JP2003218536A (ja) | 2002-01-21 | 2002-01-21 | 多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218536A true JP2003218536A (ja) | 2003-07-31 |
Family
ID=27648955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011485A Pending JP2003218536A (ja) | 2002-01-21 | 2002-01-21 | 多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101923A (ja) * | 2003-09-25 | 2005-04-14 | Advanced Telecommunication Research Institute International | 平面アレーアンテナ装置 |
-
2002
- 2002-01-21 JP JP2002011485A patent/JP2003218536A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101923A (ja) * | 2003-09-25 | 2005-04-14 | Advanced Telecommunication Research Institute International | 平面アレーアンテナ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5146703B2 (ja) | 多層基板 | |
| US7911049B2 (en) | Electrically optimized and structurally protected via structure for high speed signals | |
| US20100259338A1 (en) | High frequency and wide band impedance matching via | |
| US6765298B2 (en) | Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads | |
| EP1443811A2 (en) | High speed circuit board and method for fabrication | |
| US6803252B2 (en) | Single and multiple layer packaging of high-speed/high-density ICs | |
| JP2000507427A (ja) | 双方向性、非中実の、インピーダンスが制御された基準平面 | |
| US9107300B2 (en) | Resonant via structures in multilayer substrates and filters based on these via structures | |
| JP3234556B2 (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| US6512423B2 (en) | Printed board, method for producing the same, and electronic device having the same | |
| JP2009141233A (ja) | プリント基板とその製造方法 | |
| US20040150487A1 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| JP2010021505A (ja) | 接続方法、基板 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| US20030095014A1 (en) | Connection package for high-speed integrated circuit | |
| JP2009060150A (ja) | 差動平衡信号伝送基板 | |
| JP4834937B2 (ja) | 高周波回路用多層配線板 | |
| JP2003502968A (ja) | 対称ストリップラインと非対称ストリップラインの間の転換部 | |
| JP2003218536A (ja) | 多層基板 | |
| JP4161577B2 (ja) | 電気配線板 | |
| EP1505685B1 (en) | Microstrip line and method for producing of a microstrip line | |
| JP4377725B2 (ja) | 高周波用配線基板 | |
| JP2006080162A (ja) | プリント配線基板 | |
| JP2005286436A (ja) | 高周波用配線基板 | |
| JP2000323847A (ja) | 多層配線回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Effective date: 20070226 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070306 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |