JP2003217064A - Sensor signal processing unit and sensor signal processing method - Google Patents

Sensor signal processing unit and sensor signal processing method

Info

Publication number
JP2003217064A
JP2003217064A JP2002011844A JP2002011844A JP2003217064A JP 2003217064 A JP2003217064 A JP 2003217064A JP 2002011844 A JP2002011844 A JP 2002011844A JP 2002011844 A JP2002011844 A JP 2002011844A JP 2003217064 A JP2003217064 A JP 2003217064A
Authority
JP
Japan
Prior art keywords
bit
signal processing
data string
digital data
sensor signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002011844A
Other languages
Japanese (ja)
Inventor
Hikari Watanabe
光 渡辺
Koji Shirai
浩司 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2002011844A priority Critical patent/JP2003217064A/en
Publication of JP2003217064A publication Critical patent/JP2003217064A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To reconcile simplification of a device and quickness of processing by quickly processing respective signals supplied from a plurality of sensor elements without using many telecommunications lines in a sensor signal processing unit and a sensor signal processing method. <P>SOLUTION: This sensor signal processing unit 20 is provided with three sensor elements 22 to 26 for outputting an analog signal according to an analog quantity. A 4-bit digital data train of parallelly superimposing respective 1-bit digital data on the basis of output of the respective sensor elements 22 to 26, and parallelly superimposing a clock pulse signal with a trigger as a reference, is converted into analog voltage having a level of a 2<SP>(3+1)</SP>(=16) value between earth voltage '0' and reference voltage VCC. The analog voltage is supplied to a microcomputer 46 via a single telecommunication line 48 from a sensor signal processing IC 28, and is demodulated and converted into the 4-bit digital data train by an A/D converter 50 of the microcomputer 46. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、センサ信号処理装
置およびセンサ信号処理方法に係り、特に、複数のセン
サ素子の出力する各物理量を検出するうえで好適なセン
サ信号処理装置およびセンサ信号処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sensor signal processing device and a sensor signal processing method, and more particularly to a sensor signal processing device and a sensor signal processing method suitable for detecting each physical quantity output from a plurality of sensor elements. Regarding

【0002】[0002]

【従来の技術】従来より、例えば特許第3191060
号公報に開示される如く、センサ素子の出力する物理量
に応じたアナログ入力信号をディジタル信号に変換する
センサ信号処理装置が知られている。この装置は、ΔΣ
変調器を備えており、そのΔΣ変調器を用いてアナログ
入力信号を所定周期でサンプリングしてディジタル信号
に変換する。ΔΣ変調器は、出力と入力との差を積分
し、この積分後の出力が最小となるようにフィードバッ
ク制御する。ΔΣ変調器により変換されたディジタル信
号は、ディジタルフィルタ処理された後に、演算処理さ
れる。従って、上記従来のセンサ信号処理装置によれ
ば、AD変換が行われる際の外乱ノイズや量子化誤差等
のノイズ成分を除去することができ、AD変換の高精度
化を図ることができる。
2. Description of the Related Art Conventionally, for example, Japanese Patent No. 3191060.
As disclosed in the publication, there is known a sensor signal processing device for converting an analog input signal corresponding to a physical quantity output from a sensor element into a digital signal. This device is
A modulator is provided, and an analog input signal is sampled at a predetermined cycle using the ΔΣ modulator and converted into a digital signal. The ΔΣ modulator integrates the difference between the output and the input, and performs feedback control so that the output after the integration is minimized. The digital signal converted by the ΔΣ modulator is digitally filtered and then arithmetically processed. Therefore, according to the above-described conventional sensor signal processing device, noise components such as disturbance noise and quantization error when AD conversion is performed can be removed, and the accuracy of AD conversion can be improved.

【0003】[0003]

【発明が解決しようとする課題】ところで、上記従来の
装置において、センサ素子が複数存在する場合、各セン
サ素子による信号は、それぞれディジタル処理された
後、時分割多重により処理される。このため、すべての
センサ素子による信号を処理するうえでは多くの時間が
必要となってしまう。
By the way, in the above-mentioned conventional apparatus, when there are a plurality of sensor elements, the signals from the respective sensor elements are digitally processed and then processed by time division multiplexing. Therefore, much time is required to process the signals from all the sensor elements.

【0004】一方、すべてのセンサ素子による信号の処
理を時間を浪費することなく実現するうえでは、各セン
サ素子による信号をそれぞれ専用の通信線を用いて処理
することが考えられる。しかしながら、かかる構成で
は、通信線の数および各通信線が接続するポートの数が
増大し、その結果、装置の大型化が招来してしまう。
On the other hand, in order to realize the signal processing by all the sensor elements without wasting time, it is conceivable to process the signal by each sensor element using a dedicated communication line. However, in such a configuration, the number of communication lines and the number of ports to which each communication line is connected are increased, and as a result, the size of the device is increased.

【0005】本発明は、上述の点に鑑みてなされたもの
であり、複数のセンサ素子から供給される各信号を多く
の通信線を用いることなく迅速に処理することにより、
装置の簡素化と処理の迅速性とを両立させることが可能
なセンサ信号処理装置およびセンサ信号処理方法を提供
することを目的とする。
The present invention has been made in view of the above-mentioned points, and by rapidly processing each signal supplied from a plurality of sensor elements without using many communication lines,
An object of the present invention is to provide a sensor signal processing device and a sensor signal processing method capable of achieving both simplification of the device and speed of processing.

【0006】[0006]

【課題を解決するための手段】上記の目的は、請求項1
に記載する如く、N個(N≧2)のセンサ素子による各
物理量に基づいたN桁m進データ列(m≧2)を、m
個のレベルを有する多値信号に変換する変調手段と、前
記変調手段から供給される前記多値信号をN桁m進デー
タ列に復調する復調手段と、を備えるセンサ信号処理装
置により達成される。
The above-mentioned object is defined in claim 1.
As described in, the N-digit m-ary data string (m ≧ 2) based on each physical quantity by N (N ≧ 2) sensor elements is represented by m N
And a demodulation means for demodulating the multi-level signal supplied from the modulation means into an N-digit m-ary data sequence. .

【0007】また、上記の目的は、請求項7に記載する
如く、N個(N≧2)のセンサ素子による各物理量に基
づいたN桁m進データ列(m≧2)を、m個のレベル
を有する多値信号に変換するステップ(a)と、前記ス
テップ(a)により変換された前記多値信号をN桁m進
データ列に復調するステップ(b)と、を備えるセンサ
信号処理方法により達成される。
Further, the above object is achieved as set forth in claim 7, N pieces (N ≧ 2) N-digit m-ary data sequence based on the physical quantity by the sensor element of the (m ≧ 2), m N number Sensor signal processing comprising: (a) converting into a multi-valued signal having the level of, and (b) demodulating the multi-valued signal converted in the step (a) into an N-digit m-ary data string. Achieved by the method.

【0008】請求項1及び7記載の発明において、N個
のセンサ素子による各物理量に基づいたN桁m進データ
列は、m個のレベルを有する多値信号に変換される。
個のレベルを有する多値信号は、時分割によること
なく単一の通信線を用いて処理されることができる。従
って、本発明によれば、装置の簡素化と処理の迅速性と
を両立させることができる。
In the inventions of claims 1 and 7, an N-digit m-ary data string based on each physical quantity by N sensor elements is converted into a multi-valued signal having m N levels.
Multilevel signals with m N levels can be processed using a single communication line without time division. Therefore, according to the present invention, simplification of the apparatus and quickness of processing can be compatible.

【0009】尚、多値信号の通信線が接地ショートし或
いは電源ショートした際にはその電圧が接地電圧“0”
又は電源電圧Vになるため、多値信号のレベルが接地電
圧と電源電圧との間の領域において接地電圧そのもの又
は電源電圧そのものを採り得るものとすると、通信線の
ショート検出が困難となる。
When a multilevel signal communication line is short-circuited to ground or power is short-circuited, the voltage is ground voltage "0".
Alternatively, if the level of the multilevel signal can be the ground voltage itself or the power supply voltage itself in the region between the ground voltage and the power supply voltage because the power supply voltage is V, it becomes difficult to detect a short circuit in the communication line.

【0010】従って、請求項2に記載する如く、請求項
1記載のセンサ信号処理装置において、前記変調手段
は、前記N桁m進データ列を、レベルが接地電圧“0”
及び所定電圧Vの双方からオフセットされる前記多値信
号に変換することとすれば、また、請求項3に記載する
如く、請求項2記載のセンサ信号処理装置において、前
記変調手段は、前記N桁m進データ列を、各レベルが接
地電圧“0”と所定電圧Vとの間の領域において隣接す
るレベルに対してV/mだけ離間し、かつ、V/m
よりも小さい電圧の印加により接地電圧“0”及び所定
電圧Vの双方からオフセットされる前記多値信号に変換
することとすれば、通信線のショート検出を容易に行う
ことができる。
Therefore, according to a second aspect of the present invention, in the sensor signal processing apparatus according to the first aspect, the modulating means sets the N-digit m-ary data string to a ground voltage "0".
And the predetermined voltage V is converted into the multi-valued signal, and as described in claim 3, in the sensor signal processing device according to claim 2, the modulating means includes the N-value. The digit m-ary data string is separated by V / m N from the adjacent level in the region where each level is between the ground voltage “0” and the predetermined voltage V, and V / m N
If the voltage is converted into the multi-valued signal that is offset from both the ground voltage "0" and the predetermined voltage V by applying a smaller voltage, it is possible to easily detect a short circuit in the communication line.

【0011】これらの場合、請求項4に記載する如く、
請求項1乃至3の何れか一項記載のセンサ信号処理装置
において、m=2が成立し、かつ、前記変調手段が、N
ビットデータ列を2個のレベルを有する多値信号に変
換するD/A変換器であると共に、前記復調手段が、供
給される信号をNビット以上のデータ列に復調可能な分
解能を有するA/D変換器であることとしてもよい。
In these cases, as described in claim 4,
The sensor signal processing device according to any one of claims 1 to 3, wherein m = 2 is satisfied, and the modulating means is N.
A D / A converter for converting a bit data string into a multi-valued signal having 2 N levels, and the demodulation means has an A resolution capable of demodulating the supplied signal into a data string of N bits or more. It may be a / D converter.

【0012】また、上記の目的は、請求項5に記載する
如く、N個(N≧2)のセンサ素子による各物理量に基
づいたNビットデータ列にハイ/ローを繰り返すクロッ
ク信号が重畳された(N+1)ビットデータ列を、2
(N+1)個のレベルを有する多値信号に変換する変調
手段と、前記変調手段から供給される前記多値信号を
(N+1)ビットデータ列に復調する復調手段と、を備
えるセンサ信号処理装置により達成される。
Further, as described in claim 5, for the above-mentioned purpose, a clock signal which repeats high / low is superimposed on an N-bit data string based on each physical quantity by N (N ≧ 2) sensor elements. (N + 1) -bit data string is 2
A sensor signal processing device comprising: modulation means for converting into a multilevel signal having (N + 1) levels; and demodulation means for demodulating the multilevel signal supplied from the modulation means into a (N + 1) -bit data string. To be achieved.

【0013】請求項5記載の発明において、N個のセン
サ素子による各物理量に基づいたNビットデータ列にハ
イ/ローを繰り返すクロック信号が重畳された(N+
1)ビットデータ列は、2(N+1)個のレベルを有す
る多値信号に変換される。クロック信号を含む2
(N+1)個のレベルを有する多値信号は、時分割によ
ることなく単一の通信線を用いて処理されることができ
る。従って、本発明によれば、装置の簡素化と処理の迅
速性とを両立させることができる。
In a fifth aspect of the invention, a clock signal that repeats high / low is superimposed on an N-bit data string based on each physical quantity by N sensor elements (N +).
1) A bit data string is converted into a multilevel signal having 2 (N + 1) levels. 2 including clock signal
Multi-valued signals with (N + 1) levels can be processed using a single communication line without time division. Therefore, according to the present invention, simplification of the apparatus and quickness of processing can be compatible.

【0014】尚、この場合、請求項6に記載する如く、
請求項5記載のセンサ信号処理装置において、前記変調
手段は、最上位ビットに前記クロック信号が表された前
記(N+1)ビットデータ列を前記多値信号に変換する
と共に、前記復調手段は、復調した結果得られる(N+
1)ビットデータ列の最上位ビットのハイ/ローの切り
換わりに同期して、最上位ビット以外の出力すべき各ビ
ットデータを確定することとすれば、変調手段による変
調と復調手段による復調とを、クロック専用の通信線を
用いることなく同期させることができる。
In this case, as described in claim 6,
6. The sensor signal processing device according to claim 5, wherein the modulator converts the (N + 1) -bit data string in which the clock signal is represented by the most significant bit into the multilevel signal, and the demodulator demodulates. Result (N +
1) In synchronism with the switching of high / low of the most significant bit of the bit data string, if each bit data to be output other than the most significant bit is decided, the modulation by the modulation means and the demodulation by the demodulation means are performed. Can be synchronized without using a communication line dedicated to the clock.

【0015】[0015]

【発明の実施の形態】図1は、本発明の第1実施例であ
る車両に搭載されるセンサ信号処理装置20のシステム
構成図を示す。図1に示す如く、本実施例のセンサ信号
処理装置20は、例えばヨーレートYAWや加速度G,
温度TH等のアナログ量に応じた電気的なアナログ信号
を出力する複数(具体的には3個)のセンサ素子22〜
26を備えている。センサ素子22〜26には、センサ
信号処理IC28が接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a system configuration diagram of a sensor signal processing device 20 mounted on a vehicle which is a first embodiment of the present invention. As shown in FIG. 1, the sensor signal processing device 20 of the present embodiment, for example, has a yaw rate YAW, an acceleration G,
A plurality of (specifically, three) sensor elements 22 that output an electric analog signal according to an analog amount such as temperature TH
It is equipped with 26. A sensor signal processing IC 28 is connected to the sensor elements 22 to 26.

【0016】センサ信号処理IC28には、所定周期T
0(例えば125μs=8kHz)でトリガを発生する
トリガ信号発生器(図示せず)が接続されている。セン
サ信号処理IC28は、トリガ信号発生器に接続される
クロック信号発生器30を内蔵している。クロック信号
発生器30は、トリガ信号発生器から供給されるトリガ
信号に基づいて、ハイ/ローのパルス幅がそれぞれT0
であるクロックパルス信号、すなわち、クロック周波数
が例えば4kHzであるクロックパルス信号を発生す
る。センサ信号処理IC28は、クロック信号発生器3
0で発生されるクロックパルス信号と、各センサ素子2
2〜26の出力するアナログ信号に基づく各ディジタル
データとを一のアナログ多重信号に変換する機能を有し
ている。
The sensor signal processing IC 28 has a predetermined period T.
A trigger signal generator (not shown) that generates a trigger at 0 (for example, 125 μs = 8 kHz) is connected. The sensor signal processing IC 28 has a built-in clock signal generator 30 connected to the trigger signal generator. The clock signal generator 30 has a high / low pulse width of T0 based on the trigger signal supplied from the trigger signal generator.
A clock pulse signal having a clock frequency of, for example, 4 kHz is generated. The sensor signal processing IC 28 uses the clock signal generator 3
0 clock pulse signal and each sensor element 2
It has a function of converting each digital data based on the analog signals output from 2 to 26 into one analog multiplexed signal.

【0017】すなわち、センサ信号処理IC28は、セ
ンサ素子22〜26にそれぞれ対応して接続するΔΣ変
調器32〜36を備えている。ΔΣ変調器32〜36に
はそれぞれ、上記したトリガ信号発生器が接続されてお
り、トリガが供給されている。各ΔΣ変調器32〜36
はそれぞれ、接続するセンサ素子22〜26の出力する
アナログ信号をトリガの周期T0よりも長い一定時間間
隔ごとにサンプリングして、トリガ周期T0で変動する
1ビットのディジタル信号に変換する。
That is, the sensor signal processing IC 28 includes ΔΣ modulators 32 to 36 connected to the sensor elements 22 to 26, respectively. The above-mentioned trigger signal generator is connected to each of the ΔΣ modulators 32 to 36, and a trigger is supplied. Each ΔΣ modulator 32 to 36
Respectively sample the analog signals output from the connected sensor elements 22 to 26 at constant time intervals longer than the trigger period T0 and convert them into 1-bit digital signals that fluctuate in the trigger period T0.

【0018】センサ信号処理IC28は、また、各ΔΣ
変調器32〜36に接続しかつクロック信号発生器30
に接続する4ビットD/A変換器40を備えている。4
ビットD/A変換器40は、各ΔΣ変調器32〜36に
よりそれぞれ変換された各1ビットディジタルデータを
パラレルに重畳し、かつ、クロック信号発生器30から
供給されるクロックパルス信号をもパラレルに重畳した
4ビットディジタルデータ列をアナログ電圧に変換す
る。
The sensor signal processing IC 28 also controls each ΔΣ.
Clock signal generator 30 connected to modulators 32-36 and
4 bit D / A converter 40 connected to the. Four
The bit D / A converter 40 superimposes the 1-bit digital data converted by the ΔΣ modulators 32 to 36 in parallel and also parallels the clock pulse signal supplied from the clock signal generator 30. The superimposed 4-bit digital data string is converted into an analog voltage.

【0019】図2は、本実施例のセンサ信号処理装置2
0が備えるセンサ信号処理IC28の内部構成図を示
す。センサ信号処理IC28の4ビットD/A変換器4
0は、図2に示す如く、抵抗R(例えばR=10kΩ)
と抵抗2Rとにより回路網が構成されたラダー型D/A
変換器である。4ビットD/A変換器40は、クロック
信号発生器30から供給されるクロックパルス信号を最
上位ビットとし、かつ、各ΔΣ変調器32〜36から供
給される各1ビットディジタルデータをその順で下位の
ビットとする4ビットディジタルデータ列を、接地電圧
“0”と基準電圧VCC(例えば電源電圧VCC=5
V)との間において2(3+1)(=16)値のレベル
を有するアナログ電圧に変換し、そのアナログ電圧を1
ピンで出力する。
FIG. 2 shows a sensor signal processing device 2 of this embodiment.
0 shows an internal configuration diagram of a sensor signal processing IC 28 included in 0. 4-bit D / A converter 4 of sensor signal processing IC 28
0 is a resistance R (for example, R = 10 kΩ) as shown in FIG.
Ladder type D / A in which a circuit network is composed of a resistor and a resistor 2R.
It is a converter. The 4-bit D / A converter 40 uses the clock pulse signal supplied from the clock signal generator 30 as the most significant bit, and the 1-bit digital data supplied from the ΔΣ modulators 32 to 36 in that order. The 4-bit digital data string that is the lower bit is set to the ground voltage “0” and the reference voltage VCC (for example, power supply voltage VCC = 5).
V) is converted into an analog voltage having a level of 2 (3 + 1) (= 16) values, and the analog voltage is converted to 1
Output with a pin.

【0020】4ビットD/A変換器40によるアナログ
電圧の16値の各レベルは、隣接するレベルに対してV
CC/2(3+1)だけ離間していると共に、VCC/
の電圧が印加されることにより接地電圧“0”及び
基準電圧VCCの双方からオフセットされている。
Each 16-value level of the analog voltage by the 4-bit D / A converter 40 is V with respect to the adjacent level.
CC / 2 (3 + 1) apart and VCC /
The applied voltage of 25 is offset from both the ground voltage “0” and the reference voltage VCC.

【0021】図3は、図2に示す4ビットD/A変換器
40による変換の一例を示す。また、図4は、図2に示
す4ビットD/A変換器40の動作を説明するための図
を示す。尚、図4(A)には4ビットD/A変換器40
に入力される4ビットディジタルデータ列の時間変化の
一例が、また、図4(B)には図4(A)に示す状況下
で4ビットD/A変換器40から出力される出力電圧の
時間変化が、それぞれ示されている。
FIG. 3 shows an example of conversion by the 4-bit D / A converter 40 shown in FIG. FIG. 4 is a diagram for explaining the operation of the 4-bit D / A converter 40 shown in FIG. Note that the 4-bit D / A converter 40 is shown in FIG.
An example of the change over time of the 4-bit digital data string input to is shown in FIG. 4B. In FIG. 4B, the output voltage output from the 4-bit D / A converter 40 under the situation shown in FIG. The changes over time are shown.

【0022】4ビットD/A変換器40は、入力される
4ビットディジタルデータ列(0,0,0,0)〜
(1,1,1,1)を“0”〜“15”のアナログ値に
変換し、次式(1)に示す如く、接地電圧“0”と基準
電圧VCCとの間の上記アナログ値のレベルに応じたア
ナログ電圧に変換する。
The 4-bit D / A converter 40 inputs the 4-bit digital data string (0,0,0,0) to
(1,1,1,1) is converted into an analog value of "0" to "15", and the analog value between the ground voltage "0" and the reference voltage VCC is converted into the analog value between the ground voltage "0" and the reference voltage VCC as shown in the following expression (1). Convert to an analog voltage according to the level.

【0023】 (アナログ電圧)=0.3125×(アナログ値)+0.15625〔V〕 ・・・(1) 図3に示す如く、例えばクロックパルス信号が“0”で
あり、かつ、各センサ素子22〜26によるディジタル
データの組み合わせが(0,0,0)である場合は、4
ビットD/A変換器40に(0,0,0,0)のディジ
タルデータ列が入力される。この場合、4ビットD/A
変換器40は、そのディジタルデータ列を約0.156
Vのアナログ電圧に変換する。また、クロックパルス信
号が“0”であり、かつ、各センサ素子22〜26によ
るディジタルデータの組み合わせが(1,1,1)であ
る場合は、4ビットD/A変換器40に(0,1,1,
1)のディジタルデータ列が入力される。この場合、4
ビットD/A変換器40は、そのディジタルデータ列を
約2.344Vのアナログ電圧に変換する。
(Analog voltage) = 0.3125 × (analog value) +0.15625 [V] (1) As shown in FIG. 3, for example, the clock pulse signal is “0” and each sensor element is If the combination of digital data from 22 to 26 is (0,0,0), 4
A digital data string of (0,0,0,0) is input to the bit D / A converter 40. In this case, 4-bit D / A
The converter 40 converts the digital data string to about 0.156.
Convert to V analog voltage. Further, when the clock pulse signal is “0” and the combination of the digital data by the sensor elements 22 to 26 is (1, 1, 1), the 4-bit D / A converter 40 has (0, 1, 1,
The digital data string of 1) is input. In this case, 4
The bit D / A converter 40 converts the digital data string into an analog voltage of about 2.344V.

【0024】一方、クロックパルス信号が“1”であ
り、かつ、各センサ素子22〜26によるディジタルデ
ータの組み合わせが(0,0,1)である場合は、4ビ
ットD/A変換器40に(1,0,0,1)のディジタ
ルデータ列が入力される。この場合、4ビットD/A変
換器40は、そのディジタルデータ列を約2.969V
のアナログ電圧に変換する。また、クロックパルス信号
が“1”であり、かつ、各センサ素子22〜26による
ディジタルデータの組み合わせが(1,0,0)である
場合は、4ビットD/A変換器40に(1,1,0,
0)のディジタルデータ列が入力される。この場合、4
ビットD/A変換器40は、そのディジタルデータ列を
約3.906Vのアナログ電圧に変換する。
On the other hand, when the clock pulse signal is "1" and the combination of digital data by the sensor elements 22 to 26 is (0,0,1), the 4-bit D / A converter 40 is operated. A digital data string of (1, 0, 0, 1) is input. In this case, the 4-bit D / A converter 40 converts the digital data string into about 2.969V.
Convert to analog voltage. When the clock pulse signal is “1” and the combination of digital data by the sensor elements 22 to 26 is (1, 0, 0), the 4-bit D / A converter 40 is set to (1, 1,0,
The digital data string of 0) is input. In this case, 4
The bit D / A converter 40 converts the digital data string into an analog voltage of about 3.906V.

【0025】すなわち、4ビットD/A変換器40から
出力されるアナログ電圧は、入力されるディジタルデー
タの最上位ビットが“0”である場合には、VCC/2
(=2.5V)よりも小さな電圧となり、一方、入力さ
れるディジタルデータの最上位ビットが“1”である場
合には、VCC/2よりも大きな電圧となる。4ビット
D/A変換器40に入力されるディジタルデータの最上
位ビットは、ハイのパルス幅およびローのパルス幅がそ
れぞれ125μsであるクロックパルス信号を表してい
る。従って、本実施例においては、4ビットD/A変換
器40の出力に、クロックパルス信号のハイ/ローに従
って125μsごとに、VCC/2未満のアナログ電圧
とVCC/2を超えるアナログ電圧とが交互に現れる。
That is, the analog voltage output from the 4-bit D / A converter 40 is VCC / 2 when the most significant bit of the input digital data is "0".
The voltage is smaller than (= 2.5V), and on the other hand, when the most significant bit of the input digital data is "1", the voltage is larger than VCC / 2. The most significant bit of the digital data input to the 4-bit D / A converter 40 represents a clock pulse signal having a high pulse width and a low pulse width of 125 μs, respectively. Therefore, in this embodiment, the output of the 4-bit D / A converter 40 alternates between an analog voltage lower than VCC / 2 and an analog voltage higher than VCC / 2 every 125 μs according to the high / low of the clock pulse signal. Appear in.

【0026】また、各ΔΣ変調器32〜36はそれぞ
れ、アナログ信号をクロックパルス信号の基準となるト
リガ周期T0のディジタル信号に変換するため、それら
の出力はすべてクロックパルス信号の立ち上がり及び立
ち下がりに同期して、すなわち、クロックパルス信号の
ハイ/ローの切り換わりに同期して変動する。このた
め、4ビットD/A変換器40に入力されるディジタル
データは、一のトリガから次のトリガまでの期間(=ト
リガ周期T0;125μs)中、すなわち、クロックパ
ルス信号がハイになってからローになるまでの期間およ
びローになってからハイになるまでの期間中、一定値に
維持される。従って、本実施例において、4ビットD/
A変換器40は、図4(B)に示す如く、VCC/2未
満の一定電圧が一定時間維持される状態と、VCC/2
を超える一定電圧が一定時間維持される状態とが交互に
繰り返されるようにアナログ電圧を出力する。
Further, since each of the ΔΣ modulators 32 to 36 converts the analog signal into a digital signal having a trigger period T0 which is a reference of the clock pulse signal, all of their outputs are the rising edge and the falling edge of the clock pulse signal. It changes in synchronization, that is, in synchronization with the high / low switching of the clock pulse signal. Therefore, the digital data input to the 4-bit D / A converter 40 is kept in the period from one trigger to the next trigger (= trigger period T0; 125 μs), that is, after the clock pulse signal becomes high. It remains constant during the low and high to high periods. Therefore, in this embodiment, 4-bit D /
As shown in FIG. 4B, the A converter 40 has a state in which a constant voltage of less than VCC / 2 is maintained for a certain period of time and a state of VCC / 2.
The analog voltage is output so that a state in which a constant voltage exceeding the value is maintained for a certain period of time is alternately repeated.

【0027】図1に示す如く、センサ信号処理装置20
は、また、マイコン46を備えている。センサ信号処理
IC28の出力ポート28aには、通信線48を介して
マイコン46の入力ポート46aが接続されている。マ
イコン46は、入力ポート46aに接続するA/D変換
器50を備えている。A/D変換器50は、入力される
アナログ電圧を10ビットのデータ列に復調可能な分解
能を有している。A/D変換器50は、4ビットD/A
変換器40からマイコン46へ供給されたアナログ電圧
を4ビットディジタルデータ列に復調変換し、その4ビ
ットディジタルデータ列をビットごとに分離して10ビ
ット中の上位4ビットとして出力する。
As shown in FIG. 1, the sensor signal processing device 20
Also includes a microcomputer 46. The input port 46a of the microcomputer 46 is connected to the output port 28a of the sensor signal processing IC 28 via the communication line 48. The microcomputer 46 includes an A / D converter 50 connected to the input port 46a. The A / D converter 50 has a resolution capable of demodulating an input analog voltage into a 10-bit data string. The A / D converter 50 is a 4-bit D / A
The analog voltage supplied from the converter 40 to the microcomputer 46 is demodulated and converted into a 4-bit digital data string, and the 4-bit digital data string is separated bit by bit and output as the upper 4 bits of 10 bits.

【0028】A/D変換器50には、各センサ素子22
〜26に対応して設けられた3つのディジタルフィルタ
52〜56が接続されている。ディジタルフィルタ52
〜56にはそれらのすべてに、A/D変換器50の出力
する4ビットディジタルデータ列の最上位ビットの立ち
上がり及び立ち下がり(すなわち、トリガ)が供給され
ている。また、各ディジタルフィルタ52〜56には、
4ビットディジタルデータ列の最上位ビットを除く各ビ
ットが供給されている。ディジタルフィルタ52〜56
はそれぞれ、4ビットディジタルデータ列の最上位ビッ
トの立ち上がり及び立ち下がりに同期して、すなわち、
最上位ビットのハイ/ローの切り換わりに同期して、他
のビットについて例えばサンプル数32個の移動平均を
演算して出力する。ディジタルフィルタ52〜56から
出力された各データは、マイコン46に内蔵される不揮
発性メモリ(図示せず)に書き込まれている補償量デー
タに基づいて所定のプログラムに従ってトリミング演算
された後、マイコン46の周辺機器にセンサ素子22〜
26の出力として供給される。
The A / D converter 50 includes each sensor element 22.
.. to 26 are connected to the three digital filters 52 to 56. Digital filter 52
.. to 56 are supplied with rising and falling (that is, trigger) of the most significant bit of the 4-bit digital data string output from the A / D converter 50 to all of them. Further, each of the digital filters 52 to 56 has
Each bit except the most significant bit of the 4-bit digital data string is supplied. Digital filters 52-56
Are synchronized with the rising and falling edges of the most significant bit of the 4-bit digital data string, that is,
In synchronization with the high / low switching of the most significant bit, a moving average of 32 samples, for example, is calculated and output for other bits. Each of the data output from the digital filters 52 to 56 is trimmed according to a predetermined program based on the compensation amount data written in a nonvolatile memory (not shown) built in the microcomputer 46, and then the microcomputer 46. Sensor elements 22 to peripheral devices
26 is provided as an output.

【0029】マイコン46は、また、ショート検出部6
0を備えている。ショート検出部60は、マイコン46
の入力ポート46aに入力される信号(電圧)の異常、
具体的には、センサ信号処理IC28とマイコン46と
の間の通信線48のショート異常を検出する。マイコン
46は、ショート検出部60において通信線48のショ
ート異常が検出された場合、その旨の注意を車両乗員に
喚起すべく車室内に設けられた所定の警告ランプを点灯
させ警報ブザーを作動させると共に、誤動作を防止すべ
くセンサ素子22〜26の出力を用いるシステムの制御
を禁止させる。
The microcomputer 46 also includes a short-circuit detector 6
It has 0. The short-circuit detector 60 is provided by the microcomputer 46.
Of the signal (voltage) input to the input port 46a of
Specifically, the short circuit abnormality of the communication line 48 between the sensor signal processing IC 28 and the microcomputer 46 is detected. When the short-circuit detector 60 detects a short-circuit abnormality of the communication line 48, the microcomputer 46 turns on a predetermined warning lamp provided in the vehicle compartment to activate the alarm buzzer in order to alert the vehicle occupant of the short-circuit abnormality. At the same time, the control of the system using the outputs of the sensor elements 22 to 26 is prohibited in order to prevent malfunction.

【0030】以下、本実施例のセンサ信号処理装置20
の動作について具体的に説明する。
Hereinafter, the sensor signal processing device 20 of this embodiment will be described.
The operation will be specifically described.

【0031】上記の構成において、各センサ素子22〜
26がそれぞれ出力するアナログ信号は、センサ信号処
理IC28のΔΣ変調器32〜36に供給される。ΔΣ
変調器32〜36に供給されたアナログ信号はそれぞ
れ、一定時間間隔ごとにサンプリングされ、トリガ信号
発生器から出力されるトリガの周期T0のディジタル信
号に変換される。この際、すべてのΔΣ変調器32〜3
6は、それぞれ、一のトリガから次のトリガまでの期間
中において常に、供給されたアナログ電圧に応じた一定
のディジタル出力を維持する。このため、4ビットD/
A変換器40において、ΔΣ変調器32〜36からそれ
ぞれ供給される各1ビットディジタルデータと、クロッ
ク信号発生器30から供給されるクロックパルス信号と
を重畳した4ビットディジタルデータ列が変換されたア
ナログ電圧は、一のトリガから次のトリガまでの期間中
は、16値のうち何れか一の値に維持される。
In the above structure, each sensor element 22-
The analog signals output by the respective 26 are supplied to the ΔΣ modulators 32 to 36 of the sensor signal processing IC 28. ΔΣ
The analog signals supplied to the modulators 32 to 36 are sampled at fixed time intervals and converted into digital signals having a trigger cycle T0 output from the trigger signal generator. At this time, all ΔΣ modulators 32 to 3
Each of the 6 always maintains a constant digital output according to the supplied analog voltage during the period from one trigger to the next trigger. Therefore, 4-bit D /
In the A converter 40, a 4-bit digital data string in which each 1-bit digital data supplied from each of the ΔΣ modulators 32 to 36 and a clock pulse signal supplied from the clock signal generator 30 are superimposed is converted into an analog signal. The voltage is maintained at any one of 16 values during the period from one trigger to the next trigger.

【0032】センサ信号処理IC28から出力されるア
ナログ電圧は、クロックパルス信号と各センサ素子22
〜26の出力信号に基づく各1ビットディジタルデータ
とを重畳した4ビットディジタルデータ列(すなわち、
4桁2進データ列)を変換したものであり、図3に示す
如く、接地電圧“0”と基準電圧VCCとの間において
(3+1)(=16)個のレベルを採ることができ、
4ビットディジタルデータ列のデータ内容に応じた一の
レベルを有している。
The analog voltage output from the sensor signal processing IC 28 is the clock pulse signal and each sensor element 22.
4 to 26-bit digital data strings based on the output signals of 1 to 26 (that is,
4 digit binary data string), and as shown in FIG. 3, 2 (3 + 1) (= 16) levels can be taken between the ground voltage "0" and the reference voltage VCC.
It has one level according to the data content of the 4-bit digital data string.

【0033】すなわち、センサ信号処理IC28から出
力されるアナログ電圧には、クロックパルス信号の内容
と各センサ素子22〜26の出力信号に基づく各1ビッ
トディジタルデータの内容とが含まれている。従って、
マイコン46のA/D変換器50においては、センサ信
号処理IC28から通信線46を介して供給されるアナ
ログ電圧のレベル(電圧値)のみに基づいて、クロック
パルス信号と各センサ素子22〜26の出力信号に基づ
く各1ビットディジタルデータとを復調することができ
る。
That is, the analog voltage output from the sensor signal processing IC 28 includes the content of the clock pulse signal and the content of each 1-bit digital data based on the output signals of the sensor elements 22 to 26. Therefore,
In the A / D converter 50 of the microcomputer 46, based on only the level (voltage value) of the analog voltage supplied from the sensor signal processing IC 28 via the communication line 46, the clock pulse signal and each of the sensor elements 22 to 26 are detected. Each 1-bit digital data based on the output signal can be demodulated.

【0034】A/D変換器50は、入力ポート46aに
現れる電圧を、4ビットD/A変換器40においてアナ
ログ的に多重化された4ビットディジタルデータ列が現
れるようにディジタルデータに復調変換する。A/D変
換器50が4ビットD/A変換器40から供給されたア
ナログ電圧を4ビットディジタルデータ列に変換する
と、その出力に、最上位ビットから順に、例えばクロッ
クパルス信号,ヨーレートYAWのディジタルデータ,
加速度Gのディジタルデータ,温度THのディジタルデ
ータが現れる。この際、一のトリガから次のトリガまで
の期間中は、4ビットD/A変換器40から出力される
アナログ電圧が一定値に維持されるため、A/D変換器
50から出力されるディジタル信号も一定値に維持され
る。
The A / D converter 50 demodulates and converts the voltage appearing at the input port 46a into digital data so that an analogly multiplexed 4-bit digital data string appears at the 4-bit D / A converter 40. . When the A / D converter 50 converts the analog voltage supplied from the 4-bit D / A converter 40 into a 4-bit digital data string, its output is, for example, a clock pulse signal and a digital signal of yaw rate YAW in order from the most significant bit. data,
Digital data of acceleration G and digital data of temperature TH appear. At this time, since the analog voltage output from the 4-bit D / A converter 40 is maintained at a constant value during the period from one trigger to the next trigger, the digital output from the A / D converter 50 is maintained. The signal is also maintained at a constant value.

【0035】A/D変換器50から出力された各ビット
のディジタルデータは、ディジタルフィルタ52〜56
に供給されることにより移動平均処理される。そして、
その移動平均が施された結果得られた信号は、トリミン
グされた後、各センサ素子22〜26の出力値としてマ
イコン46の周辺機器に供給され、各種演算に用いられ
る。
The digital data of each bit output from the A / D converter 50 is digital filters 52 to 56.
The moving average processing is performed by being supplied to. And
The signal obtained as a result of the moving average is trimmed and then supplied to peripheral devices of the microcomputer 46 as output values of the sensor elements 22 to 26 and used for various calculations.

【0036】このように、本実施例においては、センサ
信号処理IC28がセンサ素子22〜26によるアナロ
グ信号をΔΣ変調器32〜36及び4ビットD/A変換
器40を用いてアナログ多重化した後、その多重化され
た結果得られたアナログ電圧を1ピンでマイコン46の
A/D変換器50に供給する。そして、A/D変換器5
0がそのアナログ電圧を各センサ素子22〜26に対応
する1ビットディジタルデータに復調変換し、各1ビッ
トディジタルデータを出力する。
As described above, in this embodiment, after the sensor signal processing IC 28 analog-multiplexes the analog signals from the sensor elements 22 to 26 by using the ΔΣ modulators 32 to 36 and the 4-bit D / A converter 40. , The analog voltage obtained as a result of the multiplexing is supplied to the A / D converter 50 of the microcomputer 46 through pin 1. And the A / D converter 5
0 demodulates and converts the analog voltage into 1-bit digital data corresponding to each sensor element 22 to 26, and outputs each 1-bit digital data.

【0037】この点、センサ素子22〜26の出力に基
づく各1ビットディジタルデータが複数の通信線を用い
てパラレルにマイコン46に供給される構成では、通信
線の数や入出力ポートの数が多くなることにより、装置
の大型化が招来してしまう。これに対して、本実施例の
構成においては、クロックパルス信号とセンサ素子22
〜26の出力に基づく各1ビットディジタルデータとを
重畳した4ビットディジタルデータ列が変換されたアナ
ログ電圧が単一の通信線48を介してマイコン46に供
給されるので、センサ信号処理IC28の出力ポートの
数およびマイコン46の入力ポートの数並びに両者を接
続する通信線の数が少なくてよく、その削減が図られて
いる。このため、本実施例の構成によれば、センサ信号
処理装置20の簡素化・小型化が図られ、コストの低減
が図られている。
In this regard, in the configuration in which each 1-bit digital data based on the outputs of the sensor elements 22 to 26 is supplied to the microcomputer 46 in parallel using a plurality of communication lines, the number of communication lines and the number of input / output ports are reduced. The increase in the number leads to an increase in the size of the device. On the other hand, in the configuration of this embodiment, the clock pulse signal and the sensor element 22 are
Since the analog voltage obtained by converting the 4-bit digital data string obtained by superimposing each 1-bit digital data based on the output of ~ to 26 is supplied to the microcomputer 46 through the single communication line 48, the output of the sensor signal processing IC 28 The number of ports, the number of input ports of the microcomputer 46, and the number of communication lines connecting them may be small, and the number thereof is reduced. Therefore, according to the configuration of the present embodiment, the sensor signal processing device 20 can be simplified and downsized, and the cost can be reduced.

【0038】また、センサ素子22〜26の出力に基づ
く各1ビットディジタルデータが単一の通信線48を用
いて時分割にマイコン46に供給される構成では、それ
らのすべてのディジタルデータをマイコン46に送信す
るうえで多くの時間を要することとなる。かかる構成に
おいて送信時間の浪費を回避するためには、クロック周
波数を高くし通信レートを高くすればよいが、これで
は、クロック逓倍回路が必要となり、装置の複雑化が招
来すると共に、高速クロックによるクロックノイズに起
因してセンサ素子22〜26の特性が影響を受け、セン
サ素子22〜26の出力精度が低下する事態が生ずる。
Further, in a configuration in which each 1-bit digital data based on the outputs of the sensor elements 22 to 26 is supplied to the microcomputer 46 in a time-sharing manner by using the single communication line 48, all the digital data are supplied to the microcomputer 46. It will take a lot of time to send to. In order to avoid wasting transmission time in such a configuration, it is sufficient to increase the clock frequency and increase the communication rate, but this requires a clock multiplication circuit, which leads to complication of the device and high-speed clock. Due to the clock noise, the characteristics of the sensor elements 22 to 26 are affected, and the output accuracy of the sensor elements 22 to 26 deteriorates.

【0039】これに対して、本実施例の構成において
は、クロックパルス信号とセンサ素子22〜26の出力
に基づく各1ビットディジタルデータとを重畳した4ビ
ットディジタルデータ列が、アナログ電圧に変換された
後に、単一の通信線48を用いてマイコン46に供給さ
れるので、センサ素子22〜26の出力のすべてをマイ
コン46に送信するのに多くの時間を必要としない。こ
のため、本実施例の構成によれば、センサ素子22〜2
6の出力をマイコン46に速やかに送信することがで
き、また、クロック周波数を高くするための回路を設け
ることは不要であるので、センサ素子22〜26の出力
精度を高く維持することができると共に、センサ信号処
理装置20の構成が複雑化するのを回避することができ
る。
On the other hand, in the configuration of this embodiment, the 4-bit digital data string in which the clock pulse signal and the 1-bit digital data based on the outputs of the sensor elements 22 to 26 are superimposed is converted into an analog voltage. After that, since it is supplied to the microcomputer 46 using the single communication line 48, it does not require a lot of time to transmit all the outputs of the sensor elements 22 to 26 to the microcomputer 46. Therefore, according to the configuration of this embodiment, the sensor elements 22 to 2 are
6 can be quickly transmitted to the microcomputer 46, and since it is not necessary to provide a circuit for increasing the clock frequency, the output accuracy of the sensor elements 22 to 26 can be maintained high. Therefore, it is possible to prevent the configuration of the sensor signal processing device 20 from becoming complicated.

【0040】従って、本実施例のセンサ信号処理装置2
0によれば、クロックパルス信号とセンサ素子22〜2
6の出力に基づく各1ビットディジタルデータとを重畳
した4ビットディジタルデータ列が変換されたアナログ
電圧を単一の通信線48を介してマイコン46に供給し
処理するので、装置の簡素化・小型化と信号処理の迅速
性とを両立させることが可能となっている。
Therefore, the sensor signal processing device 2 of this embodiment
0, the clock pulse signal and the sensor elements 22-2
The analog voltage obtained by converting the 4-bit digital data string in which each 1-bit digital data based on the output of 6 is converted is supplied to the microcomputer 46 through the single communication line 48 and processed, so that the device is simplified and downsized. It is possible to achieve both high speed and quick signal processing.

【0041】また、本実施例において、ディジタルフィ
ルタ52〜56はそれぞれ、上述の如く、A/D変換器
50から供給される4ビットディジタルデータ列の最上
位ビットのハイ/ローの切り換わりに同期して、他のビ
ットについて例えばサンプル数32個の移動平均を演算
して出力する。A/D変換器50から供給される4ビッ
トディジタルデータ列の最上位ビットは、クロックパル
ス信号の内容を表している。従って、マイコン46は、
センサ信号処理IC28から供給されるアナログ多重信
号をクロックパルス信号を含む4ビットディジタルデー
タ列に復調した後に、そのクロックパルス信号のハイ/
ローの切り換わりに同期して他のビットの処理を行うこ
ととなる。
Further, in the present embodiment, the digital filters 52 to 56 are respectively synchronized with the high / low switching of the most significant bit of the 4-bit digital data string supplied from the A / D converter 50, as described above. Then, for other bits, for example, a moving average of 32 samples is calculated and output. The most significant bit of the 4-bit digital data string supplied from the A / D converter 50 represents the content of the clock pulse signal. Therefore, the microcomputer 46
After demodulating the analog multiplexed signal supplied from the sensor signal processing IC 28 into a 4-bit digital data string including the clock pulse signal, the high / low of the clock pulse signal
Processing of other bits will be performed in synchronization with the switching of rows.

【0042】一方、センサ信号処理IC28は、センサ
素子22〜26の各アナログ信号をトリガを用いてディ
ジタル信号に変換し、それらの各1ビットディジタルデ
ータとクロックパルス信号とを重畳した4ビットディジ
タルデータ列をアナログ多重信号に変換すると共に、そ
のアナログ多重信号を1ピンでマイコン46に供給す
る。従って、本実施例においては、センサ信号処理IC
28における変調とマイコン46における復調とが同一
のトリガに基づいて行われるので、両者の同期がとれて
いることとなる。
On the other hand, the sensor signal processing IC 28 converts each analog signal of the sensor elements 22 to 26 into a digital signal by using a trigger and superimposes each 1-bit digital data and a clock pulse signal thereof into 4-bit digital data. The column is converted into an analog multiplex signal, and the analog multiplex signal is supplied to the microcomputer 46 by one pin. Therefore, in this embodiment, the sensor signal processing IC
Since the modulation in 28 and the demodulation in the microcomputer 46 are performed based on the same trigger, both are synchronized.

【0043】尚、本実施例の構成においては、クロック
パルス信号を含む4ビットディジタルデータ列が変換さ
れたアナログ多重信号がセンサ信号処理IC28から単
一の通信線48を介して1ピンでマイコン46に供給さ
れるので、センサ信号処理IC28とマイコン46との
同期が専用の通信線および入出力ポートを用いることな
く実現されている。すなわち、センサ信号処理IC28
とマイコン46との同期を実現させるうえで通信線の数
および入出力ポートの数を増大させることが不要であ
る。従って、本実施例のセンサ信号処理装置20によれ
ば、トリガを基準とするクロックパルス信号と各センサ
素子22〜26に対応したディジタルデータとが分離し
てマイコン46に供給される構成と比較して、装置の更
なる簡素化・小型化が図られている。
In the configuration of this embodiment, the analog multiplex signal obtained by converting the 4-bit digital data string including the clock pulse signal is sent from the sensor signal processing IC 28 through the single communication line 48 to the microcomputer 46 with one pin. The synchronization between the sensor signal processing IC 28 and the microcomputer 46 is realized without using a dedicated communication line or input / output port. That is, the sensor signal processing IC 28
It is not necessary to increase the number of communication lines and the number of input / output ports in order to realize the synchronization with the microcomputer 46. Therefore, according to the sensor signal processing device 20 of the present embodiment, the clock pulse signal based on the trigger and the digital data corresponding to each of the sensor elements 22 to 26 are separated and supplied to the microcomputer 46. Therefore, the device is further simplified and downsized.

【0044】次に、本実施例のセンサ信号処理装置20
が備える通信線48のショート異常を検出する手法につ
いて説明する。
Next, the sensor signal processing device 20 of this embodiment
A method for detecting a short-circuit abnormality of the communication line 48 included in will be described.

【0045】センサ信号処理IC28とマイコン46と
を接続する通信線48が接地ショートし或いは電源ショ
ートすると、マイコン46のA/D変換器50に入力さ
れる電圧が接地電圧“0”又は基準電圧VCCになる。
このため、センサ信号処理IC28の4ビットD/A変
換器40から出力されるアナログ電圧が接地電圧“0”
又は基準電圧VCCのレベルを採り得るものとすると、
A/D変換器50に入力されるアナログ電圧が接地電圧
“0”又は基準電圧VCCになった際に、通信線48に
ショートが生じているのか、ショートが生ずることなく
アナログ電圧が正常値にあるのかを区別することができ
ず、通信線48のショート検出が困難となってしまう。
When the communication line 48 connecting the sensor signal processing IC 28 and the microcomputer 46 is ground-shorted or the power is short-circuited, the voltage input to the A / D converter 50 of the microcomputer 46 is the ground voltage "0" or the reference voltage VCC. become.
Therefore, the analog voltage output from the 4-bit D / A converter 40 of the sensor signal processing IC 28 is the ground voltage “0”.
Or, assuming that the level of the reference voltage VCC can be taken,
When the analog voltage input to the A / D converter 50 becomes the ground voltage "0" or the reference voltage VCC, the communication line 48 may be short-circuited, or the analog voltage may return to a normal value without a short-circuit. It is not possible to distinguish whether or not there is, and it becomes difficult to detect a short circuit in the communication line 48.

【0046】これに対して、本実施例においては、上記
の如く、4ビットD/A変換器40から出力されるアナ
ログ電圧の16値の各レベルが、隣接するレベルに対し
てVCC/2(3+1)だけ離間していると共に、VC
C/2の電圧が印加されることにより接地電圧“0”
及び基準電圧VCCの双方からオフセットされている。
従って、本実施例の構成においては通信線48がショー
トしていなければ、センサ信号処理IC28からマイコ
ン46に供給されるアナログ電圧が接地電圧“0”及び
基準電圧VCCのレベルになることはない。すなわち、
センサ信号処理IC28からマイコン46に供給される
アナログ電圧が接地電圧“0”又は基準電圧VCCのレ
ベルであれば、通信線48に接地ショート或いは電源シ
ョートが生じていることとなる。
On the other hand, in the present embodiment, as described above, each of the 16-valued levels of the analog voltage output from the 4-bit D / A converter 40 has a value of VCC / 2 (). 3 + 1) apart and VC
Ground voltage "0" by applying C / 2 5 voltage
And is offset from both the reference voltage VCC.
Therefore, in the configuration of the present embodiment, unless the communication line 48 is short-circuited, the analog voltage supplied from the sensor signal processing IC 28 to the microcomputer 46 does not reach the level of the ground voltage "0" and the reference voltage VCC. That is,
If the analog voltage supplied from the sensor signal processing IC 28 to the microcomputer 46 is at the level of the ground voltage "0" or the reference voltage VCC, it means that the communication line 48 is short-circuited to ground or power.

【0047】かかる点を考慮して、本実施例において、
マイコン46のショート検出部60は、マイコン46の
入力ポート46aに現れている電圧が接地電圧“0”又
は基準電圧VCCのレベルにあるか否かを判別すること
により通信線48のショートの有無を検出する。具体的
には、入力ポート46aに現れた電圧が接地電圧“0”
又は基準電圧VCCのレベルにある場合に通信線48が
ショートしているとしてショート異常を検出する。従っ
て、本実施例の構成によれば、センサ信号処理IC28
からマイコン46に供給されるアナログ電圧が接地電圧
“0”及び基準電圧VCCの双方からオフセットされて
いることにより、通信線48の接地ショート及び電源シ
ョートの検出を容易に行うことが可能となっている。
In consideration of this point, in the present embodiment,
The short-circuit detector 60 of the microcomputer 46 determines whether the communication line 48 is short-circuited by determining whether the voltage appearing at the input port 46a of the microcomputer 46 is at the level of the ground voltage "0" or the reference voltage VCC. To detect. Specifically, the voltage appearing at the input port 46a is the ground voltage "0".
Alternatively, if the communication line 48 is short-circuited when it is at the level of the reference voltage VCC, a short-circuit abnormality is detected. Therefore, according to the configuration of this embodiment, the sensor signal processing IC 28
Since the analog voltage supplied from the microcomputer 46 to the microcomputer 46 is offset from both the ground voltage “0” and the reference voltage VCC, it is possible to easily detect the ground short and the power short of the communication line 48. There is.

【0048】尚、本実施例において、アナログ電圧のオ
フセット量は、互いに隣接する2つのレベルの差VCC
/2(3+1)よりも小さな値VCC/2である。こ
の場合には、オフセット後の一のレベルが、オフセット
前の隣接レベルを上回り或いは下回ることはない。従っ
て、本実施例によれば、アナログ電圧が4ビットディジ
タルデータ列に復調変換された際に誤った復調が行われ
る事態、すなわち、アナログ電圧からもとの4ビットデ
ィジタルデータ列が正確に復調されない事態の発生を抑
制することが可能となっている。
In this embodiment, the offset amount of the analog voltage is the difference VCC between two levels adjacent to each other.
The value is VCC / 2 5, which is smaller than / 2 (3 + 1) . In this case, the one level after the offset does not exceed or fall below the adjacent level before the offset. Therefore, according to the present embodiment, a situation in which an erroneous demodulation is performed when the analog voltage is demodulated and converted into a 4-bit digital data string, that is, the original 4-bit digital data string is not accurately demodulated from the analog voltage. It is possible to suppress the occurrence of situations.

【0049】尚、上記第1の実施例においては、クロッ
ク信号発生器30からのクロックパルス信号を最上位ビ
ットとし、かつ、各ΔΣ変調器32〜36からの各1ビ
ットディジタルデータを下位ビットする4ビットディジ
タルデータ列が特許請求の範囲に記載した「(N+1)
ビットデータ列」に、16値のアナログ多重信号(電
圧)が特許請求の範囲に記載した「多重信号」に、4ビ
ットD/A変換器40が特許請求の範囲に記載した「変
調手段」に、A/D変換器50が特許請求の範囲に記載
した「復調手段」に、基準電圧VCCが特許請求の範囲
に記載した「所定電圧V」に、それぞれ相当している。
In the first embodiment, the clock pulse signal from the clock signal generator 30 is the most significant bit, and each 1-bit digital data from each ΔΣ modulator 32 to 36 is the lower bit. The 4-bit digital data string is “(N + 1)” described in the claims.
In the "bit data string", a 16-value analog multiplexed signal (voltage) is described in the claims as "multiplexed signal", and the 4-bit D / A converter 40 is described as "modulation means" in the claims. , A / D converter 50 corresponds to the "demodulation means" described in the claims, and the reference voltage VCC corresponds to "predetermined voltage V" described in the claims.

【0050】ところで、上記第1の実施例においては、
センサ信号処理装置20が、3つのセンサ素子22〜2
6を備え、各出力に基づく各1ビットディジタルデータ
とクロックパルス信号とを重畳した4ビットディジタル
データ列(すなわち、4桁2進データ列)を、接地電圧
“0”と基準電圧VCCとの間において2
(3+1)(=16)個のレベルのうちその4ビットデ
ィジタルデータ列のデータ内容(アナログ値)に応じた
一のレベルを有するアナログ多重信号に変換することと
しているが、本発明はこれに限定されるものではなく、
N(N≧2)個のセンサ素子を備え、各出力に基づく各
1ビットディジタルデータとクロックパルス信号とを重
畳した(N+1)ビットディジタルデータ列(すなわ
ち、(N+1)桁2進データ列)を変換する場合には、
接地電圧“0”と基準電圧VCCとの間において2
(N+1)個のレベルのうちその(N+1)ビットディ
ジタルデータ列のデータ内容に応じた一のレベルを有す
るアナログ多重信号に変換することとすればよい。
By the way, in the first embodiment,
The sensor signal processing device 20 includes three sensor elements 22-2.
6 is provided, and a 4-bit digital data string (that is, a 4-digit binary data string) in which each 1-bit digital data based on each output and a clock pulse signal are superposed is provided between the ground voltage "0" and the reference voltage VCC. At 2
Of the (3 + 1) (= 16) levels, conversion is performed into an analog multiplexed signal having one level according to the data content (analog value) of the 4-bit digital data string, but the present invention is not limited to this. Not what is done,
An (N + 1) -bit digital data string (that is, an (N + 1) -digit binary data string) that includes N (N ≧ 2) sensor elements and superimposes each 1-bit digital data based on each output and a clock pulse signal is generated. When converting,
2 between the ground voltage “0” and the reference voltage VCC
(N + 1) of the number of levels that (N + 1) may be set to be converted into an analog multiplexed signal having one level in accordance with the data content of the bit digital data stream.

【0051】また、上記第1の実施例においては、アナ
ログ電圧のオフセット量が、互いに隣接する2つのレベ
ルの差VCC/2(3+1)よりも小さな値VCC/2
であるが、本発明はこれに限定されるものではなく、
そのレベル差VCC/2(3 +1)よりも小さな値であ
ればよい。
In the first embodiment, the offset amount of the analog voltage is VCC / 2 smaller than the difference VCC / 2 (3 + 1) between the two levels adjacent to each other.
5 , the present invention is not limited to this,
The value may be smaller than the level difference VCC / 2 (3 +1) .

【0052】次に、図5乃至図8を参照して、本発明の
第2実施例について説明する。
Next, a second embodiment of the present invention will be described with reference to FIGS.

【0053】図5は、本実施例の車両に搭載されるセン
サ信号処理装置100のシステム構成図を示す。本実施
例のセンサ信号処理装置100は、上記図1に示す構成
において、センサ信号処理IC28及びマイコン46に
代えて、センサ信号処理IC102及びマイコン104
を用いることにより実現される。尚、図5において、上
記図1に示す構成部分と同一の部分については、同一の
符号を付してその説明を省略又は簡略する。
FIG. 5 is a system configuration diagram of the sensor signal processing apparatus 100 mounted on the vehicle of this embodiment. The sensor signal processing apparatus 100 according to the present embodiment is different from the sensor signal processing IC 28 and the microcomputer 46 in the configuration shown in FIG.
It is realized by using. In FIG. 5, the same parts as those shown in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted or simplified.

【0054】センサ信号処理IC102には、所定周期
T0(例えば125μs=8kHz)でトリガを発生す
るトリガ信号発生器(図示せず)が接続されている。セ
ンサ信号処理IC102が備えるΔΣ変調器32〜36
にはそれぞれ、上記したトリガ信号発生器が接続されて
おり、トリガが供給されている。センサ信号処理IC1
02は、各センサ素子22〜26の出力するアナログ信
号に基づく各ディジタルデータを一のアナログ多重信号
に変換する機能を有している。すなわち、センサ信号処
理IC102は、各ΔΣ変調器32〜36に接続する3
ビットD/A変換器106を備えている。3ビットD/
A変換器106は、各ΔΣ変調器32〜36によりそれ
ぞれ変換された1ビットディジタルデータをパラレルに
重畳した3ビットディジタルデータ列をアナログ電圧に
変換する。
The sensor signal processing IC 102 is connected with a trigger signal generator (not shown) which generates a trigger at a predetermined cycle T0 (for example, 125 μs = 8 kHz). ΔΣ modulators 32 to 36 included in the sensor signal processing IC 102
The above-mentioned trigger signal generator is connected to each of them, and a trigger is supplied thereto. Sensor signal processing IC1
Reference numeral 02 has a function of converting each digital data based on the analog signal output from each of the sensor elements 22 to 26 into one analog multiplexed signal. That is, the sensor signal processing IC 102 is connected to each of the ΔΣ modulators 32 to 36.
A bit D / A converter 106 is provided. 3-bit D /
The A converter 106 converts a 3-bit digital data string in which the 1-bit digital data converted by each of the ΔΣ modulators 32 to 36 is superimposed in parallel into an analog voltage.

【0055】図6は、本実施例のセンサ信号処理装置1
00が備えるセンサ信号処理IC102の内部構成図を
示す。センサ信号処理IC102の3ビットD/A変換
器106は、図6に示す如く、抵抗R(例えばR=10
kΩ)と抵抗2Rとにより回路網が構成されたラダー型
D/A変換器である。3ビットD/A変換器106は、
各ΔΣ変調器32〜36から供給される各1ビットディ
ジタルデータをその順で最上位ビットからのビットとす
る3ビットディジタルデータ列を、接地電圧“0”と基
準電圧VCC(例えば電源電圧VCC=5V)との間に
おいて2(=8)値のレベルを有するアナログ電圧に
変換し、そのアナログ電圧を1ピンで出力する。
FIG. 6 shows a sensor signal processing device 1 of this embodiment.
00 shows an internal configuration diagram of a sensor signal processing IC 102 included in 00. As shown in FIG. 6, the 3-bit D / A converter 106 of the sensor signal processing IC 102 has a resistor R (for example, R = 10).
It is a ladder type D / A converter in which a circuit network is configured by kΩ) and a resistor 2R. The 3-bit D / A converter 106 is
A 3-bit digital data string in which each 1-bit digital data supplied from each of the ΔΣ modulators 32 to 36 is a bit from the most significant bit in that order is used as a ground voltage “0” and a reference voltage VCC (for example, power supply voltage VCC = 5V), the voltage is converted into an analog voltage having a level of 2 3 (= 8) value, and the analog voltage is output from pin 1.

【0056】3ビットD/A変換器106によるアナロ
グ電圧の8値の各レベルは、隣接するレベルに対してV
CC/2だけ離間していると共に、VCC/2の電
圧が印加されることにより接地電圧“0”及び基準電圧
VCCの双方からオフセットされている。
Each of the eight levels of the analog voltage by the 3-bit D / A converter 106 is V with respect to the adjacent level.
It is separated by CC / 2 3 and is offset from both the ground voltage “0” and the reference voltage VCC by applying the voltage of VCC / 2 4 .

【0057】図7は、図6に示す3ビットD/A変換器
106による変換の一例を示す。また、図8は、図6に
示す3ビットD/A変換器106の動作を説明するため
の図を示す。尚、図8(A)には3ビットD/A変換器
106に入力される3ビットディジタルデータ列の時間
変化の一例が、図8(B)には図8(A)に示す状況下
で3ビットD/A変換器106から出力される出力電圧
の時間変化が、また、図8(C)にはトリガの時間変化
が、それぞれ示されている。
FIG. 7 shows an example of conversion by the 3-bit D / A converter 106 shown in FIG. FIG. 8 is a diagram for explaining the operation of the 3-bit D / A converter 106 shown in FIG. It should be noted that FIG. 8A shows an example of a temporal change of the 3-bit digital data string input to the 3-bit D / A converter 106, and FIG. 8B shows the situation under the condition shown in FIG. 8A. The time change of the output voltage output from the 3-bit D / A converter 106 is shown, and the time change of the trigger is shown in FIG. 8C.

【0058】3ビットD/A変換器106は、入力され
る3ビットディジタルデータ列(0,0,0)〜(1,
1,1)を“0”〜“7”のアナログ値に変換し、次式
(2)に示す如く、接地電圧“0”と基準電圧VCCと
の間の上記アナログ値のレベルに応じたアナログ電圧に
変換する。
The 3-bit D / A converter 106 receives the input 3-bit digital data string (0,0,0) to (1,
1, 1) is converted into an analog value of "0" to "7", and an analog value corresponding to the level of the analog value between the ground voltage "0" and the reference voltage VCC is expressed by the following equation (2). Convert to voltage.

【0059】 (アナログ電圧)=0.625×(アナログ値)+0.3125〔V〕 ・・・(2) 図7に示す如く、例えば各センサ素子22〜26により
ディジタルデータの組み合わせが(0,0,0)である
場合は、3ビットD/A変換器106にそのディジタル
データ列が入力される。この場合、3ビットD/A変換
器106は、その3ビットディジタルデータ列を約0.
313Vのアナログ電圧に変換する。また、その組み合
わせが(0,1,1)である場合は、3ビットD/A変
換器106にそのディジタルデータ列が入力される。こ
の場合、3ビットD/A変換器106は、その3ビット
ディジタルデータ列を約2.188Vのアナログ電圧に
変換する。更に、その組み合わせが(1,1,1)であ
る場合は、3ビットD/A変換器106にそのディジタ
ルデータ列が入力される。この場合、3ビットD/A変
換器106は、その3ビットディジタルデータ列を約
4.688Vのアナログ電圧に変換する。
(Analog voltage) = 0.625 × (Analog value) +0.3125 [V] (2) As shown in FIG. 7, for example, each sensor element 22 to 26 produces a digital data combination of (0, In the case of 0, 0), the digital data string is input to the 3-bit D / A converter 106. In this case, the 3-bit D / A converter 106 converts the 3-bit digital data string into about 0.
Converted to an analog voltage of 313V. If the combination is (0, 1, 1), the digital data string is input to the 3-bit D / A converter 106. In this case, the 3-bit D / A converter 106 converts the 3-bit digital data string into an analog voltage of about 2.188V. Further, when the combination is (1,1,1), the digital data string is input to the 3-bit D / A converter 106. In this case, the 3-bit D / A converter 106 converts the 3-bit digital data string into an analog voltage of about 4.688V.

【0060】各ΔΣ変調器32〜36はそれぞれ、アナ
ログ信号をクロックパルス信号の基準となるトリガ周期
T0のディジタル信号に変換するため、それらの出力は
すべてクロックパルス信号の立ち上がり及び立ち下がり
に同期して変動する。このため、3ビットD/A変換器
106に入力されるディジタルデータは、一のトリガか
ら次のトリガまでの期間(=トリガ周期T0;125μ
s)中、すなわち、クロックパルス信号がハイになって
からローになるまでの期間およびローになってからハイ
になるまでの期間中、一定値に維持される。従って、本
実施例において、3ビットD/A変換器106は、図8
(B)に示す如く、一定電圧が一定時間維持されるよう
にアナログ電圧を出力する。
Since each of the ΔΣ modulators 32 to 36 converts an analog signal into a digital signal having a trigger period T0 which is a reference of the clock pulse signal, all the outputs thereof are synchronized with the rising and falling edges of the clock pulse signal. Fluctuate. Therefore, the digital data input to the 3-bit D / A converter 106 has a period from one trigger to the next trigger (= trigger cycle T0; 125 μ).
During s), that is, during the period from when the clock pulse signal goes high to low and during the period from low to high, it is maintained at a constant value. Therefore, in the present embodiment, the 3-bit D / A converter 106 is the same as that of FIG.
As shown in (B), the analog voltage is output so that the constant voltage is maintained for a constant time.

【0061】図5に示す如く、センサ信号処理装置10
0は、マイコン104を備えている。センサ信号処理I
C102の出力ポート102aには、通信線108を介
してマイコン104の入力ポート104aが接続されて
いる。マイコン104は、入力ポート104aに接続す
るA/D変換器110を備えている。A/D変換器11
0は、第1実施例のA/D変換器50と同様に、入力さ
れるアナログ電圧を10ビットのデータ列に復調可能な
分解能を有している。A/D変換器110は、3ビット
D/A変換器106からマイコン104へ供給されたア
ナログ電圧を3ビットディジタルデータ列に復調変換
し、その3ビットディジタルデータ列をビットごとに分
離して10ビット中の上位3ビットとして出力する。
As shown in FIG. 5, the sensor signal processing device 10
0 has a microcomputer 104. Sensor signal processing I
The input port 104a of the microcomputer 104 is connected to the output port 102a of the C102 via the communication line 108. The microcomputer 104 includes an A / D converter 110 connected to the input port 104a. A / D converter 11
0 has a resolution capable of demodulating an input analog voltage into a 10-bit data string, like the A / D converter 50 of the first embodiment. The A / D converter 110 demodulates and converts the analog voltage supplied from the 3-bit D / A converter 106 to the microcomputer 104 into a 3-bit digital data string, and separates the 3-bit digital data string into 10 bits. Output as the upper 3 bits in the bit.

【0062】A/D変換器110には、各センサ素子2
2〜26に対応して設けられた3つのディジタルフィル
タ52〜56が接続されている。各ディジタルフィルタ
52〜56には、A/D変換器110の出力する3ビッ
トディジタルデータ列の各ビットが供給されている。
The A / D converter 110 includes each sensor element 2
Two digital filters 52 to 56 provided corresponding to Nos. 2 to 26 are connected. Each bit of the 3-bit digital data string output from the A / D converter 110 is supplied to each of the digital filters 52 to 56.

【0063】また、センサ信号処理IC102は、出力
ポート102bを有している。出力ポート102bに
は、トリガ信号発生器からΔΣ変調器32〜36に供給
されるトリガが供給されている。出力ポート102bに
は、通信線112を介してマイコン104の入力ポート
104bが接続されている。マイコン104のディジタ
ルフィルタ52〜56にはそれらのすべてに、入力ポー
ト104bに入力されるトリガが供給されている。ディ
ジタルフィルタ52〜56はそれぞれ、入力されるトリ
ガに同期して、入力される3ビットディジタルデータ列
の各ビットについて例えばサンプル数32個の移動平均
を演算して出力する。ディジタルフィルタ52〜56か
ら出力される各データは、マイコン104に内蔵される
不揮発性メモリ(図示せず)に書き込まれている補償量
データに基づいて所定のプログラムに従ってトリミング
された後、マイコン104の周辺機器にセンサ素子22
〜26の出力として供給される。
The sensor signal processing IC 102 also has an output port 102b. The trigger supplied from the trigger signal generator to the ΔΣ modulators 32 to 36 is supplied to the output port 102b. The input port 104b of the microcomputer 104 is connected to the output port 102b via the communication line 112. The triggers input to the input port 104b are supplied to all of the digital filters 52 to 56 of the microcomputer 104. Each of the digital filters 52 to 56 calculates a moving average of 32 samples, for example, for each bit of the input 3-bit digital data string in synchronization with the input trigger and outputs the moving average. Each data output from the digital filters 52 to 56 is trimmed according to a predetermined program based on the compensation amount data written in a non-volatile memory (not shown) built in the microcomputer 104, and then the data of the microcomputer 104 is deleted. Sensor element 22 for peripheral devices
~ 26 output.

【0064】マイコン104は、ショート検出部120
を備えている。ショート検出部120は、マイコン10
4の入力ポート104aに入力される信号(電圧)の異
常、具体的には、センサ信号処理IC102とマイコン
104との間の通信線108のショート異常を検出す
る。マイコン104は、ショート検出部120において
通信線108のショート異常が検出された場合、その旨
の注意を車両乗員に喚起すべく車室内に設けられた所定
の警告ランプを点灯させ警報ブザーを作動させると共
に、誤動作を防止すべくセンサ素子22〜26の出力を
用いるシステムの制御を禁止させる。
The microcomputer 104 has a short-circuit detector 120.
Is equipped with. The short-circuit detector 120 is the microcomputer 10
No. 4, an abnormality in the signal (voltage) input to the input port 104a, specifically, a short-circuit abnormality of the communication line 108 between the sensor signal processing IC 102 and the microcomputer 104 is detected. When the short-circuit detection unit 120 detects a short-circuit abnormality of the communication line 108, the microcomputer 104 lights a predetermined warning lamp provided in the vehicle compartment to activate the warning buzzer to alert the vehicle occupant of the short-circuit abnormality. At the same time, the control of the system using the outputs of the sensor elements 22 to 26 is prohibited in order to prevent malfunction.

【0065】以下、本実施例のセンサ信号処理装置10
0の動作について具体的に説明する。
Hereinafter, the sensor signal processing device 10 of this embodiment will be described.
The operation of 0 will be specifically described.

【0066】上記の構成において、各センサ素子22〜
26がそれぞれ出力するアナログ信号は、センサ信号処
理IC102のΔΣ変調器32〜36に供給される。Δ
Σ変調器32〜36に供給されたアナログ信号はそれぞ
れ、一定時間間隔ごとにサンプリングされ、トリガ信号
発生器から出力されるトリガの周期T0のディジタル信
号に変換される。従って、3ビットD/A変換器106
において、ΔΣ変調器32〜36からそれぞれ供給され
る各1ビットディジタルデータをパラレルに重畳した3
ビットディジタルデータ列が変換されたアナログ電圧
は、一のトリガから次のトリガまでの期間中は、8値の
うち何れか一の値に維持される。
In the above structure, each sensor element 22-
The analog signals output by the respective 26 are supplied to the ΔΣ modulators 32 to 36 of the sensor signal processing IC 102. Δ
The analog signals supplied to the Σ modulators 32 to 36 are sampled at fixed time intervals and converted into digital signals having a trigger cycle T0 output from the trigger signal generator. Therefore, the 3-bit D / A converter 106
3 in which the 1-bit digital data supplied from the ΔΣ modulators 32 to 36 are superimposed in parallel.
The analog voltage obtained by converting the bit digital data string is maintained at any one of eight values during the period from one trigger to the next trigger.

【0067】センサ信号処理IC102から出力される
アナログ電圧は、各センサ素子22〜26の出力信号に
基づく各1ビットディジタルデータをパラレルに重畳し
た3ビットディジタルデータ列(すなわち、3桁2進デ
ータ列)を変換したものであり、図7に示す如く、接地
電圧“0”と基準電圧VCCとの間において2(=
8)個のレベルを採ることができ、3ビットディジタル
データ列のデータ内容に応じた一のレベルを有してい
る。
The analog voltage output from the sensor signal processing IC 102 is a 3-bit digital data string (that is, a 3-digit binary data string) in which 1-bit digital data based on the output signals of the sensor elements 22 to 26 are superimposed in parallel. ) Is converted, and as shown in FIG. 7, between the ground voltage “0” and the reference voltage VCC, 2 3 (=
It is possible to take 8) levels and have one level according to the data content of the 3-bit digital data string.

【0068】すなわち、センサ信号処理IC102から
出力されるアナログ電圧には、各センサ素子22〜26
の出力信号に基づく各1ビットディジタルデータの内容
が含まれている。従って、マイコン104のA/D変換
器110においては、センサ信号処理IC102から通
信線108を介して供給されるアナログ電圧のレベル
(電圧値)のみに基づいて、各センサ素子22〜26の
出力信号に基づく各1ビットディジタルデータを復調す
ることができる。
That is, each sensor element 22 to 26 is included in the analog voltage output from the sensor signal processing IC 102.
The contents of each 1-bit digital data based on the output signal of 1 are included. Therefore, in the A / D converter 110 of the microcomputer 104, the output signals of the sensor elements 22 to 26 are output based on only the level (voltage value) of the analog voltage supplied from the sensor signal processing IC 102 via the communication line 108. 1-bit digital data can be demodulated.

【0069】A/D変換器110は、入力ポート104
aに現れる電圧を、3ビットD/A変換器106におい
てアナログ的に多重化された3ビットディジタルデータ
列が現れるようにディジタルデータに復調変換する。A
/D変換器110が3ビットD/A変換器106から供
給されたアナログ電圧を3ビットディジタルデータ列に
変換すると、その出力に、最上位ビットから順に、例え
ばヨーレートYAWのディジタルデータ,加速度Gのデ
ィジタルデータ,温度THのディジタルデータが現れ
る。この際、一のトリガから次のトリガまでの期間中
は、3ビットD/A変換器106から出力されるアナロ
グ電圧が一定値に維持されるため、A/D変換器110
から出力されるディジタル信号も一定値に維持される。
The A / D converter 110 has an input port 104.
The voltage appearing at a is demodulated and converted into digital data in the 3-bit D / A converter 106 so that an analogly multiplexed 3-bit digital data string appears. A
When the / D converter 110 converts the analog voltage supplied from the 3-bit D / A converter 106 into a 3-bit digital data string, the output is output in order from the most significant bit, for example, the digital data of the yaw rate YAW and the acceleration G. Digital data and temperature TH digital data appear. At this time, since the analog voltage output from the 3-bit D / A converter 106 is maintained at a constant value during the period from one trigger to the next trigger, the A / D converter 110
The digital signal output from is also maintained at a constant value.

【0070】A/D変換器110から出力された各ビッ
トのディジタルデータは、ディジタルフィルタ52〜5
6に供給されることにより移動平均処理される。そし
て、その移動平均が施された結果得られた信号は、トリ
ミングされた後、各センサ素子22〜26の出力値とし
てマイコン46の周辺機器に供給され、各種演算に用い
られる。
The digital data of each bit output from the A / D converter 110 is the digital filters 52-5.
6 is subjected to moving average processing. The signal obtained as a result of the moving average is trimmed and then supplied to peripheral devices of the microcomputer 46 as output values of the sensor elements 22 to 26 and used for various calculations.

【0071】このように、本実施例においては、センサ
信号処理IC102がセンサ素子22〜26によるアナ
ログ信号をΔΣ変調器32〜36及び3ビットD/A変
換器106を用いてアナログ多重化した後、その多重化
された結果得られたアナログ電圧を通信線108を介し
て1ピンでマイコン104のA/D変換器110に供給
する。そして、A/D変換器110がそのアナログ電圧
を各センサ素子22〜26に対応する1ビットディジタ
ルデータに復調変換し、各1ビットディジタルデータを
出力する。
As described above, in this embodiment, after the sensor signal processing IC 102 analog-multiplexes the analog signals from the sensor elements 22 to 26 by using the ΔΣ modulators 32 to 36 and the 3-bit D / A converter 106. , The analog voltage obtained as a result of the multiplexing is supplied to the A / D converter 110 of the microcomputer 104 via the communication line 108 with one pin. Then, the A / D converter 110 demodulates and converts the analog voltage into 1-bit digital data corresponding to each of the sensor elements 22 to 26, and outputs each 1-bit digital data.

【0072】かかる構成においては、3つのセンサ素子
22〜26の出力に基づくアナログ多重信号がセンサ信
号処理IC102から単一の通信線108を用いてマイ
コン104へ供給されるので、センサ信号処理IC10
2の出力ポート及びマイコン104の入力ポート並びに
両者を接続する通信線を、センサ素子22〜26の数
(具体的には、3つ)ずつ設けることは不要であると共
に、センサ素子22〜26の出力のすべてをマイコン1
04に送信するのに多くの時間を必要としない。従っ
て、本実施例のセンサ信号処理装置100によれば、上
記第1実施例のセンサ信号処理装置20の場合と同様の
効果を得ることができ、装置の簡素化・小型化と信号処
理の迅速性とを両立させることが可能となっている。
In such a configuration, since the analog multiplexed signal based on the outputs of the three sensor elements 22 to 26 is supplied from the sensor signal processing IC 102 to the microcomputer 104 using the single communication line 108, the sensor signal processing IC 10
It is not necessary to provide two output ports, two input ports of the microcomputer 104, and communication lines that connect the two output ports with each of the sensor elements 22 to 26 (specifically, three). All outputs are microcomputer 1
Does not need much time to send to 04. Therefore, according to the sensor signal processing device 100 of the present embodiment, it is possible to obtain the same effect as that of the sensor signal processing device 20 of the first embodiment, and to simplify and downsize the device and speed up the signal processing. It is possible to achieve compatibility with both sex.

【0073】また、本実施例において、ディジタルフィ
ルタ52〜56はそれぞれ、上述の如く、センサ信号処
理IC102から供給されるトリガに同期して、A/D
変換器110から供給される3ビットディジタルデータ
の各ビットについて例えばサンプル数32個の移動平均
を演算して出力する。従って、マイコン104は、セン
サ信号処理IC102から供給されるアナログ多重信号
を3ビットディジタルデータ列に復調した後に、センサ
信号処理IC102からのトリガに同期して各ビットの
処理を行うこととなる。
Further, in the present embodiment, the digital filters 52 to 56 are synchronized with the triggers supplied from the sensor signal processing IC 102, respectively, as described above.
For each bit of the 3-bit digital data supplied from the converter 110, for example, a moving average of 32 samples is calculated and output. Therefore, the microcomputer 104 demodulates the analog multiplexed signal supplied from the sensor signal processing IC 102 into a 3-bit digital data string and then processes each bit in synchronization with the trigger from the sensor signal processing IC 102.

【0074】一方、センサ信号処理IC102は、セン
サ素子22〜26の各アナログ信号をトリガを用いてデ
ィジタル信号に変換し、それらの各1ビットディジタル
データを重畳した3ビットディジタルデータ列をアナロ
グ多重信号に変換すると共に、そのアナログ多重信号を
1ピンでマイコン104に供給する。従って、本実施例
においては、センサ信号処理IC102における変調と
マイコン104における復調とが同一のトリガに基づい
て行われるので、両者の同期がとれていることとなる。
On the other hand, the sensor signal processing IC 102 converts each analog signal of the sensor elements 22 to 26 into a digital signal by using a trigger, and superimposes each 1-bit digital data thereof into a 3-bit digital data string as an analog multiplexed signal. And the analog multiplex signal is supplied to the microcomputer 104 with one pin. Therefore, in this embodiment, since the modulation in the sensor signal processing IC 102 and the demodulation in the microcomputer 104 are performed based on the same trigger, both are synchronized.

【0075】次に、本実施例のセンサ信号処理装置10
0が備える通信線108のショート異常を検出する手法
について説明する。
Next, the sensor signal processing device 10 of the present embodiment.
A method of detecting a short circuit abnormality of the communication line 108 included in 0 will be described.

【0076】本実施例においては、上記の如く、3ビッ
トD/A変換器106から出力されるアナログ電圧の8
値の各レベルが、隣接するレベルに対してVCC/2
だけ離間していると共に、VCC/2の電圧が印加さ
れることにより接地電圧“0”及び基準電圧VCCの双
方からオフセットされている。従って、本実施例の構成
においては通信線108がショートしていなければ、セ
ンサ信号処理IC102からマイコン104に供給され
るアナログ電圧が接地電圧“0”及び基準電圧VCCの
レベルになることはない。
In this embodiment, as described above, the analog voltage of 8 bits output from the 3-bit D / A converter 106 is used.
Each level of value is VCC / 2 3 relative to the adjacent level
With only spaced, the voltage of VCC / 2 4 is offset from both the ground voltage "0" and the reference voltage VCC by being applied. Therefore, in the configuration of this embodiment, the analog voltage supplied from the sensor signal processing IC 102 to the microcomputer 104 does not reach the level of the ground voltage "0" and the reference voltage VCC unless the communication line 108 is short-circuited.

【0077】かかる点を考慮して、本実施例において、
マイコン104のショート検出部120は、マイコン1
04の入力ポート104aに現れている電圧が接地電圧
“0”又は基準電圧VCCのレベルにあるか否かを判別
することにより通信線108のショートの有無を検出す
る。具体的には、入力ポート104aに現れた電圧が接
地電圧“0”又は基準電圧VCCのレベルにある場合に
通信線108がショートしているとしてショート異常を
検出する。従って、本実施例の構成によれば、センサ信
号処理IC102からマイコン104に供給されるアナ
ログ電圧が接地電圧“0”及び基準電圧VCCの双方か
らオフセットされていることにより、通信線108の接
地ショート及び電源ショートの検出を容易に行うことが
可能となっている。
Considering this point, in the present embodiment,
The short-circuit detector 120 of the microcomputer 104 is the microcomputer 1
The presence or absence of a short circuit in the communication line 108 is detected by determining whether or not the voltage appearing at the input port 104a of 04 is at the level of the ground voltage "0" or the reference voltage VCC. Specifically, when the voltage appearing at the input port 104a is at the level of the ground voltage "0" or the reference voltage VCC, it is determined that the communication line 108 is short-circuited and a short circuit abnormality is detected. Therefore, according to the configuration of this embodiment, the analog voltage supplied from the sensor signal processing IC 102 to the microcomputer 104 is offset from both the ground voltage “0” and the reference voltage VCC, so that the communication line 108 is grounded. It is also possible to easily detect a power short circuit.

【0078】尚、本実施例において、アナログ電圧のオ
フセット量は、互いに隣接する2つのレベルの差VCC
/2よりも小さな値VCC/2である。この場合に
は、オフセット後の一のレベルが、オフセット前の隣接
レベルを上回り或いは下回ることはない。従って、本実
施例によれば、アナログ電圧が3ビットディジタルデー
タ列に復調変換された際に誤った復調が行われる事態、
すなわち、アナログ電圧からもとの3ビットディジタル
データ列が正確に復調されない事態の発生を抑制するこ
とが可能となっている。
In this embodiment, the offset amount of the analog voltage is the difference VCC between two levels adjacent to each other.
The value is VCC / 2 4, which is smaller than / 2 3 . In this case, the one level after the offset does not exceed or fall below the adjacent level before the offset. Therefore, according to the present embodiment, a situation in which an erroneous demodulation is performed when the analog voltage is demodulated and converted into a 3-bit digital data string,
That is, it is possible to prevent the situation in which the original 3-bit digital data string is not accurately demodulated from the analog voltage.

【0079】尚、上記第2の実施例においては、各ΔΣ
変調器32〜36からの各1ビットディジタルデータを
パラレルに重畳した3ビットディジタルデータ列が特許
請求の範囲に記載した「N桁m進データ列」及び「Nビ
ットデータ列」に、8値のアナログ多重信号(電圧)が
特許請求の範囲に記載した「多重信号」に、3ビットD
/A変換器106が特許請求の範囲に記載した「変調手
段」に、A/D変換器110が特許請求の範囲に記載し
た「復調手段」に、それぞれ相当していると共に、3ビ
ットD/A変換器106が3ビットディジタルデータ列
をアナログ多重信号に変換することにより特許請求の範
囲に記載した「ステップ(a)」が、A/D変換器11
0がアナログ多重信号を3ビットディジタルデータ列に
復調変換することにより特許請求の範囲に記載した「ス
テップ(b)」が、それぞれ実現されている。
In the second embodiment, each ΔΣ
A 3-bit digital data string obtained by superimposing the 1-bit digital data from the modulators 32 to 36 in parallel has an 8-value value in the “N-digit m-ary data string” and the “N-bit data string” described in the claims. The analog multiple signal (voltage) is a 3-bit D in the "multiple signal" described in the claims.
The A / A converter 106 corresponds to the “modulation means” described in the claims, and the A / D converter 110 corresponds to the “demodulation means” described in the claims, and the 3-bit D / The "step (a)" described in the claims is achieved by the A converter 106 converting the 3-bit digital data string into an analog multiplexed signal.
By 0 demodulating and converting the analog multiplexed signal into a 3-bit digital data string, the "step (b)" described in the claims is realized.

【0080】ところで、上記第2の実施例においては、
センサ信号処理装置100が、3つのセンサ素子22〜
26を備え、各出力に基づく各1ビットディジタルデー
タをパラレルに重畳した3ビットディジタルデータ列
(すなわち、3桁2進データ列)を、接地電圧“0”と
基準電圧VCCとの間において2(=8)個のレベル
のうちその3ビットディジタルデータ列のデータ内容
(アナログ値)に応じた一のレベルを有するアナログ多
重信号に変換することとしているが、本発明はこれに限
定されるものではなく、N(N≧2)個のセンサ素子を
備え、各出力に基づく各1ビットディジタルデータを重
畳したNビットディジタルデータ列(すなわち、N桁2
進データ列)を変換する場合には、接地電圧“0”と基
準電圧VCCとの間において2個のレベルのうちその
Nビットディジタルデータ列のデータ内容に応じた一の
レベルを有するアナログ多重信号に変換することとすれ
ばよい。
By the way, in the second embodiment,
The sensor signal processing device 100 includes three sensor elements 22 to 22.
It includes a 26, 3-bit digital data sequence obtained by superimposing the one bit digital data based on the output in parallel (i.e., 3-digit binary data string), and 2 3 between the reference voltage VCC and the ground voltage "0" The conversion is performed to an analog multiplexed signal having one of the (= 8) levels according to the data content (analog value) of the 3-bit digital data string, but the present invention is not limited to this. Instead, N (N ≧ 2) sensor elements are provided, and an N-bit digital data string (that is, N digits 2
In the case of converting a binary data string), analog multiplexing having one of 2 N levels according to the data content of the N-bit digital data string between the ground voltage “0” and the reference voltage VCC. It may be converted into a signal.

【0081】また、上記第2の実施例においては、アナ
ログ多重信号に変換するデータが“0”又は“1”の2
値のビットデータであるが、本発明はこれに限定される
ものではなく、3値以上の多値(m≧3)のデータであ
ってもよい。この場合には、センサ信号処理装置100
が、例えば3つのセンサ素子22〜26を備え、各出力
に基づく各データを重畳した3桁m進データ列を変換す
る場合には、接地電圧“0”と基準電圧VCCとの間に
おいてm個のレベルのうちその3桁m進データ列のデ
ータ内容に応じた一のレベルを有するアナログ多重信号
に変換することとすればよい。
In the second embodiment, the data to be converted into the analog multiplex signal is 2 which is "0" or "1".
Although it is bit data of a value, the present invention is not limited to this and may be multi-valued data (m ≧ 3) of three or more values. In this case, the sensor signal processing device 100
However, for example, when three sensor elements 22 to 26 are provided and a 3-digit m-ary data string in which each data based on each output is superimposed is converted, m 3 is set between the ground voltage “0” and the reference voltage VCC. It suffices to convert the level into an analog multiplex signal having one level corresponding to the data content of the 3-digit m-ary data string.

【0082】また、上記第2の実施例においては、アナ
ログ電圧のオフセット量が、互いに隣接する2つのレベ
ルの差VCC/2よりも小さな値VCC/2である
が、本発明はこれに限定されるものではなく、そのレベ
ル差VCC/2よりも小さな値であればよい。
Further, in the second embodiment, the offset amount of the analog voltage is the value VCC / 2 4 which is smaller than the difference VCC / 2 3 between the two levels adjacent to each other, but the present invention is not limited to this. The value is not limited, and may be a value smaller than the level difference VCC / 2 3 .

【0083】更に、上記第2の実施例においては、図8
に示す如く、センサ信号処理IC102に接続するトリ
ガ信号発生器の出力するトリガの立ち上がりエッジを用
いて、各センサ素子22〜26の出力に基づくディジタ
ルデータを変化させることとしているが、トリガの立ち
下がりエッジを用いて或いは両エッジを用いてディジタ
ルデータを変化させることとしてもよい。
Further, in the above second embodiment, as shown in FIG.
As shown in FIG. 4, the rising edge of the trigger output from the trigger signal generator connected to the sensor signal processing IC 102 is used to change the digital data based on the output of each of the sensor elements 22 to 26. The digital data may be changed using edges or both edges.

【発明の効果】上述の如く、請求項1、4、5、及び7
記載の発明によれば、装置の簡素化と処理の迅速性とを
両立させることができる。
As described above, the first, fourth, fifth and seventh aspects are provided.
According to the described invention, both simplification of the device and speed of processing can be achieved.

【0084】請求項2及び3記載の発明によれば、多値
信号が流通する通信線のショート検出を容易に行うこと
ができる。
According to the invention described in claims 2 and 3, it is possible to easily detect a short circuit in the communication line through which the multilevel signal flows.

【0085】また、請求項6記載の発明によれば、変調
手段による変調と復調手段による復調とを、クロック信
号の専用の通信線を用いることなく同期させることがで
き、更なる装置の簡素化を図ることができる。
According to the invention described in claim 6, the modulation by the modulation means and the demodulation by the demodulation means can be synchronized without using a dedicated communication line for the clock signal, and the apparatus can be further simplified. Can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例であるセンサ信号処理装置
のシステム構成図である。
FIG. 1 is a system configuration diagram of a sensor signal processing device that is a first embodiment of the present invention.

【図2】本実施例のセンサ信号処理装置が備えるセンサ
信号処理ICの内部構成図である。
FIG. 2 is an internal configuration diagram of a sensor signal processing IC included in the sensor signal processing device of the present embodiment.

【図3】図2に示す4ビットD/A変換器による変換の
一例を示す図である。
FIG. 3 is a diagram showing an example of conversion by a 4-bit D / A converter shown in FIG.

【図4】図2に示す4ビットD/A変換器の動作を説明
するための図である。
FIG. 4 is a diagram for explaining the operation of the 4-bit D / A converter shown in FIG.

【図5】本発明の第2実施例であるセンサ信号処理装置
のシステム構成図である。
FIG. 5 is a system configuration diagram of a sensor signal processing device according to a second embodiment of the present invention.

【図6】本実施例のセンサ信号処理装置が備えるセンサ
信号処理ICの内部構成図である。
FIG. 6 is an internal configuration diagram of a sensor signal processing IC included in the sensor signal processing device of the present embodiment.

【図7】図6に示す4ビットD/A変換器による変換の
一例を示す図である。
7 is a diagram showing an example of conversion by the 4-bit D / A converter shown in FIG.

【図8】図6に示す4ビットD/A変換器の動作を説明
するための図である。
FIG. 8 is a diagram for explaining the operation of the 4-bit D / A converter shown in FIG.

【符号の説明】[Explanation of symbols]

20,100 センサ信号処理装置 22〜26 センサ素子 28,102 センサ信号処理IC 30 クロック信号発生器 40,106 4ビットD/A変換器 46,104 マイコン 48,108 通信線 50,110 A/D変換器 60,120 ショート検出部 20,100 Sensor signal processing device 22-26 Sensor element 28,102 sensor signal processing IC 30 clock signal generator 40,106 4-bit D / A converter 46,104 Microcomputer 48,108 communication line 50,110 A / D converter 60,120 Short detection unit

フロントページの続き Fターム(参考) 2F073 AA40 AB07 BB04 BC01 CC01 CC08 CD02 EF10 FG04 FG20 GG01 GG03 GG09 5J022 AA01 AB03 BA05 BA06 CE08 CF02 5K041 AA08 AA09 BB00 CC05 CC07 CC10 EE46 FF27 FF31 Continued front page    F term (reference) 2F073 AA40 AB07 BB04 BC01 CC01                       CC08 CD02 EF10 FG04 FG20                       GG01 GG03 GG09                 5J022 AA01 AB03 BA05 BA06 CE08                       CF02                 5K041 AA08 AA09 BB00 CC05 CC07                       CC10 EE46 FF27 FF31

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 N個(N≧2)のセンサ素子による各物
理量に基づいたN桁m進データ列(m≧2)を、m
のレベルを有する多値信号に変換する変調手段と、 前記変調手段から供給される前記多値信号をN桁m進デ
ータ列に復調する復調手段と、 を備えることを特徴とするセンサ信号処理装置。
1. A modulation means for converting an N-digit m-ary data string (m ≧ 2) based on each physical quantity by N (N ≧ 2) sensor elements into a multilevel signal having m N levels. A demodulation unit that demodulates the multi-level signal supplied from the modulation unit into an N-digit m-ary data string, the sensor signal processing device.
【請求項2】 前記変調手段は、前記N桁m進データ列
を、レベルが接地電圧“0”及び所定電圧Vの双方から
オフセットされる前記多値信号に変換することを特徴と
する請求項1記載のセンサ信号処理装置。
2. The modulation means converts the N-digit m-ary data sequence into the multi-level signal whose level is offset from both the ground voltage “0” and a predetermined voltage V. 1. The sensor signal processing device according to 1.
【請求項3】 前記変調手段は、前記N桁m進データ列
を、各レベルが接地電圧“0”と所定電圧Vとの間の領
域において隣接するレベルに対してV/mだけ離間
し、かつ、V/mよりも小さい電圧の印加により接地
電圧“0”及び所定電圧Vの双方からオフセットされる
前記多値信号に変換することを特徴とする請求項2記載
のセンサ信号処理装置。
3. The modulating means separates the N-digit m-ary data string by V / m N with respect to adjacent levels in a region where each level is between a ground voltage “0” and a predetermined voltage V. 3. The sensor signal processing apparatus according to claim 2, wherein the multilevel signal is converted from the ground voltage "0" and the predetermined voltage V by applying a voltage smaller than V / m N. ..
【請求項4】 m=2が成立し、かつ、 前記変調手段が、Nビットデータ列を2個のレベルを
有する多値信号に変換するD/A変換器であると共に、 前記復調手段が、供給される信号をNビット以上のデー
タ列に復調可能な分解能を有するA/D変換器であるこ
とを特徴とする請求項1乃至3の何れか一項記載のセン
サ信号処理装置。
4. M = 2 holds, and the modulating means is a D / A converter for converting an N-bit data string into a multilevel signal having 2 N levels, and the demodulating means is 4. The sensor signal processing device according to claim 1, wherein the sensor signal processing device is an A / D converter having a resolution capable of demodulating a supplied signal into a data string of N bits or more.
【請求項5】 N個(N≧2)のセンサ素子による各物
理量に基づいたNビットデータ列にハイ/ローを繰り返
すクロック信号が重畳された(N+1)ビットデータ列
を、2(N+1)個のレベルを有する多値信号に変換す
る変調手段と、 前記変調手段から供給される前記多値信号を(N+1)
ビットデータ列に復調する復調手段と、 を備えることを特徴とするセンサ信号処理装置。
5. An (N + 1) -bit data string in which a clock signal that repeats high / low is superposed on an N-bit data string based on each physical quantity by N (N ≧ 2) sensor elements is 2 (N + 1). Modulating means for converting into a multilevel signal having a level of, and the multilevel signal supplied from the modulating means is (N + 1).
A demodulation means for demodulating into a bit data string, and a sensor signal processing device comprising:
【請求項6】 前記変調手段は、最上位ビットに前記ク
ロック信号が表された前記(N+1)ビットデータ列を
前記多値信号に変換すると共に、 前記復調手段は、復調した結果得られる(N+1)ビッ
トデータ列の最上位ビットのハイ/ローの切り換わりに
同期して、最上位ビット以外の出力すべき各ビットデー
タを確定することを特徴とする請求項5記載のセンサ信
号処理装置。
6. The modulating means converts the (N + 1) -bit data string in which the clock signal is represented in the most significant bit into the multilevel signal, and the demodulating means obtains (N + 1) as a result of demodulation. 6. The sensor signal processing device according to claim 5, wherein each bit data to be output other than the most significant bit is determined in synchronization with the high / low switching of the most significant bit of the bit data string.
【請求項7】 N個(N≧2)のセンサ素子による各物
理量に基づいたN桁m進データ列(m≧2)を、m
のレベルを有する多値信号に変換するステップ(a)
と、 前記ステップ(a)により変換された前記多値信号をN
桁m進データ列に復調するステップ(b)と、 を備えることを特徴とするセンサ信号処理方法。
7. A step (a) of converting an N-digit m-ary data string (m ≧ 2) based on each physical quantity by N (N ≧ 2) sensor elements into a multi-valued signal having m N levels. )
And the multi-valued signal converted in the step (a) by N
A sensor signal processing method comprising: (b) demodulating to a digit m-ary data string.
JP2002011844A 2002-01-21 2002-01-21 Sensor signal processing unit and sensor signal processing method Pending JP2003217064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002011844A JP2003217064A (en) 2002-01-21 2002-01-21 Sensor signal processing unit and sensor signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002011844A JP2003217064A (en) 2002-01-21 2002-01-21 Sensor signal processing unit and sensor signal processing method

Publications (1)

Publication Number Publication Date
JP2003217064A true JP2003217064A (en) 2003-07-31

Family

ID=27649225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011844A Pending JP2003217064A (en) 2002-01-21 2002-01-21 Sensor signal processing unit and sensor signal processing method

Country Status (1)

Country Link
JP (1) JP2003217064A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7822143B2 (en) 2003-11-07 2010-10-26 Sony Corporation Systems and method for transfering digital data and transfering parallel digital data in a serial data stream including clock information
JP2011116290A (en) * 2009-12-04 2011-06-16 Honda Motor Co Ltd Vehicular seat state determining device
JP2017110981A (en) * 2015-12-16 2017-06-22 Smc株式会社 Position detector
WO2020071149A1 (en) * 2018-10-05 2020-04-09 ソニー株式会社 Information processing device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7822143B2 (en) 2003-11-07 2010-10-26 Sony Corporation Systems and method for transfering digital data and transfering parallel digital data in a serial data stream including clock information
JP2011116290A (en) * 2009-12-04 2011-06-16 Honda Motor Co Ltd Vehicular seat state determining device
JP2017110981A (en) * 2015-12-16 2017-06-22 Smc株式会社 Position detector
CN107036632A (en) * 2015-12-16 2017-08-11 Smc株式会社 Position detecting device
US10139247B2 (en) 2015-12-16 2018-11-27 Smc Corporation Position detecting device
WO2020071149A1 (en) * 2018-10-05 2020-04-09 ソニー株式会社 Information processing device
JP7367690B2 (en) 2018-10-05 2023-10-24 ソニーグループ株式会社 information processing equipment

Similar Documents

Publication Publication Date Title
US8467441B2 (en) Pulse width modulation communication system
JP4745679B2 (en) Sensor with multiple data outputs
EP2318937B1 (en) Multichannel transmission on unifilar bus
JP5156229B2 (en) Method and control device for transmitting signal with high information density
JP4219410B2 (en) Device for determining rotational angular velocity
JP2003217064A (en) Sensor signal processing unit and sensor signal processing method
EP0923204A3 (en) Optical receiver for receiving digital transmitted data
JP4032758B2 (en) Sensor device
JP2018503993A5 (en)
JP2004286516A (en) Crew determining device for vehicle
US9647680B2 (en) Walsh encoding for peripheral sensor interface 5
JP6955936B2 (en) Radar
US20100324786A1 (en) Control unit and method for triggering a passenger protection system
JP2005092720A (en) Sensor signal processor
JP2003174363A (en) Sensor signal processor and its method
US8676446B2 (en) Control unit for passenger protection and method for triggering passenger protection means
JP7049952B2 (en) Power line communication device
KR100342482B1 (en) Bit rate independent optical receiver
JP3449007B2 (en) Multiplex communication device
JP2006105900A (en) Sensor circuit
US11515887B2 (en) Device comprising a sensor, controller and corresponding methods
JP2010193453A (en) Receiver for connecting to current interface, and method for detecting data signal from current signal
JP2776290B2 (en) Digital transmission system
JPH0773251B2 (en) Demodulation circuit for PCM transmission line
JP2691938B2 (en) Speed detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Effective date: 20060807

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212