JP4032758B2 - Sensor device - Google Patents
Sensor device Download PDFInfo
- Publication number
- JP4032758B2 JP4032758B2 JP2002015571A JP2002015571A JP4032758B2 JP 4032758 B2 JP4032758 B2 JP 4032758B2 JP 2002015571 A JP2002015571 A JP 2002015571A JP 2002015571 A JP2002015571 A JP 2002015571A JP 4032758 B2 JP4032758 B2 JP 4032758B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- output
- signal
- physical quantity
- bit digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Gyroscopes (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、物理量に応じた信号を出力する物理量センサを備えるセンサ装置に係り、特に、その物理量センサの出力をトリミングするうえで好適なセンサ装置に関する。
【0002】
【従来の技術】
従来より、例えば特開2001−143183号公報に開示される如く、物理量センサの出力信号をトリミングするセンサ装置が知られている。このセンサ装置は、温度に対して非線形な特性を有するセンサの出力をトリミングする補償回路を備えている。従って、かかる装置によれば、温度に対して非線形な特性を有するセンサの出力についても十分な温度補償を実現することが可能となる。
【0003】
【発明が解決しようとする課題】
しかしながら、上記従来の装置では、補償回路はオペアンプ及び抵抗により構成されるアナログ回路であるため、その占有チップ面積が大きくなる。特に、上記従来の装置においては、補償回路がセンサの非線形特性に対応すべく多数のオペアンプ及び抵抗を備えるため、回路が複雑化し、占有チップ面積が過大となると共に、その分コストが上昇する事態が生ずる。
【0004】
本発明は、上述の点に鑑みてなされたものであり、センサ出力のトリミングを高精度にかつ簡素な構成で実現することが可能なセンサ装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記の目的は、請求項1に記載する如く、物理量に応じた信号を出力する物理量センサと、前記物理量センサの特性を変化させるパラメータに応じた信号を出力するパラメータ出力手段と、前記物理量センサの出力信号および前記パラメータ出力手段の出力信号をそれぞれ1ビットディジタル信号に変換する複数のΔΣ変調器と、前記複数のΔΣ変調器から出力される各1ビットディジタル信号を重畳した多ビットディジタルデータ列をアナログ多重化して送信する変調手段と、前記変調手段から送信されるアナログ信号をもとの多ビットディジタルデータ列に復調する復調手段と、前記復調手段から出力される復調後の多ビットディジタルデータ列を構成する各ビットのディジタル信号をそれぞれ移動平均処理する複数のディジタルフィルタと、前記パラメータに対する前記物理量センサの特性を示すデータを記憶する記憶手段と、前記ディジタルフィルタによりフィルタ処理された結果得られる前記物理量センサの出力データおよび前記パラメータ出力手段の出力データに基づいて、前記記憶手段に記憶されている前記データに従って前記物理量センサの出力をトリミングする補償手段と、を備えるセンサ装置であって、
前記複数のΔΣ変調器がそれぞれ、少なくとも2個の積分器を有する2次以上のΔΣ変調器であるセンサ装置により達成される。
【0006】
請求項1記載の発明において、物理量センサの出力およびパラメータ出力手段の出力はそれぞれ、少なくとも2個の積分器を有する2次以上のΔΣ変調器によりオーバサンプリング1ビットディジタル信号に変換され、その後、移動平均処理される。物理量センサの出力は、移動平均処理された出力データに基づいて、記憶手段に記憶されているパラメータに対する物理量センサの特性を示すデータに従ってトリミングされる。かかる構成においては、アナログ的な補償回路は不要となるので、回路規模が過大となることは回避される。また、ΔΣ変調器においては、その次数が大きいほど、同一のオーバサンプリング比においてS/N比が向上するので、2次以上のΔΣ変調器は、1次のΔΣ変調器に比して入力信号を精度よくディジタルデータ化することができる。従って、物理量センサの出力のトリミングを高精度にかつ簡素な構成で実現できる。
ところで、物理量センサによる1ビットディジタル信号およびパラメータ出力手段による1ビットディジタル信号がそれぞれΔΣ変調器から別個の通信線を介してディジタルフィルタに供給されるものとすると、両者間の通信構成が複雑化する。また、両1ビットディジタル信号がΔΣ変調器から時分割で単一の通信線を介してディジタルフィルタに供給されるものとすると、両信号の処理が遅延する。
本発明においては、物理量センサによる1ビットディジタル信号とパラメータ出力手段による1ビットディジタル信号とをパラレルに重畳した多ビットディジタルデータ列をアナログ多重化したアナログ信号の、ΔΣ変調器からディジタルフィルタへの供給を一の通信線のみを用いて行うことができ、ΔΣ変調器とディジタルフィルタとの間の通信構成の簡素化と信号処理の迅速性との双方を確保することができる。
【0007】
尚、物理量センサは、温度に対して非線形な特性を有すると共に、ヒステリシス特性を有する。
【0008】
従って、請求項2に記載する如く、請求項1記載のセンサ装置において、前記パラメータ出力手段は、前記物理量センサの特性を変化させる温度に関する値に応じた信号を出力する温度検出回路を備えることとすれば、物理量センサの出力およびパラメータ出力手段の温度に関する出力を精度よくディジタルデータ化することができ、センサ出力についての温度に対するトリミングを高精度にかつ簡素な構成で実現することができる。
【0009】
この場合、請求項3に記載する如く、請求項2記載のセンサ装置において、前記温度検出回路は、前記物理量センサ近傍の温度変化に応じた信号を出力することとしてもよい。
【0010】
また、物理量センサは、電源電圧の変化に伴って出力が変化する特性を有する。
【0011】
従って、請求項4に記載する如く、請求項1乃至3の何れか一項記載のセンサ装置において、前記パラメータ出力手段は、前記物理量センサの特性を変化させる電源電圧に関する値に応じた信号を出力する電源電圧検出回路を備えることとすれば、物理量センサの出力およびパラメータ出力手段の電源電圧に関する出力を精度よくディジタルデータ化することができ、センサ出力についての電源電圧に対するトリミングを高精度にかつ簡素な構成で実現することができる。
【0014】
また、請求項5に記載する如く、請求項1記載のセンサ装置において、前記物理量センサの少なくとも一つが、所定周期で信号を発する素子を有し、前記複数のΔΣ変調器はそれぞれ、前記素子の発する信号を用いて前記物理量センサの出力信号又は前記パラメータ出力手段の出力信号を1ビットディジタル信号に変換するセンサ装置は、物理量センサの出力のディジタル化を簡素な構成で実現するうえで有効である。
【0015】
請求項5記載の発明において、物理量センサは、例えばヨーレートセンサの振動ジャイロの如き所定周期で信号を発する素子を有している。ΔΣ変調器は入力信号をΔΣ変調する際に一定周期のクロックを用いることとなるが、上記の構成においては、ΔΣ変調器におけるクロックとして素子の発する信号を用いることができる。このため、クロックを発する回路を別途に設けることなく、物理量センサの出力をΔΣ変調することができる。
【0016】
【発明の実施の形態】
図1は、本発明の一実施例である車両に搭載されるセンサ装置20のシステム構成図を示す。図1に示す如く、本実施例のセンサ装置20は、ヨーレートセンサ22及び加速度センサ24を備えている。ヨーレートセンサ22は、一定周期(例えば125μs=8kHz)の振動を生ずる圧電振動体を有する振動ジャイロにより構成されている。ヨーレートセンサ22は、コリオリ力により生ずる圧電振動体の振動方向と直交する方向の振動を検知し、車両重心を通る鉛直軸回りに生ずる回転角速度に応じた電気的なアナログ信号を出力する。加速度センサ24は、車両に生ずる加速度に応じた電気的なアナログ信号を出力する。以下、ヨーレートセンサ22及び加速度センサ24を総称する場合は、センサ素子22,24と称す。
【0017】
センサ素子22,24は、センサ信号処理IC26に搭載されている。センサ信号処理IC26は、センサ素子22,24に接続する信号増幅器28,30を有している。信号増幅器28はセンサ素子22の出力を、また、信号増幅器30はセンサ素子24の出力を、それぞれ増幅して出力する。
【0018】
センサ信号処理IC26は、温度変化検出回路32及び電源電圧検出回路34を備えている。温度変化検出回路32は、センサ素子22,24の近傍に配設され、温度特性を有する素子により構成された回路であって、センサ素子22,24近傍の温度変化を検出するための回路である。また、電源電圧検出回路34は、各素子やIC等に電源電圧VCCを供給する電源の状態を監視する回路である。
【0019】
図2は、本実施例の温度変化検出回路32の構成図を示す。また、図3は、本実施例の電源電圧検出回路34の構成図を示す。図2に示す如く、温度変化検出回路32は、電源と接地との間に互いに直列に接続された抵抗36,38を有している。抵抗36と抵抗38とは、互いに異なる不純物濃度を有する材料により構成されており、互いに異なる温度特性を有している。このため、抵抗36と抵抗38との接続点には、温度に応じた抵抗分圧Vtempが現れる。温度変化検出回路32は、抵抗36と抵抗38との接続点における抵抗分圧Vtempを出力する、温度変化を検出するための回路である。
【0020】
また、図3に示す如く、電源電圧検出回路34は、電源電圧VCCの変動による影響が少ない基準電圧(例えばバンドギャップ電圧)を出力とする基準電圧回路40、及び、接地電圧“0”と電源電圧VCCとを基準として基準電圧回路40の出力を後に詳述する如くΔΣ変調するΔΣ変調器42を有している。ΔΣ変調器42は、電源電圧VCCが所望の電圧値である場合は、入力するバンドギャップ電圧をそのバンドギャップ電圧に対応する所望の1ビットディジタル信号列に変換する。一方、ΔΣ変調器42は、電源電圧VCCが所望の電圧値でない場合は、基準となる電源電圧VCCが変動していることとなるので、入力するバンドギャップ電圧を所望の1ビットディジタル信号列に変換できず、その所望の値から変動する電源電圧VCCに応じた1ビットディジタル信号列に変換することとなる。すなわち、電源電圧検出回路34は、一定に維持されるバンドギャップ電圧が入力されても電源電圧VCCに応じたディジタル信号列を出力する、電源電圧を検出するための回路である。
【0021】
図1に示す如く、センサ信号処理IC26は、上記したΔΣ変調器42以外に3つのΔΣ変調器44,46,48を備えている。ΔΣ変調器44にはヨーレートセンサ22に接続する信号増幅器28が、ΔΣ変調器46には加速度センサに接続する信号増幅器30が、また、ΔΣ変調器48には温度変化検出回路32が、それぞれ接続されている。
【0022】
センサ信号処理IC26は、クロック信号発生器50を内蔵している。クロック信号発生器50には、上記のヨーレートセンサ22が有する圧電振動体の振動周期に同期して発生するトリガが供給されている。クロック信号発生器50は、ヨーレートセンサ22から供給されるトリガ信号に従って、ハイ/ローのパルス幅がそれぞれ例えば125μsである(すなわち、クロック周波数が例えば4kHzである)クロックパルス信号を発生する。
【0023】
クロック信号発生器50で発生するクロックパルス信号は、各ΔΣ変調器42〜48に供給されている。ΔΣ変調器42〜48はそれぞれ、入力されるアナログ信号を、クロック信号発生器50から供給されたクロックパルス信号を用いてその周期よりも長い一定時間間隔ごとにサンプリングして、オーバサンプリング1ビットディジタル信号に変換する。
【0024】
図4は、本実施例の各ΔΣ変調器42〜48の構成図を示す。尚、図4(A)には各ΔΣ変調器42〜48のブロック図を、また、図4(B)には各ΔΣ変調器42〜48の回路図を、それぞれ示す。図4に示す如く、各ΔΣ変調器42〜48は、2個の積分器52,54と、2個の遅延回路56,58と、比較器60と、1ビットD/A変換器62とにより構成される2次のΔΣ変調器である。
【0025】
図5は、ΔΣ変調器の次数が異なる場合のオーバサンプリング比とS/N比との関係を比較するための図を示す。図5に示す如く、例えば同等のS/N比を実現するうえでは、ΔΣ変調器の次数が小さくなるほどオーバサンプリング比を大きくする必要がある。具体的には、14ビット相当以上のS/N比を実現するうえでは、2次以上のΔΣ変調器においてはオーバサンプリング比が100未満であればよいが、1次のΔΣ変調器においては1000以上のオーバサンプリング比が必要となる。従って、2次の各ΔΣ変調器42〜48は、1個の積分器により構成される1次のΔΣ変調器に比して、同等のオーバサンプリング比において入力信号を精度よくディジタルデータ化することが可能である。
【0026】
図1に示す如く、センサ装置20は、センサ信号処理IC26に接続するマイコン70を備えている。マイコン70は、4つのΔΣ変調器44,46,48,42の出力に対応して設けられた4つのディジタルフィルタ72,74,76,78を内蔵している。ディジタルフィルタ72にはヨーレートセンサ22のアナログ出力に応じた1ビットディジタル信号が、ディジタルフィルタ74には加速度センサ24のアナログ出力に応じた1ビットディジタル信号が、ディジタルフィルタ76には温度変化検出回路32のアナログ出力に応じた1ビットディジタル信号が、また、ディジタルフィルタ78には電源電圧検出回路34による電源電圧VCCに応じた1ビットディジタル信号が、それぞれ供給されている。また、ディジタルフィルタ72〜78にはそれらのすべてに、クロック信号発生器50で発生するクロックパルス信号が供給されている。
【0027】
ディジタルフィルタ72〜78はそれぞれ、クロックパルス信号の立ち上がり及び又は立ち下がりに同期して、すなわち、その信号のハイ/ローの切り換わりに同期して、供給される1ビットディジタル信号について例えばサンプル数64個の移動平均処理を行う。従って、センサ信号処理IC26のΔΣ変調器42〜48とマイコン70のディジタルフィルタ72〜78とは、ΔΣ型のA/D変換器を構成する。
【0028】
図6は、本実施例のセンサ装置20の要部構成図を示す。すなわち、センサ信号処理IC26は、図6に示す如く、多重化回路90を備えている。多重化回路90には、各ΔΣ変調器42〜48が接続されると共に、クロック信号発生器50が接続される。多重化回路90は、例えば抵抗Rと抵抗2Rとにより回路網が形成されたラダー型D/A変換器であり、クロック信号発生器50から供給されるクロックパルス信号を最上位ビットとしかつΔΣ変調器44,46,48,42からそれぞれ供給される各1ビットディジタル信号をその順で下位のビットとする5ビットディジタルデータ列を、接地電圧“0”と電源電圧VCC(=5V)との間において25(=32)値のレベルを有するアナログ電圧に変換する。
【0029】
すなわち、多重化回路90から出力されるアナログ電圧は、接地電圧“0”と電源電圧VCCとの間において32値のレベルを採ることができ、5ビットディジタルデータ列のデータ内容に応じた一のレベルを有する。このアナログ電圧の32値の各レベルは、隣接するレベルに対してVCC/25だけ離間していると共に、VCC/26の電圧が印加されることにより接地電圧“0”及び電源電圧VCCの双方からオフセットされている。
【0030】
多重化回路90には、センサ信号処理IC26の出力ポート26aが接続されている。センサ信号処理IC26の出力ポート26aには、通信線92を介してマイコン70の入力ポート70aが接続されている。マイコン70は、入力ポート70aに接続する復調化回路94を備えている。復調化回路94は、入力されるアナログ電圧を10ビットのデータ列に復調可能な分解能を有している。復調化回路94は、センサ信号処理IC26の多重化回路90から出力されるアナログ電圧をもとの5ビットディジタルデータ列に復調変換し、その5ビットディジタルデータ列をビットごとに分離して出力する。
【0031】
復調化回路94から出力されるクロックパルス信号を示す1ビットディジタル信号は、すべてのディジタルフィルタ72〜78に供給され、また、その他の各1ビットディジタル信号は、対応するディジタルフィルタ72〜78に供給される。各ディジタルフィルタ72〜78は、上記の如く、供給される1ビットディジタル信号について移動平均処理を行う。
【0032】
図8は、センサ素子22,24の出力の非線形温度特性を表した図を示す。また、図9は、センサ素子22,24の出力の温度に対するヒステリシス特性を表した図を示す。図1に示す如く、ディジタルフィルタ72〜78には、補償演算部82が接続されている。補償演算部82には、マイコン70に外付けされた補償量データメモリ84、及び、マイコン70に内蔵された温度履歴メモリ86が接続されている。補償量データメモリ84は、予め実験的に求められている図8及び図9に示す如き各センサ素子22,24の非線形温度特性および温度ヒステリシス特性を記憶すると共に、各センサ素子22,24の電源電圧特性を記憶する不揮発性メモリである。また、温度履歴メモリ86は、温度変化検出回路32から出力される温度データの履歴を記憶するメモリである。
【0033】
補償演算部82は、プログラムされている所定の補償演算式に基づいて、ディジタルフィルタ72〜78から供給されるヨーレートYAW,加速度G,温度変化,電源電圧についての各データ、並びに、補償量データメモリ84に記憶されている温度特性および電源電圧特性を示す各データに従って、ヨーレートセンサ22の出力および加速度センサ24の出力をそれぞれ温度変化分および電源電圧変動分の双方に対してトリミングする。尚、温度変化に対するトリミングが行われる場合は、温度履歴メモリ86に記憶される温度データの履歴に基づいて温度上昇が生じているのか或いは温度下降が生じているのかを判別し、図9に示す如きセンサ素子22,24の温度ヒステリシス特性に従って処理する。補償演算部82は、センサ素子22,24の出力をそれぞれ温度変化分および電源電圧変動分の双方に対してトリミングした後、各データをマイコン70の周辺機器へセンサ素子22,24の出力として供給する。
【0034】
以下、本実施例のセンサ装置20の動作について具体的に説明する。
【0035】
上記の構成において、各センサ素子22,24がそれぞれ出力するアナログ信号は信号増幅器28,30を介して、また、温度変化検出回路32が出力するアナログ信号および基準電圧回路40が出力するアナログ信号は直接に、それぞれ、接地電圧“0”および電源電圧VCCを基準電圧として作動するΔΣ変調器42〜48に供給される。ΔΣ変調器42〜48に供給されたアナログ信号はそれぞれ、一定時間間隔ごとにサンプリングされ、クロックパルス信号の周期で変動するディジタル信号に変換される。この際、各ΔΣ変調器42〜48においては、一のトリガから次のトリガまでの期間中常に、供給されたアナログ電圧に応じた一定のディジタル出力が維持される。また、多重化回路90には、ハイ/ローがそれぞれ一定時間間隔で切り換わるクロックパルス信号が供給される。従って、多重化回路90において、ΔΣ変調器42〜48からそれぞれ供給される各1ビットディジタルデータと、クロック信号発生器50から供給されるクロックパルス信号とを重畳した5ビットディジタルデータ列が変換されたアナログ電圧は、一のトリガから次のトリガまでの期間中は、32値のうち何れか一の値に維持される。
【0036】
センサ信号処理IC26(具体的には、多重化回路90)から出力されるアナログ電圧は、クロックパルス信号と、センサ素子22,24の出力信号に基づく各1ビットディジタル信号と、温度変化検出回路32及び基準電圧回路40の出力信号に基づく各1ビットディジタル信号と、を重畳した5ビットディジタルデータ列のデータ内容に応じた接地電圧“0”と基準電圧VCCとの間の一のレベルを有している。すなわち、センサ信号処理IC26から出力されるアナログ電圧は、クロックパルス信号の内容と、各センサ素子22,24の出力信号に基づく各1ビットディジタル信号の内容と、温度変化検出回路32及び基準電圧回路40の出力信号に基づく各1ビットディジタル信号の内容とを含んでいる。
【0037】
センサ信号処理IC26から出力され、マイコン70の入力ポート70aに入力されるアナログ電圧は、もとの5ビットディジタルデータ列が現れるようにディジタル信号に復調変換される。このアナログ電圧がディジタル信号に復調変換されると、その出力は、最上位ビットから順に、クロックパルス信号,ヨーレートYAWのディジタルデータ,加速度Gのディジタルデータ,温度のディジタルデータ,電源電圧のディジタル信号を示す。この際、一のトリガから次のトリガまでの期間中は、センサ信号処理IC26から出力されるアナログ電圧が一定値に維持されるため、復調化回路94から出力される各ディジタル信号も一定値に維持される。
【0038】
復調化回路94から出力された各ビットのディジタルデータは、ディジタルフィルタ72〜78に供給されることにより移動平均処理される。そして、その移動平均が施された結果得られたヨーレートセンサ22の出力信号に基づくディジタル信号および加速度センサ24の出力信号に基づくディジタル信号はそれぞれ、補償演算部82において移動平均が施された結果得られた温度の変化分および電源電圧の変動分の双方に対してトリミングされた後、センサ素子22,24の出力値としてマイコン70の周辺機器に供給され、各種演算に用いられる。
【0039】
図7は、ΔΣ変調器の次数が異なる場合のディジタルフィルタ出力を比較するための図を示す。尚、図7(A)にはΔΣ変調器への正弦波入力波形並びにΔΣ変調器の次数ごとのディジタルフィルタからの出力波形を、また、図7(B)にはΔΣ変調器からの出力波形を、それぞれ示している。図7に示す如く、ΔΣ変調器の次数が"1"である場合、すなわち、1個の積分器を有する1次のΔΣ変調器が用いられる場合は、正弦波入力に対して、ディジタルフィルタ出力の変動が大きくなる。これに対して、ΔΣ変調器の次数が"1"よりも大きな"2"以上である場合、すなわち、2次以上のΔΣ変調器が用いられる場合は、正弦波入力に対して、ディジタルフィルタ出力の変動が極めて小さく、ほとんど生じなくなる。
【0040】
本実施例において、ΔΣ変調器42〜48は、上述の如く、2個の積分器52,54を有する2次のΔΣ変調器である。2次のΔΣ変調器においては、オーバサンプリング比が256であると、16ビット相当のS/N比が確保される。一方、1次のΔΣ変調器においてオーバサンプリング比が256であると、10ビット相当のS/N比しか確保されない。このため、本実施例において、ΔΣ変調器42〜48のオーバサンプリング比を256とすれば、ヨーレートYAW,加速度G,温度変化,電源電圧変動について1次のΔΣ変調器では確保できない検出精度を実現することができる。すなわち、例えば温度変化検出回路32からの出力については、14ビットの検出精度を要する0.5℃の温度変化をセンシングすることができる。0.5℃の温度変化がセンシングされれば、センサ素子22,24の温度特性が非線形であってもその温度特性に対して0.5℃の精度でトリミングすることが可能となる。
【0041】
センサ素子22,24の出力についてのトリミングはそれぞれ、マイコン70においてプログラムされている所定の補償演算式を用いてディジタル的に行われる。かかる構成においては、センサ素子22,24の特性がアナログ的な回路では実現が困難な非線形なもの、折れ線的なもの、或いはヒステリシスを有するものであっても、そのトリミングを簡単に実現することができる。すなわち、本実施例によれば、複雑なアナログトリミング回路を設けることなく、センサ素子22,24の各出力の非線形温度特性に対するトリミング、温度ヒステリシス特性に対するトリミング、及び電源電圧特性に対するトリミングを高精度に行うことができる。
【0042】
ΔΣ変調器42〜48は、図4に示す如く数個のオペアンプにより構成される。また、上記の如く、センサ素子22,24の出力についてのトリミングは、マイコン70においてディジタル的に行われる。このため、本実施例の構成においては、D/A変換器、オペアンプ、及び抵抗分圧回路を多数組み合わせて構成されるアナログトリミング回路に比してトリミングを行うための回路が簡素化されることで、その回路規模を小さくすることができ、占有チップ面積を縮小することができると共に、各信号を処理するICの製造コストを低減させることができる。
【0043】
このように、本実施例のセンサ装置20によれば、センサ素子22,24の各出力についての温度変化分に対するトリミングおよび電源電圧変動分に対するトリミングを高精度にかつ簡素な構成で実現することが可能となっている。
【0044】
尚、1次のΔΣ変調器においてもオーバサンプリング比を2次のΔΣ変調器のものよりも大きくすれば、その2次のΔΣ変調器と同等の検出精度を確保することはできる。しかしながら、オーバサンプリング比が大きい構成では、サンプリングを高速に行う必要があると共に、ディジタルフィルタを多くのメモリを用いて行う必要があるため、却ってコストアップが生じてしまう。また、マイコン70が一般の16ビットマイコンである場合、そのRAM容量は2k〜4kバイトとなるので、ディジタルフィルタ72〜78においてセンサ素子22,24の各出力並びに温度変化検出回路32及び基準電圧回路40の各出力のすべてについて1000タップの移動平均処理が行われると、メモリが足りなくなってしまう。
【0045】
これに対して、本実施例においては、各アナログ信号をディジタル化するうえで2次のΔΣ変調器が用いられている。このため、1次のΔΣ変調器と比較して、オーバサンプリング比をあまり大きくする必要がないので、ディジタルフィルタのためにメモリを多くすることは不要であり、また、マイコン70が一般の16ビットマイコンであってもメモリ不足が生ずることは抑制される。従って、本実施例のセンサ装置20によれば、1次のΔΣ変調器を用いる構成に比して、ディジタルフィルタのためのメモリの増設によるコストアップが生ずるのを回避することができると共に、簡素な構成で各信号をA/D変換処理することができる。
【0046】
また、本実施例において、センサ素子22,24の出力についてのトリミングはマイコン70においてディジタル的に行われる。すなわち、トリミングを行うためのアナログトリミング回路自体が存在しない。このため、本実施例の構成によれば、アナログトリミング回路によりトリミングが行われる構成において必要なアナログトリミング回路のトリミング感度を検出する必要はなく、そのトリミング感度に対するトリミングを行うことは不要である。従って、本実施例のセンサ装置20によれば、アナログトリミング回路のトリミング感度に対するトリミングが行われないので、センサ素子22,24の出力のトリミングを行うために必要な特性のデータ量を少なくすることができ、その特性検出の検出時間を短縮することができ、また、より高精度のトリミングを確保することができる。
【0047】
また、本実施例において、ヨーレートセンサ22は一定周期の振動を生ずる圧電振動体を有し、クロック信号発生器50はその圧電振動体の振動周期に同期して発生するトリガに従ってクロックパルス信号を発生する。この場合、クロックパルス信号を発生させるためのトリガを出力する回路を別途設けることは不要である。従って、本実施例のセンサ装置20によれば、かかる回路を別途設けることなく、ΔΣ変調器42〜48におけるΔΣ変調が実現されると共に、ディジタルフィルタ72〜78における移動平均処理が実現されるので、装置の簡素化が図られている。
【0048】
更に、本実施例において、センサ信号処理IC26は、クロックパルス信号と、センサ素子22,24のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号と、温度検出回路32および基準電圧回路40のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号とをアナログ多重化した後、その多重化された結果得られたアナログ電圧を単一の通信線92を介して1ピンでマイコン70に供給する。そして、マイコン70は、そのアナログ電圧を5ビットディジタルデータ列に復調変換し、各1ビットディジタル信号をクロックパルス信号,ヨーレートYAWのディジタルデータ,加速度Gのディジタルデータ,温度のディジタルデータ,電源電圧VCCのディジタルデータとして出力する。すなわち、マイコン70は、センサ信号処理IC26から通信線92を介して供給されるアナログ電圧のレベル(電圧値)のみに基づいて、クロックパルス信号とセンサ素子22,24の出力信号に基づく各1ビットディジタル信号と温度変化検出回路32及び基準電圧回路40の出力信号に基づく各1ビットディジタル信号とに復調する。
【0049】
このように、本実施例の構成においては、クロックパルス信号とセンサ素子22,24の出力に基づく各1ビットディジタル信号と温度検出回路32および基準電圧回路40の出力に基づく各1ビットディジタル信号とを重畳した5ビットディジタルデータ列を変換したアナログ電圧が、センサ信号処理IC26から単一の通信線92を介してマイコン70に供給される。
【0050】
このため、本実施例の構成によれば、ヨーレートセンサ22、加速度センサ24、温度検出回路32、基準電圧回路40、及びクロック信号発生器50の各出力に基づく各ディジタル信号がそれぞれの通信線を用いてパラレルにセンサ信号処理IC26からマイコン70へ供給される構成と異なり、センサ信号処理IC26の出力ポートの数およびマイコン46の入力ポートの数並びに両者を接続する通信線の数が少なくてよく、通信線の数や入出力ポートの数の増大による装置の大型化が回避される。従って、本実施例によれば、センサ信号処理IC26とマイコン70との通信構成を削減することで、センサ装置20の簡素化・小型化が図られ、コストの低減が図られている。
【0051】
また、上述の如く、本実施例において、クロックパルス信号とセンサ素子22,24の出力に基づく各1ビットディジタル信号と温度検出回路32及び基準電圧回路40の出力に基づく各1ビットディジタル信号とを重畳した5ビットディジタルデータ列は、そのデータ内容に応じたアナログ電圧に変換された後、単一の通信線92を用いてマイコン70に供給される。この場合には、センサ素子22,24の出力並びに温度検出回路32及び基準電圧回路40の出力のすべてをマイコン70に送信するのに多くの時間を必要としない。
【0052】
このため、本実施例の構成によれば、センサ素子22,24の出力に基づく各1ビットディジタルデータが単一の通信線92を用いて時分割にマイコン70に供給される構成と異なり、時分割による構成の場合に送信時間の遅延を回避するために必要なクロック周波数を高くし通信レートを高くするための回路を設けることは不要である。従って、本実施例によれば、センサ装置20の複雑化が招来する事態を回避することができると共に、高速クロックによるクロックノイズに起因してセンサ素子22,24の特性が影響を受けることはなく、センサ素子22,24の出力精度を高く維持することができる。
【0053】
すなわち、本実施例のセンサ装置20によれば、クロックパルス信号とセンサ素子22,24の出力に基づく各1ビットディジタルデータと温度検出回路32及び基準電圧回路40の出力に基づく各1ビットディジタル信号とを重畳した5ビットディジタルデータ列が変換されたアナログ電圧を単一の通信線92を介してマイコン70に供給し処理するので、装置の簡素化・小型化と信号処理の迅速性とを両立させることが可能となっている。
【0054】
尚、上記の実施例においては、ヨーレートセンサ22および加速度センサ24が特許請求の範囲に記載した「物理量センサ」に、温度変化検出回路32および電源電圧検出回路34が特許請求の範囲に記載した「パラメータ出力手段」に、補償量データメモリ84が特許請求の範囲に記載した「記憶手段」に、マイコン70の補償演算部82が特許請求の範囲に記載した「補償手段」に、温度変化検出回路32が特許請求の範囲に記載した「温度検出回路」に、多重化回路90が特許請求の範囲に記載した「変調手段」に、復調化回路94が特許請求の範囲に記載した「復調手段」に、ヨーレートセンサ22の圧電振動体が特許請求の範囲に記載した「素子」に、それぞれ相当している。
【0055】
ところで、上記の実施例においては、出力信号がトリミングされるセンサとしてヨーレートセンサ22及び加速度センサ24を用いているが、本発明はこれに限定されるものではなく、それら以外に車速等の物理量に応じたアナログ信号を出力する物理量センサを用いる構成に適用することも可能である。また、出力信号がトリミングされるセンサとして2つのセンサ素子22,24を用いているが、本発明はこれに限定されるものではなく、出力がトリミングされるセンサとして唯一つのセンサ素子を用いる構成または3つ以上のセンサ素子を用いる構成に適用することも可能である。
【0056】
また、上記の実施例においては、センサ素子22,24の出力をトリミングするための特性として温度特性および電源電圧特性の双方を用いているが、本発明はこれに限定されるものではなく、何れか一方またはその他の特性を用いる構成に適用することも可能である。
【0057】
また、上記の実施例においては、2次のΔΣ変調器を用いているが、3次以上のΔΣ変調器を用いることとしてもよい。ただ、次数が大きくなると入力信号に対する出力信号の遅延が著しくなるので、本実施例の如く2次のΔΣ変調器を用いることが最適である。また、上記の実施例においては、マイコン70を用いてディジタルトリミングを行うこととしているが、マイコン以外のプロセッサ(DSP等)やロジック回路を用いてディジタルトリミングを行うこととしてもよい。
【0058】
また、上記の実施例においては、ΔΣ変調器42〜48及びディジタルフィルタ72〜78が用いるクロックパルス信号を生成するのに、ヨーレートセンサ22が有する圧電振動体の振動周期に同期して発生するトリガを用いているが、本発明はこれに限定されるものではなく、センサ信号処理IC26にヨーレートセンサとは別のトリガを発生する発振回路を内蔵させ、そのトリガを用いることとしてもよいし、マイコン70においてトリガを発生させ、そのトリガを用いることとしてもよいし、また、センサ信号処理IC26及びマイコン70とは別の外部発振回路においてトリガを発生させ、そのトリガを用いることとしてもよい。
【0059】
また、上記の実施例においては、各センサ素子22,24の非線形温度特性,温度ヒステリシス特性,電源電圧特性を記憶する補償量データメモリ84がマイコン70に外付けされているが、マイコン70に内蔵されることとしてもよい。
【0060】
更に、上記の実施例においては、クロックパルス信号と、センサ素子22,24のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号と、温度検出回路32および基準電圧回路40のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号とが、アナログ多重化された後にセンサ信号処理IC26から単一の通信線92を介してマイコン70へ供給されているが、本発明はこれに限定されるものではなく、クロックパルス信号と他のディジタル信号とを分離してそれぞれセンサ信号処理IC26からマイコン70へ供給することとしてもよいし、更に、各ディジタル信号をも分離してセンサ信号処理IC26からマイコン70へ複数の通信線および複数の入出力ポートを用いて供給することとしてもよい。
【0061】
すなわち、図10は、本発明の変形例のセンサ装置100の要部構成図を示す。センサ装置100は、上記図1及び図6に示す構成において、センサ信号処理IC26及びマイコン70に代えて、センサ信号処理IC102及びマイコン104を用いることにより実現される。尚、図10において、上記図1及び図6に示す構成部分と同一の部分については、同一の符号を付してその説明を省略又は簡略する。
【0062】
センサ信号処理IC102は、多重化回路106を備えている。多重化回路106には、各ΔΣ変調器42〜48が接続されている。多重化回路106は、例えば抵抗Rと抵抗2Rとにより回路網が形成されたラダー型D/A変換器であり、ΔΣ変調器44,46,48,42からそれぞれ供給される各1ビットディジタル信号をその順で上位からのビットとする4ビットディジタルデータ列を、接地電圧“0”と電源電圧VCC(=5V)との間において24(=16)値のレベルを有するアナログ電圧に変換する。すなわち、多重化回路106から出力されるアナログ電圧は、接地電圧“0”と電源電圧VCCとの間において16値のレベルを採ることができ、4ビットディジタルデータ列のデータ内容に応じた一のレベルを有する。このアナログ電圧の32値の各レベルは、隣接するレベルに対してVCC/24だけ離間していると共に、VCC/25の電圧が印加されることにより接地電圧“0”及び電源電圧VCCの双方からオフセットされている。
【0063】
多重化回路106には、センサ信号処理IC102の出力ポート102aが接続されている。また、センサ信号処理IC102が内蔵するクロック信号発生器50には、直接に出力ポート102bが接続されている。出力ポート102aには通信線108を介してマイコン104の入力ポート104aが、また、出力ポート102bには通信線110を介してマイコン104の入力ポート104bが、それぞれ接続されている。マイコン104は、入力ポート104aに接続する復調化回路112を備えている。復調化回路112は、入力されるアナログ電圧を10ビットのデータ列に復調可能な分解能を有しており、センサ信号処理IC102の多重化回路106から出力されるアナログ電圧をもとの4ビットディジタルデータ列に復調変換し、その4ビットディジタルデータ列をビットごとに分離して出力する。
【0064】
復調化回路112から出力される各1ビットディジタル信号は、対応するディジタルフィルタ72〜78に供給されている。また、マイコン104の入力ポート104bに入力されるクロックパルス信号は、すべてのディジタルフィルタ72〜78に供給されている。ディジタルフィルタ72〜78はそれぞれ、クロックパルス信号を利用して、復調化回路112から供給される1ビットディジタル信号について移動平均処理を行う。
【0065】
かかる構成においては、センサ素子22,24の出力についてのトリミングを行ううえで2次のΔΣ変調器42〜48およびマイコン104を用いるので、上記した実施例と同様に、センサ素子22,24の各出力についての温度変化分に対するトリミングおよび電源電圧変動分に対するトリミングを高精度にかつ簡素な構成で実現することが可能となる。
【0066】
また、図11は、本発明の変形例のセンサ装置200の要部構成図を示す。センサ装置200は、上記図1及び図6に示す構成において、センサ信号処理IC26及びマイコン70に代えて、センサ信号処理IC202及びマイコン204を用いることにより実現される。尚、図11において、上記図1及び図6に示す構成部分と同一の部分については、同一の符号を付してその説明を省略又は簡略する。
【0067】
センサ信号処理IC202が備えるΔΣ変調器44〜48には、直接に出力ポート202a,202b,202c,202dが接続されている。また、センサ信号処理IC202が内蔵するクロック信号発生器50には、直接に出力ポート202eが接続されている。出力ポート202aには通信線206を介してマイコン204の入力ポート204aが、出力ポート202bには通信線208を介してマイコン204の入力ポート204bが、出力ポート202cには通信線210を介してマイコン204の入力ポート204cが、出力ポート202dには通信線212を介してマイコン204の入力ポート204dが、出力ポート202eには通信線214を介してマイコン204の入力ポート204eが、それぞれ接続されている。
【0068】
マイコン204は、入力ポート204a,204b,204c,204dに接続するディジタルフィルタ72〜78を備えている。また、すべてのディジタルフィルタ72〜78には、入力ポート204eが接続されている。ディジタルフィルタ72〜78はそれぞれ、入力ポート204eに入力されるクロックパルス信号を利用して、入力ポート204a,204b,204c,204dに入力される1ビットディジタル信号について移動平均処理を行う。
【0069】
かかる構成においても、センサ素子22,24の出力についてのトリミングを行ううえで2次のΔΣ変調器42〜48およびマイコン104を用いるので、上記した実施例と同様に、センサ素子22,24の各出力についての温度変化分に対するトリミングおよび電源電圧変動分に対するトリミングを高精度にかつ簡素な構成で実現することが可能となる。
【発明の効果】
上述の如く、請求項1乃至4記載の発明によれば、物理量センサの出力のトリミングを高精度にかつ簡素な構成で実現することができる。また、ΔΣ変調器とディジタルフィルタとの間の通信構成の簡素化と信号処理の迅速性との双方を確保することができる。
【0071】
また、請求項5記載の発明によれば、クロックを発する回路を別途に設けることなく物理量センサの出力をΔΣ変調するので、その出力をディジタル化するための構成の簡素化を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例であるセンサ装置のシステム構成図である。
【図2】本実施例のセンサ装置が備える温度検出回路の構成図である。
【図3】本実施例のセンサ装置が備える電源電圧検出回路の構成図である。
【図4】本実施例のΔΣ変調器の構成図である。
【図5】ΔΣ変調器の次数が異なる場合のオーバサンプリング比とS/N比との関係を比較するための図である。
【図6】本実施例のセンサ装置の要部構成図である。
【図7】センサ出力の非線形温度特性を表した図である。
【図8】センサ出力の温度ヒステリシス特性を表した図である。
【図9】ΔΣ変調器の次数が異なる場合のディジタルフィルタ出力を比較するための図である。
【図10】本発明の変形例のセンサ装置の要部構成図である。
【図11】本発明の変形例のセンサ装置の要部構成図である。
【符号の説明】
20,100,200 センサ装置
22,26 センサ素子
26,102,202 センサ信号処理IC
32 温度変化検出回路
42〜48 ΔΣ変調器
50 クロック信号発生器
70,104,204 マイコン
72〜78 ディジタルフィルタ
82 補償演算部
84 補償量データメモリ
86 温度履歴メモリ
90,106 多重化回路
92,108,110,206〜214 通信線
94,112 復調化回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a sensor device including a physical quantity sensor that outputs a signal corresponding to a physical quantity, and more particularly to a sensor apparatus suitable for trimming the output of the physical quantity sensor.
[0002]
[Prior art]
Conventionally, as disclosed in, for example, Japanese Patent Application Laid-Open No. 2001-143183, a sensor device that trims an output signal of a physical quantity sensor is known. This sensor device includes a compensation circuit that trims the output of a sensor having nonlinear characteristics with respect to temperature. Therefore, according to such a device, it is possible to realize sufficient temperature compensation for the output of a sensor having a nonlinear characteristic with respect to temperature.
[0003]
[Problems to be solved by the invention]
However, in the above-described conventional apparatus, the compensation circuit is an analog circuit composed of an operational amplifier and a resistor, so that the occupied chip area increases. In particular, in the above-described conventional apparatus, the compensation circuit includes a large number of operational amplifiers and resistors to cope with the nonlinear characteristics of the sensor, so that the circuit becomes complicated, the occupied chip area becomes excessive, and the cost increases accordingly. Will occur.
[0004]
The present invention has been made in view of the above points, and an object of the present invention is to provide a sensor device that can realize trimming of sensor output with high accuracy and a simple configuration.
[0005]
[Means for Solving the Problems]
The object is to provide a physical quantity sensor that outputs a signal according to a physical quantity, a parameter output means that outputs a signal according to a parameter that changes characteristics of the physical quantity sensor, and a physical quantity sensor The output signal and the output signal of the parameter output means are each converted into a 1-bit digital signal.pluralA ΔΣ modulator,Modulating means for analog-multiplexing and transmitting a multi-bit digital data string on which each 1-bit digital signal output from the plurality of ΔΣ modulators is superimposed, and multi-bit digital based on the analog signal transmitted from the modulating means Demodulating means for demodulating the data string, and digital signals of each bit constituting the demodulated multi-bit digital data string output from the demodulating means, respectivelyMoving average processingpluralBased on a digital filter, storage means for storing data indicating characteristics of the physical quantity sensor with respect to the parameter, output data of the physical quantity sensor obtained as a result of filtering by the digital filter, and output data of the parameter output means Compensating means for trimming the output of the physical quantity sensor according to the data stored in the storage means, and a sensor device comprising:
SaidpluralΔΣ modulatorRespectivelyThis is achieved by a sensor device which is a second-order or higher-order ΔΣ modulator having at least two integrators.
[0006]
According to the first aspect of the present invention, the output of the physical quantity sensor and the output of the parameter output means are each converted into an oversampling 1-bit digital signal by a second-order or higher-order ΔΣ modulator having at least two integrators, and then moved. Averaged. The output of the physical quantity sensor is trimmed according to the data indicating the characteristic of the physical quantity sensor with respect to the parameter stored in the storage unit based on the output data subjected to the moving average process. In such a configuration, since an analog compensation circuit is not required, an excessive circuit scale is avoided. Also, in the ΔΣ modulator, the S / N ratio is improved at the same oversampling ratio as the order is larger. Therefore, the second-order or higher-order ΔΣ modulator has an input signal as compared with the primary ΔΣ modulator. Can be converted into digital data with high accuracy. Therefore, trimming of the output of the physical quantity sensor can be realized with high accuracy and a simple configuration.
By the way, if the 1-bit digital signal from the physical quantity sensor and the 1-bit digital signal from the parameter output means are respectively supplied from the ΔΣ modulator to the digital filter via separate communication lines, the communication configuration between them becomes complicated. . If both 1-bit digital signals are supplied to the digital filter from the ΔΣ modulator via a single communication line in a time division manner, processing of both signals is delayed.
In the present invention, an analog signal obtained by analog multiplexing a multi-bit digital data sequence in which a 1-bit digital signal from a physical quantity sensor and a 1-bit digital signal from a parameter output means are superimposed in parallel is supplied from a ΔΣ modulator to a digital filter. Can be performed using only one communication line, and both simplification of the communication configuration between the ΔΣ modulator and the digital filter and the speed of signal processing can be ensured.
[0007]
The physical quantity sensor has a nonlinear characteristic with respect to temperature and a hysteresis characteristic.
[0008]
Therefore, according to a second aspect of the present invention, in the sensor device according to the first aspect, the parameter output means includes a temperature detection circuit that outputs a signal corresponding to a temperature-related value that changes the characteristics of the physical quantity sensor. By doing so, the output relating to the temperature of the physical quantity sensor and the temperature of the parameter output means can be converted into digital data with high accuracy, and trimming of the sensor output with respect to the temperature can be realized with high accuracy and a simple configuration.
[0009]
In this case, as described in claim 3, in the sensor device according to claim 2, the temperature detection circuit may output a signal corresponding to a temperature change in the vicinity of the physical quantity sensor.
[0010]
Further, the physical quantity sensor has a characteristic that an output changes with a change in power supply voltage.
[0011]
Therefore, as described in claim 4, in the sensor device according to any one of
[0014]
Claims5As described in2. The sensor device according to
[0015]
Claim5In the described invention, the physical quantity sensor has an element that emits a signal at a predetermined period, such as a vibration gyro of a yaw rate sensor. The ΔΣ modulator uses a clock with a constant period when ΔΣ modulation of an input signal, but in the above configuration, a signal generated by an element can be used as a clock in the ΔΣ modulator. Therefore, the output of the physical quantity sensor can be ΔΣ modulated without providing a separate circuit for generating a clock.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a system configuration diagram of a
[0017]
The
[0018]
The sensor
[0019]
FIG. 2 shows a configuration diagram of the temperature
[0020]
As shown in FIG. 3, the power supply
[0021]
As shown in FIG. 1, the sensor
[0022]
The sensor
[0023]
The clock pulse signal generated by the
[0024]
FIG. 4 shows a configuration diagram of each
[0025]
FIG. 5 is a diagram for comparing the relationship between the oversampling ratio and the S / N ratio when the orders of the ΔΣ modulator are different. As shown in FIG. 5, for example, in order to realize an equivalent S / N ratio, it is necessary to increase the oversampling ratio as the order of the ΔΣ modulator decreases. Specifically, in order to realize an S / N ratio equivalent to 14 bits or more, the oversampling ratio may be less than 100 in the second-order or higher ΔΣ modulator, but 1000 in the first-order ΔΣ modulator. The above oversampling ratio is required. Accordingly, each of the
[0026]
As shown in FIG. 1, the
[0027]
Each of the
[0028]
FIG. 6 shows a configuration diagram of a main part of the
[0029]
That is, the analog voltage output from the multiplexing
[0030]
An output port 26 a of the sensor
[0031]
The 1-bit digital signal indicating the clock pulse signal output from the
[0032]
Figure8These show the figure showing the nonlinear temperature characteristic of the output of
[0033]
The
[0034]
Hereinafter, the operation of the
[0035]
In the above configuration, the analog signals output from the
[0036]
The analog voltage output from the sensor signal processing IC 26 (specifically, the multiplexing circuit 90) includes a clock pulse signal, each 1-bit digital signal based on the output signals of the
[0037]
The analog voltage output from the sensor
[0038]
The digital data of each bit output from the
[0039]
Figure7These show figures for comparing digital filter outputs when the orders of the ΔΣ modulator are different. The figure7(A) shows the sine wave input waveform to the ΔΣ modulator and the output waveform from the digital filter for each order of the ΔΣ modulator.7(B) shows an output waveform from the ΔΣ modulator. Figure7As shown in FIG. 5, when the order of the ΔΣ modulator is “1”, that is, when a first-order ΔΣ modulator having one integrator is used, the fluctuation of the digital filter output with respect to the sine wave input Becomes larger. On the other hand, when the order of the ΔΣ modulator is “2” or larger, which is larger than “1”, that is, when a ΔΣ modulator of the second or higher order is used, the digital filter output is applied to the sine wave input. Fluctuations are extremely small and hardly occur.
[0040]
In this embodiment, the
[0041]
Trimming of the outputs of the
[0042]
The ΔΣ modulators 42 to 48 are composed of several operational amplifiers as shown in FIG. Further, as described above, trimming of the outputs of the
[0043]
As described above, according to the
[0044]
In the primary ΔΣ modulator, if the oversampling ratio is made larger than that of the secondary ΔΣ modulator, the detection accuracy equivalent to that of the secondary ΔΣ modulator can be ensured. However, in a configuration with a large oversampling ratio, it is necessary to perform sampling at a high speed, and it is necessary to perform a digital filter by using a large number of memories. Further, when the
[0045]
In contrast, in this embodiment, a secondary ΔΣ modulator is used to digitize each analog signal. For this reason, it is not necessary to increase the oversampling ratio so much as compared with the first-order ΔΣ modulator, so that it is not necessary to increase the memory for the digital filter, and the
[0046]
In the present embodiment, trimming of the outputs of the
[0047]
In the present embodiment, the
[0048]
Further, in the present embodiment, the sensor
[0049]
Thus, in the configuration of this embodiment, each 1-bit digital signal based on the clock pulse signal and the outputs of the
[0050]
For this reason, according to the configuration of this embodiment, each digital signal based on each output of the
[0051]
Further, as described above, in this embodiment, each 1-bit digital signal based on the clock pulse signal and the outputs of the
[0052]
For this reason, according to the configuration of this embodiment, unlike the configuration in which each 1-bit digital data based on the outputs of the
[0053]
That is, according to the
[0054]
In the above embodiment, the
[0055]
In the above-described embodiment, the
[0056]
In the above embodiment, both the temperature characteristic and the power supply voltage characteristic are used as the characteristics for trimming the outputs of the
[0057]
In the above embodiment, a second-order ΔΣ modulator is used, but a third-order or higher ΔΣ modulator may be used. However, since the delay of the output signal with respect to the input signal becomes significant as the order increases, it is optimal to use a secondary ΔΣ modulator as in this embodiment. In the above embodiment, digital trimming is performed using the
[0058]
Further, in the above embodiment, the trigger generated in synchronization with the vibration cycle of the piezoelectric vibrating body included in the
[0059]
In the above-described embodiment, the compensation
[0060]
Further, in the above embodiment, the clock pulse signal, the digital signals obtained as a result of ΔΣ modulation of the analog signals of the
[0061]
That is, FIG. 10 shows a main part configuration diagram of a
[0062]
The sensor signal processing IC 102 includes a
[0063]
An
[0064]
Each 1-bit digital signal output from the
[0065]
In such a configuration, the
[0066]
Moreover, FIG. 11 shows the principal part block diagram of the sensor apparatus 200 of the modification of this invention. The sensor device 200 is realized by using the sensor signal processing IC 202 and the
[0067]
[0068]
The
[0069]
Even in this configuration, since the
【The invention's effect】
As described above, according to the first to fourth aspects of the invention, trimming of the output of the physical quantity sensor can be realized with high accuracy and a simple configuration.Further, both simplification of the communication configuration between the ΔΣ modulator and the digital filter and the speed of signal processing can be ensured.
[0071]
Claims5According to the described invention, since the output of the physical quantity sensor is ΔΣ-modulated without separately providing a circuit for generating a clock, the configuration for digitizing the output can be simplified.
[Brief description of the drawings]
FIG. 1 is a system configuration diagram of a sensor device according to an embodiment of the present invention.
FIG. 2 is a configuration diagram of a temperature detection circuit provided in the sensor device of the present embodiment.
FIG. 3 is a configuration diagram of a power supply voltage detection circuit included in the sensor device of the present embodiment.
FIG. 4 is a configuration diagram of a ΔΣ modulator of the present embodiment.
FIG. 5 is a diagram for comparing the relationship between an oversampling ratio and an S / N ratio when the orders of ΔΣ modulators are different.
FIG. 6 is a main part configuration diagram of the sensor device of the present embodiment.
FIG. 7 is a diagram showing nonlinear temperature characteristics of sensor output.
FIG. 8 is a diagram showing temperature hysteresis characteristics of sensor output.
FIG. 9 is a diagram for comparing digital filter outputs when the orders of ΔΣ modulators are different.
FIG. 10 is a configuration diagram of a main part of a sensor device according to a modification of the present invention.
FIG. 11 is a configuration diagram of a main part of a sensor device according to a modification of the present invention.
[Explanation of symbols]
20, 100, 200 sensor device
22, 26 Sensor element
26, 102, 202 Sensor signal processing IC
32 Temperature change detection circuit
42-48 ΔΣ modulator
50 clock signal generator
70, 104, 204 Microcomputer
72-78 Digital filter
82 Compensation calculation section
84 Compensation amount data memory
86 Temperature history memory
90,106 Multiplexing circuit
92, 108, 110, 206-214 Communication line
94,112 Demodulation circuit
Claims (5)
前記複数のΔΣ変調器がそれぞれ、少なくとも2個の積分器を有する2次以上のΔΣ変調器であることを特徴とするセンサ装置。A physical quantity sensor that outputs a signal according to a physical quantity, a parameter output means that outputs a signal according to a parameter that changes the characteristics of the physical quantity sensor, an output signal of the physical quantity sensor, and an output signal of the parameter output means are each 1 A plurality of delta-sigma modulators for converting to bit digital signals, a modulation means for analog-multiplexing and transmitting a multi-bit digital data sequence on which each 1-bit digital signal output from the plurality of delta-sigma modulators is superimposed, and the modulation means The demodulating means for demodulating the analog signal transmitted from the original into a multi-bit digital data sequence and the moving average processing of the digital signal of each bit constituting the demodulated multi-bit digital data sequence output from the demodulating means a plurality of digital filters, the relative said parameter physical quantity Se Storage means for storing data indicating the characteristics of the sensor, and the storage means based on the output data of the physical quantity sensor and the output data of the parameter output means obtained as a result of filtering by the digital filter. Compensating means for trimming the output of the physical quantity sensor according to the data, and a sensor device comprising:
Wherein the plurality of ΔΣ modulator respectively, sensor device which is a second or higher order ΔΣ modulator having at least two integrators.
前記複数のΔΣ変調器はそれぞれ、前記素子の発する信号を用いて前記物理量センサの出力信号又は前記パラメータ出力手段の出力信号を1ビットディジタル信号に変換することを特徴とする請求項1記載のセンサ装置。 At least one of the physical quantity sensors has an element that emits a signal at a predetermined period;
Each of the plurality of ΔΣ modulator, No placement claim 1 Symbol and converting the output signal of the output signal or the parameter output means of said physical quantity sensor 1 bit digital signal by using the signal emitted by the device Sensor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002015571A JP4032758B2 (en) | 2002-01-24 | 2002-01-24 | Sensor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002015571A JP4032758B2 (en) | 2002-01-24 | 2002-01-24 | Sensor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003214893A JP2003214893A (en) | 2003-07-30 |
JP4032758B2 true JP4032758B2 (en) | 2008-01-16 |
Family
ID=27651932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002015571A Expired - Fee Related JP4032758B2 (en) | 2002-01-24 | 2002-01-24 | Sensor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4032758B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101294925B (en) * | 2008-06-18 | 2011-07-27 | 湖南大学 | Multi-electrode test probe direct dipping fast assessing method for anti-rust performance of soft membrane antirust oil |
CN102759580B (en) * | 2011-04-29 | 2014-06-18 | 中国石油化工股份有限公司 | Method for testing use performance of dewatering rust preventive oil |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7124632B2 (en) * | 2004-07-26 | 2006-10-24 | Bei Technologies, Inc. | Electronically configurable rate sensor circuit and method |
JP4832189B2 (en) * | 2006-07-04 | 2011-12-07 | 東洋電装株式会社 | Rudder angle sensor |
JP5245245B2 (en) * | 2006-11-22 | 2013-07-24 | パナソニック株式会社 | Inertial force sensor |
DE102007007551A1 (en) * | 2007-02-15 | 2008-08-21 | Sick Ag | Inductive proximity sensor |
JP4591580B2 (en) | 2008-02-07 | 2010-12-01 | 株式会社デンソー | Periodic signal processor |
US9410806B2 (en) * | 2013-08-26 | 2016-08-09 | Robert Bosch Gmbh | System and method for gyroscope zero-rate-offset drift reduction through demodulation phase error correction |
JP6497591B2 (en) * | 2015-12-16 | 2019-04-10 | Smc株式会社 | Position detection device |
JP6970586B2 (en) * | 2017-11-07 | 2021-11-24 | ローム株式会社 | Delta-sigma modulator |
CN110207865B (en) * | 2019-07-05 | 2024-02-02 | 北京中硕众联智能电子科技有限公司 | Plantar pressure sensor for correcting temperature influence and corresponding correction method |
-
2002
- 2002-01-24 JP JP2002015571A patent/JP4032758B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101294925B (en) * | 2008-06-18 | 2011-07-27 | 湖南大学 | Multi-electrode test probe direct dipping fast assessing method for anti-rust performance of soft membrane antirust oil |
CN102759580B (en) * | 2011-04-29 | 2014-06-18 | 中国石油化工股份有限公司 | Method for testing use performance of dewatering rust preventive oil |
Also Published As
Publication number | Publication date |
---|---|
JP2003214893A (en) | 2003-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4032758B2 (en) | Sensor device | |
JP5487546B2 (en) | Angular velocity sensor | |
EP2096759B1 (en) | Sigma-delta type analog-to-digital (ad) converter and angular velocity sensor using same | |
WO2011045909A1 (en) | Angular velocity sensor | |
US7768253B2 (en) | Sampling module and a method of sampling one or more analogue characteristics of a power transmission system | |
JP4166256B2 (en) | Method of operating Coriolis angular velocity meter, electronic device for performing evaluation or control suitable for Coriolis angular velocity meter, and pulse modulator | |
US7124632B2 (en) | Electronically configurable rate sensor circuit and method | |
US10135454B2 (en) | Oversampling noise-shaping successive approximation ADC | |
US20140077980A1 (en) | Arrangement for reading out an analogue voltage signal with self-calibration | |
JP4219410B2 (en) | Device for determining rotational angular velocity | |
EP2972109B1 (en) | Process measurement system with variable amplitude sensor excitation | |
JP4918928B2 (en) | Delta Sigma AD converter circuit | |
Northemann et al. | Drive and sense interface for gyroscopes based on bandpass sigma-delta modulators | |
EP2492638B1 (en) | Electronic device | |
US4371921A (en) | Inertial instrument with a temporally digitized rebalance network | |
JP2003315356A (en) | Sensor device | |
JP2004085562A (en) | Physical quantity sensor unit | |
JP2005109599A (en) | Analog / digital conversion apparatus | |
JP2002152043A (en) | Sigma delta form analog/digital converter | |
US11515887B2 (en) | Device comprising a sensor, controller and corresponding methods | |
JP5678707B2 (en) | Analog to digital converter | |
SU1661654A1 (en) | Analog signal converter | |
US6954160B1 (en) | Filter for digitally processing an analog input signal with analog feedback | |
JP2000206161A (en) | Power operating unit | |
KR100980609B1 (en) | Method of lpf filtering, lpf using the method and pcm/fm modulation system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4032758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |