JP2003216103A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003216103A JP2003216103A JP2002014624A JP2002014624A JP2003216103A JP 2003216103 A JP2003216103 A JP 2003216103A JP 2002014624 A JP2002014624 A JP 2002014624A JP 2002014624 A JP2002014624 A JP 2002014624A JP 2003216103 A JP2003216103 A JP 2003216103A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- line
- transistor
- display device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 高い輝度データが設定されている光学素子
を、低い輝度データに書き換えるとき残像現象が見られ
ることがある。 【解決手段】 選択線ＳＬ１０の信号がハイになると第
２のトランジスタＴｒ１１がオンされ、第３のトランジ
スタＴｒ１２のゲート電極に輝度データが設定され、Ｏ
ＬＥＤ１０が発光する。選択線ＳＬ１０の信号がローに
なって第２のトランジスタＴｒ１１がオフされても輝度
データが第３のトランジスタＴｒ１２のゲートに保持さ
れるのでＯＬＥＤ１０は発光を維持する。リセット線Ｒ
Ｓ１０の信号がハイになると第１のトランジスタＴｒ１
０がオフされ、ＯＬＥＤ１０は第１の電源供給線ＰＶｄ
ｄ１０から遮断されて消灯する。
を、低い輝度データに書き換えるとき残像現象が見られ
ることがある。 【解決手段】 選択線ＳＬ１０の信号がハイになると第
２のトランジスタＴｒ１１がオンされ、第３のトランジ
スタＴｒ１２のゲート電極に輝度データが設定され、Ｏ
ＬＥＤ１０が発光する。選択線ＳＬ１０の信号がローに
なって第２のトランジスタＴｒ１１がオフされても輝度
データが第３のトランジスタＴｒ１２のゲートに保持さ
れるのでＯＬＥＤ１０は発光を維持する。リセット線Ｒ
Ｓ１０の信号がハイになると第１のトランジスタＴｒ１
０がオフされ、ＯＬＥＤ１０は第１の電源供給線ＰＶｄ
ｄ１０から遮断されて消灯する。
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置に関す
る。本発明は特に、アクティブマトリックス型表示装置
の表示品位を改善する技術に関する。
る。本発明は特に、アクティブマトリックス型表示装置
の表示品位を改善する技術に関する。
【０００２】
【従来の技術】ノート型パーソナルコンピュータや携帯
端末の普及が進んでいる。現在、これらの表示装置に主
に使用されているのが液晶ディスプレイであり、次世代
平面表示パネルとして期待されているのが有機ＥＬ（El
ectro Luminescence）ディスプレイである。これらディ
スプレイの表示方法として中心に位置するのがアクティ
ブマトリックス駆動方式である。この方式を用いたディ
スプレイは、アクティブマトリックス型ディスプレイと
呼ばれ、画素は縦横に多数配置されマトリックス形状を
示し、各画素にはスイッチ素子が配置される。映像デー
タはスイッチ素子によって走査ラインごとに順次書き込
まれる。
端末の普及が進んでいる。現在、これらの表示装置に主
に使用されているのが液晶ディスプレイであり、次世代
平面表示パネルとして期待されているのが有機ＥＬ（El
ectro Luminescence）ディスプレイである。これらディ
スプレイの表示方法として中心に位置するのがアクティ
ブマトリックス駆動方式である。この方式を用いたディ
スプレイは、アクティブマトリックス型ディスプレイと
呼ばれ、画素は縦横に多数配置されマトリックス形状を
示し、各画素にはスイッチ素子が配置される。映像デー
タはスイッチ素子によって走査ラインごとに順次書き込
まれる。
【０００３】有機ＥＬディスプレイの実用化設計は草創
期にあり、様々な画素回路が提案されている。そのよう
な回路の一例として、特開２０００−３４７６２１号公
報に開示されている画素回路について図５をもとに簡単
に説明する。
期にあり、様々な画素回路が提案されている。そのよう
な回路の一例として、特開２０００−３４７６２１号公
報に開示されている画素回路について図５をもとに簡単
に説明する。
【０００４】この回路は、２個のｎチャネルトランジス
タである第１、２のトランジスタＴｒ５０、Ｔｒ５１
と、１個のｐチャネルトランジスタである第３のトラン
ジスタＴｒ５２と、光学素子であるＯＬＥＤ５０と、選
択信号を送る選択線ＳＬ５０と、電源供給線ＰＶｄｄ５
０と、輝度データを送るデータ線ＤＬ５０と、リセット
線ＲＳ５０を備える。
タである第１、２のトランジスタＴｒ５０、Ｔｒ５１
と、１個のｐチャネルトランジスタである第３のトラン
ジスタＴｒ５２と、光学素子であるＯＬＥＤ５０と、選
択信号を送る選択線ＳＬ５０と、電源供給線ＰＶｄｄ５
０と、輝度データを送るデータ線ＤＬ５０と、リセット
線ＲＳ５０を備える。
【０００５】この回路の動作は、ＯＬＥＤ５０の輝度デ
ータの書込のために、選択線ＳＬ５０の選択信号がハイ
になり、第１のトランジスタＴｒ５０がオンとなり、デ
ータ線ＤＬ５０に流れる輝度データが第３のトランジス
タＴｒ５２のゲート電極に設定され、その輝度データに
応じた電流が流れてＯＬＥＤ５０が発光する。選択線Ｓ
Ｌ５０の選択信号がローになると第１のトランジスタＴ
ｒ５０がオフとなるが、第３のトランジスタＴｒ５２の
ゲート電位が維持され、その輝度データに応じた発光が
継続される。所定のタイミングでリセット線ＲＳ５０の
信号がハイになると第２のトランジスタＴｒ５１がオン
になり、第３のトランジスタＴｒ５２のゲート電位が接
地電位と同電位になることによってＯＬＥＤ５０が消灯
する。
ータの書込のために、選択線ＳＬ５０の選択信号がハイ
になり、第１のトランジスタＴｒ５０がオンとなり、デ
ータ線ＤＬ５０に流れる輝度データが第３のトランジス
タＴｒ５２のゲート電極に設定され、その輝度データに
応じた電流が流れてＯＬＥＤ５０が発光する。選択線Ｓ
Ｌ５０の選択信号がローになると第１のトランジスタＴ
ｒ５０がオフとなるが、第３のトランジスタＴｒ５２の
ゲート電位が維持され、その輝度データに応じた発光が
継続される。所定のタイミングでリセット線ＲＳ５０の
信号がハイになると第２のトランジスタＴｒ５１がオン
になり、第３のトランジスタＴｒ５２のゲート電位が接
地電位と同電位になることによってＯＬＥＤ５０が消灯
する。
【０００６】
【発明が解決しようとする課題】ここで、光学素子の輝
度データが大きい場合、輝度データの書換時に小さな値
を設定しようとしても、前の大きな輝度データに対応す
る電荷が光学素子から抜けずに残ってしまい、正確な輝
度データの設定ができず残像現象が見られることがあ
る。特に、動きの速い動画を表示するときに見映えの低
下につながるおそれがある。また、画素部分の設計を簡
素にすることは、画素の高密度化を図る上で重要であ
る。昨今、種々の新たな回路構成が提案されているが、
画素部分に新たな素子や配線を加えればそれだけ開口率
の低下と装置の歩留まり低下を招く場合もある。
度データが大きい場合、輝度データの書換時に小さな値
を設定しようとしても、前の大きな輝度データに対応す
る電荷が光学素子から抜けずに残ってしまい、正確な輝
度データの設定ができず残像現象が見られることがあ
る。特に、動きの速い動画を表示するときに見映えの低
下につながるおそれがある。また、画素部分の設計を簡
素にすることは、画素の高密度化を図る上で重要であ
る。昨今、種々の新たな回路構成が提案されているが、
画素部分に新たな素子や配線を加えればそれだけ開口率
の低下と装置の歩留まり低下を招く場合もある。
【０００７】本発明はこうした状況に鑑みなされたもの
であり、その目的は残像現象を低減するための新たな回
路を提案するものである。本発明の別の目的は、画素部
分の開口率を向上させることにある。本発明のさらに別
の目的は、装置の歩留まりを向上させることにある。
であり、その目的は残像現象を低減するための新たな回
路を提案するものである。本発明の別の目的は、画素部
分の開口率を向上させることにある。本発明のさらに別
の目的は、装置の歩留まりを向上させることにある。
【０００８】
【課題を解決するための手段】本発明のある実施の形態
は表示装置である。この装置は、それぞれが光学素子と
その駆動素子を含む複数の画素回路に対して電力を供給
する経路上に設けられたスイッチ素子と、このスイッチ
素子を初期化期間オフ状態に制御する回路と、を含む。
「光学素子」として、有機発光ダイオード（Organic Li
ght Emitting Diode。以下、単に「ＯＬＥＤ」と表記す
る。）が想定できるがこれに限る趣旨ではない。「駆動
素子」や「スイッチ素子」として、金属酸化膜（ＭＯ
Ｓ：MetalOxide Semiconductor ）トランジスタや薄膜
トランジスタ（ＴＦＴ：Thin FilmTransistor）が想定
できるが、これに限る趣旨ではない。「制御する回路」
は、光学素子への電力供給をリセットする機能をもつ回
路であってもよく、その意味で以下「リセット線駆動回
路」とも表記する。この形態によれば、残像現象を低減
できる。また、スイッチ素子が複数の画素回路に対する
電力供給を制御できるので、画素部分の開口率向上と装
置の歩留まり向上を実現できる。
は表示装置である。この装置は、それぞれが光学素子と
その駆動素子を含む複数の画素回路に対して電力を供給
する経路上に設けられたスイッチ素子と、このスイッチ
素子を初期化期間オフ状態に制御する回路と、を含む。
「光学素子」として、有機発光ダイオード（Organic Li
ght Emitting Diode。以下、単に「ＯＬＥＤ」と表記す
る。）が想定できるがこれに限る趣旨ではない。「駆動
素子」や「スイッチ素子」として、金属酸化膜（ＭＯ
Ｓ：MetalOxide Semiconductor ）トランジスタや薄膜
トランジスタ（ＴＦＴ：Thin FilmTransistor）が想定
できるが、これに限る趣旨ではない。「制御する回路」
は、光学素子への電力供給をリセットする機能をもつ回
路であってもよく、その意味で以下「リセット線駆動回
路」とも表記する。この形態によれば、残像現象を低減
できる。また、スイッチ素子が複数の画素回路に対する
電力供給を制御できるので、画素部分の開口率向上と装
置の歩留まり向上を実現できる。
【０００９】スイッチ素子は、複数の画素回路のいずれ
の開口部にも影響しない周辺領域に配置されてもよく、
駆動素子への輝度データの設定タイミングが共通の選択
信号で制御される複数の画素回路について共用されても
よいし、それぞれ個別に選択信号を送る複数の選択線に
対して１個のスイッチ素子が共用されてもよい。共通の
選択信号で制御される複数の画素回路がひとつの画素ラ
インを構成した上で、スイッチ素子は、隣接する複数の
画素ラインについて共用されてもよい。複数の画素回路
は異なる色に対応して複数種に分類されてもよく、スイ
ッチ素子を制御する回路は、それら複数種に対して個別
に初期化期間を設定してもよい。電力を供給する経路
は、選択信号の経路に対して平行に配置されてもよい。
の開口部にも影響しない周辺領域に配置されてもよく、
駆動素子への輝度データの設定タイミングが共通の選択
信号で制御される複数の画素回路について共用されても
よいし、それぞれ個別に選択信号を送る複数の選択線に
対して１個のスイッチ素子が共用されてもよい。共通の
選択信号で制御される複数の画素回路がひとつの画素ラ
インを構成した上で、スイッチ素子は、隣接する複数の
画素ラインについて共用されてもよい。複数の画素回路
は異なる色に対応して複数種に分類されてもよく、スイ
ッチ素子を制御する回路は、それら複数種に対して個別
に初期化期間を設定してもよい。電力を供給する経路
は、選択信号の経路に対して平行に配置されてもよい。
【００１０】本発明の別の形態もまた表示装置である。
この装置は、それぞれが光学素子とその駆動素子を含む
複数の画素回路に対して電力を供給する経路が、その駆
動素子への輝度データの設定タイミングを決定する選択
信号の経路に対して平行に配置される。「平行」は、電
力供給の経路と選択信号の経路とが厳密に平行である場
合に限らず、実質的に平行である状態も含む。この形態
によれば、電力供給の経路の実装が容易であり、また、
回路構成および配線を簡素化できるので、画素部分の開
口率向上と装置の歩留まり向上を実現できる。
この装置は、それぞれが光学素子とその駆動素子を含む
複数の画素回路に対して電力を供給する経路が、その駆
動素子への輝度データの設定タイミングを決定する選択
信号の経路に対して平行に配置される。「平行」は、電
力供給の経路と選択信号の経路とが厳密に平行である場
合に限らず、実質的に平行である状態も含む。この形態
によれば、電力供給の経路の実装が容易であり、また、
回路構成および配線を簡素化できるので、画素部分の開
口率向上と装置の歩留まり向上を実現できる。
【００１１】なお、以上の構成要素の任意の組合せや組
み替えもまた、本発明の態様として有効である。
み替えもまた、本発明の態様として有効である。
【００１２】
【発明の実施の形態】実施の形態においては、表示装置
としてアクティブマトリックス型有機ＥＬディスプレイ
を想定する。以下、残像現象の低減、画素の高密度化、
画素開口率の向上、装置の歩留まり向上を実現する新し
い回路を提案する。
としてアクティブマトリックス型有機ＥＬディスプレイ
を想定する。以下、残像現象の低減、画素の高密度化、
画素開口率の向上、装置の歩留まり向上を実現する新し
い回路を提案する。
【００１３】（第１実施形態）本実施形態においては、
電源供給線を画素ラインごとに共用するとともに、その
電源供給線による画素ラインごとの電力供給のオンオフ
を切り替えるスイッチ素子が画素領域の周辺に設けられ
ている。このスイッチ素子を所定のタイミングでオフに
することによってその画素ラインを消灯できる。これに
より、光学素子への電荷残りを解消することができる。
また、電源供給線を選択線と平行に配線し、さらに、電
源供給線の共用と、スイッチ素子の周辺領域への設置に
よって、開口率の向上、装置の歩留まり向上が望める。
電源供給線を画素ラインごとに共用するとともに、その
電源供給線による画素ラインごとの電力供給のオンオフ
を切り替えるスイッチ素子が画素領域の周辺に設けられ
ている。このスイッチ素子を所定のタイミングでオフに
することによってその画素ラインを消灯できる。これに
より、光学素子への電荷残りを解消することができる。
また、電源供給線を選択線と平行に配線し、さらに、電
源供給線の共用と、スイッチ素子の周辺領域への設置に
よって、開口率の向上、装置の歩留まり向上が望める。
【００１４】図１は、本実施形態における表示装置の１
画素分の回路構成を示す図である。第１の電源供給線Ｐ
Ｖｄｄ１０は、画素回路Ｐｉｘ１０を含む複数の画素回
路に電力を供給する。第１の電源供給線ＰＶｄｄ１０か
ら画素回路Ｐｉｘ１０に電力を供給する経路である第２
の電源供給線ＰＶｄｄ１１上には、電力供給をオンオフ
するスイッチ素子としての第１のトランジスタＴｒ１０
が設けられている。第１のトランジスタＴｒ１０はｐチ
ャネルトランジスタであり、そのゲート電極が電力供給
のオンオフを制御する回路に接続され、ソース電極が第
１の電源供給線ＰＶｄｄ１０に接続され、ドレイン電極
が画素回路Ｐｉｘ１０に接続されている。
画素分の回路構成を示す図である。第１の電源供給線Ｐ
Ｖｄｄ１０は、画素回路Ｐｉｘ１０を含む複数の画素回
路に電力を供給する。第１の電源供給線ＰＶｄｄ１０か
ら画素回路Ｐｉｘ１０に電力を供給する経路である第２
の電源供給線ＰＶｄｄ１１上には、電力供給をオンオフ
するスイッチ素子としての第１のトランジスタＴｒ１０
が設けられている。第１のトランジスタＴｒ１０はｐチ
ャネルトランジスタであり、そのゲート電極が電力供給
のオンオフを制御する回路に接続され、ソース電極が第
１の電源供給線ＰＶｄｄ１０に接続され、ドレイン電極
が画素回路Ｐｉｘ１０に接続されている。
【００１５】画素回路Ｐｉｘ１０は、輝度データの書込
を制御するスイッチ素子としての第２のトランジスタＴ
ｒ１１、駆動素子としての第３のトランジスタＴｒ１
２、および光学素子としてのＯＬＥＤ１０を含む。デー
タ線ＤＬ１０は、第３のトランジスタＴｒ１２に設定す
べき輝度データの信号を流す。選択線ＳＬ１０は、ＯＬ
ＥＤ１０を発光させるタイミングで第２のトランジスタ
Ｔｒ１１を活性化させる選択信号を流す。第２の電源供
給線ＰＶｄｄ１１は、選択線ＳＬ１０と平行に配線され
る。リセット線ＲＳ１０は、第１のトランジスタＴｒ１
０のオンオフを制御するリセット信号を流す。
を制御するスイッチ素子としての第２のトランジスタＴ
ｒ１１、駆動素子としての第３のトランジスタＴｒ１
２、および光学素子としてのＯＬＥＤ１０を含む。デー
タ線ＤＬ１０は、第３のトランジスタＴｒ１２に設定す
べき輝度データの信号を流す。選択線ＳＬ１０は、ＯＬ
ＥＤ１０を発光させるタイミングで第２のトランジスタ
Ｔｒ１１を活性化させる選択信号を流す。第２の電源供
給線ＰＶｄｄ１１は、選択線ＳＬ１０と平行に配線され
る。リセット線ＲＳ１０は、第１のトランジスタＴｒ１
０のオンオフを制御するリセット信号を流す。
【００１６】第２のトランジスタＴｒ１１はｎチャネル
トランジスタであり、そのゲート電極が選択線ＳＬ１０
に接続され、ソース電極（またはドレイン電極）がデー
タ線ＤＬ１０に接続され、ドレイン電極（またはソース
電極）が第３のトランジスタＴｒ１２のゲート電極に接
続される。第３のトランジスタＴｒ１２はｐチャネルト
ランジスタであるとともに、ソース電極が第２の電源供
給線ＰＶｄｄ１１に接続され、ドレイン電極がＯＬＥＤ
１０のアノード電極に接続される。ＯＬＥＤ１０のカソ
ード電極は接地電位と同電位とされる。
トランジスタであり、そのゲート電極が選択線ＳＬ１０
に接続され、ソース電極（またはドレイン電極）がデー
タ線ＤＬ１０に接続され、ドレイン電極（またはソース
電極）が第３のトランジスタＴｒ１２のゲート電極に接
続される。第３のトランジスタＴｒ１２はｐチャネルト
ランジスタであるとともに、ソース電極が第２の電源供
給線ＰＶｄｄ１１に接続され、ドレイン電極がＯＬＥＤ
１０のアノード電極に接続される。ＯＬＥＤ１０のカソ
ード電極は接地電位と同電位とされる。
【００１７】以上の構成によってなされる動作手順を以
下説明する。まず、選択線ＳＬ１０における選択信号が
ハイになって第２のトランジスタＴｒ１１がオンになる
と、データ線ＤＬ１０の電位と第３のトランジスタＴｒ
１２のゲート電位が同電位になり、データ線ＤＬ１０に
流れる負論理の輝度データが第３のトランジスタＴｒ１
２のゲート電極に設定される。第３のトランジスタＴｒ
１２のゲートソース電圧に応じた電流が第２の電源供給
線ＰＶｄｄ１１からドレイン電極側に流れ、その電流量
に応じた光強度でＯＬＥＤ１０が発光する。選択線ＳＬ
１０の選択信号がローになって第２のトランジスタＴｒ
１１がオフになっても、その輝度データが第２のトラン
ジスタＴｒ１１のドレイン電極（またはソース電極）と
第３のトランジスタＴｒ１２のゲート電極の間にフロー
ティング状態で保持されるので、その輝度データに応じ
たＯＬＥＤ１０の発光が維持される。
下説明する。まず、選択線ＳＬ１０における選択信号が
ハイになって第２のトランジスタＴｒ１１がオンになる
と、データ線ＤＬ１０の電位と第３のトランジスタＴｒ
１２のゲート電位が同電位になり、データ線ＤＬ１０に
流れる負論理の輝度データが第３のトランジスタＴｒ１
２のゲート電極に設定される。第３のトランジスタＴｒ
１２のゲートソース電圧に応じた電流が第２の電源供給
線ＰＶｄｄ１１からドレイン電極側に流れ、その電流量
に応じた光強度でＯＬＥＤ１０が発光する。選択線ＳＬ
１０の選択信号がローになって第２のトランジスタＴｒ
１１がオフになっても、その輝度データが第２のトラン
ジスタＴｒ１１のドレイン電極（またはソース電極）と
第３のトランジスタＴｒ１２のゲート電極の間にフロー
ティング状態で保持されるので、その輝度データに応じ
たＯＬＥＤ１０の発光が維持される。
【００１８】この画素ラインを初期化するときに、その
初期化の期間、第１のトランジスタＴｒ１０をオフにす
る。すなわち、選択線ＳＬ１０の選択信号が次にハイに
なる前の所定のタイミングにおいて、リセット線ＲＳ１
０のリセット信号がハイになって第１のトランジスタＴ
ｒ１０がオフにされ、画素回路Ｐｉｘ１０への電力供給
が遮断される。その結果、ＯＬＥＤ１０は、第１の電源
供給線ＰＶｄｄ１０と切り離されて消灯する。再びリセ
ット線ＲＳ１０のリセット信号がローになり、選択線Ｓ
Ｌ１０の選択信号がハイになるまで消灯が維持される。
これにより、光学素子への電荷残りを解消して残像現象
を改善することができる。
初期化の期間、第１のトランジスタＴｒ１０をオフにす
る。すなわち、選択線ＳＬ１０の選択信号が次にハイに
なる前の所定のタイミングにおいて、リセット線ＲＳ１
０のリセット信号がハイになって第１のトランジスタＴ
ｒ１０がオフにされ、画素回路Ｐｉｘ１０への電力供給
が遮断される。その結果、ＯＬＥＤ１０は、第１の電源
供給線ＰＶｄｄ１０と切り離されて消灯する。再びリセ
ット線ＲＳ１０のリセット信号がローになり、選択線Ｓ
Ｌ１０の選択信号がハイになるまで消灯が維持される。
これにより、光学素子への電荷残りを解消して残像現象
を改善することができる。
【００１９】なお、第１のトランジスタＴｒ１０からＯ
ＬＥＤ１０までの距離が比較的長い場合、第２の電源供
給線ＰＶｄｄ１１に残存する電荷によって第１のトラン
ジスタＴｒ１０をオフしてから即座にはＯＬＥＤ１０が
消灯しない。したがって、ＯＬＥＤ１０を消灯させるべ
きタイミングよりもそれだけ早く第１のトランジスタＴ
ｒ１０をオフにできる。これにより電力供給時間を短縮
させて省電力化を図ることができる。
ＬＥＤ１０までの距離が比較的長い場合、第２の電源供
給線ＰＶｄｄ１１に残存する電荷によって第１のトラン
ジスタＴｒ１０をオフしてから即座にはＯＬＥＤ１０が
消灯しない。したがって、ＯＬＥＤ１０を消灯させるべ
きタイミングよりもそれだけ早く第１のトランジスタＴ
ｒ１０をオフにできる。これにより電力供給時間を短縮
させて省電力化を図ることができる。
【００２０】図２は、本実施形態の表示装置の４画素分
の画素回路とその周辺回路の構成を示す図である。リセ
ット線駆動回路１００は、リセット信号を生成して第
１、２のリセット線ＲＳ１０、ＲＳ１１に流す。データ
線駆動回路１０２は、データ信号を生成して第１、２の
データ線ＤＬ１０、ＤＬ１１に流す。選択線駆動回路１
０４は、選択信号を生成して選択線ＳＬ１０、ＳＬ１１
に流す。画素領域１０６は、複数の画素回路で構成され
る。本図においては第１〜４の画素回路Ｐｉｘ１０、Ｐ
ｉｘ１１、Ｐｉｘ２０、Ｐｉｘ２１が画素領域１０６に
含まれる。
の画素回路とその周辺回路の構成を示す図である。リセ
ット線駆動回路１００は、リセット信号を生成して第
１、２のリセット線ＲＳ１０、ＲＳ１１に流す。データ
線駆動回路１０２は、データ信号を生成して第１、２の
データ線ＤＬ１０、ＤＬ１１に流す。選択線駆動回路１
０４は、選択信号を生成して選択線ＳＬ１０、ＳＬ１１
に流す。画素領域１０６は、複数の画素回路で構成され
る。本図においては第１〜４の画素回路Ｐｉｘ１０、Ｐ
ｉｘ１１、Ｐｉｘ２０、Ｐｉｘ２１が画素領域１０６に
含まれる。
【００２１】第１の電源供給線ＰＶｄｄ１０は、各画素
回路に電力を供給する。第２の電源供給線ＰＶｄｄ１１
は、第１の電源供給線ＰＶｄｄ１０に接続されるととも
に、第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に電力
を供給する。第３の電源供給線ＰＶｄｄ１２もまた第１
の電源供給線ＰＶｄｄ１０に接続されるとともに、第
３、４の画素回路Ｐｉｘ２０、Ｐｉｘ２１に電力を供給
する。第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１への
電力供給のオンオフを制御する第１のトランジスタＴｒ
１０は、第２の電源供給線ＰＶｄｄ１１上に設けられて
いる。第３、４の画素回路Ｐｉｘ２０、Ｐｉｘ２１への
電力供給のオンオフを制御する第６のトランジスタＴｒ
２０は、第３の電源供給線ＰＶｄｄ１２上に設けられて
いる。
回路に電力を供給する。第２の電源供給線ＰＶｄｄ１１
は、第１の電源供給線ＰＶｄｄ１０に接続されるととも
に、第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に電力
を供給する。第３の電源供給線ＰＶｄｄ１２もまた第１
の電源供給線ＰＶｄｄ１０に接続されるとともに、第
３、４の画素回路Ｐｉｘ２０、Ｐｉｘ２１に電力を供給
する。第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１への
電力供給のオンオフを制御する第１のトランジスタＴｒ
１０は、第２の電源供給線ＰＶｄｄ１１上に設けられて
いる。第３、４の画素回路Ｐｉｘ２０、Ｐｉｘ２１への
電力供給のオンオフを制御する第６のトランジスタＴｒ
２０は、第３の電源供給線ＰＶｄｄ１２上に設けられて
いる。
【００２２】第１の画素回路Ｐｉｘ１０は第２、３のト
ランジスタＴｒ１１、Ｔｒ１２と第１のＯＬＥＤ１０を
含み、第２の画素回路Ｐｉｘ１１は第４、５のトランジ
スタＴｒ１３、Ｔｒ１４と第２のＯＬＥＤ１１を含む。
第３の画素回路Ｐｉｘ２０は第７、８のトランジスタＴ
ｒ２１、Ｔｒ２２と第３のＯＬＥＤ２０を含み、第４の
画素回路Ｐｉｘ２１は第９、１０のトランジスタＴｒ２
３、Ｔｒ２４と第４のＯＬＥＤ２１を含む。
ランジスタＴｒ１１、Ｔｒ１２と第１のＯＬＥＤ１０を
含み、第２の画素回路Ｐｉｘ１１は第４、５のトランジ
スタＴｒ１３、Ｔｒ１４と第２のＯＬＥＤ１１を含む。
第３の画素回路Ｐｉｘ２０は第７、８のトランジスタＴ
ｒ２１、Ｔｒ２２と第３のＯＬＥＤ２０を含み、第４の
画素回路Ｐｉｘ２１は第９、１０のトランジスタＴｒ２
３、Ｔｒ２４と第４のＯＬＥＤ２１を含む。
【００２３】第１のデータ線ＤＬ１０は第１、３の画素
回路Ｐｉｘ１０、Ｐｉｘ２０に輝度データを送り、第２
のデータ線ＤＬ１１は第２、４の画素回路Ｐｉｘ１１、
Ｐｉｘ２１に輝度データを送る。第１の選択線ＳＬ１０
は第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に選択信
号を送り、第２の選択線ＳＬ１１は第３、４の画素回路
Ｐｉｘ２０、Ｐｉｘ２１に選択信号を送る。
回路Ｐｉｘ１０、Ｐｉｘ２０に輝度データを送り、第２
のデータ線ＤＬ１１は第２、４の画素回路Ｐｉｘ１１、
Ｐｉｘ２１に輝度データを送る。第１の選択線ＳＬ１０
は第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に選択信
号を送り、第２の選択線ＳＬ１１は第３、４の画素回路
Ｐｉｘ２０、Ｐｉｘ２１に選択信号を送る。
【００２４】第１のトランジスタＴｒ１０は同一の画素
ラインに配置されて共通の選択信号で制御される第１、
２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に共用される。第
６のトランジスタＴｒ２０は同一の画素ラインに配置さ
れて共通の選択信号で制御される第３、４の画素回路Ｐ
ｉｘ２０、Ｐｉｘ２１に共用される。第１、６のトラン
ジスタＴｒ１０、Ｔｒ２０は、複数の画素回路のうちい
ずれの開口部にも影響しない周辺領域に配置される。す
なわち、画素領域１０６の周辺に配置される。
ラインに配置されて共通の選択信号で制御される第１、
２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に共用される。第
６のトランジスタＴｒ２０は同一の画素ラインに配置さ
れて共通の選択信号で制御される第３、４の画素回路Ｐ
ｉｘ２０、Ｐｉｘ２１に共用される。第１、６のトラン
ジスタＴｒ１０、Ｔｒ２０は、複数の画素回路のうちい
ずれの開口部にも影響しない周辺領域に配置される。す
なわち、画素領域１０６の周辺に配置される。
【００２５】以上の通り、電力供給のオンオフを制御す
るための素子とその駆動回路を画素領域の周辺に配置し
ている。各画素回路の内部には新たな素子や配線を追加
しないので、画素の高密度化に寄与するとともに、各画
素の開口率が向上して装置の歩留まりを向上させること
ができる。
るための素子とその駆動回路を画素領域の周辺に配置し
ている。各画素回路の内部には新たな素子や配線を追加
しないので、画素の高密度化に寄与するとともに、各画
素の開口率が向上して装置の歩留まりを向上させること
ができる。
【００２６】（第２実施形態）本実施形態は、電力供給
のオンオフを発光色ごとに個別に制御する点で第１実施
形態と異なる。すなわち、画素ごとにＲ（赤）、Ｇ
（緑）、Ｂ（青）のうちいずれかの色を発光させるとと
もに、各色ごとに異なるタイミングで電力供給のオンオ
フを制御する。この構成によれば、Ｒ、Ｇ、ＢごとのＯ
ＬＥＤのオンオフに関する個別のデューティー比を設定
することにより、個別の初期化期間を設定できる。その
結果、ＲＧＢの色バランスを調整でき、また、ＲＧＢの
それぞれに利用されるＯＬＥＤの材料の相違に起因する
劣化速度の相違にも対応できる。以下、第１実施形態と
の相違を中心に説明する。
のオンオフを発光色ごとに個別に制御する点で第１実施
形態と異なる。すなわち、画素ごとにＲ（赤）、Ｇ
（緑）、Ｂ（青）のうちいずれかの色を発光させるとと
もに、各色ごとに異なるタイミングで電力供給のオンオ
フを制御する。この構成によれば、Ｒ、Ｇ、ＢごとのＯ
ＬＥＤのオンオフに関する個別のデューティー比を設定
することにより、個別の初期化期間を設定できる。その
結果、ＲＧＢの色バランスを調整でき、また、ＲＧＢの
それぞれに利用されるＯＬＥＤの材料の相違に起因する
劣化速度の相違にも対応できる。以下、第１実施形態と
の相違を中心に説明する。
【００２７】図３は、本実施形態の表示装置の４画素分
の回路構成を示す図である。第１〜４の画素回路Ｐｉｘ
１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉｘ１３のそれぞれ
には、図１と同様の構成が配置される。すなわち、第１
の画素回路Ｐｉｘ１０は第４、５のトランジスタＴｒ１
１、Ｔｒ１２と第１のＯＬＥＤ１０を含み、第２の画素
回路Ｐｉｘ１１は第６、７のトランジスタＴｒ１３、Ｔ
ｒ１４と第２のＯＬＥＤ１１を含む。第３の画素回路Ｐ
ｉｘ１２は第８、９のトランジスタＴｒ１５、Ｔｒ１６
と第３のＯＬＥＤ１２を含み、第４の画素回路Ｐｉｘ１
３は第１０、１１のトランジスタＴｒ１７、Ｔｒ１８と
第４のＯＬＥＤ１３を含む。
の回路構成を示す図である。第１〜４の画素回路Ｐｉｘ
１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉｘ１３のそれぞれ
には、図１と同様の構成が配置される。すなわち、第１
の画素回路Ｐｉｘ１０は第４、５のトランジスタＴｒ１
１、Ｔｒ１２と第１のＯＬＥＤ１０を含み、第２の画素
回路Ｐｉｘ１１は第６、７のトランジスタＴｒ１３、Ｔ
ｒ１４と第２のＯＬＥＤ１１を含む。第３の画素回路Ｐ
ｉｘ１２は第８、９のトランジスタＴｒ１５、Ｔｒ１６
と第３のＯＬＥＤ１２を含み、第４の画素回路Ｐｉｘ１
３は第１０、１１のトランジスタＴｒ１７、Ｔｒ１８と
第４のＯＬＥＤ１３を含む。
【００２８】第１の電源供給線ＰＶｄｄ１０は第１〜４
の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉ
ｘ１３を含む画素領域全体に電力を供給する。第１〜４
の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉ
ｘ１３は、同一の画素ラインに配置される。この画素ラ
インには、ＲＧＢ別に電力供給するために３本の電源供
給線が配置される。第２の電源供給線ＰＶｄｄ１１は赤
色に発光する第１、４の画素回路Ｐｉｘ１０、Ｐｉｘ１
３に電力を供給し、第３の電源供給線ＰＶｄｄ１２は緑
色に発光する第２の画素回路Ｐｉｘ１１に電力を供給
し、第４の電源供給線ＰＶｄｄ１３は青色に発光する第
３の画素回路Ｐｉｘ１２に電力を供給する。第２〜４の
電源供給線ＰＶｄｄ１１、ＰＶｄｄ１２、ＰＶｄｄ１３
は、それぞれスイッチ素子である第１〜３のトランジス
タＴｒ１０、Ｔｒ２０、Ｔｒ３０を介して第１の電源供
給線ＰＶｄｄ１０に接続される。第１〜３のトランジス
タＴｒ１０、Ｔｒ２０、Ｔｒ３０のゲート電極には、そ
れぞれ第１〜３のリセット線ＲＳ１０、ＲＳ１１、ＲＳ
１２が接続される。
の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉ
ｘ１３を含む画素領域全体に電力を供給する。第１〜４
の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉ
ｘ１３は、同一の画素ラインに配置される。この画素ラ
インには、ＲＧＢ別に電力供給するために３本の電源供
給線が配置される。第２の電源供給線ＰＶｄｄ１１は赤
色に発光する第１、４の画素回路Ｐｉｘ１０、Ｐｉｘ１
３に電力を供給し、第３の電源供給線ＰＶｄｄ１２は緑
色に発光する第２の画素回路Ｐｉｘ１１に電力を供給
し、第４の電源供給線ＰＶｄｄ１３は青色に発光する第
３の画素回路Ｐｉｘ１２に電力を供給する。第２〜４の
電源供給線ＰＶｄｄ１１、ＰＶｄｄ１２、ＰＶｄｄ１３
は、それぞれスイッチ素子である第１〜３のトランジス
タＴｒ１０、Ｔｒ２０、Ｔｒ３０を介して第１の電源供
給線ＰＶｄｄ１０に接続される。第１〜３のトランジス
タＴｒ１０、Ｔｒ２０、Ｔｒ３０のゲート電極には、そ
れぞれ第１〜３のリセット線ＲＳ１０、ＲＳ１１、ＲＳ
１２が接続される。
【００２９】選択線ＳＬ１０は、この画素ラインに選択
信号を送る。第１〜４のデータ線ＤＬ１０、ＤＬ１１、
ＤＬ１２、ＤＬ１３は、それぞれ第１〜４の画素回路Ｐ
ｉｘ１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉｘ１３に輝度
データを送る。第４、６、８、１０のトランジスタＴｒ
１１、Ｔｒ１３、Ｔｒ１５、Ｔｒ１７は、それぞれのゲ
ート電極が選択線ＳＬ１０に接続され、それぞれのソー
ス電極が第１〜４のデータ線ＤＬ１０、ＤＬ１１、ＤＬ
１２、ＤＬ１３に接続され、それぞれのドレイン電極が
第５、７、９、１１のトランジスタＴｒ１２、Ｔｒ１
４、Ｔｒ１６、Ｔｒ１８のゲート電極に接続される。
信号を送る。第１〜４のデータ線ＤＬ１０、ＤＬ１１、
ＤＬ１２、ＤＬ１３は、それぞれ第１〜４の画素回路Ｐ
ｉｘ１０、Ｐｉｘ１１、Ｐｉｘ１２、Ｐｉｘ１３に輝度
データを送る。第４、６、８、１０のトランジスタＴｒ
１１、Ｔｒ１３、Ｔｒ１５、Ｔｒ１７は、それぞれのゲ
ート電極が選択線ＳＬ１０に接続され、それぞれのソー
ス電極が第１〜４のデータ線ＤＬ１０、ＤＬ１１、ＤＬ
１２、ＤＬ１３に接続され、それぞれのドレイン電極が
第５、７、９、１１のトランジスタＴｒ１２、Ｔｒ１
４、Ｔｒ１６、Ｔｒ１８のゲート電極に接続される。
【００３０】選択線ＳＬ１０の選択信号がハイになると
第４、６、８、１０のトランジスタＴｒ１１、Ｔｒ１
３、Ｔｒ１５、Ｔｒ１７がオンになり、第１〜４のデー
タ線ＤＬ１０、ＤＬ１１、ＤＬ１２、ＤＬ１３に流れる
負論理の輝度データが第５、７、９、１１のトランジス
タＴｒ１２、Ｔｒ１４、Ｔｒ１６、Ｔｒ１８のゲート電
極にそれぞれ設定される。第５、７、９、１１のトラン
ジスタＴｒ１２、Ｔｒ１４、Ｔｒ１６、Ｔｒ１８のゲー
トソース電圧に応じて電流が流れて第１〜４のＯＬＥＤ
１０、１１、１２、１３が発光し、選択線ＳＬ１０の選
択信号がローになっても発光状態が維持される。
第４、６、８、１０のトランジスタＴｒ１１、Ｔｒ１
３、Ｔｒ１５、Ｔｒ１７がオンになり、第１〜４のデー
タ線ＤＬ１０、ＤＬ１１、ＤＬ１２、ＤＬ１３に流れる
負論理の輝度データが第５、７、９、１１のトランジス
タＴｒ１２、Ｔｒ１４、Ｔｒ１６、Ｔｒ１８のゲート電
極にそれぞれ設定される。第５、７、９、１１のトラン
ジスタＴｒ１２、Ｔｒ１４、Ｔｒ１６、Ｔｒ１８のゲー
トソース電圧に応じて電流が流れて第１〜４のＯＬＥＤ
１０、１１、１２、１３が発光し、選択線ＳＬ１０の選
択信号がローになっても発光状態が維持される。
【００３１】第１〜３のリセット線ＲＳ１０、ＲＳ１
１、ＲＳ１２のリセット信号がハイになると、第１〜３
のトランジスタＴｒ１０、Ｔｒ２０、Ｔｒ３０がオフに
なり、第１〜４のＯＬＥＤ１０、１１、１２、１３は第
１の電源供給線ＰＶｄｄ１０から遮断されて消灯する。
第１〜３のリセット線ＲＳ１０、ＲＳ１１、ＲＳ１２の
リセット信号は個別のタイミングで制御される。例えば
第３のリセット線ＲＳ１２、第２のリセット線ＲＳ１
１、第１のリセット線ＲＳ１０の順でハイになれば、第
３のトランジスタＴｒ３０、第２のトランジスタＴｒ２
０、第１のトランジスタＴｒ１０の順でオフになり、第
３のＯＬＥＤ１２、第２のＯＬＥＤ１１、第１、４のＯ
ＬＥＤ１０、１３の順で消灯する。選択線ＳＬ１０がハ
イになるとともに、第１〜３のリセット線ＲＳ１０、Ｒ
Ｓ１１、ＲＳ１２のリセット信号がローになると、第１
〜４のＯＬＥＤ１０、１１、１２、１３は再び発光す
る。
１、ＲＳ１２のリセット信号がハイになると、第１〜３
のトランジスタＴｒ１０、Ｔｒ２０、Ｔｒ３０がオフに
なり、第１〜４のＯＬＥＤ１０、１１、１２、１３は第
１の電源供給線ＰＶｄｄ１０から遮断されて消灯する。
第１〜３のリセット線ＲＳ１０、ＲＳ１１、ＲＳ１２の
リセット信号は個別のタイミングで制御される。例えば
第３のリセット線ＲＳ１２、第２のリセット線ＲＳ１
１、第１のリセット線ＲＳ１０の順でハイになれば、第
３のトランジスタＴｒ３０、第２のトランジスタＴｒ２
０、第１のトランジスタＴｒ１０の順でオフになり、第
３のＯＬＥＤ１２、第２のＯＬＥＤ１１、第１、４のＯ
ＬＥＤ１０、１３の順で消灯する。選択線ＳＬ１０がハ
イになるとともに、第１〜３のリセット線ＲＳ１０、Ｒ
Ｓ１１、ＲＳ１２のリセット信号がローになると、第１
〜４のＯＬＥＤ１０、１１、１２、１３は再び発光す
る。
【００３２】以上のように、ＲＧＢ別で消灯タイミング
を制御することによって色バランスを調整し、さらにＯ
ＬＥＤの材料ごとの特性を考慮した個別のタイミングで
制御することにより経年変化の相違に対応できる。
を制御することによって色バランスを調整し、さらにＯ
ＬＥＤの材料ごとの特性を考慮した個別のタイミングで
制御することにより経年変化の相違に対応できる。
【００３３】（第３実施形態）本実施形態における表示
装置は、ひとつの電源供給線および電力供給のオンオフ
を制御するスイッチ素子を複数の画素ラインで共用する
点で第１実施形態と異なる。
装置は、ひとつの電源供給線および電力供給のオンオフ
を制御するスイッチ素子を複数の画素ラインで共用する
点で第１実施形態と異なる。
【００３４】図４は、本実施形態の表示装置の４画素分
の画素回路とその周辺回路の構成を示す図である。リセ
ット線駆動回路１００は、リセット信号を生成してリセ
ット線ＲＳ１０に流す。データ線駆動回路１０２は、デ
ータ信号を生成して第１、２のデータ線ＤＬ１０、ＤＬ
１１に流す。選択線駆動回路１０４は、選択信号を生成
して選択線ＳＬ１０、ＳＬ１１に流す。画素領域１０６
は、複数の画素回路で構成される。本図においては第１
〜４の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉｘ２０、
Ｐｉｘ２１が画素領域１０６に含まれる。
の画素回路とその周辺回路の構成を示す図である。リセ
ット線駆動回路１００は、リセット信号を生成してリセ
ット線ＲＳ１０に流す。データ線駆動回路１０２は、デ
ータ信号を生成して第１、２のデータ線ＤＬ１０、ＤＬ
１１に流す。選択線駆動回路１０４は、選択信号を生成
して選択線ＳＬ１０、ＳＬ１１に流す。画素領域１０６
は、複数の画素回路で構成される。本図においては第１
〜４の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉｘ２０、
Ｐｉｘ２１が画素領域１０６に含まれる。
【００３５】第１の電源供給線ＰＶｄｄ１０は、各画素
回路に電力を供給する。第２の電源供給線ＰＶｄｄ１１
は、第１の電源供給線ＰＶｄｄ１０に接続されるととも
に、第１〜４の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉ
ｘ２０、Ｐｉｘ２１に電力を供給する。第２の電源供給
線ＰＶｄｄ１１上に、第１〜４の画素回路Ｐｉｘ１０、
Ｐｉｘ１１、Ｐｉｘ２０、Ｐｉｘ２１への電力供給のオ
ンオフを制御する第１のトランジスタＴｒ１０が設けら
れている。
回路に電力を供給する。第２の電源供給線ＰＶｄｄ１１
は、第１の電源供給線ＰＶｄｄ１０に接続されるととも
に、第１〜４の画素回路Ｐｉｘ１０、Ｐｉｘ１１、Ｐｉ
ｘ２０、Ｐｉｘ２１に電力を供給する。第２の電源供給
線ＰＶｄｄ１１上に、第１〜４の画素回路Ｐｉｘ１０、
Ｐｉｘ１１、Ｐｉｘ２０、Ｐｉｘ２１への電力供給のオ
ンオフを制御する第１のトランジスタＴｒ１０が設けら
れている。
【００３６】第１の画素回路Ｐｉｘ１０は第２、３のト
ランジスタＴｒ１１、Ｔｒ１２と第１のＯＬＥＤ１０を
含み、第２の画素回路Ｐｉｘ１１は第４、５のトランジ
スタＴｒ１３、Ｔｒ１４と第２のＯＬＥＤ１１を含む。
第３の画素回路Ｐｉｘ２０は第７、８のトランジスタＴ
ｒ２１、Ｔｒ２２と第３のＯＬＥＤ２０を含み、第４の
画素回路Ｐｉｘ２１は第９、１０のトランジスタＴｒ２
３、Ｔｒ２４と第４のＯＬＥＤ２１を含む。
ランジスタＴｒ１１、Ｔｒ１２と第１のＯＬＥＤ１０を
含み、第２の画素回路Ｐｉｘ１１は第４、５のトランジ
スタＴｒ１３、Ｔｒ１４と第２のＯＬＥＤ１１を含む。
第３の画素回路Ｐｉｘ２０は第７、８のトランジスタＴ
ｒ２１、Ｔｒ２２と第３のＯＬＥＤ２０を含み、第４の
画素回路Ｐｉｘ２１は第９、１０のトランジスタＴｒ２
３、Ｔｒ２４と第４のＯＬＥＤ２１を含む。
【００３７】第１のデータ線ＤＬ１０は第１、３の画素
回路Ｐｉｘ１０、Ｐｉｘ２０に輝度データを送り、第２
のデータ線ＤＬ１１は第２、４の画素回路Ｐｉｘ１１、
Ｐｉｘ２１に輝度データを送る。第１の選択線ＳＬ１０
は第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に選択信
号を送り、第２の選択線ＳＬ１１は第３、４の画素回路
Ｐｉｘ２０、Ｐｉｘ２１に選択信号を送る。
回路Ｐｉｘ１０、Ｐｉｘ２０に輝度データを送り、第２
のデータ線ＤＬ１１は第２、４の画素回路Ｐｉｘ１１、
Ｐｉｘ２１に輝度データを送る。第１の選択線ＳＬ１０
は第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１１に選択信
号を送り、第２の選択線ＳＬ１１は第３、４の画素回路
Ｐｉｘ２０、Ｐｉｘ２１に選択信号を送る。
【００３８】第１のトランジスタＴｒ１０は同一の画素
ラインに配置されて共通の選択信号で制御される第１、
２の画素回路Ｐｉｘ１０、Ｐｉｘ１１について共用され
るだけでなく、同一の画素ラインに配置されて共通の選
択信号で制御される第３、４の画素回路Ｐｉｘ２０、Ｐ
ｉｘ２１についても共用される。
ラインに配置されて共通の選択信号で制御される第１、
２の画素回路Ｐｉｘ１０、Ｐｉｘ１１について共用され
るだけでなく、同一の画素ラインに配置されて共通の選
択信号で制御される第３、４の画素回路Ｐｉｘ２０、Ｐ
ｉｘ２１についても共用される。
【００３９】第１、２の画素回路Ｐｉｘ１０、Ｐｉｘ１
１における各素子の配置は、第３、４の画素回路Ｐｉｘ
２０、Ｐｉｘ２１における各素子の配置と対称である。
すなわち、第１、２の選択線ＳＬ１０、ＳＬ２０が第２
の電源供給線ＰＶｄｄ１１を挟む形でその近傍に平行に
配置され、これらに第２、４のトランジスタＴｒ１１、
Ｔｒ１３と第７、９のトランジスタＴｒ２１、Ｔｒ２３
のそれぞれのゲート電極が接続されるよう第２の電源供
給線ＰＶｄｄ１１を挟む形で配置される。第２、４、
７、９のトランジスタＴｒ１１、Ｔｒ１３、Ｔｒ２１、
Ｔｒ２３のそれぞれのソース電極は、第２の電源供給線
ＰＶｄｄ１１に接続されるようその第２の電源供給線Ｐ
Ｖｄｄ１１を挟む形で配置される。
１における各素子の配置は、第３、４の画素回路Ｐｉｘ
２０、Ｐｉｘ２１における各素子の配置と対称である。
すなわち、第１、２の選択線ＳＬ１０、ＳＬ２０が第２
の電源供給線ＰＶｄｄ１１を挟む形でその近傍に平行に
配置され、これらに第２、４のトランジスタＴｒ１１、
Ｔｒ１３と第７、９のトランジスタＴｒ２１、Ｔｒ２３
のそれぞれのゲート電極が接続されるよう第２の電源供
給線ＰＶｄｄ１１を挟む形で配置される。第２、４、
７、９のトランジスタＴｒ１１、Ｔｒ１３、Ｔｒ２１、
Ｔｒ２３のそれぞれのソース電極は、第２の電源供給線
ＰＶｄｄ１１に接続されるようその第２の電源供給線Ｐ
Ｖｄｄ１１を挟む形で配置される。
【００４０】第１実施形態と比較すると、第１、２の画
素回路Ｐｉｘ１０、Ｐｉｘ１１に含まれる各素子の配置
が縦方向に反転した形になっている。図４においては４
画素分の画素回路のみを記載して他の画素回路の記載を
省略しているが、第１、２の画素回路Ｐｉｘ１０、Ｐｉ
ｘ１１と同様に奇数行目の画素ラインに含まれる画素回
路を縦方向に反転させた形で配置する。これにより、隣
接する複数の画素ラインでひとつの電源供給線とスイッ
チ素子を共用する。
素回路Ｐｉｘ１０、Ｐｉｘ１１に含まれる各素子の配置
が縦方向に反転した形になっている。図４においては４
画素分の画素回路のみを記載して他の画素回路の記載を
省略しているが、第１、２の画素回路Ｐｉｘ１０、Ｐｉ
ｘ１１と同様に奇数行目の画素ラインに含まれる画素回
路を縦方向に反転させた形で配置する。これにより、隣
接する複数の画素ラインでひとつの電源供給線とスイッ
チ素子を共用する。
【００４１】以上の構成によれば、複数の画素ラインで
ひとつの電源供給線と電力供給のオンオフを制御するス
イッチ素子を共用するので、画素のさらなる高密度化に
寄与するとともに、各画素の開口率がさらに向上して装
置の歩留まりを向上させることができる。
ひとつの電源供給線と電力供給のオンオフを制御するス
イッチ素子を共用するので、画素のさらなる高密度化に
寄与するとともに、各画素の開口率がさらに向上して装
置の歩留まりを向上させることができる。
【００４２】以上、本発明を実施の形態をもとに説明し
た。この実施の形態は例示であり、その各構成要素や各
処理プロセスの組合せにいろいろな変形例が可能なこ
と、またそうした変形例も本発明の範囲にあることは当
業者に理解されるところである。以下、変形例を挙げ
る。
た。この実施の形態は例示であり、その各構成要素や各
処理プロセスの組合せにいろいろな変形例が可能なこ
と、またそうした変形例も本発明の範囲にあることは当
業者に理解されるところである。以下、変形例を挙げ
る。
【００４３】第３実施形態においては、２つの画素ライ
ンでひとつのスイッチ素子を共用したが、変形例におい
ては３つ以上の画素ラインで共用する形で構成してもよ
い。
ンでひとつのスイッチ素子を共用したが、変形例におい
ては３つ以上の画素ラインで共用する形で構成してもよ
い。
【００４４】駆動素子にデータを設定するスイッチ素子
は、ふたつ以上直列におかれてもよい。その際、それら
に用いられるトランジスタの特性、たとえば電流増幅率
を変えてもよい。とくに、駆動素子に近い側のスイッチ
素子の電流増幅率を低めに設定すれば、漏れ電流を減ら
す効果が大きい。さらに、これらのスイッチ素子と駆動
素子の特性も変えてもよい。例えば、駆動素子の電流増
幅率を小さくする場合、同じ輝度レンジに対応する設定
データのレンジが広がるため、輝度の制御が容易にな
る。
は、ふたつ以上直列におかれてもよい。その際、それら
に用いられるトランジスタの特性、たとえば電流増幅率
を変えてもよい。とくに、駆動素子に近い側のスイッチ
素子の電流増幅率を低めに設定すれば、漏れ電流を減ら
す効果が大きい。さらに、これらのスイッチ素子と駆動
素子の特性も変えてもよい。例えば、駆動素子の電流増
幅率を小さくする場合、同じ輝度レンジに対応する設定
データのレンジが広がるため、輝度の制御が容易にな
る。
【００４５】
【発明の効果】本発明によれば、残像現象を低減させる
ことができる。
ことができる。
【図１】 第１実施形態における表示装置の１画素分の
回路構成を示す図である。
回路構成を示す図である。
【図２】 第１実施形態における表示装置の４画素分の
回路構成とその周辺回路の構成を示す図である。
回路構成とその周辺回路の構成を示す図である。
【図３】 第２実施形態における表示装置の４画素分の
回路構成を示す図である。
回路構成を示す図である。
【図４】 第３実施形態における表示装置の４画素分の
回路構成を示す図である。
回路構成を示す図である。
【図５】 従来技術における表示装置の１画素分の回路
構成を示す図である。
構成を示す図である。
１０、１１、１２、１３ ＯＬＥＤ、 ＰＶｄｄ１０、
ＰＶｄｄ１１、ＰＶｄｄ１２、ＰＶｄｄ１３ 電源供給
線、 ＤＬ１０、ＤＬ１１、ＤＬ１２、ＤＬ１３ デー
タ線、 ＳＬ１０、ＳＬ１１ 選択線、 Ｔｒ１０、Ｔ
ｒ１１、Ｔｒ１２、Ｔｒ１３、Ｔｒ１４、Ｔｒ１５、Ｔ
ｒ１６、Ｔｒ１７、Ｔｒ１８、Ｔｒ２０、Ｔｒ２１、Ｔ
ｒ２２、Ｔｒ２３、Ｔｒ２４、Ｔｒ３０ トランジス
タ、 １００ リセット線駆動回路、 １０２ データ
線駆動回路、 １０４ 選択線駆動回路、 １０６ 画
素領域。
ＰＶｄｄ１１、ＰＶｄｄ１２、ＰＶｄｄ１３ 電源供給
線、 ＤＬ１０、ＤＬ１１、ＤＬ１２、ＤＬ１３ デー
タ線、 ＳＬ１０、ＳＬ１１ 選択線、 Ｔｒ１０、Ｔ
ｒ１１、Ｔｒ１２、Ｔｒ１３、Ｔｒ１４、Ｔｒ１５、Ｔ
ｒ１６、Ｔｒ１７、Ｔｒ１８、Ｔｒ２０、Ｔｒ２１、Ｔ
ｒ２２、Ｔｒ２３、Ｔｒ２４、Ｔｒ３０ トランジス
タ、 １００ リセット線駆動回路、 １０２ データ
線駆動回路、 １０４ 選択線駆動回路、 １０６ 画
素領域。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６８０ Ｇ０９Ｇ 3/20 ６８０Ｇ
Ｆターム(参考） 5C080 AA06 BB05 CC03 DD05 EE19
EE26 EE28 FF03 FF11 JJ02
JJ03
Claims (7)
- 【請求項１】 それぞれが光学素子とその駆動素子を含
む複数の画素回路に対して電力を供給する経路上に設け
られたスイッチ素子と、 このスイッチ素子を初期化期間オフ状態に制御する回路
と、 を含むことを特徴とする表示装置。 - 【請求項２】 前記スイッチ素子は、前記複数の画素回
路のいずれの開口部にも影響しない周辺領域に配置され
ることを特徴とする請求項１に記載の表示装置。 - 【請求項３】 前記スイッチ素子は、前記駆動素子への
輝度データの設定タイミングが共通の選択信号で制御さ
れる複数の画素回路について共用されることを特徴とす
る請求項１または２に記載の表示装置。 - 【請求項４】 前記共通の選択信号で制御される複数の
画素回路がひとつの画素ラインを構成し、 前記スイッチ素子は、隣接する複数の画素ラインについ
て共用されることを特徴とする請求項１〜３のいずれか
に記載の表示装置。 - 【請求項５】 前記複数の画素回路は異なる色に対応し
て複数種に分類され、前記制御する回路は、それら複数
種に対して個別に初期化期間を設定することを特徴とす
る請求項１〜４のいずれかに記載の表示装置。 - 【請求項６】 前記電力を供給する経路が、前記駆動素
子への輝度データの設定タイミングを決定する選択信号
の経路に対して平行に配置されたことを特徴とする請求
項１〜５のいずれかに記載の表示装置。 - 【請求項７】 それぞれが光学素子とその駆動素子を含
む複数の画素回路に対して電力を供給する経路が、前記
駆動素子への輝度データの設定タイミングを決定する選
択信号の経路に対して平行に配置されたことを特徴とす
る表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014624A JP2003216103A (ja) | 2002-01-23 | 2002-01-23 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014624A JP2003216103A (ja) | 2002-01-23 | 2002-01-23 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003216103A true JP2003216103A (ja) | 2003-07-30 |
Family
ID=27651250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002014624A Pending JP2003216103A (ja) | 2002-01-23 | 2002-01-23 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003216103A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005099772A (ja) * | 2003-08-29 | 2005-04-14 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JP2005195764A (ja) * | 2004-01-06 | 2005-07-21 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| JP2009157305A (ja) * | 2007-12-28 | 2009-07-16 | Seiko Epson Corp | 電気光学装置および電子機器 |
| CN101211543B (zh) * | 2006-12-29 | 2011-01-12 | 乐金显示有限公司 | 用于驱动液晶显示装置的驱动电路及其驱动方法 |
| US8373696B2 (en) | 2003-08-29 | 2013-02-12 | Seiko Epson Corporation | Electro-optical device, method of driving the same, and electronic apparatus |
| US20150123109A1 (en) * | 2003-08-08 | 2015-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
| US9390655B2 (en) | 2014-07-10 | 2016-07-12 | Samsung Display Co., Ltd. | Organic light emitting diode display, driving method thereof, and manufacturing method thereof |
| JP7450696B2 (ja) | 2013-07-19 | 2024-03-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2002
- 2002-01-23 JP JP2002014624A patent/JP2003216103A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018013804A (ja) * | 2003-08-08 | 2018-01-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2019003225A (ja) * | 2003-08-08 | 2019-01-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020122981A (ja) * | 2003-08-08 | 2020-08-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020021097A (ja) * | 2003-08-08 | 2020-02-06 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2016218480A (ja) * | 2003-08-08 | 2016-12-22 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
| US20150123109A1 (en) * | 2003-08-08 | 2015-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
| US8373696B2 (en) | 2003-08-29 | 2013-02-12 | Seiko Epson Corporation | Electro-optical device, method of driving the same, and electronic apparatus |
| JP2005099772A (ja) * | 2003-08-29 | 2005-04-14 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JP4569107B2 (ja) * | 2004-01-06 | 2010-10-27 | ソニー株式会社 | 表示装置及び表示装置の駆動方法 |
| JP2005195764A (ja) * | 2004-01-06 | 2005-07-21 | Sony Corp | 表示装置及び表示装置の駆動方法 |
| CN101211543B (zh) * | 2006-12-29 | 2011-01-12 | 乐金显示有限公司 | 用于驱动液晶显示装置的驱动电路及其驱动方法 |
| JP2009157305A (ja) * | 2007-12-28 | 2009-07-16 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP7450696B2 (ja) | 2013-07-19 | 2024-03-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9978313B2 (en) | 2014-07-10 | 2018-05-22 | Samsung Display Co., Ltd. | Organic light emitting diode display, driving method thereof, and manufacturing method thereof |
| US9390655B2 (en) | 2014-07-10 | 2016-07-12 | Samsung Display Co., Ltd. | Organic light emitting diode display, driving method thereof, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4092857B2 (ja) | 画像表示装置 | |
| JP4105702B2 (ja) | 発光表示装置及びその駆動方法 | |
| TW556349B (en) | Image display equipment | |
| US8872736B2 (en) | AMOLED display and driving method thereof | |
| US20070103405A1 (en) | Organic light emitting display device and driving method thereof | |
| JP2003255899A (ja) | 表示装置 | |
| KR100782456B1 (ko) | 유기 전계발광 표시장치의 구동 방법 | |
| JP2004145300A (ja) | 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2003208127A (ja) | 表示装置 | |
| JP2004326115A (ja) | 表示装置に利用される有機発光ダイオード駆動回路 | |
| JP2008503784A (ja) | アクティブマトリクスｌｅｄディスプレイにおける経年変化を軽減する駆動 | |
| JP2001142413A (ja) | アクティブマトリクス型表示装置 | |
| TWI230919B (en) | Circuit for driving display | |
| JP2009116201A (ja) | 表示装置 | |
| JP2012053447A (ja) | 表示装置及びその駆動方法 | |
| JP2003216109A (ja) | 表示装置およびその表示の制御方法 | |
| TWI816221B (zh) | 顯示裝置及其驅動方法 | |
| JP2003216103A (ja) | 表示装置 | |
| KR20040062065A (ko) | 능동행렬 유기전기발광소자 | |
| JP2003150105A (ja) | 表示装置 | |
| CN110767173B (zh) | 显示驱动方法、显示驱动器、显示装置 | |
| JP2003228324A (ja) | 表示装置 | |
| JP2003208124A (ja) | 表示装置 | |
| JP2006163333A (ja) | 節電機能を具えた自己発光回路と方法 | |
| JP4049191B2 (ja) | 画像表示装置 |