JP2006163333A - 節電機能を具えた自己発光回路と方法 - Google Patents

節電機能を具えた自己発光回路と方法 Download PDF

Info

Publication number
JP2006163333A
JP2006163333A JP2005006571A JP2005006571A JP2006163333A JP 2006163333 A JP2006163333 A JP 2006163333A JP 2005006571 A JP2005006571 A JP 2005006571A JP 2005006571 A JP2005006571 A JP 2005006571A JP 2006163333 A JP2006163333 A JP 2006163333A
Authority
JP
Japan
Prior art keywords
self
luminous
end point
light emitting
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005006571A
Other languages
English (en)
Inventor
Shuo-Hsiu Hu
碩修 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2006163333A publication Critical patent/JP2006163333A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 節電機能を具えた自己発光回路と方法の提供。
【解決手段】 節電機能を具えた自己発光回路は、電気的に電源供給端と駆動回路に接続されたインピーダンスデバイスを具え、それは画素ユニットが消耗する総電流量に基づき、全体の電力消耗量を自動調整する。これにより、実質的に消耗パワーの波動を減少でき、且つ電源の消耗を節約し、表示品質に影響を与えない。
【選択図】 図2

Description

本発明は一種の節電機能を具えた自己発光回路と方法に係り、特に、節電機能を具えた有機発光ダイオード回路に関する。
自己発光性(emissive)ディスプレイは軽薄で、色彩飽和度が高く、主動発光し、画像表示速度が速く、節電等の長所を有するため、次世代の液晶ディスプレイに代わるフラットディスプレイ技術の一つと見なされている。有機エレクトロルミネッセンスディスプレイ(Organic Electro−luminescence Display;OELD)は自己発光性ディスプレイの主要な技術の一つであり、有機発光ダイオード(Organic Light Emitting Diode;OLED)ディスプレイパネルとも称され、このような技術は液晶ディスプレイ(LCD)とダイオード(LED)の両者の長所を兼ね備えている。
図1は周知の有機発光ダイオードディスプレイの画素ユニットの回路表示図である。各画素ユニット100中にあって、P型薄膜トランジスタ101のゲートGがデータ入力信号Vdataを入力した後、その形成するゲート−ソース電位(Vgs)が電流Idの大きさを制御し、これにより有機発光ダイオード102の発光が駆動される。
自己発光性ディスプレイの電力消耗量はその発光輝度及び発光面積と正比例の関係を成し、ゆえにディスプレイが表示するフレーム中の明るいエリアが多くなるほど、消耗電流も多くなる。フレーム中がいずれも暗い領域である時、消耗電流は略零となり、これが自己発光性ディスプレイの電力消耗量がこのような大きな波動を有する原因である。例えば、2インチの有機発光ディスプレイでは、全暗フレームから全明フレームのパワー波動は0mWから1200mWである。また、ディスプレイシステムは設計時に、最大の可能な電源消耗情況を考慮しなければならないが、伝統的な有機発光ダイオードディスプレイはこのように大きなパワー波動を有するため、システム設計上の困難が形成されるのみならず、デバイスの使用寿命が短縮されうる。このため消耗パワーの波動を減らせ、且つこれにより全体の消耗電力を減らせる自己発光性ディスプレイの開発が待たれている。
周知の液晶ディスプレイのコントラスト自動調整の技術には、例えば特許文献1がある。
米国特許第5,153,756号明細書
上述の従来の技術のディスプレイの多くの欠点を鑑み、本発明は一種の自己発光回路と方法を提供することを目的とし、それは発光面積と輝度に併せてディスプレイパネルの輝度を自動調整できる回路及び方法であるものとする。
本発明はまた、一種の自己発光回路と方法を提供することを目的とし、それは、電源の消耗を節約でき、且つディスプレイの表示品質に影響を与えない回路及び方法であるものとする。
本発明は更に、一種の自己発光回路と方法を提供することを目的とし、それは、実質的に消耗パワーの波動を減らせ、これにより全体のディスプレイシステムの設計に有利である回路と方法であるものとする。
請求項1の発明は、電源供給端を具えた自己発光回路において、複数の駆動デバイス、複数の自己発光デバイス、及びインピーダンスデバイスを具え、
該複数の駆動デバイスは、各駆動デバイスが第1端点、第2端点及び第3端点を具え、 該複数の自己発光デバイスは、各自己発光デバイスが電気的に該第3端点に接続され、 該インピーダンスデバイスは、該第2端点及び該電源供給端に電気的に接続されて該第1端点と該第2端点の電位差を調節すると共に、該自己発光デバイスの輝度を調節することを特徴とする、自己発光回路としている。
請求項2の発明は、請求項1記載の自己発光回路において、自己発光デバイスが有機発光ダイオードを包含することを特徴とする、自己発光回路としている。
請求項3の発明は、請求項1記載の自己発光回路において、各自己発光デバイスが第3端点に電気的に接続されたアノードを具えたことを特徴とする、自己発光回路としている。
請求項4の発明は、請求項1記載の自己発光回路において、各駆動デバイスがP型薄膜トランジスタ或いはN型薄膜トランジスタとされたことを特徴とする、自己発光回路としている。
請求項5の発明は、請求項1又は請求項3記載の自己発光回路において、各駆動デバイスの第1端点、第2端点、及び第3端点がゲート、ソース、及びドレインとされたことを特徴とする、自己発光回路としている。
請求項6の発明は、請求項1記載の自己発光回路において、各駆動デバイスが自己発光デバイスに直列に接続されたことを特徴とする、自己発光回路としている。
請求項7の発明は、請求項1記載の自己発光回路において、インピーダンスデバイスの電流がこれらの自己発光デバイスの消耗する総電流量に等しいことを特徴とする、自己発光回路としている。
請求項8の発明は、請求項6記載の自己発光回路において、インピーダンスデバイスの電流が増加する時、自己発光デバイスの供給電位が下がり、これにより自己発光デバイスの電流が低減し、節電機能を達成することを特徴とする、自己発光回路としている。
請求項9の発明は、請求項1記載の自己発光回路において、インピーダンスデバイスが抵抗素子を包含することを特徴とする、自己発光回路としている。
請求項10の発明は、請求項8記載の自己発光回路において、抵抗素子の抵抗値が1〜25Ωとされたことを特徴とする、自己発光回路としている。
請求項11の発明は、請求項1記載の自己発光回路において、インピーダンスデバイスがトランジスタを包含することを特徴とする、自己発光回路としている。
請求項12の発明は、電源供給端を具えると共に、第1電位を提供する自己発光回路において、少なくとも一つの駆動デバイス、一つのインピーダンスデバイス、少なくとも一つの自己発光デバイスを具え、
該少なくとも一つの駆動デバイスは、第1端点、第2端点及び第3端点を具え、
該インピーダンスデバイスは、該第2端点及び該電源供給端に電気的に接続されると共に第2端点において第2電位を形成し、
該少なくとも一つの自己発光デバイスは、電気的に該第3端点に接続され、且つ自己発光デバイスの輝度が第2端と第1端点の電位差により決定され、
該インピーダンスデバイスの総電流が第3端点の電位と反比例を成すことを特徴とする、自己発光回路としている。
請求項13の発明は、請求項12記載の自己発光回路において、第2電位が第1電位からインピーダンスデバイスを流れる電流が形成するインピーダンスデバイスの電位を控除したものとされることを特徴とする、自己発光回路としている。
請求項14の発明は、請求項12記載の自己発光回路において、自己発光デバイスが有機発光ダイオードを包含することを特徴とする、自己発光回路としている。
請求項15の発明は、請求項12記載の自己発光回路において、自己発光デバイスが第3端点に電気的に接続されたアノードを具えたことを特徴とする、自己発光回路としている。
請求項16の発明は、請求項12記載の自己発光回路において、駆動デバイスがP型薄膜トランジスタ或いはN型薄膜トランジスタとされたことを特徴とする、自己発光回路としている。
請求項17の発明は、請求項12記載の自己発光回路において、駆動デバイスの第1端点、第2端点、及び第3端点がゲート、ソース、及びドレインとされたことを特徴とする、自己発光回路としている。
請求項18の発明は、請求項12記載の自己発光回路において、駆動デバイスが自己発光デバイスに直列に接続されたことを特徴とする、自己発光回路としている。
請求項19の発明は、請求項12記載の自己発光回路において、インピーダンスデバイスの電流が全ての自己発光デバイスの消耗する総電流量に等しいことを特徴とする、自己発光回路としている。
請求項20の発明は、請求項12記載の自己発光回路において、インピーダンスデバイスが抵抗素子を包含することを特徴とする、自己発光回路としている。
請求項21の発明は、請求項12記載の自己発光回路において、抵抗素子の抵抗値が1〜25Ωとされたことを特徴とする、自己発光回路としている。
請求項22の発明は、請求項12記載の自己発光回路において、インピーダンスデバイスがトランジスタを包含することを特徴とする、自己発光回路としている。
請求項23の発明は、自己発光ディスプレイの電源消耗調節方法において、
電源を提供するステップ、
複数の駆動デバイスと該電源を電気的に接続し、そのうち各駆動デバイスが第1端点、第2端点、第3端点を具備するものとするステップ、
該第1端点と該第2端点の電位に基づき、複数の自己発光デバイスを駆動し、そのうち各自己発光デバイスは該第3端点に電気的に接続するものとするステップ、
該複数の自己発光デバイスの発光に基づき、総電流を提供するステップ、
該総電流に基づき、インピーダンスデバイスの両端電位を調整し、そのうち、インピーダンスデバイスは該第2端点及び該電源に電気的に接続するものとするステップ、
以上のステップを具えたことを特徴とする、自己発光ディスプレイの電源消耗調節方法としている。
請求項24の発明は、請求項23記載の自己発光ディスプレイの電源消耗調節方法において、総電流を提供するステップで複数の自己発光デバイスの輝度と総電流量の大きさが正比例を成すことを特徴とする、自己発光ディスプレイの電源消耗調節方法としている。
請求項25の発明は、請求項23記載の自己発光ディスプレイの電源消耗調節方法において、インピーダンスデバイスの両端電位を調整するステップで総電流の大きさがインピーダンスデバイスの両端電位と正比例を成すことを特徴とする、自己発光ディスプレイの電源消耗調節方法としている。
本発明は一種の節電機能を具えた自己発光回路と方法を提供し、それはインピーダンスデバイスを具え、該インピーダンスデバイスは電気的に電源供給端と駆動回路に接続され、画素ユニットの消耗する総電流量に基づき、画素ユニットの供給電位を調節する。本発明はある実施例において、このインピーダンスデバイスは抵抗素子とされ、画素ユニットの消耗する総電流量が増大する時、この抵抗素子の発生する電位降下が画素ユニットの供給電位を下げ、これにより画素ユニットを流れる電流が減る。人の目にはこの有限な電位降下により減少する発光輝度は明らかには察知されず、これによりディスプレイの表示品質に影響が生じない。本発明により、実質的に消耗パワーの波動が減らされ、且つ電源の消耗が節約される。
図2は本発明の節電機能を具えた自己発光回路の実施例を示す。説明に便利なように、ここでは僅かに三つの画素ユニット201、202及び203を表示して説明するが、多数の画素ユニットが組み合わされて一つの完全なディスプレイフレームが形成される。本発明は複数の画素ユニット201、202及び203、及びインピーダンスデバイス204を具えている。各画素ユニット201、202及び203は駆動回路に直列に接続された各自の自己発光性デバイスを具えている。本実施例では、自己発光性デバイスには有機発光ダイオードが使用され、駆動回路は三端子デバイス、例えばゲート、ソース及びドレインを具えたP型薄膜トランジスタとされるほか、低温ポリシリコン(LTPS)、アモルファスシリコン(a−Si)、或いは有機薄膜トランジスタとされうる。画素ユニット中にあって、有機発光ダイオードのカソードは電源Vssに接続され、アノードはP型薄膜トランジスタのドレインDに接続され、P型薄膜トランジスタのゲートGはデータ入力信号Vdataを受け取り、ソースSはインピーダンスデバイス204に接続されている。インピーダンスデバイス204は供給電源Vddと画素ユニット201、202及び203の間に直列に接続されている。このインピーダンスデバイス204は単一のインピーダンスデバイス、或いはトランジスタで組成されたインピーダンスデバイスとされうる。
以下に回路動作について説明する。本実施例では、各画素ユニット201、202及び203中のP型薄膜トランジスタを駆動するソースS電位はそれぞれV1p、V2p、Vnpとされる。各画素ユニット201、202及び203を流れる電流は、それぞれI1p、I2p、Inpとされる。回路構造から分かるように、Ixは総電流とされ、それはI1p、I2p、Inpの総和に相当する。このほかトランジスタを駆動するゲート−ソース間電位|Vgs|の大きさが画素ユニットの電流量I1p、I2p、Inpを決定する。フレームに表示される明るい領域の面積が多くなる時、総電流Ixも大きくなる。その形成するインピーダンスデバイス204両端の電位降下もそれに伴い増加する。これにより、各画素ユニット201、202及び203のP型薄膜トランジスタを駆動するソースS電位V1p、V2p、Vnpが下降する。この下降したソース電位がゲート−ソース間電位|Vgs|を下降させ、画素ユニット中の電流I1p、I2p、Inpもこれに伴い減少する。こうして負のフィードバック制御回路が形成される。言い換えると、総電流とインピーダンスデバイス自身の電位は正比例を成し、且つ自己発光デバイスの輝度と正比例を成し、インピーダンスデバイスを流れる総電流とトランジスタのドレイン電位は反比例を成す。本発明のインピーダンスデバイスにより、実質的に消耗パワーの波動を減らすことができる。且つ大面積に白色明領域が表示される時、ディスプレイは輝度の出力を自動減少し、電源の消耗を節約する。人の眼はこの有限な電位降下により減少する発光輝度に対して明らかに察知することはできず、このためディスプレイの表示品質に影響は生じない。
図3に示される回路は本発明の節電機能を具えた自己発光回路の別の実施例である。同様に、説明に便利なように、ここには僅かに三つの画素ユニット301、302及び303のみ表示している。しかし、多くの画素ユニットが組み合わされて一つの完全ディスプレイフレームを形成する。本発明は複数の画素ユニット301、302及び303、及びインピーダンスデバイス304を具えている。各画素ユニット301、302及び303はそれぞれ自己発光デバイスと駆動回路を具えている。本実施例中、自己発光デバイス駆動回路に直列に接続された有機発光ダイオードとされる。駆動回路はN型薄膜トランジスタとされる。図2の実施例と異なるところは、有機発光ダイオードのアノードは電源Vddに接続され、カソードはN型薄膜トランジスタのドレインDに接続され、N型薄膜トランジスタのゲートGはデータ入力信号Vdataを受け取り、ソースはインピーダンスデバイス204に接続される。先の実施例と同様に、インピーダンスデバイス304は単一インピーダンスデバイスとされうるほか、トランジスタで組成された抵抗素子とされうる。且つインピーダンスデバイス304は供給電源Vddと画素ユニットの間に直列に接続される。
この実施例の回路動作原理は先の実施例と類似する。本実施例中、各画素ユニット301、302及び303中のN型薄膜トランジスタのソースS電位はそれぞれV1n、V2n、Vnnとされる。各画素ユニット301、302及び303を流れる電流は、それぞれI1n、I2n、Innとされる。回路構造から分かるように、Iyは総電流とされ、それはI1n、I2n、Innの総和に相当する。このほかトランジスタを駆動するゲート−ソース間電位|Vgs|の大きさが画素ユニットの電流量I1n、I2n、Innを決定する。フレームに表示される明るい領域の面積が多くなる時、総電流Iyも大きくなる。その形成するインピーダンスデバイス304両端の電位降下もそれに伴い増加する。これにより、各画素ユニット301、302及び303のN型薄膜トランジスタを駆動するソースS電位V1n、V2n、Vnnが下降する。この下降したソース電位がゲート−ソース間電位|Vgs|を下降させ、画素ユニット中の電流I1n、I2n、Innもこれに伴い減少する。こうして負のフィードバック制御回路が形成される。本発明のインピーダンスデバイスにより、実質的に消耗パワーの波動を減らすことができる。且つ大面積に白色明領域が表示される時、ディスプレイは輝度の出力を自動減少し、電源の消耗を節約する。人の眼はこの有限な電位降下により減少する発光輝度に対して明らかに察知することはできず、このためディスプレイの表示品質に影響は生じない。
上述の実施例中、インピーダンスデバイスは画素ユニットのソース及び電源回路の安定化電圧出力点の間に位置する。インピーダンスデバイスは画素ユニットと同時にガラス基板上に製作可能であるほか、単独でガラス基板の外部モジュールに製作可能である。インピーダンスデバイスは顧客の必要に応じて製作され、その最良のインピーダンス範囲は約1〜25Ωの間とされる。また、トランジスタのゲート−ソース間電位|Vgs|特性に基づく有機発光ダイオードの輝度の制御は、ドレイン−ソース間電位|Vds|を利用したものより理想的であり、これはトランジスタを飽和領域にあって操作する時、トランジスタの電流Idはゲート−ソース間電位|Vgs|による制御を受けるためである。
明確に本発明の実施効果を説明するため、以下に第1実施例(図2)により、(一)インピーダンスデバイスを不使用の伝統的ェイスプレイ、及び(二)インピーダンスデバイスを使用した本発明のディスプレイを説明する。
(一)インピーダンスデバイス不使用の時:
フレームが全暗の時:Vddは3Vに設定され、Vg=Vdata=3Vであり、総電流Ix=0mAであるが、R=0であるため、(Ix)R=0Vで、これによりVs=Vdd−(Ix)R=3V−0V=3V、Vgs=0Vで、最終総電流は0mAとなる。
フレームが全明の時:Vddは3Vに設定され、Vg=Vdata=0Vであり、総電流Ix=100mAであるが、R=0であるため、(Ix)R=0Vで、これによりVs=Vdd−IR=3V−0V=3V、|Vgs|=3Vで、最終総電流は100mAとなる。
(二)インピーダンスデバイス使用の時:
フレームが全暗の時:Vddは3Vに設定され、Vg=Vdata=3Vであり、総電流Ix=0mAであるが、R=0であるため、(Ix)R=0Vで、これによりVs=Vdd−IR=3V−0V=3V、Vgs=0Vで、最終総電流は0mAとなる。
フレームが全明の時:Vddは3Vに設定され、Vg=Vdata=0Vであり、総電流Ix=100mAであるが、R=5であるため、(Ix)R=0.5Vで、これによりVs=Vdd−(Ix)R=3V−0.5V=2.5V、Vgs=−2.5Vで、最終総電流は80mAとなる。
以上のデータに基づき、インピーダンスデバイス不使用の時、全明フレームの最終総電流は100mAとされ、その輝度は約150nitsとされる。インピーダンスデバイス使用の時、全明フレームの最終総電流は80mAとされ、その輝度は約120nitsとされる。即ち、全明フレームの総電流は20mA節約される。人の眼は大面積のフレームに対してその輝度が150nitsであるか120nitsであるかを識別できないため、ディスプレイの表示品質は影響を受けることがない。本発明により、実質的に消耗パワーの波動を減らすことができ、且つ電源の消耗を節約できる。
以上は本発明の好ましい実施例の説明であって、本発明の範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
伝統的な有機発光ダイオードディスプレイの画素ユニットの回路表示図である。 本発明の実施例の自己発光回路表示図である。 本発明の別の実施例の自己発光回路表示図である。
符号の説明
100 画素ユニット
101 P型薄膜トランジスタ
102 有機発光ダイオード
201 画素ユニット
202 画素ユニット
203 画素ユニット
204 インピーダンスデバイス
301 画素ユニット
302 画素ユニット
303 画素ユニット
304 インピーダンスデバイス

Claims (25)

  1. 電源供給端を具えた自己発光回路において、複数の駆動デバイス、複数の自己発光デバイス、及びインピーダンスデバイスを具え、
    該複数の駆動デバイスは、各駆動デバイスが第1端点、第2端点及び第3端点を具え、 該複数の自己発光デバイスは、各自己発光デバイスが電気的に該第3端点に接続され、 該インピーダンスデバイスは、該第2端点及び該電源供給端に電気的に接続されて該第1端点と該第2端点の電位差を調節すると共に、該自己発光デバイスの輝度を調節することを特徴とする、自己発光回路。
  2. 請求項1記載の自己発光回路において、自己発光デバイスが有機発光ダイオードを包含することを特徴とする、自己発光回路。
  3. 請求項1記載の自己発光回路において、各自己発光デバイスが第3端点に電気的に接続されたアノードを具えたことを特徴とする、自己発光回路。
  4. 請求項1記載の自己発光回路において、各駆動デバイスがP型薄膜トランジスタ或いはN型薄膜トランジスタとされたことを特徴とする、自己発光回路。
  5. 請求項1又は請求項3記載の自己発光回路において、各駆動デバイスの第1端点、第2端点、及び第3端点がゲート、ソース、及びドレインとされたことを特徴とする、自己発光回路。
  6. 請求項1記載の自己発光回路において、各駆動デバイスが自己発光デバイスに直列に接続されたことを特徴とする、自己発光回路。
  7. 請求項1記載の自己発光回路において、インピーダンスデバイスの電流がこれらの自己発光デバイスの消耗する総電流量に等しいことを特徴とする、自己発光回路。
  8. 請求項6記載の自己発光回路において、インピーダンスデバイスの電流が増加する時、自己発光デバイスの供給電位が下がり、これにより自己発光デバイスの電流が低減し、節電機能を達成することを特徴とする、自己発光回路。
  9. 請求項1記載の自己発光回路において、インピーダンスデバイスが抵抗素子を包含することを特徴とする、自己発光回路。
  10. 請求項8記載の自己発光回路において、抵抗素子の抵抗値が1〜25Ωとされたことを特徴とする、自己発光回路。
  11. 請求項1記載の自己発光回路において、インピーダンスデバイスがトランジスタを包含することを特徴とする、自己発光回路。
  12. 電源供給端を具えると共に、第1電位を提供する自己発光回路において、少なくとも一つの駆動デバイス、一つのインピーダンスデバイス、少なくとも一つの自己発光デバイスを具え、
    該少なくとも一つの駆動デバイスは、第1端点、第2端点及び第3端点を具え、
    該インピーダンスデバイスは、該第2端点及び該電源供給端に電気的に接続されると共に第2端点において第2電位を形成し、
    該少なくとも一つの自己発光デバイスは、電気的に該第3端点に接続され、且つ自己発光デバイスの輝度が第2端と第1端点の電位差により決定され、
    該インピーダンスデバイスの総電流が第3端点の電位と反比例を成すことを特徴とする、自己発光回路。
  13. 請求項12記載の自己発光回路において、第2電位が第1電位からインピーダンスデバイスを流れる電流が形成するインピーダンスデバイスの電位を控除したものとされることを特徴とする、自己発光回路。
  14. 請求項12記載の自己発光回路において、自己発光デバイスが有機発光ダイオードを包含することを特徴とする、自己発光回路。
  15. 請求項12記載の自己発光回路において、自己発光デバイスが第3端点に電気的に接続されたアノードを具えたことを特徴とする、自己発光回路。
  16. 請求項12記載の自己発光回路において、駆動デバイスがP型薄膜トランジスタ或いはN型薄膜トランジスタとされたことを特徴とする、自己発光回路。
  17. 請求項12記載の自己発光回路において、駆動デバイスの第1端点、第2端点、及び第3端点がゲート、ソース、及びドレインとされたことを特徴とする、自己発光回路。
  18. 請求項12記載の自己発光回路において、駆動デバイスが自己発光デバイスに直列に接続されたことを特徴とする、自己発光回路。
  19. 請求項12記載の自己発光回路において、インピーダンスデバイスの電流が全ての自己発光デバイスの消耗する総電流量に等しいことを特徴とする、自己発光回路。
  20. 請求項12記載の自己発光回路において、インピーダンスデバイスが抵抗素子を包含することを特徴とする、自己発光回路。
  21. 請求項12記載の自己発光回路において、抵抗素子の抵抗値が1〜25Ωとされたことを特徴とする、自己発光回路。
  22. 請求項12記載の自己発光回路において、インピーダンスデバイスがトランジスタを包含することを特徴とする、自己発光回路。
  23. 自己発光ディスプレイの電源消耗調節方法において、
    電源を提供するステップ、
    複数の駆動デバイスと該電源を電気的に接続し、そのうち各駆動デバイスが第1端点、第2端点、第3端点を具備するものとするステップ、
    該第1端点と該第2端点の電位に基づき、複数の自己発光デバイスを駆動し、そのうち各自己発光デバイスは該第3端点に電気的に接続するものとするステップ、
    該複数の自己発光デバイスの発光に基づき、総電流を提供するステップ、
    該総電流に基づき、インピーダンスデバイスの両端電位を調整し、そのうち、インピーダンスデバイスは該第2端点及び該電源に電気的に接続するものとするステップ、
    以上のステップを具えたことを特徴とする、自己発光ディスプレイの電源消耗調節方法。
  24. 請求項23記載の自己発光ディスプレイの電源消耗調節方法において、総電流を提供するステップで複数の自己発光デバイスの輝度と総電流量の大きさが正比例を成すことを特徴とする、自己発光ディスプレイの電源消耗調節方法。
  25. 請求項23記載の自己発光ディスプレイの電源消耗調節方法において、インピーダンスデバイスの両端電位を調整するステップで総電流の大きさがインピーダンスデバイスの両端電位と正比例を成すことを特徴とする、自己発光ディスプレイの電源消耗調節方法。
JP2005006571A 2004-12-03 2005-01-13 節電機能を具えた自己発光回路と方法 Pending JP2006163333A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093137390A TWI257079B (en) 2004-12-03 2004-12-03 Emissive circuit capable of saving power

Publications (1)

Publication Number Publication Date
JP2006163333A true JP2006163333A (ja) 2006-06-22

Family

ID=36573596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005006571A Pending JP2006163333A (ja) 2004-12-03 2005-01-13 節電機能を具えた自己発光回路と方法

Country Status (3)

Country Link
US (1) US20060119543A1 (ja)
JP (1) JP2006163333A (ja)
TW (1) TWI257079B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017170810A (ja) * 2016-03-24 2017-09-28 コニカミノルタ株式会社 光書込み装置及び画像形成装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060132222A (ko) * 2005-06-17 2006-12-21 엘지이노텍 주식회사 유기발광표시장치 및 그 구동방법
KR20180055322A (ko) * 2016-11-17 2018-05-25 삼성전자주식회사 디스플레이 장치 및 이의 제어 방법
WO2019095298A1 (zh) * 2017-11-17 2019-05-23 深圳市柔宇科技有限公司 像素电路、柔性显示屏和电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030647A1 (en) * 2000-06-06 2002-03-14 Michael Hack Uniform active matrix oled displays
TW490649B (en) * 2000-12-29 2002-06-11 Ind Tech Res Inst Drive circuit of a single matrix-type organic electrically triggered light emission pixel
US7126559B2 (en) * 2003-12-24 2006-10-24 Super Talent Electronics, Inc. USB flash-memory drive with dazzling marquee-pattern driver for multi-LED display
US20060044227A1 (en) * 2004-06-18 2006-03-02 Eastman Kodak Company Selecting adjustment for OLED drive voltage
TWI247155B (en) * 2004-11-19 2006-01-11 Au Optronics Corp Emissive circuit and method capable of adaptively adjusting brightness

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017170810A (ja) * 2016-03-24 2017-09-28 コニカミノルタ株式会社 光書込み装置及び画像形成装置

Also Published As

Publication number Publication date
TW200620183A (en) 2006-06-16
TWI257079B (en) 2006-06-21
US20060119543A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
US7038392B2 (en) Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
CN110036435B (zh) 像素电路、主动矩阵有机发光二极管显示面板、显示设备和补偿驱动晶体管阈值电压的方法
WO2017080379A1 (zh) 像素补偿电路及其驱动方法、阵列基板以及显示装置
US20190096337A1 (en) Pixel circuit and display device
US10395590B1 (en) Hybrid microdriver architecture for driving microLED displays
US8988328B2 (en) Display device configured to supply a driving current in accordance with a signal voltage selected based on a temperature dependency of the driving current and driving method thereof
US20030156084A1 (en) Display apparatus in which characteristics of a plurality of transistors are made to differ from one another
US20050116656A1 (en) Amoled display and driving method thereof
US9472135B2 (en) AMOLED (active matrix organic light emitting diode) panel driving circuit and driving method
WO2016155471A1 (zh) 像素电路及其驱动方法、显示装置
US20060028409A1 (en) Display device and driving method thereof
JP2004145280A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
US11195464B2 (en) Display device and driving method thereof
CN218631337U (zh) 显示装置
JP2002258798A (ja) エレクトロ・ルミネッセンス・パネル
JP2000259098A (ja) アクティブ型el表示装置
WO2015172411A1 (zh) 面板驱动电路及面板驱动方法
CN108986742A (zh) 像素结构、像素电路和显示面板
KR20070066491A (ko) 전압보상방식 유기전계발광소자 및 그 구동방법
JP2008298970A (ja) 有機el画素回路及びその駆動方法
US6975293B2 (en) Active matrix LED display driving circuit
WO2021212981A1 (zh) 显示面板及其驱动方法、显示装置
JP2006163333A (ja) 節電機能を具えた自己発光回路と方法
CN109872693B (zh) 像素、驱动方法及具有该像素的显示面板、显示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090113