JP2003209536A - メッセージ信号を受信する受信回路 - Google Patents
メッセージ信号を受信する受信回路Info
- Publication number
- JP2003209536A JP2003209536A JP2002333866A JP2002333866A JP2003209536A JP 2003209536 A JP2003209536 A JP 2003209536A JP 2002333866 A JP2002333866 A JP 2002333866A JP 2002333866 A JP2002333866 A JP 2002333866A JP 2003209536 A JP2003209536 A JP 2003209536A
- Authority
- JP
- Japan
- Prior art keywords
- sampler
- signal
- decoder
- sample
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Communication Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 受信メッセージ信号の改良されたデコーディ
ングを可能にする受信回路およびこれに関する方法を提
供する。 【解決手段】 本発明はメッセージ信号を第１サンプリ
ング方法によって第１サンプル信号に変換する第１サン
プラを有しており、第１サンプラに並列に接続されメッ
セージ信号を第２サンプリング方法によって第２サンプ
ル信号に変換する少なくとも一つの第２サンプラを有し
ており、さらに第１サンプル信号及び／又は第２サンプ
ル信号をデコードするとともにこれらをエラーに対して
検査する分析ユニットを有している、メッセージ信号を
受信する受信回路に関する。
ングを可能にする受信回路およびこれに関する方法を提
供する。 【解決手段】 本発明はメッセージ信号を第１サンプリ
ング方法によって第１サンプル信号に変換する第１サン
プラを有しており、第１サンプラに並列に接続されメッ
セージ信号を第２サンプリング方法によって第２サンプ
ル信号に変換する少なくとも一つの第２サンプラを有し
ており、さらに第１サンプル信号及び／又は第２サンプ
ル信号をデコードするとともにこれらをエラーに対して
検査する分析ユニットを有している、メッセージ信号を
受信する受信回路に関する。
Description
【０００１】
【発明の属する技術分野】本発明はメッセージ信号を受
信するための受信回路に関する。
信するための受信回路に関する。
【０００２】
【従来の技術】メッセージ信号とは、コード化情報を含
む信号のことである。
む信号のことである。
【０００３】通信チャネルを介して送信されるメッセー
ジ信号は広範囲のエラー発生の影響を受ける。発生され
るエラーは特に振幅エラーおよび位相エラーである。振
幅エラーが一般的にシングル−ビットまたはマルチ−ビ
ット・エラーをもたらすのに対して、位相エラーは、例
えばメッセージの内容全体に損傷を与えることがある。
位相エラーは、例えば送信機と受信機間のビット同期化
における不正確さに起因する。位相エラーを回避する周
知の方法はエッジをベースとした再同期化、すなわち、
受信機におけるビット・タイミングがメッセージ中の各
エッジの又は各ビットの受信時のデータ・ストリームに
調整される。この種の方法がビット時間の長さが認識さ
れたエッジに基づいて調整されることは、例えばＣＡＮ
仕様書、バージョン１．２、ロバート・ボッシュ社（Ｇ
ｍＢＨ）、１９９０により公知である。しかし、入力信
号が雑音によって悪影響を受けると、この方法は完全に
ビット同期化アンロッキングとなり、従って、メッセー
ジ内容が失われる。
ジ信号は広範囲のエラー発生の影響を受ける。発生され
るエラーは特に振幅エラーおよび位相エラーである。振
幅エラーが一般的にシングル−ビットまたはマルチ−ビ
ット・エラーをもたらすのに対して、位相エラーは、例
えばメッセージの内容全体に損傷を与えることがある。
位相エラーは、例えば送信機と受信機間のビット同期化
における不正確さに起因する。位相エラーを回避する周
知の方法はエッジをベースとした再同期化、すなわち、
受信機におけるビット・タイミングがメッセージ中の各
エッジの又は各ビットの受信時のデータ・ストリームに
調整される。この種の方法がビット時間の長さが認識さ
れたエッジに基づいて調整されることは、例えばＣＡＮ
仕様書、バージョン１．２、ロバート・ボッシュ社（Ｇ
ｍＢＨ）、１９９０により公知である。しかし、入力信
号が雑音によって悪影響を受けると、この方法は完全に
ビット同期化アンロッキングとなり、従って、メッセー
ジ内容が失われる。
【０００４】
【発明が解決しようとする課題】本発明の目的は受信メ
ッセージ信号の改良されたデコーディングを可能にする
受信回路およびこれに関する方法を提供することであ
る。
ッセージ信号の改良されたデコーディングを可能にする
受信回路およびこれに関する方法を提供することであ
る。
【０００５】
【課題を解決するための手段】受信回路のために、この
目的はメッセージ信号を第１サンプリング方法によって
第１サンプル信号に変換する第１サンプラを有してお
り、第１サンプラに並列に接続されメッセージ信号を第
２サンプリング方法によって第２サンプル信号に変換す
る少なくとも一つの第２サンプラを有しており、さらに
第１サンプル信号及び／又は第２サンプル信号をデコー
ドするとともにこれらをエラーに対して検査する分析ユ
ニットを有している、メッセージ信号を受信する受信回
路による本発明に従って達成される。
目的はメッセージ信号を第１サンプリング方法によって
第１サンプル信号に変換する第１サンプラを有してお
り、第１サンプラに並列に接続されメッセージ信号を第
２サンプリング方法によって第２サンプル信号に変換す
る少なくとも一つの第２サンプラを有しており、さらに
第１サンプル信号及び／又は第２サンプル信号をデコー
ドするとともにこれらをエラーに対して検査する分析ユ
ニットを有している、メッセージ信号を受信する受信回
路による本発明に従って達成される。
【０００６】本発明によれば、受信回路は並列接続され
た第１サンプラと第２サンプラからなる回路を有する。
いわゆるサンプラは、時間において規定できる点でメッ
セージ信号をサンプルし、これをデジタルサンプル値か
らなるサンプル信号に変換する部材である。第１サンプ
ラが第１サンプリング方法によって作動し、第２サンプ
ラが第２サンプリング方法によって作動される。
た第１サンプラと第２サンプラからなる回路を有する。
いわゆるサンプラは、時間において規定できる点でメッ
セージ信号をサンプルし、これをデジタルサンプル値か
らなるサンプル信号に変換する部材である。第１サンプ
ラが第１サンプリング方法によって作動し、第２サンプ
ラが第２サンプリング方法によって作動される。
【０００７】本発明の背後にある考案は、入力メッセー
ジ信号を第１サンプリング方法と第２サンプリング方法
によって並行にサンプルすることにある。この並行サン
プリングの結果、受信信号が第１および第２サンプル信
号として利用可能であり、両信号が広範な異なる方法で
別々にまたは組み合わせで分析ユニットによって分析で
きる。例えば、第１サンプリング方法が通信チャネルの
現在の条件に対して理想的であれば、分析ユニットが第
１サンプル信号を選択し、処理する。通信チャネル上の
条件が、第２サンプリング方法によるサンプリングがよ
り優れた結果を示す方法にある後段で変化すれば、分析
ユニットが第２サンプル信号を選択し、さらなる処理を
する。
ジ信号を第１サンプリング方法と第２サンプリング方法
によって並行にサンプルすることにある。この並行サン
プリングの結果、受信信号が第１および第２サンプル信
号として利用可能であり、両信号が広範な異なる方法で
別々にまたは組み合わせで分析ユニットによって分析で
きる。例えば、第１サンプリング方法が通信チャネルの
現在の条件に対して理想的であれば、分析ユニットが第
１サンプル信号を選択し、処理する。通信チャネル上の
条件が、第２サンプリング方法によるサンプリングがよ
り優れた結果を示す方法にある後段で変化すれば、分析
ユニットが第２サンプル信号を選択し、さらなる処理を
する。
【０００８】第１および第２サンプリング方法が同一で
あり、また第１および第２サンプラが同じであるので同
じサンプリング方法によって作動させることが可能であ
る。サンプリングの不正確さのために、不明確なメッセ
ージ信号がこの構成のサンプラの一つによって依然とし
て正確にサンプルできる確率が高い。
あり、また第１および第２サンプラが同じであるので同
じサンプリング方法によって作動させることが可能であ
る。サンプリングの不正確さのために、不明確なメッセ
ージ信号がこの構成のサンプラの一つによって依然とし
て正確にサンプルできる確率が高い。
【０００９】請求項２に記載の本発明の有利な実施形態
において、二つのサンプラがその下流に接続されたデコ
ーダを各々有している。この結果、第１および第２サン
プル信号が並行にデコードされる。これに続いて、まっ
たくエラーがないか少しのエラーのあるデコーダ出力信
号が選択され、さらに処理される。
において、二つのサンプラがその下流に接続されたデコ
ーダを各々有している。この結果、第１および第２サン
プル信号が並行にデコードされる。これに続いて、まっ
たくエラーがないか少しのエラーのあるデコーダ出力信
号が選択され、さらに処理される。
【００１０】請求項３に記載の本発明の有利な実施形態
において、制御ユニットは、第１及び／又は第２デコー
ダからのエラー信号の関数として設けられ、第１デコー
ダまたは第２デコーダからの出力信号を検査ユニットに
切り替える。この検査ユニットがメッセージ・レベルで
検査する。すなわち、ビット・ストリームのレベルでデ
コーダ１またはデコーダ２によって再構築される。チェ
ックを実行する可能な方法は、例えば、周期冗長チェッ
キング（ＣＲＣ）である。第１および第２デコーダはコ
ード・レベルでチェックを実行することが意図されてい
る。すなわち、コードに対するすべての種類の傷に対し
てモニターする。検査ユニットによって発見されたエラ
ーは制御ユニットにも供給され、スイッチを制御するた
めに使用される。
において、制御ユニットは、第１及び／又は第２デコー
ダからのエラー信号の関数として設けられ、第１デコー
ダまたは第２デコーダからの出力信号を検査ユニットに
切り替える。この検査ユニットがメッセージ・レベルで
検査する。すなわち、ビット・ストリームのレベルでデ
コーダ１またはデコーダ２によって再構築される。チェ
ックを実行する可能な方法は、例えば、周期冗長チェッ
キング（ＣＲＣ）である。第１および第２デコーダはコ
ード・レベルでチェックを実行することが意図されてい
る。すなわち、コードに対するすべての種類の傷に対し
てモニターする。検査ユニットによって発見されたエラ
ーは制御ユニットにも供給され、スイッチを制御するた
めに使用される。
【００１１】請求項４に記載の本発明の実施形態は、た
だ一つのデコーダを必要とするという利点を有してい
る。第１サンプリングユニットからのサンプル信号また
は第２サンプリングユニットからのサンプル信号は分析
ユニットによって分析され、他のサンプラからのサンプ
ル信号はメモリ内にバッファ記憶される。必要なとき
に、すなわち、分析ユニットが分析された第１サンプル
信号中にエラーを検出すれば、メモリにバッファ記憶さ
れたサンプル信号が読取られ、分析される。原則とし
て、メモリにバッファ記憶されたサンプル信号に対して
は正しいメッセージが受信される信頼性を改善する目的
のために分析されることが可能である。
だ一つのデコーダを必要とするという利点を有してい
る。第１サンプリングユニットからのサンプル信号また
は第２サンプリングユニットからのサンプル信号は分析
ユニットによって分析され、他のサンプラからのサンプ
ル信号はメモリ内にバッファ記憶される。必要なとき
に、すなわち、分析ユニットが分析された第１サンプル
信号中にエラーを検出すれば、メモリにバッファ記憶さ
れたサンプル信号が読取られ、分析される。原則とし
て、メモリにバッファ記憶されたサンプル信号に対して
は正しいメッセージが受信される信頼性を改善する目的
のために分析されることが可能である。
【００１２】請求項５に記載の本発明の有利な実施形態
において、スイッチ手段を使用して、サンプラ、メモリ
およびデコーダの使用が可能である。第１サンプラまた
は第２サンプラがデコーダに直接結合され、一方でそれ
ぞれ他のサンプラがメモリに結合される。デコーダはま
ずこれに直結されたサンプラからの信号をデコードし、
エラーが発生するか検出されると、第２工程において、
他のサンプラによってメモリ内にバッファ記憶された信
号が読取られ、デコードされる。
において、スイッチ手段を使用して、サンプラ、メモリ
およびデコーダの使用が可能である。第１サンプラまた
は第２サンプラがデコーダに直接結合され、一方でそれ
ぞれ他のサンプラがメモリに結合される。デコーダはま
ずこれに直結されたサンプラからの信号をデコードし、
エラーが発生するか検出されると、第２工程において、
他のサンプラによってメモリ内にバッファ記憶された信
号が読取られ、デコードされる。
【００１３】請求項６に記載の本発明の有利な実施形態
において、サンプリングは固定サンプリングパターン中
の第１サンプラで行われる。すなわち受信されたメッセ
ージ信号は固定周期インターバルでサンプルされ、デジ
タル・サンプル信号に変換される。第２サンプラにおい
て、サンプリングはビット関連再同期化で実行される。
すなわち、受信機のビット・タイミングがメッセージの
各エッジまたは各ビットの受信時の受信データ・ストリ
ームに調整される。ビット関連再同期化の方法は位相エ
ラーを回避するために特に適している。位相エラーは、
例えば送信機と受信機間のビット同期化中の不正確さの
結果として発生する。位相エラーはメッセージの全内容
に損傷させ、すなわち、反転させる。しかし、ビット関
連再同期化の欠点は、入力信号が雑音によって悪影響を
受けたときに、この方法は完全にビット同期化アンロッ
キングとなり、従って、メッセージ内容が失われる。こ
れが発生すれば、例えば、固定サンプリングパターンで
作動するさらなるサンプラからのサンプル信号が、例え
ば本発明による受信回路で利用可能であり、受信された
メッセージ信号はなおも分析され、エラーなしにデコー
ドされる。
において、サンプリングは固定サンプリングパターン中
の第１サンプラで行われる。すなわち受信されたメッセ
ージ信号は固定周期インターバルでサンプルされ、デジ
タル・サンプル信号に変換される。第２サンプラにおい
て、サンプリングはビット関連再同期化で実行される。
すなわち、受信機のビット・タイミングがメッセージの
各エッジまたは各ビットの受信時の受信データ・ストリ
ームに調整される。ビット関連再同期化の方法は位相エ
ラーを回避するために特に適している。位相エラーは、
例えば送信機と受信機間のビット同期化中の不正確さの
結果として発生する。位相エラーはメッセージの全内容
に損傷させ、すなわち、反転させる。しかし、ビット関
連再同期化の欠点は、入力信号が雑音によって悪影響を
受けたときに、この方法は完全にビット同期化アンロッ
キングとなり、従って、メッセージ内容が失われる。こ
れが発生すれば、例えば、固定サンプリングパターンで
作動するさらなるサンプラからのサンプル信号が、例え
ば本発明による受信回路で利用可能であり、受信された
メッセージ信号はなおも分析され、エラーなしにデコー
ドされる。
【００１４】サンプラはＡ／Ｄ変換器または閾値弁別器
の形態で実施される。これらが閾値弁別器として実施さ
れると、ｎ倍のオーバーサンプリングで設けられるのが
好ましい。サンプリング時において、受信されたメッセ
ージ信号の値が規定可能な閾値より高ければ、閾値弁別
器はサンプル信号として１を放出し、そうでなければ０
を放出する。
の形態で実施される。これらが閾値弁別器として実施さ
れると、ｎ倍のオーバーサンプリングで設けられるのが
好ましい。サンプリング時において、受信されたメッセ
ージ信号の値が規定可能な閾値より高ければ、閾値弁別
器はサンプル信号として１を放出し、そうでなければ０
を放出する。
【００１５】実施がＡ／Ｄ変換器による場合、品質分析
の高い度合いで実行することが可能である。従って、浅
い勾配の信号エッジで、例えば信号の波形からエッジ位
置を推定することが可能である。しかしあらゆる偽信号
を阻止するために、Ａ／Ｄ変換器はその上流に接続され
た帯域制限フィルターを有していなければならない。
の高い度合いで実行することが可能である。従って、浅
い勾配の信号エッジで、例えば信号の波形からエッジ位
置を推定することが可能である。しかしあらゆる偽信号
を阻止するために、Ａ／Ｄ変換器はその上流に接続され
た帯域制限フィルターを有していなければならない。
【００１６】本発明は例えばＸｅｒｘｅｓコードによっ
てコード化された信号のようなエッジ−コード化信号に
対して特に有利である。エッジ−コード化信号におい
て、情報は信号のエッジの発生によってゆっくり伝送さ
れ、一方エッジ−コード化信号の振幅は無関係である。
てコード化された信号のようなエッジ−コード化信号に
対して特に有利である。エッジ−コード化信号におい
て、情報は信号のエッジの発生によってゆっくり伝送さ
れ、一方エッジ−コード化信号の振幅は無関係である。
【００１７】原則として、本発明は通信および記憶技術
の分野の全ての適用領域で使用できる。特に、自動車工
業、産業オートメーション、医療技術等々における安全
性が予想された安全レベルに対して支払われるコストに
関して順応性のあるサンプリングから利益が得られる。
の分野の全ての適用領域で使用できる。特に、自動車工
業、産業オートメーション、医療技術等々における安全
性が予想された安全レベルに対して支払われるコストに
関して順応性のあるサンプリングから利益が得られる。
【００１８】この方法に関して、本発明の目的は請求項
１０に記載の特徴を有する方法によって達成される。
１０に記載の特徴を有する方法によって達成される。
【００１９】本発明のこれらの観点および他の観点は、
次に説明する実施形態を参照することで明白となり、ま
た解明されるであろう。
次に説明する実施形態を参照することで明白となり、ま
た解明されるであろう。
【００２０】
【発明の実施の形態】図１はメッセージ信号１が供給さ
れる入力段２を有する受信回路を示す。入力段２は、例
えばＨＦおよびＩＦミキサー、フィルターおよび他の要
素からなる。入力段２の目的は、入力メッセージ信号１
のアナログ事前処理を実行することにある。入力段２の
下流に並列回路が接続されている。その第１枝路にはそ
の下流に接続された第１デコーダ４を有する第１サンプ
ラ３を有し、その第２枝路にはその下流に接続された第
２デコーダ６を有する第２サンプラ５を有している。こ
の並列回路の下流にはスイッチ７が接続され、並列回路
の第１または第２枝路を検査ユニット８に接続すること
が可能である。検査ユニット８の下流にメッセージイン
タープレテーションユニット９が接続されている。さら
に、制御ユニット１０が設けられている。第１デコーダ
４がエラー信号１１を、第２デコーダ６がエラー信号１
２を、また検査ユニット８がエラー信号１３をそれぞれ
制御ユニット１０に供給する。制御ユニット１０がスイ
ッチ７を制御し、制御信号１４をスイッチ７に供給す
る。
れる入力段２を有する受信回路を示す。入力段２は、例
えばＨＦおよびＩＦミキサー、フィルターおよび他の要
素からなる。入力段２の目的は、入力メッセージ信号１
のアナログ事前処理を実行することにある。入力段２の
下流に並列回路が接続されている。その第１枝路にはそ
の下流に接続された第１デコーダ４を有する第１サンプ
ラ３を有し、その第２枝路にはその下流に接続された第
２デコーダ６を有する第２サンプラ５を有している。こ
の並列回路の下流にはスイッチ７が接続され、並列回路
の第１または第２枝路を検査ユニット８に接続すること
が可能である。検査ユニット８の下流にメッセージイン
タープレテーションユニット９が接続されている。さら
に、制御ユニット１０が設けられている。第１デコーダ
４がエラー信号１１を、第２デコーダ６がエラー信号１
２を、また検査ユニット８がエラー信号１３をそれぞれ
制御ユニット１０に供給する。制御ユニット１０がスイ
ッチ７を制御し、制御信号１４をスイッチ７に供給す
る。
【００２１】第１サンプラ３と第２サンプラ５がｎ倍の
オーバーサンプリングを使用する閾値弁別器の形態で実
行することができる。サンプラは時間において規定可能
な点でメッセージ信号をサンプルする。これらのサンプ
リング時に、メッセージ信号のレベルが閾値より高けれ
ば、サンプラは１を放出し、そうでなければ０を放出す
る。別の方法として、第１サンプラ３と第２サンプラ５
がＡ／Ｄ変換器の形態で実施することもできる。これは
品質分析の高い度合いを可能にする。しかし、Ａ／Ｄ変
換器はその下流に帯域フィルターを接続して偽信号を阻
止しなければならない。
オーバーサンプリングを使用する閾値弁別器の形態で実
行することができる。サンプラは時間において規定可能
な点でメッセージ信号をサンプルする。これらのサンプ
リング時に、メッセージ信号のレベルが閾値より高けれ
ば、サンプラは１を放出し、そうでなければ０を放出す
る。別の方法として、第１サンプラ３と第２サンプラ５
がＡ／Ｄ変換器の形態で実施することもできる。これは
品質分析の高い度合いを可能にする。しかし、Ａ／Ｄ変
換器はその下流に帯域フィルターを接続して偽信号を阻
止しなければならない。
【００２２】第１デコーダ４がサンプラ３からのサンプ
ル信号をデコードし、第２デコーダ６がサンプラ５から
のサンプル信号をデコードする。これと同時に、第１デ
コーダ４と第２デコーダ６がコードに対するあらゆる種
類の傷のためにコード・レベルでモニター操作を実行す
る。コードに対するこの種の傷があれば、エラー信号１
１と１２がこの趣旨で制御ユニット１０に供給される。
検査ユニット８がメッセージ・レベルで、すなわち、再
構築ビット・ストリームのレベルで検査する。これが例
えば周期的冗長チェック（ＣＲＣ）をすることで実行で
きる。次に、メッセージインタープレテーションユニッ
ト９がメッセージまたはデータのさらなる処理を実行す
る。エラーがメッセージ・レベルで検出されれば、検査
ユニット８がエラー信号１３を制御ユニット１０に供給
する。
ル信号をデコードし、第２デコーダ６がサンプラ５から
のサンプル信号をデコードする。これと同時に、第１デ
コーダ４と第２デコーダ６がコードに対するあらゆる種
類の傷のためにコード・レベルでモニター操作を実行す
る。コードに対するこの種の傷があれば、エラー信号１
１と１２がこの趣旨で制御ユニット１０に供給される。
検査ユニット８がメッセージ・レベルで、すなわち、再
構築ビット・ストリームのレベルで検査する。これが例
えば周期的冗長チェック（ＣＲＣ）をすることで実行で
きる。次に、メッセージインタープレテーションユニッ
ト９がメッセージまたはデータのさらなる処理を実行す
る。エラーがメッセージ・レベルで検出されれば、検査
ユニット８がエラー信号１３を制御ユニット１０に供給
する。
【００２３】図１に示した受信回路において、入力メッ
セージ信号は第１サンプラ３と第１デコーダ４によっ
て、また第２サンプラ５と第２デコータ６によって並列
に処理される。例えば、固定サンプリングパターンでの
サンプリングは、第１サンプラ３で実行され、またビッ
ト関連またはエッジ関連再同期化によるサンプリングは
第２サンプラ５で実行される。制御ユニット１０はこれ
に供給されるエラー信号１１、１２および１３の関数と
して決定され、サンプリングの方法は目下受信されたメ
ッセージ信号に特に適している。この特に適した信号が
選択され、スイッチ７の動作により検査ユニット８に供
給される。
セージ信号は第１サンプラ３と第１デコーダ４によっ
て、また第２サンプラ５と第２デコータ６によって並列
に処理される。例えば、固定サンプリングパターンでの
サンプリングは、第１サンプラ３で実行され、またビッ
ト関連またはエッジ関連再同期化によるサンプリングは
第２サンプラ５で実行される。制御ユニット１０はこれ
に供給されるエラー信号１１、１２および１３の関数と
して決定され、サンプリングの方法は目下受信されたメ
ッセージ信号に特に適している。この特に適した信号が
選択され、スイッチ７の動作により検査ユニット８に供
給される。
【００２４】図２は別の受信回路を示す。この別の受信
回路は、メッセージ信号２０が供給される入力段２１を
有している。入力段２１は図１の入力段２に対応してい
る。入力段２１の上流に、第１サンプラ２２と第２サン
プラ２３からなる並列回路が接続されている。両サンプ
ラ２２と２３は図１のサンプラ３と５に対応している。
第１サンプラ２２と第２サンプラ２３の上流に第１スイ
ッチ２４と第２スイッチ２５が接続されている。一方に
おいて、第１サンプラ２２からの出力信号が第１スイッ
チ２４を介して第３スイッチ２７に供給することができ
る。他方において、第２サンプラ２３からの出力信号が
第１スイッチ２４を介して第３スイッチ２７に供給する
ことができる。第２スイッチ２５が第２サンプラ２３か
らの出力信号をメモリ２６に、または別の場合第１サン
プラ２２からの出力信号をメモリ２６に供給することが
できる。第３スイッチ２７の下流にデコーダ２８が接続
されている。スイッチ２７によって、デコーダ２８の入
力がスイッチ２４かメモリ２６の出力のいずれかに接続
される。デコーダ２８は図１のデコーダ４と６に対応し
ている。デコーダ２８の下流に検査ユニット２９が接続
されている。この検査ユニット２９は図１の検査ユニッ
ト８に対応している。検査ユニット２９の下流にメッセ
ージインタープレテーションユニット３０が接続されて
いる。デコーダ２８がエラー信号３２を制御ユニット３
１に供給する。検査ユニット２９がエラー信号３３を制
御ユニット３１に供給する。制御ユニット３１は第１ス
イッチ２４、第２スイッチ２５および第３スイッチ２７
を作動するために設けられている。この目的のために、
これが制御信号３５を第１スイッチ２４に、制御信号３
６を第２スイッチ２５に、また制御信号３４を第３スイ
ッチ２７に供給する。図１に示す受信回路とは逆に、二
つのサンプラによって供給されたサンプル信号は図２に
示した受信回路と並列に分析またはデコードされず、一
連の解析が設けられる。第１サンプラ２２からのサンプ
ル信号は、例えばデコーダ２８にまず供給され、これと
同時に第２サンプラ２３からのサンプル信号がメモリ２
６内でバッファ記憶される。デコーダ２８及び／又は検
査ユニット２９が第１サンプラ２２によって供給された
信号中にエラーを発見すれば、これがエラー信号３２及
び／又は３３を制御ユニット３１に供給する。この結
果、第３スイッチ２７が切り替えられ、メモリ２６にバ
ッファ記憶された第２サンプラ２３からの信号がデコー
ダ２８に供給される。デコーダ２８とメッセージチェッ
カ（検査ユニット）２９がここで、第２サンプリングユ
ニット２３で実行されたサンプリング方法によってサン
プルされた入力信号２０を分析し、デコードすることが
できる。
回路は、メッセージ信号２０が供給される入力段２１を
有している。入力段２１は図１の入力段２に対応してい
る。入力段２１の上流に、第１サンプラ２２と第２サン
プラ２３からなる並列回路が接続されている。両サンプ
ラ２２と２３は図１のサンプラ３と５に対応している。
第１サンプラ２２と第２サンプラ２３の上流に第１スイ
ッチ２４と第２スイッチ２５が接続されている。一方に
おいて、第１サンプラ２２からの出力信号が第１スイッ
チ２４を介して第３スイッチ２７に供給することができ
る。他方において、第２サンプラ２３からの出力信号が
第１スイッチ２４を介して第３スイッチ２７に供給する
ことができる。第２スイッチ２５が第２サンプラ２３か
らの出力信号をメモリ２６に、または別の場合第１サン
プラ２２からの出力信号をメモリ２６に供給することが
できる。第３スイッチ２７の下流にデコーダ２８が接続
されている。スイッチ２７によって、デコーダ２８の入
力がスイッチ２４かメモリ２６の出力のいずれかに接続
される。デコーダ２８は図１のデコーダ４と６に対応し
ている。デコーダ２８の下流に検査ユニット２９が接続
されている。この検査ユニット２９は図１の検査ユニッ
ト８に対応している。検査ユニット２９の下流にメッセ
ージインタープレテーションユニット３０が接続されて
いる。デコーダ２８がエラー信号３２を制御ユニット３
１に供給する。検査ユニット２９がエラー信号３３を制
御ユニット３１に供給する。制御ユニット３１は第１ス
イッチ２４、第２スイッチ２５および第３スイッチ２７
を作動するために設けられている。この目的のために、
これが制御信号３５を第１スイッチ２４に、制御信号３
６を第２スイッチ２５に、また制御信号３４を第３スイ
ッチ２７に供給する。図１に示す受信回路とは逆に、二
つのサンプラによって供給されたサンプル信号は図２に
示した受信回路と並列に分析またはデコードされず、一
連の解析が設けられる。第１サンプラ２２からのサンプ
ル信号は、例えばデコーダ２８にまず供給され、これと
同時に第２サンプラ２３からのサンプル信号がメモリ２
６内でバッファ記憶される。デコーダ２８及び／又は検
査ユニット２９が第１サンプラ２２によって供給された
信号中にエラーを発見すれば、これがエラー信号３２及
び／又は３３を制御ユニット３１に供給する。この結
果、第３スイッチ２７が切り替えられ、メモリ２６にバ
ッファ記憶された第２サンプラ２３からの信号がデコー
ダ２８に供給される。デコーダ２８とメッセージチェッ
カ（検査ユニット）２９がここで、第２サンプリングユ
ニット２３で実行されたサンプリング方法によってサン
プルされた入力信号２０を分析し、デコードすることが
できる。
【図面の簡単な説明】
【図１】二つのサンプラとその上流に接続された二つの
デコーダを有する受信回路のブロック回路図。
デコーダを有する受信回路のブロック回路図。
【図２】二つのサンプラと、サンプラからのサンプル信
号をバッファ記憶するためのメモリと、一つのデコーダ
を有する受信回路のブロック回路図。
号をバッファ記憶するためのメモリと、一つのデコーダ
を有する受信回路のブロック回路図。
２、２１ 入力段
４ 第１デコーダ
３、２２ 第１サンプラ
５、２３ 第２サンプラ
６ 第２デコーダ
７ スイッチ
８、２９ 検査ユニット
９ メッセージインタープレテーションユニット
１０、３１ 制御ユニット
１１、１２、１３ エラー信号
１４、３６ 制御信号
２４ 第１スイッチ
２５ 第２スイッチ
２６ メモリ
２７ 第３スイッチ
２８ デコーダ
３０ メッセージインタープレテーションユニット
３２、３３ エラー信号
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ウォルフガング、オットー、ブーデ
ドイツ連邦共和国アーヘン、ハンデル、ベ
ーク、４
(72)発明者 ペーター、フールマン
ドイツ連邦共和国アーヘン、ジャン‐ブレ
ーメン‐シュトラーセ、10
Ｆターム(参考） 5K014 AA01 BA06 DA00 EA00 EA02
5K029 AA02 AA03 HH08 HH11 HH13
Claims (10)
- 【請求項１】メッセージ信号を受信する受信回路であっ
て、メッセージ信号を第１サンプリング方法によって第
１サンプル信号に変換する第１サンプラを有しており、
第１サンプラに並列に接続されメッセージ信号を第２サ
ンプリング方法によって第２サンプル信号に変換する少
なくとも一つの第２サンプラを有しており、さらに第１
サンプル信号及び／又は第２サンプル信号をデコードす
るとともにこれらをエラーに対して検査する分析ユニッ
トを有している、受信回路。 - 【請求項２】第１サンプラがその下流に接続された第１
デコーダを有し、また第２サンプラがその下流に接続さ
れた第２デコーダを有し、さらに分析ユニットが第１デ
コーダまたは第２デコーダからの出力信号を選択して、
第１および第２デコーダからのエラー・メッセージの関
数としてさらなるメッセージ処理をすることを特徴とす
る、請求項１に記載の受信回路。 - 【請求項３】分析ユニットが制御ユニット、スイッチ、
検査ユニットを有し、第１および第２デコーダからのエ
ラー・メッセージが制御ユニットに供給され、第１およ
び第２デコーダからの出力信号がスイッチによって検査
ユニットに供給され、制御ユニットが第１および第２デ
コーダからのエラー・メッセージの関数としてスイッチ
を操作することを特徴とする、請求項１に記載の受信回
路。 - 【請求項４】メモリが第１または第２サンプラのいずれ
かからのサンプル信号をバッファ記憶させることができ
ように設けられ、分析ユニットが第１段の一つのサンプ
ラからのサンプル信号を分析するように設計され、一つ
のまたはそれ以上のエラーが検出されると、他のサンプ
ラからのサンプル信号を分析し、第２段のメモリにバッ
ファ記憶されることを特徴とする、請求項１に記載の受
信回路。 - 【請求項５】分析ユニットが、制御ユニット、デコーダ
および検査ユニットを有し、デコーダと検査ユニットか
らのエラー・メッセージが制御ユニットに供給され、ス
イッチ手段が制御ユニットと関連し、このスイッチ手段
によって、第１または第２サンプラのいずれかからのサ
ンプル信号が直接デコーダに供給されるか、または別の
方法としてメモリにバッファ記憶されたそれぞれの他の
サンプラからのサンプル信号がデコーダに供給されるこ
とを特徴とする、請求項４に記載の受信回路。 - 【請求項６】第１サンプラが第１サンプリング方法とし
て固定サンプリングパターンでサンプルするように設け
られ、第２サンプラが第２サンプリング方法としてビッ
トに関して再同期化でサンプルするために設けられてい
ることを特徴とする、請求項１に記載の受信回路。 - 【請求項７】コード化メッセージ信号がエッジ−コード
化信号であることを特徴とする、請求項１に記載の受信
回路。 - 【請求項８】サンプラがＡ／Ｄ変換器の形態で実施され
ることを特徴とする、請求項１に記載の受信回路。 - 【請求項９】サンプラが閾値弁別器の形態で実施される
ことを特徴とする、請求項１に記載の受信回路。 - 【請求項１０】メッセージ信号が第１サンプリング方法
によって第１サンプル信号に変換され、メッセージ信号
が、第１サンプリング方法と並列である第２サンプリン
グ方法によって第２サンプル信号に変換され、また第１
サンプル信号及び／又は第２サンプル信号が所望のよう
に分析される、コード化メッセージ信号を受信する方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10156110A DE10156110A1 (de) | 2001-11-16 | 2001-11-16 | Empfangsschaltung zum Empfang von Nachrichtensignalen |
| DE101561105 | 2001-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209536A true JP2003209536A (ja) | 2003-07-25 |
Family
ID=7705841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002333866A Pending JP2003209536A (ja) | 2001-11-16 | 2002-11-18 | メッセージ信号を受信する受信回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6957382B2 (ja) |
| EP (1) | EP1313258B1 (ja) |
| JP (1) | JP2003209536A (ja) |
| CN (1) | CN100372281C (ja) |
| AT (1) | ATE441988T1 (ja) |
| DE (2) | DE10156110A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013153331A (ja) * | 2012-01-25 | 2013-08-08 | Mitsubishi Electric Corp | 通信解析装置及び通信解析方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10156111A1 (de) * | 2001-11-16 | 2003-06-05 | Philips Intellectual Property | Empfangsschaltung zum Empfang von Nachrichtensignalen |
| JP4804533B2 (ja) * | 2005-05-02 | 2011-11-02 | エヌエックスピー ビー ヴィ | アダプティブストローブオフセット調整付き受信機及び受信方法 |
| US8000411B2 (en) * | 2008-01-04 | 2011-08-16 | Qualcomm Incorporated | Decoding scheme using multiple hypotheses about transmitted messages |
| JP5306755B2 (ja) * | 2008-09-16 | 2013-10-02 | ＡｚエレクトロニックマテリアルズＩｐ株式会社 | 基板処理液およびそれを用いたレジスト基板処理方法 |
| TW201611620A (zh) * | 2014-09-05 | 2016-03-16 | 可取國際股份有限公司 | 數位影像錄放影機與其錄放影方法 |
| TWI749384B (zh) | 2019-10-24 | 2021-12-11 | 瑞昱半導體股份有限公司 | 資料處理裝置與方法 |
| CN112821915B (zh) * | 2019-10-31 | 2022-04-26 | 瑞昱半导体股份有限公司 | 数据处理装置与方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3122763A1 (de) * | 1981-06-09 | 1982-12-30 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur demodulation eines digitaleninformationssignals |
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| US5862153A (en) * | 1995-09-29 | 1999-01-19 | Kabushiki Kaisha Toshiba | Coding apparatus and decoding apparatus for transmission/storage of information |
| US5761209A (en) * | 1996-03-15 | 1998-06-02 | Nec Corporation | Method of transmitting digital signals, transmitter and receiver used therefor |
| DE19717642A1 (de) * | 1997-04-25 | 1998-11-05 | Siemens Ag | Verfahren zur Datenregeneration |
| KR100396160B1 (ko) * | 1997-11-01 | 2003-11-28 | 엘지.필립스 엘시디 주식회사 | 액정패널의데이타구동회로 |
| US6480471B1 (en) * | 1998-12-21 | 2002-11-12 | Hewlett-Packard Company | Hardware sampler for statistical monitoring of network traffic |
| GB2354412A (en) * | 1999-09-18 | 2001-03-21 | Marconi Comm Ltd | Receiver which optimises detection thresholds in response to the error rates of each data level |
| US6433720B1 (en) * | 2001-03-06 | 2002-08-13 | Furaxa, Inc. | Methods, apparatuses, and systems for sampling or pulse generation |
| US6642878B2 (en) * | 2001-06-06 | 2003-11-04 | Furaxa, Inc. | Methods and apparatuses for multiple sampling and multiple pulse generation |
-
2001
- 2001-11-16 DE DE10156110A patent/DE10156110A1/de not_active Withdrawn
-
2002
- 2002-11-13 CN CNB02160259XA patent/CN100372281C/zh not_active Expired - Fee Related
- 2002-11-13 US US10/294,403 patent/US6957382B2/en not_active Expired - Fee Related
- 2002-11-14 DE DE50213814T patent/DE50213814D1/de not_active Expired - Lifetime
- 2002-11-14 AT AT02102579T patent/ATE441988T1/de not_active IP Right Cessation
- 2002-11-14 EP EP02102579A patent/EP1313258B1/de not_active Expired - Lifetime
- 2002-11-18 JP JP2002333866A patent/JP2003209536A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013153331A (ja) * | 2012-01-25 | 2013-08-08 | Mitsubishi Electric Corp | 通信解析装置及び通信解析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1313258B1 (de) | 2009-09-02 |
| CN100372281C (zh) | 2008-02-27 |
| ATE441988T1 (de) | 2009-09-15 |
| EP1313258A2 (de) | 2003-05-21 |
| DE10156110A1 (de) | 2003-05-28 |
| US6957382B2 (en) | 2005-10-18 |
| DE50213814D1 (de) | 2009-10-15 |
| EP1313258A3 (de) | 2006-05-31 |
| CN1422005A (zh) | 2003-06-04 |
| US20030097625A1 (en) | 2003-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821731B2 (en) | Timing recovery for data storage channels with buffered sectors | |
| US7321559B2 (en) | System and method of noise reduction in receiving wireless transmission of packetized audio signals | |
| JP2003198510A (ja) | メッセージ信号を受信する受信回路 | |
| JP2003209536A (ja) | メッセージ信号を受信する受信回路 | |
| WO2006026198A3 (en) | Low-power receiver decoding | |
| GB2285728A (en) | Digital decoding of biphase-mark encoded serial digital signals | |
| US4829523A (en) | Error masking in digital signal transmission | |
| JP2003218838A (ja) | メッセージ信号を受信する受信回路 | |
| KR100535783B1 (ko) | 정보를 코딩, 디코딩 및 전송하는 방법, 신호 처리기 및 무선 장치 | |
| US20050286657A1 (en) | Apparatus and method for hybrid decoding | |
| KR100703577B1 (ko) | 다중 모드 보코더들을 위한 연결된 에러 코드 보호 | |
| US6614609B1 (en) | Gray code detection for a disk drive system | |
| EP0865176A3 (en) | Receiver for receiving digital audio programmes as well as the supplementary data contained in the audio programmes | |
| US6137844A (en) | Digital filter for noise and error removal in transmitted analog signals | |
| US20020035468A1 (en) | Audio transmission system having a pitch period estimator for bad frame handling | |
| AU724437B2 (en) | Symbol synchronization follow-up method and apparatus using the same | |
| JPH0630065A (ja) | データ復号装置 | |
| EP1003170A1 (en) | Data detecting apparatus using sample interpolation and method therefor | |
| US20050278589A1 (en) | Bit error rate testing for high-speed devices | |
| US20020069379A1 (en) | Servo data detection with improved phase shift tolerance | |
| GB2171277A (en) | Decoding method and apparatus for biphase coded signals | |
| KR940004391Y1 (ko) | 비트레벨 추적에 의한 텔레텍스트 데이타 검출 회로 | |
| KR100301017B1 (ko) | 디지털tv신호상태검출방법및그를채용한디지털tv디코딩장치 | |
| RU32341U1 (ru) | Адаптивный декодер | |
| JPH02214269A (ja) | 信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080411 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080711 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |