RU32341U1 - Адаптивный декодер - Google Patents

Abstract

Устройство адаптивного декодирования, содержащее решающее устройство, вход которого является входом устройства, последовательно соединенные шиной регистр сдвига и сумматор-дешифратор, а также детектор ошибки, корректор, выход которого является выходом устройства, компаратор и генератор тактовых импульсов, отличающееся тем, что в устройство введены последовательно соединенные умножитель и линия задержки, k запоминающих устройств, выходы которых соединены с входами соответствующих k ключей, а также микропроцессор и распределитель, вход которого соединен с выходом решающего устройства, первый выход распределителя соединен с объединенными входами k запоминающих устройств, выходы k ключей объединены и подключены к первому входу регистра сдвига, второй выход распределителя соединен с входом детектора ошибок, выход которого соединен шиной со вторым входом компаратора, выполненного с управляемым порогом, выход генератора тактовых импульсов подключен к входам синхронизации микропроцессора, детектора ошибок и корректора, и к входу умножителя, первый выход которого соединен со вторым входом решающего устройства, первый выход линии задержки соединен со входами синхронизации k запоминающих устройств и k ключей, а второй выход линии задержки соединен со вторым входом регистра сдвига, выход сумматора-дешифратора шиной соединен с входом микропроцессора, выход которого соединен с первым входом компаратора с управляемым порогом, выход которого соединен с входом корректора.

Description

Адаптивный декодер.

Предлагаемое устройство относится к области радиотехники и может найти применение в адаптивных системах радиосвязи для дискретной обработки сигналов.

Известно устройство, описанное в патенте США US 5379037 А от 03.01.95 Устройство для декодирования деградированных сигналов данных, который содержит блок для выявления деградации качества сигнала данных на основе обнаружения излишних скачков магнитного потока.

Недостатком данного устройства является то, что работа декодера в нём не зависит от работы блока для выявления деградации. Кроме того, данное устройство применимо для выявления деградации только на носителях данных.

Известно устройство, описанное в патенте ЕПВ ЕР 1009098 А1 от 14.06.2000 Способ исправления ошибок с использованием турбокода и контроля циклически избыточным кодом, в котором применено итеративное декодирование с числом шагов итераций, выполняемым с адаптацией.

Недостатком данного устройства является то что проверка декодированной информации после каждой итерации и выдача разрешение на выполнение следуюш;ей итерации происходит без учёта влияния помеховых воздействий . Кроме того, несмотря на уменьшение средней задержки обработки, сложность вычислений остаётся высокой для практической реализации.

Наиболее близким по технической сушности к предлагаемому устройству является устройство, описанное в патенте США US 5461629 А от 24.10.95 Устройство коррекции ошибок в приёмопередатчике с расширенным спектром сигнала, принятое за прототип.

H03 Ml3/00

для него передают сигналом с расширенным спектром.

Функциональная схема устройства-прототипа представлена на фиг.1, где приняты следующие обозначения:

1- решающее устройство (РУ);

2- генератор тактовых импульсов (ГТИ);

3- регистр сдвига (PC);

4- сумматор-дешифратор сигнала (С-Д);

5- компаратор;

6- схема определения положения (СОП);

7- детектор ошибки (ДО);

8- корректор.

Устройство-прототип содержит последовательно соединённые РУ 1, PC 3, С-Д 4, компаратор 5, СОП 6 и корректор 8, а также ДО 7, выход которого соединён со вторым входом корректора 8. Первый выход ГТИ 2 соединён со вторым входом РУ 1, второй выход - со вторым входом PC 3 второй выход которого соединён с входом ДО 7, при этом первый вход РУ 1 является входом устройства, а выход корректора 8 - выходом устройства.

Устройство - прототип работает следующим образом. Непрерывное радиочастотное колебание, переведенное в область видеочастот, поступает на РУ 1, где производится квантование (дискретизация) сигнала по времени и по амплитуде на два уровня 1 и 0. ГТИ 2 квантует в РУ 1 сигнал по времени. Входная смесь сигнала и помехи в PC 3 коррелирует с сигналом заданной формы. Па основе результатов корреляции С-Д 4 определяет максимальный параметр корреляции для каждого бита в рассматриваемом цифровом слове. Из полученных в С-Д 4 результатов компаратор 5 определяет самый маленький в данном слове максимальный параметр корреляции, и на его основе в СОП 6 определяется положение в цифровом слове бита, которому он соответствует. Сигнал с PC 3 поступает, кроме того, в ДО 7 для обнаружения ошибки чётности в цифровом слове. Результаты, полученные в СОП 6 и ДО 7 поступают в корректор 8, где избирательно изменяется состояние бита, соответствующего самому маленькому из параметров корреляции.

При использовании кодирования потери в достоверности сигнала неизбежны и определяются особенностями его работы. Определим эти потери в случае обнаружения и распознавания кодового слова при действии нормальной шумовой помехи.

При конечном значении энергии сигнала и наличии случайного шума принятие решение о наличии или отсутствии сигнала всегда сопровождается ошибками двух видов:

-под действием шума декодер принимает решение о приёме другого кодового слова, отличного от того, которое было передано и декодирует его (Р,д},

-число ошибочных решений в принятом кодовом слове превосходит порог t и принимается решение об отказе от декодирования (7Для определения вероятностей правильного и ложного декодирования (Р„р и Рлд, соответственно) необходимо знать вероятность правильного приёма элемента сигнала р.

С учётом р, вероятность ложного декодирования (рассматриваются двоичные коды) определяется

d t-d+i , ,ж. , d+t .,, .

л. Z I (1 - + Z Р (1 - pf (1)

a вероятность правильного приёма кодового слова кода (N,k,t}

Таким образом, регулирование порога t при фиксированном/ позволит минимизировать Р, и максимизировать Р„р. Это означает, что оценка качества сигнала перед коррекцией ошибок позволит определить вероятность ошибки на битр, которая, в свою очередь, даст возможность адаптивно регулировать порог t. Отсутствие зависимости работы корректора от качества сигнала влечёт за собой большие потери информации.

Таким образом, существенным недостатком способа-прототипа является низкая достоверность приёма информации.

Для устранения указанного недостатка в устройство, содержащее решающее устройство, вход которого является входом устройства, последовательно соединённые шиной регистр сдвига и сумматор-дешифратор, а также детектор ошибки, корректор, выход которого является выходом устройства, компаратор и генератор тактовых импульсов, введены последовательно соединённые умножитель и линия задержки, k запоминающих устройств, k ключей, микропроцессор, причем, компаратор выполнен с управляемым порогом, выход решающего устройства соединён со входом распределителя, первый выход которого соединен с объединенными входами k запоминающих устройств, выходы которых соединены с входами соответствующих k ключей, выходы которых объединены и подключены к первому входу регистра сдвига, второй выход распределителя соединён с входом детектора ошибок, выход которого соединён шиной со вторым входом компаратора с управляемым порогом, выход генератора тактовых импульсов подключён к входам синхронизации микропроцессора, детектора ошибок и корректора и к входу умножителя, первый выход которого соединён со вторым входом решающего устройства, первый выход линии задержки соединён со входами синхронизации k запоминаюпщх устройств и k ключей, а второй выход - со вторым входом регистра сдвига, выход сумматора-дешифратора шиной соединён с входом микропроцессора, выход которого соединен с первым входом компаратора с управляемым порогом, выход которого соединён с входом корректора.

Функциональная схема предлагаемого устройства представлена на фиг.2, где приняты следующие обозначения:

3- распределитель;

4- детектор ошибки (ДО);

5- линия задержки (ЛЗ);

бь ..., 6k - запоминающие устройства (ЗУ); 7ь ...,7k-ключи;

8- регистр сдвига (PC);

9- сумматор-дешифратор сигнала (С-Д);

10- микропроцессор;

11- генератор тактовых импульсов (ГТИ);

12- компаратор с управляемым порогом (КУП);

13- корректор.

Предлагаемое устройство содержит последовательно соединенные РУ1 и распределитель 3, первый выход которого соединен с объединенными входами ЗУ 6i ..k, выходы которых соединены с входами ключей 7i...k, объединенные выходы которых соединены с первым входом PC 8, выход которого шиной соединен с входом С-Д 9, выход которого шиной соединен с входом микропроцессора 10, выход которого через КУП 12 соединен с входом корректора 13, выход которого является выходом устройства. При этом выход ГТИ 11 соединен с входами синхронизации микропроцессора 10, ДО 4, корректора 13 и с входом умножителя 2, первый выход которого соединён со вторым входом решающего устройства, а второй - с входом линии задержки 5, первый выход которой соединён со входами синхронизации k запоминающих устройств 6 и k ключей, 7. Второй выход линии задержки 5 соединен со вторым входом PC 8. Второй выход распределителя 3 соединён с входом ДО 4, выход которого шиной соединён с вторым входом КУП 12. Вход РУ 1 является входом устройства.

Предлагаемое устройство работает следующим образом.

Пепрерывное радиочастотное колебание, переведённое в область видеочастот, поступает на РУ 1. В РУ 1 производится квантование (дискретизация) сигнала по времени и по амплитуде на два уровня 1 и 0. ГТИ 11 с помо /.v // щью умножителя 2 квантует в РУ 1 сигнал по времени с частотой в k раз превышающей частоту информации управляет работой устройства в целом. Сигнал с умножителя 2, кроме того, поступает ещё на ЛЗ 5, где вырабатывается набор тактовых импульсов, следующих с частотой информации, но сдвинутых относительно друг друга на время 5 Т / k, где Г - длительность бита информации, а k определяется умножителем 2. Квантованная смесь сигнала и помехи с блока РУ 1 поступает в распределитель 3, где разделяется на синхропоследовательность и информационную последовательность, состоящую из кодовых слов. Синхропоследовательность с первого выхода распределителя 3 поступает на входы ЗУ 6 k где записывается с помощью соответствующих тактовых импульсов с ЛЗ 5. При этом длина (разрядность ЛО каждого из k ЗУ 6 равна длине Л синхропоследовательности. Записанные в ЗУ 6i k отсчёты синхропоследовательности поступают затем через ключи 7 k, открывающиеся через соответствующие промежутки времени, определяемые набором сдвинутых по времени тактовых импульсов с ЛЗ 5 на блок PC 8.

PC 8 является дискретной линией задержки и фактически блоком хранения эталонного сигнала. Синхропоследовательность в PC 8 коррелирует с эталонным сигналом. На основе результатов корреляции С-Д 9 определяет максимальный параметр корреляции для каждого бита в рассматриваемом цифровом слове. Таким образом, на выходе С-Д 9 формируется результат сравнения k групп однотипных отсчётов (по 7V отсчётов в каждой) с эталонным сигналом, длиной TV бит. К результатов сравнения поступают в микропроцессор 10, где определяется вероятность правильного распознавания элемента сигнала и значение порога распознавания h. Порог, определённый в микропроцессоре 10 изменяет значение параметра в КУП 12.

Информационная последовательность, состоящая из кодовых слов, со второго выхода распределителя 3 поступает через ДО 4, который определяет число ошибок для каждого кодового слова, в КУП 12, где происходит сравнение числа ошибок для каждого кодового слова с параметром КУП 12, у//

ределённым на основании рассчитанного в микропроцессоре 10 порога распознавания h. Если число ошибок удовлетворяет параметру КУП 12, то корректор 13 исправляет ошибки в соответствующем кодовом слове.

В качестве примера предположим, что декодер предназначен для приёма сигналов кода Рида-Малера (RM(31.6)).

Графики для Рпр и Р„д представлены на фиг.З и 4.

Из анализа фиг.З следует, что если установить допустимую P„, 0.9, то при декодировании кодовых слов RM(31,6) значение вероятности ошибки на бит/7 при t-l должно быть в пределах от О до 0.157, при / 6 - от О до 0.13, при г 5 - от О до 0.105, при f 4 - от О до 0.081, при / 3 - от О до 0.058, при 2 - от О до 0.036, при Г 1 - от О до 0.017.

Если установить стандартную вероятность ложного декодирования Р, 10, то, анализируя фиг.4, можно определить режим работы декодера, показанный на фиг.5: если определена вероятность ошибки/ в пределах от О до 0.07, то декодер работает с порогом / 7; если/ в пределах от 0.07 до 0.091, то t 6, ; если/ в пределах от 0.091 до 0.105, то 5. При превышении/ значения 0.105 декодер перестаёт удовлетворять условиям 10 и 0.9 и система перестаёт работать.

Предлагаемое устройство реализуется физически на базе элементов и блоков, широко известных из технической литературы. Корректор, входящий в состав данного устройства может быть реализован различными методами, в зависимости от типа используемого кода (например, схема Меггита для циклических кодов, описанная в книге Питерсона, Уэлдона Коды, исправляющие ошибки, стр. 261).

Данное устройство по своей сути является полностью цифровым устройством.

Применение цифровых элементов позволяет: упростить техническое исполнение устройства; значительно уменьшить габариты изделия, в котором оно будет использоваться, а также уменьшить его стоимость; повысить надёжность в плане снижения влияния нестабильности параметров элементов

Кроме того, алгоритм работы предлагаемого устройства позволяет применять в качестве синхропоследовательностей сигналы с большой базой.

Патентообладатель - ФГУП

Главный инженер

А.В.Калинин. « Воронежский НИИ связи

Claims (1)

1. Устройство адаптивного декодирования, содержащее решающее устройство, вход которого является входом устройства, последовательно соединенные шиной регистр сдвига и сумматор-дешифратор, а также детектор ошибки, корректор, выход которого является выходом устройства, компаратор и генератор тактовых импульсов, отличающееся тем, что в устройство введены последовательно соединенные умножитель и линия задержки, k запоминающих устройств, выходы которых соединены с входами соответствующих k ключей, а также микропроцессор и распределитель, вход которого соединен с выходом решающего устройства, первый выход распределителя соединен с объединенными входами k запоминающих устройств, выходы k ключей объединены и подключены к первому входу регистра сдвига, второй выход распределителя соединен с входом детектора ошибок, выход которого соединен шиной со вторым входом компаратора, выполненного с управляемым порогом, выход генератора тактовых импульсов подключен к входам синхронизации микропроцессора, детектора ошибок и корректора, и к входу умножителя, первый выход которого соединен со вторым входом решающего устройства, первый выход линии задержки соединен со входами синхронизации k запоминающих устройств и k ключей, а второй выход линии задержки соединен со вторым входом регистра сдвига, выход сумматора-дешифратора шиной соединен с входом микропроцессора, выход которого соединен с первым входом компаратора с управляемым порогом, выход которого соединен с входом корректора.