RU89791U1 - Устройство передачи дискретной информации с обнаружением ошибок - Google Patents

Abstract

Устройство передачи дискретной информации с обнаружением ошибок, содержащее на передающей стороне блок формирования символов троичного кода, модулятор, последовательно соединенные блок динамической памяти на один двоичный символ и блок промежуточных операций, причем вход блока динамической памяти на один двоичный символ, первый вход блока промежуточных операций и второй вход блока формирования символов троичного кода являются входами для символов исходной двоичной последовательности, второй вход блока промежуточных операций соединен с выходом блока динамической памяти, а его выход соединен с первым входом блока формирования символов троичного кода, три выхода которого соединены с соответствующими входами модулятора, выход которого является выходом передающей стороны; на приемной стороне - демодулятор и блок операций восстановления битов исходной последовательности, выход которого является выходом приемной стороны устройства, демодулятор имеет три выхода, причем второй и третий выходы соединены с соответствующими входами блока операций восстановления битов исходной двоичной последовательности, а первый выход является входом для полезных (синхронизирующих) сигналов, отличающееся тем, что, с целью обнаружения и устранения ошибок в исходной двоичной последовательности, дополнительно введены на передающей стороне кодопреобразователь, накопитель, приемник сигнала «Запрос», переключающий блок, на первый вход которого подается исходная двоичная последовательность, а выход которого соединен с входом кодообразователя и накопителя, выход приемника сигнала «Запрос» соединен со вторым входом пере�

Description

Полезная модель относится к области радиосвязи и может быть использована в системах передачи информации, функционирующих в условиях воздействия помех.

Известно устройство передачи дискретной информации (Пат.2239941 Российская Федерация, МПК⁷ H03M 13/00. Способ передачи дискретной информации [Текст] /Герасименко В.Г., Тупота В.И.; Тупота А.В., заявитель и патентообладатель ГНИИИ ПТЗИ Гостехкомиссии России. - №2002134308/09; заявл. 19.12.2002; опубл. 10.11.2004.), где на приемной стороне по заданному алгоритму осуществляют преобразование информационной последовательности битов в последовательность кодовых комбинаций с некоторым количеством избыточных битов, при этом на приемной стороне известен алгоритм, с помощью которого избыточные биты в принятых кодовых комбинациях используются для обнаружения и коррекции ошибок в принятых кодовых комбинациях, вызываемых воздействием помех в канале связи. Основными недостатками изобретения являются: сложность введения избыточности, а особенно сложность алгоритма коррекции ошибок в передаваемом сообщении на приемной стороне; глубина корреляционных связей ошибок в смежных кодовых комбинациях, которая определяет дополнительное увеличение корректирующих свойств вводимой битовой избыточности зависит от величины этой избыточности.

Наиболее близким по технической сущности к заявленному и принятым за прототип является устройство передачи дискретной информации. (Пат. 2348102 Российская Федерация, МПК⁷ H03M 13/00. Способ передачи дискретной информации [Текст] / Сулимов B.C., Лукьянчиков В.Д.; заявитель и патентообладатель Открытое акционерное общество «Концерн Созвездие». - №2006132759/09; заявл. 09.12.2006; опубл. 27.02.2009, Бюл. №6). За прототип принято устройство, содержащее: на передающей стороне блок формирования символов троичного кода, модулятор, последовательно соединенные блок динамической памяти на один двоичный символ и блок промежуточных операций, причем вход блока динамической памяти на один двоичный символ, первый вход блока промежуточных операций и второй вход блока формирования символов троичного кода являются входами для символов исходной двоичной последовательности, второй вход блока промежуточных операций соединен с выходом блока динамической памяти, а его выход соединен с первым входом блока формирования символов троичного кода, три выхода которого соединены с соответствующими входами модулятора, выход которого является выходом передающей стороны; на приемной стороне - демодулятор и блок операций восстановления битов исходной последовательности, выход которого является выходом приемной стороны устройства. Демодулятор имеет три выхода, причем второй и третий выходы соединены с соответствующими входами блока операций восстановления битов исходной двоичной последовательности, а первый выход является входом для полезных (синхронизирующих) сигналов.

Анализ прототипа показывает, что ему присущи следующие недостатки: низкая достоверность передаваемых данных, данное устройство восстановит в среднем до половины ошибочных битов в исходном сообщении;

отсутствие возможности обнаружения и устранения групповых (пакетов) ошибок;

Целью предлагаемого устройства является повышение достоверности передачи дискретной информации за счет обнаружения и коррекции ошибок в кодовой последовательности.

Поставленная цель достигается тем, что устройство, содержащее: на передающей стороне блок формирования символов троичного кода, модулятор, последовательно соединенные блок динамической памяти на один двоичный символ и блок промежуточных операций, причем вход блока динамической памяти на один двоичный символ, первый вход блока промежуточных операций и второй вход блока формирования символов троичного кода являются входами для символов исходной двоичной последовательности, второй вход блока промежуточных операций соединен с выходом блока динамической памяти, а его выход соединен с первым входом блока формирования символов троичного кода, три выхода которого соединены с соответствующими входами модулятора, выход которого является выходом передающей стороны; на приемной стороне - демодулятор и блок операций восстановления битов исходной последовательности, выход которого является выходом приемной стороны устройства. Демодулятор имеет три выхода, причем второй и третий выходы соединены с соответствующими входами блока операций восстановления битов исходной двоичной последовательности, а первый выход является входом для полезных (синхронизирующих) сигналов, отличающихся тем, что дополнительно введены: на передающей стороне, кодопреобразователь, накопитель, приемник сигнала «Запрос», переключающий блок, на первый вход, которого подается исходная двоичная последовательность, а выход которого соединен с входом кодообразователя и накопителя, выход приемника сигнала «Запрос» соединен со вторым входом переключающего блока, при этом третий вход переключающего блока соединен с выходом накопителя; на приемной стороне декодирующий блок и передатчик сигнала «Запрос», выход которого соединен с входом приемника сигнала «Запрос», а вход соединен с выходом декодирующего блока.

Устройство передачи дискретной информации с обнаружением ошибок содержит: на передающей стороне последовательно соединенные переключающий блок 1 и кодопреобразователь 4, накопитель 2, приемник сигнала «Запрос» 3, блок формирования символов троичного кода 7, модулятор 8, последовательно соединенные блок динамической памяти на один двоичный символ 5 и блок промежуточных операций 6, на первый вход переключающего блока 1 поступают символы исходной двоичной последовательности, второй и третий вход соединен с выходом приемника «Запрос» 3 и накопителя 2 соответственно, выход переключающего устройства соединен с входами кодопреобразователя 4 и накопителя 2, вход блока 5, первый вход блока 6 и второй вход блока 7 являются входами для символов кодовой комбинации с выхода кодопреобразователя 4, второй вход блока 6 соединен с выходом блока 5, а его выход соединен с первых входом блока 7, три выхода которого соединены с соответствующими входами модулятора 8, выход которого является выходом передающей стороны; на приемной стороне - демодулятор 9, блок операций восстановления бит кодовой последовательности 10, декодирующий блок 11 и передатчик сигнала «Запрос» 12. Демодулятор 9 имеет три выхода, причем второй и третий выходы соединены с соответствующими входами блока операций восстановления битов кодовой комбинации 10, а третий выход является входом для полезных сигналов, выход блок 10 является входом декодирующего блока 11, при чем, первый выход которого является выходом для символов исходной двоичной последовательности, а второй выход соединен с входом передатчика сигнала «Запрос», выход которого в свою очередь соединен с входом приемника сигнала «Запрос». Устройство работает следующим образом.

На передающей стороне. Биты исходной двоичной последовательности поступают на вход переключающего блока 1, затем одновременно на входы кодопреобразователя 4 и накопителя 2, в кодопреобразователе производится вычисление корректирующих символов, которые вместе с информационными символами образуют кодовую последовательность, затем кодовая последовательность с выхода кодопреобразователя поступает на вход блока 5 и первый вход блока 6 и на второй вход блока 7. Одновременно с выхода блока 5 на второй вход блока 6 поступает хранящееся там начальное значение и с выхода блока 6 на первый вход блока 7 поступает результат операции I_i=(((α_i↔α_i-1)∧I_i-1)↔α_i)⊕α_i. В блоке 7 с использованием текущего бита кодовой двоичной последовательности и результата операции I_i=(((α_i↔α_i-1)∧I_i-1)↔α_i)⊕α_i осуществляется операция и с его выходов на соответствующие входы модулятора 8 поступает символ троичного кода . При этом, если на вход устройства поступит двоичная единица и значение результата I_i=(((α_i↔α_i-1)∧I_i-1)↔α_i)⊗α_i равно единице, то одновременно с первого выхода блока 7 на соответствующий вход модулятора 8 поступит нуль, со второго выхода блока 7 на соответствующий вход модулятора 8 поступит единица и с третьего выхода блока 7 на соответствующий вход модулятора 8 поступит нуль. Если на вход устройства поступит двоичная единица и значение результата I_i=(((α_i↔α_i-1)∧I_i-1)↔α_i)⊗α_i равно нулю, то одновременно с первого выхода блока 7 на соответствующий вход модулятора 8 поступит единица, со второго выхода блока 7 на соответствующий вход модулятора 8 поступит нуль и с третьего выхода блока 7 на соответствующий вход модулятора 8 поступит нуль. Если на вход устройства поступит двоичный нуль и значении результата I_i=(((α_i↔α_i-1)∧I_i-1)↔α_i)⊗α_i равно единице, то одновременно с первого выхода блока 7 на соответствующий вход модулятора 8 поступит нуль, со второго выхода блока 7 на соответствующий вход модулятора 8 поступит нуль и с третьего выхода блока 7 на соответствующий вход модулятора 8 поступит единица. Наконец, если на вход устройства поступит двоичный нуль и значение результата I_i=(((α_i↔α_i-1)∧I_i-1)↔α_i)⊗α_i равно нулю, то одновременно с первого выхода блока 7 на соответствующий вход модулятора 8 поступит единица, со второго выхода блока 7 на соответствующий вход модулятора 8 поступит нуль и с третьего выхода блока 7 на соответствующий вход модулятора 8 поступит нуль. Таким образом, на каждом такте на входы модулятора 8 поступает символ троичного кода , элементы которого формируются на выходах блока 7. Этот символ несет информацию о позиции текущего бита исходной двоичной последовательности в блоке нулей или блоке единиц. В модуляторе 8 в соответствии с поступившим символом троичного кода модулируется несущее колебание, и в канал связи поступает высокочастотный сигнал, несущий информацию о позиции соответствующего бита исходной двоичной последовательности в блоке единиц или нулей.

На приемной стороне.

На вход демодулятора 9 поступают сигналы, которые обрабатывают стандартными способами, соответствующими виду модуляции приходящих сигналов, и восстанавливают троичные символы. Из соответствующих элементов полученных символов троичного кода одновременно формируют двоичные последовательности (последовательности битов) и Co второго и третьего выходов демодулятора 9 на соответствующие входы блока 10 поступают двоичные последовательности , где в соответствии с алгоритмом осуществляется восстановление битов кодовой комбинации, которая с выхода блока 10 поступает на декодирующий блок 11. Декодирующий блок 11 осуществляет преобразование кодовой комбинации в исходную двоичную последовательность, при этом производит вычисление корректирующих символов, по результатам вычислений принимает решение о правильности приема последовательности. В случае обнаружения ошибок - на вход передатчика сигнала «Запрос» 12 подается сигнал на повтор искаженной двоичной последовательности, который с выхода передатчика сигнала «Запрос» 12 поступает на вход приемника сигнала «Запрос» 3, далее сигнал с выхода приемника 3 поступает на второй вход переключающего блока 1, который приостанавливает прием двоичных последовательностей от источника сообщений и осуществляет выборку запрошенной двоичной последовательности с накопителя 2 и повторной ее передачей на вход кодопреобразователя 4. В случае отсутствия ошибок в кодовой последовательности, поступившей на вход декодирующего блока 11, в соответствии с алгоритмом циклического помехоустойчивого кода осуществляется восстановление битов исходной двоичной последовательности, которая с выхода декодирующего блока 11 поступает на оконечное устройство. В то же время с первого выхода демодулятора 9 биты третьей двоичной последовательности поступают на вход устройства синхронизации.

Наличие в устройстве кодирующего и декодирующего блока, накопителя, переключающего блока, а также приемника и передатчика сигналов «Запроса» дает возможность при передаче дискретной информации исключить прием ошибочной информации, как достоверную, также способствует обнаружению и исправлению групповых ошибок, возникающих в линиях связи в результате воздействия помех.

Использование предлагаемого устройства предоставляет возможность обнаруживать и устранять ошибки, неисправленные при помощи логических операций над битами двоичных последовательностей в устройстве-прототипе, путем применения циклического помехозащищенного кода, обнаруживающего ошибки и решающей обратной связи для повторения ошибочно принятой (искаженной) двоичной последовательности, тем самым, повышая достоверность передаваемой дискретной информации.

Claims (1)

1. Устройство передачи дискретной информации с обнаружением ошибок, содержащее на передающей стороне блок формирования символов троичного кода, модулятор, последовательно соединенные блок динамической памяти на один двоичный символ и блок промежуточных операций, причем вход блока динамической памяти на один двоичный символ, первый вход блока промежуточных операций и второй вход блока формирования символов троичного кода являются входами для символов исходной двоичной последовательности, второй вход блока промежуточных операций соединен с выходом блока динамической памяти, а его выход соединен с первым входом блока формирования символов троичного кода, три выхода которого соединены с соответствующими входами модулятора, выход которого является выходом передающей стороны; на приемной стороне - демодулятор и блок операций восстановления битов исходной последовательности, выход которого является выходом приемной стороны устройства, демодулятор имеет три выхода, причем второй и третий выходы соединены с соответствующими входами блока операций восстановления битов исходной двоичной последовательности, а первый выход является входом для полезных (синхронизирующих) сигналов, отличающееся тем, что, с целью обнаружения и устранения ошибок в исходной двоичной последовательности, дополнительно введены на передающей стороне кодопреобразователь, накопитель, приемник сигнала «Запрос», переключающий блок, на первый вход которого подается исходная двоичная последовательность, а выход которого соединен с входом кодообразователя и накопителя, выход приемника сигнала «Запрос» соединен со вторым входом переключающего блока, при этом третий вход переключающего блока соединен с выходом накопителя; на приемной стороне - декодирующий блок и передатчик сигнала «Запрос», выход которого соединен с входом приемника сигнала «Запрос», а вход соединен с выходом декодирующего блока.