JP2003209347A - Method and apparatus for reflow soldering - Google Patents

Method and apparatus for reflow soldering

Info

Publication number
JP2003209347A
JP2003209347A JP2002005968A JP2002005968A JP2003209347A JP 2003209347 A JP2003209347 A JP 2003209347A JP 2002005968 A JP2002005968 A JP 2002005968A JP 2002005968 A JP2002005968 A JP 2002005968A JP 2003209347 A JP2003209347 A JP 2003209347A
Authority
JP
Japan
Prior art keywords
solder material
reflow soldering
jig
reflow
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002005968A
Other languages
Japanese (ja)
Inventor
Hideki Okada
秀樹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2002005968A priority Critical patent/JP2003209347A/en
Publication of JP2003209347A publication Critical patent/JP2003209347A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for reflow soldering in which, even when a soldering material without flux is used, a sufficient connectibility can be assured and which largely contributes to a short circuit prevention and a void occurrence suppression. <P>SOLUTION: The method for reflow soldering comprises the steps of setting a board 1 having a conductor pattern 2 to a jig 10 (1), supplying a solder foil 14 without flux onto the conductor pattern 2, further supplying a ceramic capacitor 4 and a power semiconductor element 5, and supporting the capacitor 4 to a receiving member 17 (2). The method further comprises the steps of thereafter moving the jig 10 to a reflow furnace of a hydrogen reducing atmosphere (3), sliding the member 17 to meet melting of the foil 4, and dropping the capacitor 4 on the molten solder 14' (4). Thus, the molten solder 14' does not have a time allowance of leaking to a periphery, and its wettability is not so large due to the foil without flux, and the solder is solidified without shortening. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子装置を製造す
るためのリフローはんだ付方法に係り、特にチップ部品
の実装に向けて好適なリフローはんだ付方法および装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reflow soldering method for manufacturing an electronic device, and more particularly to a reflow soldering method and apparatus suitable for mounting a chip component.

【0002】[0002]

【従来の技術】電子装置としては、例えば図5および図
6に示すように、基板1に設けた導体パターン2上に、
はんだ3を介してチップ部品としてのセラミックコンデ
ンサ4とパワー半導体素子5とを接合したものがあり、
従来、このようなチップ部品を実装する方法として、リ
フローはんだ付が一般的に採用されていた。
2. Description of the Related Art As an electronic device, for example, as shown in FIGS. 5 and 6, on a conductor pattern 2 provided on a substrate 1,
There is one in which a ceramic capacitor 4 as a chip component and a power semiconductor element 5 are joined via a solder 3,
Conventionally, reflow soldering has been generally adopted as a method for mounting such chip components.

【0003】図7は、上記セラミックコンデンサ4とパ
ワー半導体素子5とを実装するための従来のリフローは
んだ付方法を示したもので、予め導体パターン2を設け
た基板1上にスクリーン印刷用のマスク6をセットし
()、次に、このマスク6上にスキージ7を用いてフ
ラックス入りクリームはんだ材8を印刷し()、続い
て、このはんだ材8の上に前記セラミックコンデンサ4
とパワー半導体素子5とを載せ()、その後、基板1
をリフロー炉(図示略)に搬入してはんだ材8を溶融さ
せ()、最終的に洗浄水を基板1に噴射してフラック
ス残さを除去する()ようにしている。
FIG. 7 shows a conventional reflow soldering method for mounting the above-mentioned ceramic capacitor 4 and power semiconductor element 5, and a mask for screen printing is provided on a substrate 1 on which a conductor pattern 2 is provided in advance. 6 (), then a squeegee 7 is used to print a flux-cored cream solder material 8 on the mask 6 (), and then the ceramic capacitor 4 is placed on the solder material 8.
And the power semiconductor element 5 (), and then the substrate 1
Is carried into a reflow furnace (not shown) to melt the solder material 8 (), and finally cleaning water is sprayed onto the substrate 1 to remove the flux residue ().

【0004】[0004]

【発明が解決しようとする課題】ところで、上記セラミ
ックコンデンサ4は、その両側に電極を有していること
から、導体パターン2上にその切れ目を跨ぐ状態で接合
される。しかるに、上記した従来のリフローはんだ付方
法によれば、はんだ材8がフラックス入りで濡れ性が大
きくなっていることもあって、リフロー炉での加熱中
に、溶融したはんだ材がセラミックコンデンサ4の下面
と基板1との間隙に浸透して短絡する現象がしばしば起
こり、製造歩留りの低下が避けられないという問題があ
った。また、フラックス入りクリームはんだ材8を用い
ているため、リフロー処理中、フラックスによりはんだ
材8が活性化して、接合後のはんだ3(図5)中にボイ
ドが発生し易く、特に面接合型のパワー半導体素子5側
の電気的接続や接合強度に悪影響を与えるという問題が
あった。さらに、最終的にフラックス残さを除去するた
めの洗浄工程が必要で、これが、製造コストを上昇させ
る原因になっていた。なお、上記ボイド対策として、例
えば、特開平5−291314号公報には、はんだ付し
た後、真空熱処理炉内ではんだを再溶融する方法、ある
いは真空熱処理炉内でリフロー処理する方法が記載され
ているが、この方法においてもフラックスを用いている
ため、上記した洗浄工程は依然として残り、また、上記
した短絡の問題解決には全く寄与しない。また、フラッ
クスを含まないフラックスレスのはんだ材を用いること
により、上記したフラックス使用による諸々の問題点は
解消されるが、この場合は、酸化膜の影響ではんだ材の
濡れ性が悪化するため、十分なる接合性が得られず、実
質、その利用は断念せざるを得ない状況にあった。
By the way, since the ceramic capacitor 4 has electrodes on both sides thereof, it is joined to the conductor pattern 2 in a state of straddling the cut. However, according to the above-described conventional reflow soldering method, since the solder material 8 contains flux and has a high wettability, the molten solder material is not melted in the ceramic capacitor 4 during heating in the reflow furnace. A phenomenon often occurs in which a short circuit is caused by penetrating into the gap between the lower surface and the substrate 1, and there is a problem that a reduction in manufacturing yield cannot be avoided. In addition, since the flux-containing cream solder material 8 is used, the solder material 8 is activated by the flux during the reflow process, and voids are likely to occur in the solder 3 (FIG. 5) after joining, which is of a surface-joint type. There is a problem that the electric connection and the bonding strength on the power semiconductor element 5 side are adversely affected. Furthermore, a cleaning process for finally removing the flux residue is required, which causes a rise in manufacturing cost. As a countermeasure against the void, for example, Japanese Patent Laid-Open No. 5-291314 describes a method of remelting the solder in a vacuum heat treatment furnace after soldering or a method of reflowing the solder in a vacuum heat treatment furnace. However, since the flux is used in this method as well, the above-mentioned cleaning step still remains and does not contribute at all to the solution of the above-mentioned short circuit problem. Further, by using a fluxless solder material containing no flux, various problems due to the use of the flux described above are solved, but in this case, the wettability of the solder material deteriorates due to the influence of the oxide film, Since sufficient bondability was not obtained, in reality, there was no choice but to abandon its use.

【0005】本発明は、上記した従来の問題点に鑑みて
なされたもので、その課題とするところは、フラックス
レスのはんだ材を用いても十分なる接合性を確保するこ
とができることはもちろん、短絡防止およびボイド発生
の抑制にも大きく寄与するリフローはんだ付方法を提供
し、併せてこの方法を効率よく実施するための装置を提
供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and it is a matter of course that sufficient bondability can be ensured even if a fluxless solder material is used. It is an object of the present invention to provide a reflow soldering method which greatly contributes to prevention of short circuit and suppression of void generation, and also to provide an apparatus for efficiently carrying out this method.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係るリフローはんだ付方法は、接合すべき
2つの部材の一方に、フラックスレスのはんだ材を載
せ、還元雰囲気としたリフロー炉内で前記はんだ材を溶
融させた後、該溶融したはんだ材に他方の部材を接触さ
せることを特徴とする。このように行うリフローはんだ
付方法においては、還元雰囲気としたリフロー炉内では
んだ材を溶融させるので、フラックスレスのはんだ材を
用いても必要な濡れ性を確保することができ、十分なる
接合性が得られる。また、フラックスレスによりはんだ
材の活性化が抑制されるので、ボイドの発生も抑制さ
れ、さらには後の洗浄工程も不要になる。しかも、はん
だ材が溶融してからこれに他方の部材を接触させるの
で、溶融したはんだ材が周囲に漏出する時間的な余裕が
なく、フラックスレスによりはんだ材の濡れ性がそれほ
ど大きくないこともあって、短絡の発生は未然に防止さ
れる。本発明の方法において、溶融したはんだ材に他方
の部材を接触させるには、予めはんだ材の上方に他方の
部材を位置決め配置し、リフロー炉内で該他方の部材を
溶融したはんだ材上に落下させる方法を採用することが
できる。本発明の方法は、上記接合すべき2つの部材の
種類は特に問うものではないが、一方の部材が、基板上
の導体パターンであり、他方の部材が、複数の電極を有
するチップ部品、例えばセラミックコンデンサとするこ
とができる。本発明の方法は、上記基板上の導体パター
ンに載せたフラックスレスのはんだ材上に、パワー半導
体素子のような面接合型のチップ部品をさらに載置する
ようにしてもよく、これにより異種のチップ部品を有効
に混載することができる。
In order to solve the above-mentioned problems, a reflow soldering method according to the present invention is a reflow furnace in which a fluxless solder material is placed on one of two members to be joined to create a reducing atmosphere. After melting the solder material inside, the other member is brought into contact with the melted solder material. In the reflow soldering method performed in this way, the solder material is melted in the reflow furnace in a reducing atmosphere, so that even if a fluxless solder material is used, the necessary wettability can be secured and sufficient bondability can be obtained. Is obtained. Further, since the fluxless structure suppresses the activation of the solder material, the generation of voids is suppressed, and the subsequent cleaning step is also unnecessary. Moreover, since the solder material is melted and the other member is brought into contact with it, there is no time margin for the melted solder material to leak to the surroundings, and the flux wetness may not be so great. Therefore, the occurrence of short circuit is prevented in advance. In the method of the present invention, in order to bring the other member into contact with the molten solder material, the other member is positioned and arranged above the solder material in advance, and the other member is dropped onto the molten solder material in the reflow furnace. The method of making it possible can be adopted. In the method of the present invention, the types of the two members to be joined are not particularly limited, but one member is a conductor pattern on a substrate and the other member is a chip component having a plurality of electrodes, for example, It can be a ceramic capacitor. In the method of the present invention, a surface-bonding type chip component such as a power semiconductor element may be further mounted on the fluxless solder material mounted on the conductor pattern on the substrate, whereby different types of chips can be mounted. Chip components can be mixed effectively.

【0007】上記課題を解決するための本発明に係るリ
フローはんだ付装置は、接合すべき2つの部材の一方を
保持する治具と、水素還元雰囲気のリフロー炉と前記治
具を前記リフロー炉内で搬送するコンベヤとを備えたリ
フローはんだ付装置において、前記治具に、接合すべき
2つの部材の他方を支承する受部材を摺動可能に配設
し、前記リフロー炉内に、前記コンベヤによる前記治具
の搬送ライン上に進退出して前記受部材を摺動させ、前
記他方の部材を前記一方の部材上の溶融はんだ材の上に
落下させる作動部材を配設したことを特徴とする。この
ように構成したリフローはんだ付装置においては、コン
ベヤによる治具の移動に合せて上記作動部材を作動させ
ることで、フラックスレスのはんだ材が溶融するタイミ
ングで、該はんだ材の上に接合すべき他方の部材を簡単
かつ確実に接触させることができる。
A reflow soldering apparatus according to the present invention for solving the above-mentioned problems includes a jig for holding one of two members to be joined, a reflow furnace in a hydrogen reducing atmosphere, and the jig in the reflow furnace. In a reflow soldering apparatus equipped with a conveyer for transporting at the same time, a receiving member for supporting the other of the two members to be joined is slidably disposed on the jig, and the conveyor is provided in the reflow furnace. It is characterized in that an actuating member is arranged to advance and retreat on the carrying line of the jig, slide the receiving member, and drop the other member onto the molten solder material on the one member. In the reflow soldering device configured as described above, the fluxless solder material should be bonded onto the solder material at a timing when the fluxless solder material is melted by operating the operating member in accordance with the movement of the jig by the conveyor. The other member can be contacted easily and surely.

【0008】[0008]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基いて説明する。図1および図2は、本発明に係
るリフローはんだ付方法と本方法の実施に用いる装置の
1つの実施の形態を示したものである。なお、本リフロ
ーはんだ付方法は、前記図5、6に示した電子装置の製
造に適用するもので、該電子装置の構造には全く変更が
ないので、ここではその構成要素に同一符号を付してい
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. 1 and 2 show an embodiment of a reflow soldering method according to the present invention and an apparatus used for carrying out the method. The present reflow soldering method is applied to the manufacture of the electronic device shown in FIGS. 5 and 6, and there is no change in the structure of the electronic device. is doing.

【0009】リフローはんだ付方法の実施に際しては、
予め導体パターン2を設けた基板1を保持する治具10
を用意する。この治具10は、基板1の収納凹部11を
有する治具本体12とこの治具本体12に被蓋されるカ
バー13とからなっており、そのカバー13には、前記
収納凹部11に収納された基板1の導体パターン2上
に、はんだ箔14を投入しかつ前記セラミックコンデン
サ4およびパワー半導体素子5を投入するための2つの
投入口15、16が設けられている。治具10を構成す
る治具本体12およびカバー13は、ここでは熱伝導率
および放射率に優れたカーボンにより製作され、一方、
はんだ箔14は、フラックスを含まない、いわゆるフラ
ックスレスのはんだ材からなっている。
When performing the reflow soldering method,
A jig 10 for holding the substrate 1 provided with the conductor pattern 2 in advance.
To prepare. The jig 10 comprises a jig body 12 having a storage recess 11 for the substrate 1 and a cover 13 which is covered by the jig main body 12. The cover 13 stores the jig in the storage recess 11. On the conductor pattern 2 of the substrate 1, two inlets 15 and 16 for inserting the solder foil 14 and for inserting the ceramic capacitor 4 and the power semiconductor element 5 are provided. The jig main body 12 and the cover 13 constituting the jig 10 are made of carbon, which is excellent in thermal conductivity and emissivity, on the other hand,
The solder foil 14 is made of a so-called fluxless solder material containing no flux.

【0010】上記治具10には、図2によく示されるよ
うに、前記セラミックコンデンサ4を支承するフラット
バー状の受部材17が装着されている。この受部材17
は、前記カバー13に設けた案内孔18に挿入され、後
述のリフロー炉20内をコンベヤ21により搬送される
治具10の搬送方向Fに沿う方向へ任意摺動できるよう
になっている。受部材17は、前記カバー13に設けら
れた、セラミックコンデンサ4用投入口15下に一端部
(先端部)を臨ませた状態で、その他端部(後端部)を
治具10の外方へ突出させる十分なる長さを有してい
る。また、この受部材17の、治具10外へ延ばされた
後端部には、前記搬送方向Fと直交する方向へ延ばして
アーム片19が固設されている。このアーム片19は、
その両端部を前記コンベヤ21の両側から側方へ突出さ
せるようにその長さが設定されている。
As shown in FIG. 2, the jig 10 is provided with a flat bar-shaped receiving member 17 for supporting the ceramic capacitor 4. This receiving member 17
Is inserted into a guide hole 18 provided in the cover 13, and can be arbitrarily slid in a reflow furnace 20 described later in a direction along a carrying direction F of a jig 10 carried by a conveyor 21. The receiving member 17 has the other end (rear end) outside the jig 10 in a state where one end (front end) is provided under the ceramic capacitor 4 insertion opening 15 provided in the cover 13. It has a sufficient length to allow it to project. An arm piece 19 is fixed to the rear end portion of the receiving member 17 extending outside the jig 10 so as to extend in a direction orthogonal to the transport direction F. This arm piece 19
The length is set so that both ends of the conveyor 21 project laterally from both sides of the conveyor 21.

【0011】リフロー炉20は、連続炉としてかつ水素
還元雰囲気炉として構成されている。一方、コンベヤ2
1は、金属製(例えば、ステンレス鋼製)のベルトコン
ベヤからなっており、この上に載せられた治具10が、
リフロー炉20内をその一端側の入口(図示略)から他
端側の出口(図示略)へ向けて一定速度で搬送される。
このリフロー炉20内には、コンベヤ21を間にしてそ
の両側で対立するように一対の昇降体(作動部材)22
が配設されている。この一対の昇降体22は、前記受部
材17と一体のアーム片19の両端部に干渉する位置と
該アーム片19に対する非干渉位置との間で同期して昇
降動作するようになっており、コンベヤ21による治具
10の搬送に応じて適宜タイミングでこの昇降部材22
を上昇させることで、該昇降体22がアーム片19に干
渉し、これにより受部材17が治具10に対して相対移
動(後退)する。しかして、この一対の昇降体22は、
治具10に保持された基板1上に投入されたはんだ箔1
4が、溶融し始めるタイミングで上昇するようにその設
置箇所および昇降タイミングが設定されており、これに
より受部材17上に支持されたセラミックコンデンサ4
がこの溶融したはんだ材上に落下するようになる。
The reflow furnace 20 is constructed as a continuous furnace and a hydrogen reducing atmosphere furnace. Meanwhile, conveyor 2
1 comprises a belt conveyor made of metal (for example, stainless steel), and a jig 10 mounted on the belt conveyor is
The reflow furnace 20 is conveyed at a constant speed from an inlet (not shown) on one end side to an outlet (not shown) on the other end side.
In the reflow furnace 20, a pair of lifting members (operating members) 22 are provided so that they face each other with a conveyor 21 in between.
Is provided. The pair of elevating / lowering bodies 22 are adapted to move up and down in synchronization between a position where they interfere with both ends of the arm piece 19 integral with the receiving member 17 and a non-interference position with respect to the arm piece 19. The elevating member 22 is appropriately timing according to the conveyance of the jig 10 by the conveyor 21.
Is raised, the elevating body 22 interferes with the arm piece 19 and the receiving member 17 moves (retracts) relative to the jig 10. Then, the pair of lifting bodies 22 are
Solder foil 1 put on the substrate 1 held by the jig 10.
4 is set so that the ceramic capacitor 4 rises at the timing when it begins to melt, and the rising and lowering timing is set, whereby the ceramic capacitor 4 supported on the receiving member 17 is provided.
Will fall onto this molten solder material.

【0012】以下、上記した装置を用いて行うリフロー
はんだ付方法を、図1に基いてより具体的に説明する。
リフローはんだ付に際しては、導体パターン2を設けた
基板1を治具本体12の収納凹部11内にセットし、治
具本体12にカバー13を被せて一体の治具10とする
()。次に、カバー13に設けた投入口15、16を
通して基板1の導体パターン2(一方の部材)上に、は
んだ箔14を供給し、さらに、投入口15、16を通し
てセラミックコンデンサ4とパワー半導体素子5とを投
入する()。この時、一方の投入口15下には受部材
17の先端部が位置決めされており、他方の部材として
のセラミックコンデンサ4は、この受部材17上に支承
される。これに対し、他方の投入口16下は開放されて
おり、したがって、パワー半導体素子5は、はんだ箔1
4上に直接載置される()。
Hereinafter, the reflow soldering method using the above apparatus will be described more specifically with reference to FIG.
At the time of reflow soldering, the substrate 1 provided with the conductor pattern 2 is set in the storage recess 11 of the jig body 12, and the jig body 12 is covered with the cover 13 to form the integrated jig 10 (). Next, the solder foil 14 is supplied onto the conductor pattern 2 (one member) of the substrate 1 through the inlets 15 and 16 provided in the cover 13, and the ceramic capacitor 4 and the power semiconductor element are further provided through the inlets 15 and 16. Put 5 and (). At this time, the tip of the receiving member 17 is positioned below the one inlet 15, and the ceramic capacitor 4 as the other member is supported on the receiving member 17. On the other hand, the bottom of the other charging port 16 is open, and therefore, the power semiconductor element 5 has the solder foil 1
Placed directly on top of 4 ().

【0013】その後、上記のように準備完了した治具1
0をコンベヤ21上に所定のピッチで供給し、リフロー
炉20内を順次搬送する。治具10は、コンベヤ21に
よりリフロー炉20内を一定速度で移動し、この移動に
応じて基板1の導体パターン2上のはんだ箔14が次第
に加熱され、遂には溶融する。この時、パワー半導体素
子5は、はんだ箔14を介して直接導体パターン2上に
載置されているので、溶融したはんだ材14´を介して
導体パターン2に密着する()。一方、このはんだ箔
14の溶融に合せて前記リフロー炉20内に配設した一
対の昇降体22(図2)が上昇し、アーム片19を介し
て受部材17の前進が止められる。すると、受部材17
が治具10に対して後退し、その上に支持されていたセ
ラミックコンデンサ4が溶融したはんだ材14´上に落
下し、この結果、セラミックコンデンサ4もまた、溶融
したはんだ材14´を介して導体パターン2に密着する
()。なお、昇降体22は、セラミックコンデンサ4
が溶融したはんだ材14´上に落下するタイミングで下
降し、以降、後続の治具10に対して前記昇降動作を繰
返えす。
Thereafter, the jig 1 which has been prepared as described above
0 is supplied on the conveyor 21 at a predetermined pitch, and is sequentially conveyed in the reflow furnace 20. The jig 10 is moved at a constant speed in the reflow furnace 20 by the conveyor 21, and the solder foil 14 on the conductor pattern 2 of the substrate 1 is gradually heated in accordance with this movement and finally melted. At this time, since the power semiconductor element 5 is directly placed on the conductor pattern 2 via the solder foil 14, it adheres to the conductor pattern 2 via the molten solder material 14 '(). On the other hand, as the solder foil 14 is melted, the pair of elevating bodies 22 (FIG. 2) arranged in the reflow furnace 20 ascend, and the forward movement of the receiving member 17 is stopped via the arm piece 19. Then, the receiving member 17
Moves backward with respect to the jig 10, and the ceramic capacitor 4 supported on the jig 10 falls onto the molten solder material 14 ′. As a result, the ceramic capacitor 4 also passes through the molten solder material 14 ′. Adhere to the conductor pattern 2 (). In addition, the lifting body 22 is the ceramic capacitor 4
Descends when it falls onto the melted solder material 14 ', and thereafter, the lifting operation is repeated for the subsequent jig 10.

【0014】本実施の形態において、上記昇降体22
は、リフロー炉20の出口に近い箇所に配置されてお
り、治具10はセラミックコンデンサ4が落下した後、
比較的短時間でリフロー炉20外へ搬出され、これによ
り溶融したはんだ材14´が速やかに凝固し、これにて
セラミックコンデンサ4およびパワー半導体素子5の基
板1に対するリフローはんだ付は終了する。すなわち、
前記図5および図6に示したように、セラミックコンデ
ンサ4およびパワー半導体素子5を実装(混載)した電
子装置が完成する。
In the present embodiment, the lifting / lowering body 22 is used.
Is arranged near the outlet of the reflow furnace 20, and the jig 10 is
It is carried out of the reflow furnace 20 in a relatively short time, and the molten solder material 14 'is rapidly solidified by this, and the reflow soldering of the ceramic capacitor 4 and the power semiconductor element 5 to the substrate 1 is completed. That is,
As shown in FIGS. 5 and 6, the electronic device in which the ceramic capacitor 4 and the power semiconductor element 5 are mounted (mixed) is completed.

【0015】上記したリフローはんだ付に際しては、還
元雰囲気としたリフロー炉20内ではんだ材(はんだ箔
14)を溶融させるので、フラックスレスのはんだ材を
用いても必要な濡れ性を確保することができ、十分なる
接合性が得られる。また、フラックスレスによりはんだ
材の活性化が抑制されているので、セラミックコンデン
サ4下はもとより、面接合型のパワー半導体素子5下の
はんだ材3におけるボイド発生は著しく抑制され、それ
らの電気的接続や接合強度も十分となる。因みに、パワ
ー半導体素子5下のはんだ材3中のボイド率は2%以下
まで低下する。また、フラックスレスのはんだ材の使用
により後の洗浄工程も不要になるので、コスト的にもき
わめて有利となる。さらに、フラックス入りのはんだ材
を用いる場合、電気部品の位置決めはセルフアライメン
トによるため、導体パターン2の設計の自由度は小さい
が、本リフローはんだ付方法によれば、フラックスレス
によりはんだ材のセルフアライメントが抑えられること
から、導体パターンの設計の自由度が高まるようにな
る。また、セラミックコンデンサ4は、はんだ材が溶融
してからこれに接触させるので、溶融したはんだ材14
´が接合すべきセラミックコンデンサ4と基板1との間
隙に浸透する時間的な余裕がなく、フラックスレスによ
りはんだ材の濡れ性がそれほど大きくないこともあっ
て、セラミックコンデンサ4の電極間の短絡が未然に防
止される。なお、上記実施の形態においては、はんだ材
として、はんだ箔14を用いたが、このはんだ材の種類
は任意であり、前記はんだ箔14に代えて、粒はんだ、
糸はんだ等を用いることができる。
In the reflow soldering described above, the solder material (solder foil 14) is melted in the reflow furnace 20 in a reducing atmosphere, so that the necessary wettability can be secured even if a fluxless solder material is used. It is possible to obtain sufficient bondability. Further, since the activation of the solder material is suppressed by the fluxless, void generation in the solder material 3 not only under the ceramic capacitor 4 but also under the surface-bonding type power semiconductor element 5 is significantly suppressed, and their electrical connection is achieved. Also, the bonding strength is sufficient. By the way, the void ratio in the solder material 3 under the power semiconductor element 5 decreases to 2% or less. Further, since the fluxless solder material does not require a subsequent cleaning step, it is very advantageous in terms of cost. Further, when a flux-containing solder material is used, the electrical components are positioned by self-alignment, so the degree of freedom in designing the conductor pattern 2 is small. However, according to the present reflow soldering method, flux-less solder material self-alignment is performed. As a result, the degree of freedom in designing the conductor pattern is increased. Further, since the ceramic capacitor 4 is brought into contact with the solder material after it is melted, the molten solder material 14
There is not enough time to penetrate into the gap between the ceramic capacitor 4 and the substrate 1 to be joined, and the solder material wettability is not so great due to the fluxless, so that a short circuit between the electrodes of the ceramic capacitor 4 occurs. Prevented in advance. Although the solder foil 14 is used as the solder material in the above-described embodiment, the type of the solder material is arbitrary, and instead of the solder foil 14, granular solder,
Thread solder or the like can be used.

【0016】ところで、電子装置としては、例えば図3
および図4に示すように、基板30上の導体パターン3
1に予め実装した2つの半導体素子、例えばIGBT
(絶縁ゲート型バイポーラトランジスタ)32とFWダ
イオード(フリーホイールダイオード)33の上に、さ
らにはんだ34を用いて上部電極35を接合したものが
ある。本発明は、このような上部電極35のリフローは
んだ付にも適用可能であり、この場合は、上記した受部
材17を備えた治具10と類似の治具に基板30を保持
させた後、IGBT32およびFWダイオード33の上
にフラックスレスのはんだ箔(はんだ材)を載せると共
に、前記受部材に上部電極35を支承させる。そして、
この準備完了後、図2に示した態様でコンベヤ21によ
り該治具を水素還元雰囲気のリフロー炉20内を移動さ
せ、はんだ材が溶融するタイミングで前記昇降体22を
上昇させる。すると、前記受部材が後退してこれに支承
されていた上部電極35が溶融したはんだ材上に落下
し、上部電極35がIGBT32およびFWダイオード
33に接合される。この場合、溶融したはんだ材は、I
GBT32およびFWダイオード33の裏側に漏出する
時間的余裕がなく、フラックスレスによりはんだ材の濡
れ性がそれほど大きくないこともあって、これら半導体
素子の表裏間で短絡する危険もなくなる。また、フラッ
クスレスのはんだ材を用いることにより、上記実施の形
態と同様、ボイド発生も抑制される。
By the way, as an electronic device, for example, FIG.
As shown in FIG. 4 and FIG.
1. Two semiconductor elements, such as IGBT
There is one in which an upper electrode 35 is joined by using solder 34 on (insulated gate bipolar transistor) 32 and FW diode (free wheel diode) 33. The present invention is also applicable to such reflow soldering of the upper electrode 35. In this case, after the substrate 30 is held by a jig similar to the jig 10 including the receiving member 17 described above, A fluxless solder foil (solder material) is placed on the IGBT 32 and the FW diode 33, and the upper electrode 35 is supported by the receiving member. And
After this preparation is completed, the jig is moved in the reflow furnace 20 in the hydrogen reducing atmosphere by the conveyor 21 in the mode shown in FIG. 2, and the elevating body 22 is raised at the timing when the solder material is melted. Then, the receiving member retracts and the upper electrode 35 supported by the receiving member falls onto the molten solder material, and the upper electrode 35 is joined to the IGBT 32 and the FW diode 33. In this case, the molten solder material is I
There is no time to leak to the back side of the GBT 32 and the FW diode 33, and the wettability of the solder material is not so great due to the fluxless, so that there is no risk of short circuit between the front and back of these semiconductor elements. Further, by using the fluxless solder material, void generation is suppressed as in the above-described embodiment.

【0017】[0017]

【発明の効果】以上、説明したように、本発明に係るリ
フローはんだ付方法によれば、還元雰囲気でリフロー処
理を行うので、フラックスレスのはんだ材を用いても十
分なる接合性を確保することができ、その上、ボイドの
発生を抑制することができて、得られる電子装置に対す
る信頼性は著しく向上する。また、フラックスレスのは
んだ材の使用により洗浄工程も不要になり、電子装置の
製造コストは低減する。しかも、はんだ材が溶融してか
ら、これに接合すべき他方の部材を接触させるので、溶
融したはんだ材が周囲に拡散する時間的な余裕がなく、
フラックスレスによりはんだ材の濡れ性がそれほど大き
くないこともあって、短絡の発生は未然に防止される。
また、フラックスレスによりはんだ材のセルフアライメ
ントが抑えられることから、導体パターンの設計の自由
度が高まり、上記したボイド発生の抑制と相俟って、面
接合型のチップ部品を混載する場合に極めて有用とな
る。また、本発明に係るリフローはんだ付装置によれ
ば、コンベヤによる治具の移動に合せて作動部材を作動
させることで、フラックスレスのはんだ材が溶融するタ
イミングで、該はんだ材の上に接合すべき他方の部材を
簡単かつ確実に接触させることができる。
As described above, according to the reflow soldering method of the present invention, the reflow treatment is performed in the reducing atmosphere, so that sufficient bondability can be secured even if a fluxless solder material is used. In addition, the generation of voids can be suppressed, and the reliability of the obtained electronic device is significantly improved. Further, the use of the fluxless solder material also eliminates the need for a cleaning step, thus reducing the manufacturing cost of the electronic device. Moreover, since the other material to be joined is brought into contact with the solder material after it is melted, there is no time margin for the melted solder material to diffuse to the surroundings,
Due to the fluxlessness, the wettability of the solder material is not so great, so that the occurrence of a short circuit is prevented.
In addition, because fluxless solder suppresses self-alignment of the solder material, the degree of freedom in the design of the conductor pattern is increased, and in combination with the suppression of void generation described above, it is extremely useful when mounting surface-bonding type chip components together. It will be useful. Further, according to the reflow soldering apparatus according to the present invention, the fluxless solder material is joined onto the solder material at the timing when the fluxless solder material is melted by operating the operating member in accordance with the movement of the jig by the conveyor. The other member to be made can be brought into contact with each other easily and surely.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るリフローはんだ付方法の1つの実
施の形態を示す工程図である。
FIG. 1 is a process drawing showing one embodiment of a reflow soldering method according to the present invention.

【図2】本リフローはんだ付方法を実施するための装置
構成とその使用態様を一部断面として示す平面図であ
る。
FIG. 2 is a plan view showing, as a partial cross-section, a device configuration for carrying out the present reflow soldering method and a mode of use thereof.

【図3】本リフローはんだ付方法の適用対象である、異
種の電子装置の構造を示す平面図である。
FIG. 3 is a plan view showing a structure of a different type of electronic device to which the present reflow soldering method is applied.

【図4】図3に示した電気装置の断面図である。FIG. 4 is a cross-sectional view of the electric device shown in FIG.

【図5】本リフローはんだ付方法の適用対象である電子
装置の構造を示す平面図である。
FIG. 5 is a plan view showing the structure of an electronic device to which the present reflow soldering method is applied.

【図6】図5に示した電気装置の断面図である。6 is a cross-sectional view of the electric device shown in FIG.

【図7】従来のリフローはんだ付方法の実施形態を示す
工程図である。
FIG. 7 is a process drawing showing an embodiment of a conventional reflow soldering method.

【符号の説明】[Explanation of symbols]

1 基板 2 導体パターン(一方の部材) 3 はんだ 4 セラミックコンデンサ(チップ部品:他方の部
材) 5 パワー半導体素子(面接合型のチップ部品) 10 治具 14 はんだ箔(はんだ材) 14´ 溶融したはんだ材 17 受部材 20 リフロー炉 21 コンベヤ 22 昇降体(作動部材) 30 基板 32 IGBT(一方の部材) 33 FWダイオード33(一方の部材) 34 はんだ 35 上部電極(他方の部材)
1 Board 2 Conductor Pattern (One Member) 3 Solder 4 Ceramic Capacitor (Chip Component: Other Member) 5 Power Semiconductor Device (Surface Bonding Type Chip Component) 10 Jig 14 Solder Foil (Solder Material) 14 'Melted Solder Material 17 Receiving member 20 Reflow oven 21 Conveyor 22 Elevating body (operating member) 30 Substrate 32 IGBT (one member) 33 FW diode 33 (one member) 34 Solder 35 Upper electrode (other member)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B23K 31/02 310 B23K 31/02 310B ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) B23K 31/02 310 B23K 31/02 310B

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 接合すべき2つの部材の一方に、フラッ
クスレスのはんだ材を載せ、還元雰囲気としたリフロー
炉内で前記はんだ材を溶融させた後、該溶融したはんだ
材に他方の部材を接触させることを特徴とするリフロー
はんだ付方法。
1. A fluxless solder material is placed on one of two members to be joined, the solder material is melted in a reflow furnace in a reducing atmosphere, and then the other member is attached to the melted solder material. A reflow soldering method characterized by contacting.
【請求項2】 予めはんだ材の上方に他方の部材を位置
決め配置し、リフロー炉内で該他方の部材を溶融したは
んだ材上に落下させることを特徴とする請求項1に記載
のリフローはんだ付方法。
2. The reflow soldering according to claim 1, wherein the other member is positioned and arranged in advance above the solder material, and the other member is dropped onto the melted solder material in a reflow furnace. Method.
【請求項3】 接合すべき2つの部材の一方が、基板上
の導体パターンであり、他方の部材が、複数の電極を有
するチップ部品であることを特徴とする請求項1または
2に記載のリフローはんだ付方法。
3. One of the two members to be joined is a conductor pattern on a substrate, and the other member is a chip component having a plurality of electrodes. Reflow soldering method.
【請求項4】 チップ部品が、セラミックコンデンサで
あることを特徴とする請求項3に記載のリフローはんだ
付方法。
4. The reflow soldering method according to claim 3, wherein the chip component is a ceramic capacitor.
【請求項5】 基板上の導体パターンに載せたフラック
スレスのはんだ材上に、面接合型のチップ部品をさらに
載置することを特徴とする請求項3または4に記載のリ
フローはんだ付方法。
5. The reflow soldering method according to claim 3, wherein a surface-bonding type chip component is further mounted on the fluxless solder material mounted on the conductor pattern on the substrate.
【請求項6】 面接合型のチップ部品が、パワー半導体
素子であることを特徴とする請求項5に記載のリフロー
はんだ付方法。
6. The reflow soldering method according to claim 5, wherein the surface-bonding type chip component is a power semiconductor element.
【請求項7】 接合すべき2つの部材の一方を保持する
治具と、水素還元雰囲気のリフロー炉と前記治具を前記
リフロー炉内で搬送するコンベヤとを備えたリフローは
んだ付装置において、前記治具に、接合すべき2つの部
材の他方を支承する受部材を摺動可能に配設し、前記リ
フロー炉内に、前記コンベヤによる前記治具の搬送ライ
ン上に進退出して前記受部材を摺動させ、前記他方の部
材を前記一方の部材上の溶融はんだ材の上に落下させる
作動部材を配設したことを特徴とするリフローはんだ付
装置。
7. A reflow soldering apparatus comprising a jig for holding one of two members to be joined, a reflow furnace in a hydrogen reducing atmosphere, and a conveyor for transporting the jig in the reflow furnace. A receiving member that supports the other of the two members to be joined is slidably arranged in the jig, and is moved forward and backward on the jig conveying line by the conveyor in the reflow furnace to move the receiving member. A reflow soldering device, wherein an operating member is provided which slides and drops the other member onto the molten solder material on the one member.
JP2002005968A 2002-01-15 2002-01-15 Method and apparatus for reflow soldering Pending JP2003209347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002005968A JP2003209347A (en) 2002-01-15 2002-01-15 Method and apparatus for reflow soldering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002005968A JP2003209347A (en) 2002-01-15 2002-01-15 Method and apparatus for reflow soldering

Publications (1)

Publication Number Publication Date
JP2003209347A true JP2003209347A (en) 2003-07-25

Family

ID=27644864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002005968A Pending JP2003209347A (en) 2002-01-15 2002-01-15 Method and apparatus for reflow soldering

Country Status (1)

Country Link
JP (1) JP2003209347A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258362A (en) * 2009-04-28 2010-11-11 Mitsubishi Electric Corp Method for soldering electronic component
JP2011146609A (en) * 2010-01-18 2011-07-28 Ngk Spark Plug Co Ltd Method of manufacturing wiring board, and positioning jig for metal fitting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258362A (en) * 2009-04-28 2010-11-11 Mitsubishi Electric Corp Method for soldering electronic component
JP2011146609A (en) * 2010-01-18 2011-07-28 Ngk Spark Plug Co Ltd Method of manufacturing wiring board, and positioning jig for metal fitting

Similar Documents

Publication Publication Date Title
JP4073183B2 (en) Mixed mounting method using Pb-free solder and mounted product
KR100669061B1 (en) Reflow soldering method
KR100919931B1 (en) Apparatus and Method for laser soldering and Fabricating method of power semiconductor module using the same
JP4877046B2 (en) Semiconductor device and manufacturing method thereof
US7048173B2 (en) Wave soldering method using lead-free solder, apparatus therefor, and wave-soldered assembly
US20070228115A1 (en) Method of manufacturing an electronic component
JP2003209347A (en) Method and apparatus for reflow soldering
JP3860355B2 (en) Method of forming solder bump
JP5517433B2 (en) Leadless electronic component mounting method and mounting structure
JP2004281634A (en) Method for manufacturing stacked package semiconductor device
JP2000151093A (en) Method for removing semiconductor package
JP2002076605A (en) Semiconductor module and circuit board for connecting semiconductor device
JPH11121921A (en) Method and device for soldering electronic components
EP0263221A1 (en) Method of forming solder bumps on metal contact pads of a substrate
JP3360778B2 (en) Semiconductor device soldering method
JP2006114571A (en) Semiconductor device and electronic apparatus provided therewith
JP3254459B2 (en) Micro solder supply method and micro solder supply device
JP4456462B2 (en) Method for supplying mixed gas to reflow furnace and reflow furnace
Chung et al. Rework of BGA components
JP4079985B2 (en) Flow soldering equipment using Pb-free solder
JP2007059712A (en) Packaging method
JP2004119866A (en) Collet chuck and element mounting method using the same
JP2006100492A (en) Fixing method of electronic component onto support plate
KR100658901B1 (en) Mounting device of semiconductor package and mounting method by the same
JPH06216516A (en) Soldering method for electronic part