KR100658901B1 - Mounting device of semiconductor package and mounting method by the same - Google Patents
Mounting device of semiconductor package and mounting method by the same Download PDFInfo
- Publication number
- KR100658901B1 KR100658901B1 KR1020050130041A KR20050130041A KR100658901B1 KR 100658901 B1 KR100658901 B1 KR 100658901B1 KR 1020050130041 A KR1020050130041 A KR 1020050130041A KR 20050130041 A KR20050130041 A KR 20050130041A KR 100658901 B1 KR100658901 B1 KR 100658901B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- temperature
- furnace
- heating furnace
- vacuum
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/345—Arrangements for heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
도 1a는 본 발명의 실시예에 따른 반도체패키지 실장장치의 구성도1A is a configuration diagram of a semiconductor package mounting apparatus according to an embodiment of the present invention.
도 1b는 도 1a의 가열로 내부의 수직 단면도FIG. 1B is a vertical sectional view of the interior of the furnace of FIG. 1A
도 2는 본 발명의 실시예에 따른 반도체패키지 실장방법의 단계를 도시한 그래프2 is a graph showing the steps of a semiconductor package mounting method according to an embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
100 - 반도체패키지 실장장치 105 - 가열로100-semiconductor package mounting device 105-heating furnace
110, 115 - 히터 120 - 이송수단110, 115-Heater 120-Transport
130 - 인쇄회로기판 140 - 반도체패키지130-Printed Circuit Board 140-Semiconductor Package
200 - 진공펌프200-vacuum pump
본 발명은 반도체패키지 실장장치 및 그에 의한 실장방법에 관한 것으로, 보다 상세하게는 배치(batch)형의 리플로우(reflow) 공정을 이용하여 반도체패키지를 인쇄회로기판에 실장함에 있어 가열로(furnace)의 내부를 진공 상태로 함으로써 플 럭스(flux)의 활동도(activity)를 향상시키고 고융점 금속 또는 산화물의 융점을 낮추어 리플로우 공정을 보다 용이하게 할 뿐만 아니라, 솔더볼의 산화를 방지하여 젖음성을 향상시킬 수 있는 반도체패키지 실장장치 및 그에 의한 실장방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package mounting apparatus and a method for mounting the same, and more particularly, to a semiconductor package mounted on a printed circuit board using a batch reflow process. Vacuuming the inside improves the activity of the flux and lowers the melting point of the high melting point metal or oxide, making the reflow process easier, as well as preventing the oxidation of solder balls to improve wettability. The present invention relates to a semiconductor package mounting apparatus and a mounting method therefor.
반도체패키지는 통상적으로 솔더 페이스트를 이용하여 인쇄회로기판의 배선패턴에 실장된다. 반도체패키지가 인쇄회로기판 상에 실장되는 방법으로는 컨테이너(container) 형, 배치(batch) 형을 비롯하여 다양한 방법들이 사용되고 있다. 그 중에서 배치 형의 실장방법은 한 번에 다수개의 반도체패키지를 실장할 수 있는 방법으로, 보편적으로 사용되고 있는 방법이다. 상기 배치 형의 실장방법은 다수의 반도체패키지를 인쇄회로기판에 위치시키고 대략 납땜 온도로 설정되어 있는 고온의 가열로로 통과시킴으로써 이루어진다. 이러한 실장 방법을 리플로우 솔더링(reflow soldering)이라 한다. 상기 리플로우 솔더링 장치로는 가열 방식에 따라 적외선 리플로우, 열풍 리플로우, 적외선 및 열풍 리플로우, 불활성 용제의 기화잠열에 의한 리플로우 방식 등이 있다.The semiconductor package is typically mounted on a wiring pattern of a printed circuit board using solder paste. As a method of mounting a semiconductor package on a printed circuit board, various methods including a container type and a batch type are used. Among them, a batch type mounting method is a method that can mount a plurality of semiconductor packages at a time, and is a method commonly used. The batch mounting method is accomplished by placing a plurality of semiconductor packages on a printed circuit board and passing them through a high temperature heating furnace set at approximately a soldering temperature. This mounting method is called reflow soldering. The reflow soldering apparatus includes an infrared reflow, hot air reflow, infrared and hot air reflow, and a reflow method due to latent heat of vaporization of an inert solvent depending on a heating method.
한편, 최근에는 환경 문제 등이 대두됨에 따라 납을 사용하지 않는 솔더(lead free solder)로 대체되면서 리플로우 과정에서 보다 높은 가열온도가 요구되고 있다. 즉, 납 대신 고융점 금속이나 산화물을 솔더로 이용하게 되면서 가열로의 온도를 보다 상승시킬 필요가 발생하였다. 이에 따라 솔더볼의 표면이 산화되어 변색된다는 문제점이 있다. 또한, 솔더볼의 표면이 산화되면 부동태막이 형성되므로, 젖음성(wettability)이 저하되어 인쇄회로기판의 배선패턴과 전기적 연결상태가 나 빠진다는 문제점이 있다. 또한, 솔더 페이스트는 솔더볼과 플럭스(flux)를 포함하여 형성된다. 상기 플럭스의 활동도는 일반적으로 온도상승에 따라 증가하지만, 어떤 온도 이상에서는 플럭스의 구성 성분중 하나인 액티베이터(activator)의 열화 현상이 나타나게 된다는 문제점이 있다. On the other hand, in recent years, as environmental problems, such as lead-free solder (lead free solder) is replaced with a higher heating temperature is required in the reflow process. In other words, the use of a high melting point metal or oxide instead of lead as a solder has arisen the need to increase the temperature of the furnace. Accordingly, there is a problem that the surface of the solder ball is oxidized and discolored. In addition, since the passivation layer is formed when the surface of the solder ball is oxidized, wettability is lowered, thereby deteriorating an electrical connection state of the wiring pattern of the printed circuit board. In addition, the solder paste is formed including solder balls and flux. The activity of the flux generally increases with temperature rise, but there is a problem that deterioration of an activator, which is one of the components of the flux, occurs at a certain temperature or more.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로, 특히 배치(batch)형의 리플로우(reflow) 공정을 이용하여 반도체패키지를 인쇄회로기판에 실장함에 있어 가열로(furnace)의 내부를 진공 상태로 함으로써 플럭스(flux)의 활동도(activity)를 향상시키고 고융점 금속 또는 산화물의 융점을 낮추어 리플로우 공정을 보다 용이하게 할 뿐만 아니라, 솔더볼의 산화를 방지하여 젖음성을 향상시킬 수 있는 반도체패키지 실장장치 및 그에 의한 실장방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in particular, in mounting a semiconductor package to a printed circuit board using a batch reflow process, the interior of the furnace is vacuumed. This improves the flux activity and lowers the melting point of high melting point metals or oxides, making the reflow process easier, as well as the semiconductor package mounting which prevents the oxidation of solder balls to improve wettability. It is an object of the present invention to provide an apparatus and a method for mounting the same.
상기와 같은 과제를 해결하기 위하여 안출된 본 발명의 반도체패키지 실장장치는 솔더볼이 형성되어 있는 반도체패키지를 소정 온도로 가열하여 인쇄회로기판의 상부에 실장되도록 하는 가열로(furnace)와, 상기 가열로와 연결되어 상기 가열로의 내부를 진공상태로 유지시키는 진공펌프를 포함하여 이루어지는 것을 특징으로 한다.In order to solve the above problems, the semiconductor package mounting apparatus of the present invention is a heating furnace (furnace) to be mounted on top of the printed circuit board by heating the semiconductor package in which the solder ball is formed to a predetermined temperature, the heating furnace It is characterized in that it comprises a vacuum pump connected to and to maintain the interior of the furnace in a vacuum state.
이 때, 상기 가열로는 리플로우 오븐(reflow oven)일 수 있다.In this case, the heating furnace may be a reflow oven.
또한, 본 발명의 반도체패키지 실장방법은 가열로의 온도를 서서히 상승시키 는 초기 램프단계; 상기 초기 램프단계에서 상승된 온도로 일정 시간동안 유지하는 예열단계; 상기 예열단계의 온도에서 계속 가열하여 온도를 상승시키는 리플로우단계; 가열로의 온도를 서서히 냉각시키는 냉각단계; 및 상기 가열로의 내부를 진공상태로 유지시키는 진공단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, the semiconductor package mounting method of the present invention comprises an initial ramp step of gradually increasing the temperature of the heating furnace; A preheating step of maintaining the temperature rise in the initial ramp step for a predetermined time; A reflow step of raising the temperature by continuously heating at the temperature of the preheating step; A cooling step of gradually cooling the temperature of the heating furnace; And a vacuum step of maintaining the interior of the heating furnace in a vacuum state.
또한, 상기 예열단계는 110℃ 내지 130℃의 온도로 유지될 수 있다. 또한, 상기 리플로우 단계는 220℃ 내지 260℃까지 가열되도록 이루어질 수 있다. In addition, the preheating step may be maintained at a temperature of 110 ℃ to 130 ℃. In addition, the reflow step may be made to be heated to 220 ℃ to 260 ℃.
또한, 상기 진공단계는 상기 예열단계와 동시에 이루어지거나, 또는 상기 예열단계 이전에 이루어질 수 있다. 또한, 상기 진공단계에서는 상기 가열로 내부의 압력을 0.01 내지 1.5 Pa로 유지시키는 것이 바람직하다.In addition, the vacuum step may be performed simultaneously with the preheating step, or may be performed before the preheating step. In the vacuum step, it is preferable to maintain the pressure inside the heating furnace at 0.01 to 1.5 Pa.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 실시예에 따른 반도체패키지 실장장치에 대해 설명한다.First, a semiconductor package mounting apparatus according to an embodiment of the present invention will be described.
도 1a는 본 발명의 실시예에 따른 반도체패키지 실장장치의 구성도를 나타내며, 도 1b는 도 1a의 가열로 내부의 수직 단면도를 나타낸다.FIG. 1A illustrates a schematic diagram of a semiconductor package mounting apparatus according to an exemplary embodiment of the present invention, and FIG. 1B illustrates a vertical cross-sectional view of the interior of the heating furnace of FIG. 1A.
본 발명의 실시예에 따른 반도체패키지 실장장치(100)는, 도 1a 및 도 1b를 참조하면, 가열로(105)와 진공펌프(200)를 포함하여 이루어진다. 또한, 상기 가열로(105) 내부에는 반도체패키지(120)가 실장될 인쇄회로기판(130)과, 상기 인쇄회로기판(150)을 이송하는 이송수단(150)이 위치하게 된다. 또한, 상기 가열로(105) 내부에는 반도체패키지(120)의 하부에 형성된 솔더볼을 융착하기 위해 히터(110, 115)가 위치하게 된다. 상기 반도체패키지 실장장치(100)는 볼그리드어레이(Ball Grid Array:이하, BGA라 한다) 방식의 반도체패키지 등 솔더볼을 사용하는 반도체패키지에 적용될 수 있으며, 이송수단이 작동함에 따라 일련의 공정을 거치면서 한 번에 다수개의 반도체패키지가 실장될 수 있는 배치 타입의 리플로우 방식을 따르게 된다.1A and 1B, a semiconductor
상기 가열로(105)는 솔더볼이 형성되어 있는 반도체패키지(120)와 플럭스가 도포된 인쇄회로기판(150)에 히터(110)를 통하여 열을 가함으로써 상기 반도체패키지(120)가 인쇄회로기판(150)에 실장되도록 한다. 상기 가열로(105)의 내부에는 히터(110, 115)와 이송수단(150)과 인쇄회로기판(130) 및 반도체패키지(120)가 위치하고 있다. 또한, 상기 가열로(105)의 일측에는 상기 가열로(105)의 내부를 진공으로 만들기 위한 진공펌프(200)가 배관(107)을 통해 연결되어 있다. 이 때, 상기 가열로(105)는 리플로우 오븐(reflow oven)인 것이 바람직하다.The
상기 히터(110, 115)는 상기 가열로(105)의 내부를 가열하기 위한 부분으로, 상부히터(110)와 하부히터(115)를 포함하여 형성된다. 상기 히터(110, 115)는 가열로(105) 내부의 상부와 하부에 각각 형성되는 것이 바람직하며, 다만 여기서 상기 히터(110, 115)의 형성위치 또는 개수를 한정하는 것은 아니다. 상기 히터(110, 115)로부터 방출되는 열은 반도체패키지(120)의 솔더볼과 인쇄회로기판(130)상에 도포된 플럭스에 가해지게 되고, 상기 반도체패키지(120)가 인쇄회로기판(130)에 실장될 수 있도록 한다. 상기 히터(110, 115)에 의해 가열로(105) 내부에 형성되는 온도 범위는 다양할 수 있으며, 솔더볼과 플럭스의 종류에 따라 변경될 수 있음은 물론이다. The
상기 이송수단(120)은 가열로 내부로 인쇄회로기판(130)이 이동될 수 있도록 하는 부분이다. 상기 이송수단(120)은 컨베이어 벨트 방식을 취하는 것이 바람직하며, 다만 여기서 상기 이송수단(120)의 방식을 한정하는 것은 아니다. 또한, 상기 이송수단(120)은 가열로(105) 내부의 고온 환경에 견딜 수 있도록 내열 재료로 형성되는 것이 바람직하다. 상기 이송수단(120)의 상부와 하부에는 상기 히터(110, 115)가 위치하고 있다. 또한, 상기 이송수단(120)의 상면에는 반도체패키지(140)가 탑재된 인쇄회로기판(130)이 위치하게 된다. 상기 이송수단(120)은 롤러(도면 미도시) 등의 회전체에 연결되어 연속 또는 간헐적으로 이동할 수 있도록 형성된다.The transfer means 120 is a portion for allowing the printed
상기 인쇄회로기판(130)은 상기 이송수단(120)의 상면에 위치하며, 다수의 배선패턴이 형성되어 있다. 또한, 상기 인쇄회로기판(130)의 표면에는 다수개의 반도체패키지(140)가 형성되며, 상기 반도체패키지(140)는 상기 배선패턴과 상호 전기적으로 연결된다. 상기 인쇄회로기판(130)의 상면과 하면의 배선패턴은 비아홀(도면 미도시)에 의해 상호 전기적으로 연결된다. 상기 인쇄회로기판(130) 중 상기 반도체패키지(140)의 솔더볼이 융착될 부분에는 플럭스가 도포되어 있다. The printed
상기 플럭스는 리플로우 솔더링에서 솔더의 흐름을 돕기 위해 사용된다. 솔더볼과 인쇄회로기판(130)의 배선패턴과 같이 금속표면은 수지나 오염물 등이 제거된 후에도 산화막으로 덮여 있으므로, 상기 플럭스를 이용하여 순수한 금속표면을 얻고 이를 유지하게 된다. 즉, 상기 플럭스는 첫째, 솔더링될 표면을 깨끗하게 하고 이를 유지시켜 금속표면의 재산화를 방지하고, 둘째, 솔더의 표면장력을 저하시 킴으로써 솔더의 표면적을 넓히는 역할을 하게 된다. 상기 플럭스는 액티베이터(activator), 용매(solvents), 추가물질 등을 포함하여 이루어진다. 상기 액티베이터는 솔더링되는 금속표면의 산화층을 제거하여 활성화시키는 역할을 한다. 또한, 상기 액티베이터는 일반적으로 온도상승에 따라 기능이 활발해져 플럭스의 활동도(activity)를 증가시키지만, 소정 온도 이상에서는 열화(degradation)된다. 상기 진공펌프(200)는 가열로(105)의 내부를 진공상태로 만들어 액티베이터의 열화를 방지함으로써 플럭스의 활동도를 증가시키게 된다. 또한, 상기 용매는 액티베이터 등을 움직이게 하는 캐리어(carrier) 역할을 수행함과 동시에, 액상의 플럭스가 인쇄회로기판(130)의 상면에 균일하게 도포되도록 한다. 상기 용매는 예열단계(S2)에서 증발이 이루어지게 되므로 플럭스의 성분 중 액티베이터 등만 남아 솔더의 결합을 돕게 된다. The flux is used to assist the flow of solder in reflow soldering. Like the solder ball and the wiring pattern of the printed
상기 반도체패키지(140)는 솔더볼이 형성된 부분이 인쇄회로기판(130) 방향을 향하도록 상기 인쇄회로기판(130)의 상부에 위치한다. 상기 반도체패키지(140)의 상면은 주로 상부히터(110)로부터 열을 받게 되고, 상기 반도체패키지(140)의 하면은 주로 하부히터(115)로부터 열을 받게 된다. 상기 반도체패키지(140)는 일례로 배선패턴이 형성된 서브스트레이트의 상부에 솔더마스크를 형성하고, 그 상부에 반도체다이를 부착한 후, 와이어 본딩, 봉지 및 솔더볼 형성 등의 과정을 거쳐 제조된다. 다만, 여기서 상기 반도체패키지(140)의 제조방법을 한정하는 것은 아니며 다양한 방식으로 제조된 반도체패키지(140)가 사용될 수 있다.The
상기 솔더볼(도면 미도시)는 상기 반도체패키지(140)의 서브스트레이트 하면 의 배선패턴과 전기적으로 연결되도록 형성된다. 상기 솔더볼은 BGA 패키지에서 통상 5mil 내지 45mil의 지름으로 형성되며, 다만 여기서 상기 솔더볼의 크기를 한정하는 것은 아니다. 또한, 상기 솔더볼은 10Sn/90Pb(액상선 온도 302℃), 63Sn/37Pb(액상선 온도 183℃), 62Sn/36Pb/2Ag(액상선 온도 179℃) 등의 합금이 일반적으로 사용된다. 가장 고온에서 사용되는 10Sn/90Pb 합금은 주로 세라믹 BGA 제품에 사용되는 반면, 나머지 합금들은 주로 플라스틱 BGA 제품에 사용된다. 한편, 환경문제 등의 이유로 최근에는 납이 사용되지 않는 무연 솔더 기술이 등장하게 되었다. The solder ball (not shown) is formed to be electrically connected to the wiring pattern on the lower surface of the substrate of the
상기 진공펌프(200)는 상기 가열로(105)의 일측에 배관(107)을 통해 연결된다. 상기 진공펌프(200)는 터보(turbo) 펌프, 부스터(booster) 펌프, 로터리(rotary) 펌프 등이 사용될 수 있으며, 터보 펌프와 부스터 펌프의 조합 또는 터보 펌프와 부스터 펌프 및 로터리 펌프의 조합으로 사용될 수도 있다. 다만, 여기서 상기 진공펌프(200)의 종류 및 배열을 한정하는 것은 아니다.The
상기에서 언급한 무연 솔더는 주석(Sn), 구리(Cu), 은(Ag), 비스무트(Bi), 인듐(In) 등의 조성물로 이루어진다. 이렇게 무연 솔더 기술이 등장함에 따라 융점이 높은 솔더를 사용하게 되어 리플로우 과정시 보다 높은 온도가 필요하게 된다. 상기 가열로(105)의 내부온도가 높아지면 솔더 표면의 산화가 더욱 심해지게 된다. 이 때, 상기 진공펌프(200)는 상기 가열로(105)의 내부를 진공상태로 유지시켜 솔더표면의 산화를 방지하게 된다. 따라서, 표면 산화로 인한 솔더볼의 변색이 방지된다. 또한, 상기 진공펌프(200)는 솔더볼 표면의 산화를 방지함으로써 솔더볼과 인쇄회로기판(130)의 배선패턴과의 젖음성을 향상시켜 전기적인 효율성을 높이게 된다. 또한, 상기 진공펌프(200)는 가열로(105) 내부의 압력을 감소시켜 고융점 솔더 조성물의 융점을 낮춤으로써 솔더볼의 융착이 보다 용이하게 이루어질 수 있도록 한다.The lead-free solder mentioned above consists of a composition such as tin (Sn), copper (Cu), silver (Ag), bismuth (Bi), indium (In) and the like. This lead-free solder technology has resulted in the use of higher melting point solders, requiring higher temperatures during the reflow process. As the internal temperature of the
다음으로, 본 발명의 실시예에 따른 반도체패키지 실장방법에 대해 설명한다.Next, a semiconductor package mounting method according to an embodiment of the present invention will be described.
도 2는 본 발명의 실시예에 따른 반도체패키지 실장방법의 단계를 도시한 그래프를 나타낸다.2 is a graph showing the steps of the semiconductor package mounting method according to an embodiment of the present invention.
본 발명의 실시예에 따른 반도체패키지 실장방법은, 도 2를 참조하면, 초기 램프단계(S 1)와 예열단계(S 2)와 리플로우 단계(S 3)와 냉각단계(S 4) 및 진공단계(S v)를 포함하여 이루어진다. 도 2의 리플로우 프로파일(reflow profiles)에서 가로축은 시간을, 세로축은 온도를 나타낸다. 이러한 리플로우 프로파일은 솔더링 과정에서 매우 중요한 역할을 차지한다. 반도체 제품들이 가열로(105)를 통과한 후 빠져나올 때의 급격한 온도변화는 심각한 변형(warpage)를 초래할 수 있다. 또한, 어떤 상황에서는 솔더볼 내부에 기공이 형성되어 반도체제품의 신뢰성이 떨어질 수도 있다. 상기 리플로우 프로파일이 적절하게 조정됨으로써 이러한 현상들이 방지될 수 있다.In the semiconductor package mounting method according to an embodiment of the present invention, referring to FIG. 2, an initial ramp step S 1, a preheating step S 2, a
상기 초기램프단계(S 1)는 가열로(105)의 온도를 서서히 상승시키는 구간이다. 이 단계에서는 급격한 온도변화가 이루어지지 않도록 히터(110, 115)를 서서히 가열시켜 주는 것이 중요하다.The initial lamp step (S 1) is a section for gradually increasing the temperature of the
상기 예열단계(S 2)는 상기 초기램프단계(S 1)에서 상승된 온도를 일정 시간동안 유지시키는 구간이다. 상기 예열단계(S 2)에서 플럭스의 활동이 개시된다. 따라서, 상기 진공단계(S v)는 예열단계(S 2)와 동시에 이루어지거나, 또는 상기 예열단계(S 2) 이전에 이루어지는 것이 바람직하다. 또한, 상기 진공단계(S v)는 예열단계(S 2)로부터 리플로우단계(S 3)에 이르기까지 유지될 수 있으며, 경우에 따라 예열단계(S 2) 동안에만 이루어질 수도 있다. 상기 예열단계(S 2)가 진공 상태에서 유지됨으로써 액티베이터의 열화가 방지되고 그에 따라 플럭스의 활동도가 높아지게 된다. 또한, 상기 예열단계(S 2)는 110℃ 내지 130℃의 온도 범위내에서 이루어지는 것이 바람직하다. 다만, 여기서 상기 예열단계(S 2)의 가열온도를 한정하는 것은 아니며 경우에 따라 가열온도의 범위가 가변적이 될 수 있음은 물론이다.The preheating step (S 2) is a section for maintaining the temperature rise in the initial lamp step (S 1) for a predetermined time. In the preheating step S 2, the activity of the flux is started. Therefore, the vacuum step (S v) is preferably performed at the same time as the preheating step (S 2), or before the preheating step (S 2). In addition, the vacuum step S v may be maintained from the preheating step S 2 to the
상기 리플로우단계(S 3)는 상기 예열단계(S 2)의 온도에서 계속 가열하여 온도를 상승시키는 구간이다. 상기 리플로우단계(S 3) 동안 솔더볼이 용융되어 인쇄회로기판(130) 상에 융착된다. 이 때, 상기 리플로우단계(S 3)는 220℃ 내지 260℃의 온도 범위에서 이루어지는 것이 바람직하다. 다만, 여기서 상기 리플로우단계(S 3)의 가열온도를 한정하는 것은 아니며, 경우에 따라 가열온도의 범위가 가별적일 수 있다.The
상기 냉각단계(S 4)는 가열로(105)의 온도를 서서히 냉각시키는 구간이다. 상기 냉각단계(S 4)에서 가열로(105) 내부의 온도가 급격히 하강하면 열팽창계수가 다른 재질의 부품들끼리 변형(warpage)가 발생하여 반도체제품의 신뢰도가 떨어지 게 되므로, 냉각속도를 적절하게 조정하는 것이 중요하다.The cooling step (S 4) is a section for gradually cooling the temperature of the
상기 진공단계(S v)는 가열로(105)와 배관을 통해 연결되어 있는 진공펌프(200)를 작동시켜 가열로(105) 내부를 진공상태로 유지하는 구간이다. 상기에서 언급한 바와 같이 상기 진공단계(S v)는 예열단계(S 2) 동안 이루어질 수 있으며, 또는 예열단계(S 2)와 리플로우단계(S 3)에서 이루어질 수도 있다. 상기 진공단계(S v)는 가열로(105) 내부의 압력을 0.01 내지 1.5 Pa로 유지시키는 것이 바람직하다. 다만, 여기서 상기 가열로(105) 내부 압력을 한정하는 것은 아니다. 상기 가열로(105) 내부 압력은 리플로우 프로세스의 각 구간마다 유동적으로 조절됨으로써 기능을 극대화시킬 수 있다. 상기 진공단계(S v)는 액티베이터의 열화를 방지하여 플럭스의 활동도를 증가시키며, 고융점 솔더볼의 융점을 낮추어 보다 원활한 융착이 이루어질 수 있도록 하며, 솔더볼의 산화를 억제하여 변색을 방지하고 젖음성을 향상시키게 된다.The vacuum step (S v) is a section for maintaining the interior of the
이상 설명한 바와 같이, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다.As described above, the present invention is not limited to the specific preferred embodiments described above, and any person having ordinary skill in the art to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Various modifications are possible, of course, and such changes are within the scope of the claims.
본 발명에 따른 반도체패키지 실장장치 및 실장방법에 의하면, 배치 타입의 리플로우 공정에 진공기술을 도입함으로써 첫째, 액티베이터의 열화를 방지하여 플럭스의 활동도를 증가시키며, 둘째, 고융점 조성물을 갖는 솔더볼의 융점을 낮추어 솔더볼의 융착이 보다 원활하게 이루어질 수 있도록 하며, 셋째, 솔더볼 표면의 산화를 억제하여 솔더볼의 변색을 방지하며, 넷째, 솔더볼 표면의 산화를 억제하여 솔더볼과 인쇄회로기판 간의 젖음성을 향상시킬 수 있는 효과가 있다.According to the semiconductor package mounting apparatus and mounting method according to the present invention, by introducing a vacuum technology in a batch-type reflow process, firstly, to increase the activity of the flux by preventing the activator deterioration, and secondly, a solder ball having a high melting point composition To reduce the melting point of the solder ball to facilitate the fusion of the solder ball, third, to prevent the discoloration of the solder ball by inhibiting the oxidation of the solder ball surface, fourth, to improve the wettability between the solder ball and the printed circuit board by suppressing the oxidation of the solder ball surface. It can be effected.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050130041A KR100658901B1 (en) | 2005-12-26 | 2005-12-26 | Mounting device of semiconductor package and mounting method by the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050130041A KR100658901B1 (en) | 2005-12-26 | 2005-12-26 | Mounting device of semiconductor package and mounting method by the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100658901B1 true KR100658901B1 (en) | 2006-12-15 |
Family
ID=37733669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050130041A KR100658901B1 (en) | 2005-12-26 | 2005-12-26 | Mounting device of semiconductor package and mounting method by the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100658901B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004037044A (en) | 2002-07-08 | 2004-02-05 | Noritake Co Ltd | Vacuum heating furnace for flat panel display |
JP2004291077A (en) | 2003-03-28 | 2004-10-21 | Hitachi Cable Ltd | Brazing heat treatment method and brazed product using the same |
-
2005
- 2005-12-26 KR KR1020050130041A patent/KR100658901B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004037044A (en) | 2002-07-08 | 2004-02-05 | Noritake Co Ltd | Vacuum heating furnace for flat panel display |
JP2004291077A (en) | 2003-03-28 | 2004-10-21 | Hitachi Cable Ltd | Brazing heat treatment method and brazed product using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4073183B2 (en) | Mixed mounting method using Pb-free solder and mounted product | |
EP1350588B1 (en) | Method of manufacturing semiconductor device | |
US5878942A (en) | Soldering method and soldering apparatus | |
EP0473929B1 (en) | Method of forming a thin film electronic device | |
US9847310B2 (en) | Flip chip bonding alloys | |
KR101505944B1 (en) | Serial linear thermal processor arrangement | |
TW201537704A (en) | Systems for processing semiconductor devices, and methods of processing semiconductor devices | |
US5115964A (en) | Method for bonding thin film electronic device | |
US7367489B2 (en) | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps | |
JP2005205418A (en) | Joined structure manufacturing method | |
JP2008277335A (en) | Semiconductor device and its manufacturing process | |
KR100658901B1 (en) | Mounting device of semiconductor package and mounting method by the same | |
US10115716B2 (en) | Die bonding to a board | |
US6732907B2 (en) | Soldering method, soldering device, and method and device of fabricating electronic circuit module | |
JP2007109859A (en) | Method for manufacturing electronic parts | |
AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
US20050048748A1 (en) | Method of making a circuitized substrate | |
JP4785486B2 (en) | Electronic device manufacturing method and manufacturing apparatus | |
US11000923B2 (en) | Tool and method of reflow | |
EP2966677A1 (en) | Method of attaching electronic components by soldering with removal of substrate oxide coating using a flux, corresponding substrate and corresponding flip-chip component | |
JP2002076605A (en) | Semiconductor module and circuit board for connecting semiconductor device | |
KR20100098087A (en) | Method of forming a solder ball and a method of manufacturing the substrate using the same | |
JP2004214553A (en) | Reflow furnace | |
JP2003031614A (en) | Semiconductor device, semiconductor module and method of mounting the device and the module | |
JP2002290027A (en) | Manufacturing method and device for electronic circuit module and semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141210 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151209 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161207 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171205 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191209 Year of fee payment: 14 |