JP2003209135A - Semiconductor device and its manufacturing method, and electronic instrument - Google Patents
Semiconductor device and its manufacturing method, and electronic instrumentInfo
- Publication number
- JP2003209135A JP2003209135A JP2002004607A JP2002004607A JP2003209135A JP 2003209135 A JP2003209135 A JP 2003209135A JP 2002004607 A JP2002004607 A JP 2002004607A JP 2002004607 A JP2002004607 A JP 2002004607A JP 2003209135 A JP2003209135 A JP 2003209135A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- semiconductor chip
- lead
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法並びに電子機器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, and an electronic device.
【０００２】[0002]
【背景技術】従来、フェースダウンボンディング構造で
半導体チップと基板とを接続する際、半導体チップのバ
ンプと基板のリードを接合する場合、予め加熱されたボ
ンディングツールからの輻射熱によって、基板が伸びて
してしまい、それに伴ってリードのピッチが広がって、
バンプとリードの接合位置がずれることがあった。その
結果、バンプ及びリードがショートするなど、接合の信
頼性に問題があった。2. Description of the Related Art Conventionally, when connecting a semiconductor chip and a substrate with a face-down bonding structure, when bonding a bump of the semiconductor chip and a lead of the substrate, the substrate is stretched by radiant heat from a bonding tool which is heated in advance. And the lead pitch widens accordingly,
The bumps and leads could be misaligned. As a result, there is a problem in reliability of bonding such as short-circuiting of bumps and leads.
【０００３】本発明は、従来の問題点を解決するもの
で、その目的は、信頼性の高い接合が得られる半導体装
置及びその製造方法並びに電子機器を提供することにあ
る。The present invention solves the conventional problems, and an object of the present invention is to provide a semiconductor device, a method of manufacturing the same, and an electronic apparatus which can obtain a highly reliable junction.
【０００４】[0004]
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、半導体チップの電極と基板に形成
されたリードとを加圧及び加熱して接合することによ
り、前記半導体チップと前記基板とをフェースダウンボ
ンディング構造で接続することを含み、前記電極及び前
記リードの接合温度より低い温度条件下で前記電極及び
前記リードに対する加圧を開始し、前記加圧の開始と同
時又は前記加圧の開始後に、前記電極及び前記リードの
接合部の温度を前記接合温度以上に昇温させる。(1) In the method of manufacturing a semiconductor device according to the present invention, the electrodes of the semiconductor chip and the leads formed on the substrate are bonded together by applying pressure and heat to the semiconductor chip. Connecting the substrate and the substrate by a face-down bonding structure, starting the pressurization to the electrode and the lead under a temperature condition lower than the bonding temperature of the electrode and the lead, and simultaneously with the start of the pressurization or After the pressurization is started, the temperature of the joint between the electrode and the lead is raised to the joint temperature or higher.
【０００５】本発明によれば、熱によって基板が伸びる
前に電極及びリードを加圧するので、電極とリードの接
合位置のズレが少なくなる。According to the present invention, the electrodes and the leads are pressed before the substrate is stretched by heat, so that the displacement of the bonding position between the electrodes and the leads is reduced.
【０００６】（２）この半導体装置の製造方法におい
て、さらに、前記半導体チップと前記基板との接続工程
前に、前記電極と前記リードとの位置合わせを行うこと
を含み、前記電極と前記リードの位置合わせは、室温下
で行ってもよい。(2) In this method of manufacturing a semiconductor device, the method further includes the step of aligning the electrodes and the leads before the step of connecting the semiconductor chip and the substrate. The alignment may be performed at room temperature.
【０００７】（３）本発明に係る半導体装置の製造方法
は、第１の半導体チップの第１の電極と第１の基板の第
１のリードとを加圧及び加熱して接合することにより、
前記第１の半導体チップと前記第１の基板とをフェース
ダウンボンディング構造で接続した後に、第２の半導体
チップの第２の電極と第２の基板の第２のリードとを加
圧及び加熱して接合することにより、前記第２の半導体
チップと前記第２の基板とをフェースダウンボンディン
グ構造で接続することを含む複数の半導体装置の製造方
法であって、前記第１の半導体チップと前記第１の基板
との接続工程において、前記第１の電極及び前記第１の
リードの接合温度より低い温度条件下で前記第１の電極
及び前記第１のリードに対する加圧を開始し、前記加圧
の開始と同時又は前記加圧の開始後に、前記電極及び前
記リードの接合部の温度を前記接合温度以上に昇温させ
ることを含む。(3) In the method of manufacturing a semiconductor device according to the present invention, the first electrode of the first semiconductor chip and the first lead of the first substrate are pressed and heated to be bonded to each other.
After connecting the first semiconductor chip and the first substrate with a face-down bonding structure, the second electrode of the second semiconductor chip and the second lead of the second substrate are pressed and heated. A method for manufacturing a plurality of semiconductor devices, comprising connecting the second semiconductor chip and the second substrate with a face-down bonding structure by joining the first semiconductor chip and the first semiconductor chip together. In the step of connecting to the first substrate, pressurization to the first electrode and the first lead is started under a temperature condition lower than a bonding temperature of the first electrode and the first lead, and the pressurization is performed. Simultaneously with the start of or after the start of the pressurization, the temperature of the joint portion of the electrode and the lead is raised to the joint temperature or higher.
【０００８】本発明によれば、熱によって基板が伸びる
前に電極及びリードを加圧するので、電極とリードの接
合位置のズレがなくなる。According to the present invention, since the electrodes and the leads are pressed before the substrate is stretched by heat, the displacement of the joint position between the electrodes and the leads is eliminated.
【０００９】（４）この半導体装置の製造方法におい
て、さらに、前記半導体チップと前記基板との接続工程
前に、前記電極と前記リードとの位置合わせを行うこと
を含み、前記電極と前記リードの位置合わせを、室温で
行ってもよい。(4) In this method of manufacturing a semiconductor device, the method further includes the step of aligning the electrodes and the leads before the step of connecting the semiconductor chip and the substrate. The alignment may be performed at room temperature.
【００１０】（５）この半導体装置の製造方法におい
て、複数のボンディングステージを使用し、前記第１の
半導体チップと前記第１の基板との接続工程を、第１の
ボンディングステージ上で行い、前記第２の半導体チッ
プと前記第２の基板との接続工程を、第２のボンディン
グステージ上で行い、少なくとも前記第２の半導体チッ
プと前記第２の基板との接続工程が行われている間、前
記第１のボンディングステージは冷却されてもよい。(5) In this method of manufacturing a semiconductor device, a plurality of bonding stages are used, and the step of connecting the first semiconductor chip and the first substrate is performed on the first bonding stage. The connecting step between the second semiconductor chip and the second substrate is performed on the second bonding stage, and at least during the connecting step between the second semiconductor chip and the second substrate, The first bonding stage may be cooled.
【００１１】これによれば、電極とリードの位置合わせ
を行うときに、熱によって基板が伸びることを避けるこ
とができる。According to this, it is possible to prevent the substrate from extending due to heat when the electrodes and the leads are aligned.
【００１２】（６）この半導体装置の製造方法におい
て、複数のボンディングツールを使用し、前記第１の半
導体チップと前記第１の基板との接続工程を、第１のボ
ンディングツールを使用して行い、前記第２の半導体チ
ップと前記第２の基板との接続工程を、第２のボンディ
ングツールを使用して行い、少なくとも前記第２の半導
体チップと前記第２の基板との接続工程が行われている
間、前記第１のボンディングツールは冷却されてもよ
い。(6) In this method of manufacturing a semiconductor device, a plurality of bonding tools are used, and the step of connecting the first semiconductor chip and the first substrate is performed using the first bonding tool. The connecting step between the second semiconductor chip and the second substrate is performed using a second bonding tool, and at least the connecting step between the second semiconductor chip and the second substrate is performed. During that, the first bonding tool may be cooled.
【００１３】これによれば、電極とリードの位置合わせ
を行うときに、熱によって基板が伸びることを避けるこ
とができる。According to this, when the electrodes and the leads are aligned, it is possible to prevent the substrate from being stretched by heat.
【００１４】（７）本発明に係る半導体装置は、上記方
法によって製造されたものである。(7) The semiconductor device according to the present invention is manufactured by the above method.
【００１５】（８）本発明に係る電子機器は、上記半導
体装置を有する。(8) An electronic device according to the present invention has the above semiconductor device.
【００１６】[0016]
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。図１は、本発明の実
施の形態に係る半導体装置を示す図である。半導体装置
は、半導体チップ１０と基板２０を有する。半導体チッ
プ１０は、集積回路チップである。半導体チップ１０
は、複数の電極１２を有する。各電極１２は、パッド１
４及びバンプ１６からなるが、バンプ１６を無くしてパ
ッド１４のみが電極であってもよい。パッド１４は、例
えばアルミニウムから形成され、バンプ１６は、例えば
金から形成されている。バンプ１６は、メッキで形成し
てもよいし、ワイヤーボンディングのボールによって形
成してもよい。BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention. The semiconductor device has a semiconductor chip 10 and a substrate 20. The semiconductor chip 10 is an integrated circuit chip. Semiconductor chip 10
Has a plurality of electrodes 12. Each electrode 12 is a pad 1
4 and the bumps 16, the bumps 16 may be eliminated and only the pads 14 may be electrodes. The pad 14 is made of, for example, aluminum, and the bump 16 is made of, for example, gold. The bumps 16 may be formed by plating or may be formed by balls for wire bonding.
【００１７】基板２０は、フレキシブル基板であっても
よいし、フィルムであってもよいし、リジッド基板であ
ってもよい。基板２０は、例えばポリイミド樹脂から形
成されるベース基板の上に複数のリード２２が形成され
たものでもよい。この場合、複数のリード２２によって
配線パターンが形成される。図３に示すように、半導体
チップ１０の電極１２（バンプ１６）と接合される前の
リード２２は、表面層２４と内部層２６とを有してもよ
い。例えば、表面層２４は、スズ（Ｓｎ）などのろう材
で、内部層２６は、銅（Ｃｕ）から形成されている。表
面層２４又は内部層２６を複数層で形成してもよい。The substrate 20 may be a flexible substrate, a film, or a rigid substrate. The substrate 20 may be one in which a plurality of leads 22 are formed on a base substrate made of, for example, a polyimide resin. In this case, a wiring pattern is formed by the plurality of leads 22. As shown in FIG. 3, the lead 22 before being bonded to the electrode 12 (bump 16) of the semiconductor chip 10 may have a surface layer 24 and an internal layer 26. For example, the surface layer 24 is made of a brazing material such as tin (Sn), and the inner layer 26 is made of copper (Cu). The surface layer 24 or the inner layer 26 may be formed of a plurality of layers.
【００１８】半導体チップ１０は、基板２０にフェース
ダウンボンディングされている。電極１２（バンプ１
６）とリード２２とが接合されている。図３に示すよう
に、電極１２（バンプ１６）のリード２２に対する接合
面と、リード２２の電極１２（バンプ１６）に対する接
合面とは、異なる大きさになっていてもよい（例えば前
者が後者より大きい）。The semiconductor chip 10 is face-down bonded to the substrate 20. Electrode 12 (bump 1
6) and the lead 22 are joined. As shown in FIG. 3, the bonding surface of the electrode 12 (bump 16) to the lead 22 and the bonding surface of the lead 22 to the electrode 12 (bump 16) may have different sizes (for example, the former is the latter. Greater than).
【００１９】次に、図２は、本実施の形態に係る半導体
装置の製造方法を説明する図である。図３は、図２の部
分拡大図である。半導体装置の製造方法は、半導体チッ
プ１０の電極１２と基板２０に形成されたリード２２と
を、加圧及び加熱して接合することを含む。例えば、フ
ェースダウンボンディング工程によって、半導体チップ
１０を基板２０に実装する。詳しくは、図２に示すよう
に、半導体チップ１０の電極１２が形成された面と、基
板２０のリード２２が形成された面を対向させ、ボンデ
ィングツール４０及びボンディングステージ４２を使用
して、電極１２とリード２２のボンディングを行う。Next, FIG. 2 is a diagram for explaining a method of manufacturing a semiconductor device according to this embodiment. FIG. 3 is a partially enlarged view of FIG. The method for manufacturing a semiconductor device includes bonding the electrode 12 of the semiconductor chip 10 and the lead 22 formed on the substrate 20 by applying pressure and heat. For example, the semiconductor chip 10 is mounted on the substrate 20 by a face-down bonding process. More specifically, as shown in FIG. 2, the surface of the semiconductor chip 10 on which the electrodes 12 are formed and the surface of the substrate 20 on which the leads 22 are formed face each other, and the bonding tool 40 and the bonding stage 42 are used to 12 and the lead 22 are bonded.
【００２０】本実施の形態では、電極１２及びリード２
２を接合温度以下の条件下において、電極１２及びリー
ド２２に対する加圧の開始し、加圧の開始と同時又は開
始後に、電極１２及びリード２２の接合部を接合温度以
上に昇温させる。接合温度とは、電極１２とリード２２
とを接合するために最低限必要な温度である。また、接
合部とは、電極１２とリード２２とのうち、金属接合方
式または接着接合方式などの接合方式により接合され
る、または、接合された部分である。例えば、ボンディ
ングステージ４２上で、電極１２とリード２２（半導体
チップ１０と基板２０）を位置決めする。このとき、ボ
ンディングステージ４２は、加熱しておかないように
（すなわち室温（常温）に）しておく。要するに、電極
１２とリード２２の位置合わせを、室温等の接合温度以
下の温度条件下で行う。In the present embodiment, the electrode 12 and the lead 2 are
2 is started at a temperature below the bonding temperature and pressure is applied to the electrode 12 and the lead 22. At the same time as or after the start of the pressure, the bonding portion between the electrode 12 and the lead 22 is heated to the bonding temperature or higher. The bonding temperature means the electrode 12 and the lead 22.
This is the minimum temperature required for joining and. Further, the joint portion is a portion of the electrode 12 and the lead 22 which are joined by a joining method such as a metal joining method or an adhesive joining method, or are joined. For example, the electrodes 12 and the leads 22 (semiconductor chip 10 and substrate 20) are positioned on the bonding stage 42. At this time, the bonding stage 42 is kept so as not to be heated (that is, at room temperature (normal temperature)). In short, the electrode 12 and the lead 22 are aligned with each other under a temperature condition such as room temperature which is equal to or lower than the bonding temperature.
【００２１】次に、ボンディングツール４０を使用し
て、電極１２及びリード２２に対する加圧を行う。ここ
で、ボンディングツール４０は、予め加熱せずに加圧を
開始することが好ましい。また、ボンディングステージ
４２を加熱せずに加圧を開始することが好ましい。すな
わち、このボンディングツール４０による加圧は、電極
１２及びリード２２の接合温度以下の条件下において開
始される。この加圧は、室温下において開始されること
がより好ましい。Next, the bonding tool 40 is used to apply pressure to the electrodes 12 and the leads 22. Here, it is preferable that the bonding tool 40 starts pressing without being heated in advance. Further, it is preferable to start the pressurization without heating the bonding stage 42. That is, the pressurization by the bonding tool 40 is started under the condition of the bonding temperature of the electrode 12 and the lead 22 or less. More preferably, the pressurization is initiated at room temperature.
【００２２】そして、電極１２及びリード２２に対する
加圧の開始と同時又は加圧の開始後に、ボンディングツ
ール４０及びボンディングステージ４２のうち少なくと
も一方の加熱を開始する。こうして、電極１２及びリー
ド２２に対する加圧の開始時又は開始後に、電極１２及
びリード２２の昇温し、電極１２及びリード２２の接合
部の温度を電極１２及びリード２２の接合温度以上にす
る。Simultaneously with or after the start of pressurization of the electrodes 12 and the leads 22, heating of at least one of the bonding tool 40 and the bonding stage 42 is started. In this way, the temperature of the electrode 12 and the lead 22 is raised at or after the start of the pressurization of the electrode 12 and the lead 22, and the temperature of the bonding portion of the electrode 12 and the lead 22 is made equal to or higher than the bonding temperature of the electrode 12 and the lead 22.
【００２３】以上の工程によって、電極１２とリード２
２を接合する。その後、半導体チップ１０と基板２０と
の間に、図１に示すように、アンダーフィル材３０を充
填してもよい。本発明によれば、熱によって基板２０が
伸びる前に電極１２及びリード２２を加圧するので、電
極１２とリード２２の接合位置のズレが少なくなる。こ
の後、電極１２及びリード２２を加圧したまま、電極１
２及びリード２２の接合部を接合温度以上に昇温する。
このため、電極１２とリード２２との接合不良による、
半導体装置の信頼性の低下を防ぐことができる。 本実
施の形態では、半導体チップ１０の電極１２と基板２０
に形成されたリード２２とを圧力及び熱を介して接合す
ることを繰り返して、複数の半導体装置を製造してもよ
い。図４は、複数の半導体装置の製造方法を説明する図
である。Through the above steps, the electrode 12 and the lead 2
Join two. After that, an underfill material 30 may be filled between the semiconductor chip 10 and the substrate 20, as shown in FIG. According to the present invention, since the electrode 12 and the lead 22 are pressed before the substrate 20 is expanded by heat, the displacement of the bonding position between the electrode 12 and the lead 22 is reduced. After this, the electrode 1 and the lead 22 are pressed, and the electrode 1
The temperature of the joint between the lead 2 and the lead 22 is raised to the joint temperature or higher.
Therefore, due to a defective joint between the electrode 12 and the lead 22,
It is possible to prevent the reliability of the semiconductor device from decreasing. In the present embodiment, the electrodes 12 of the semiconductor chip 10 and the substrate 20 are
A plurality of semiconductor devices may be manufactured by repeatedly joining the leads 22 formed on the substrate via pressure and heat. FIG. 4 is a diagram illustrating a method of manufacturing a plurality of semiconductor devices.
【００２４】図４に示す例では、基板２０は、テープで
あり、リール・トゥ・リールの工程を適用することがで
きる。また、この例では、複数のボンディングステージ
４２が使用され、複数のボンディングツール４０が使用
される。複数のボンディングステージ４２の１つと、複
数のボンディングツール４０の１つとが、ボンディング
工程が行われる位置に移動するようになっている。例え
ば、複数のボンディングステージ４２及び複数のボンデ
ィングツール４０は、回転式のものである。そして、連
続する接合工程を、異なるボンディングステージ４２上
で行う。接合工程が行われて加熱された一のボンディン
グステージ４２は、次回の接合工程が行われるまでに冷
却される。一のボンディングステージ４２を冷却してい
る間、他のボンディングステージ４２上で接合工程が行
われる。また、連続する接合工程を、異なるボンディン
グツール４０を使用して行う。そして、接合工程を行っ
て加熱された一のボンディングツール４０は、次回の接
合工程が行われるまでに冷却される。これらの冷却は、
自然冷却により行ってもよいし、エアーを吹き付けるこ
とにより冷却してもよい。一のボンディングツール４０
を冷却している間、他のボンディングツール４０上を使
用して、接合工程が行われる。すなわち、複数のボンデ
ィングステージ４２又はボンディングツール４０が周り
に設けられた軸を回転させることにより、加熱されたボ
ンディングステージ４２又はボンディングツール４０
を、加熱されていない（冷却された）ボンディングステ
ージ４２又はボンディングツール４０に交換する。In the example shown in FIG. 4, the substrate 20 is a tape, and a reel-to-reel process can be applied. Further, in this example, a plurality of bonding stages 42 are used and a plurality of bonding tools 40 are used. One of the plurality of bonding stages 42 and one of the plurality of bonding tools 40 move to the position where the bonding process is performed. For example, the plurality of bonding stages 42 and the plurality of bonding tools 40 are rotary type. Then, continuous bonding steps are performed on different bonding stages 42. The one bonding stage 42 that has been heated by the bonding process is cooled until the next bonding process is performed. While cooling one bonding stage 42, a bonding process is performed on another bonding stage 42. In addition, successive bonding steps are performed using different bonding tools 40. Then, the one bonding tool 40 that has been heated by performing the joining process is cooled until the next joining process is performed. These cooling
It may be carried out by natural cooling or may be cooled by blowing air. One bonding tool 40
While cooling, the bonding process is performed using another bonding tool 40 on. That is, the bonding stage 42 or the bonding tool 40 heated by rotating the shaft around which the plurality of bonding stages 42 or the bonding tool 40 are provided.
Is replaced with an unheated (cooled) bonding stage 42 or bonding tool 40.
【００２５】この例でも、毎回の接合工程において、電
極１２及びリード２２に対する加圧の開始時又は開始後
に、電極１２及びリード２２の昇温を開始する。詳しく
は、上述した通りである。これによれば、電極１２とリ
ード２２の位置合わせを行うときに、熱によって基板２
０が伸びることを避けることができる。Also in this example, in each bonding step, the temperature rise of the electrodes 12 and the leads 22 is started at or after the start of the pressing of the electrodes 12 and the leads 22. The details are as described above. According to this, when the electrode 12 and the lead 22 are aligned, heat is applied to the substrate 2
It is possible to avoid 0 being stretched.
【００２６】図５は、本発明の実施の形態に係る半導体
装置の一例を示す図である。この例では、ＣＯＦ（Chip
On Film）の形態が適用された半導体装置１が、液晶パ
ネル５０に取り付けられている。半導体装置１は、上述
した半導体チップ１０及び基板２０を有する。液晶パネ
ル５０を電子機器ということもできる。本発明の実施の
形態に係る半導体装置を有する電子機器として、図６に
はノート型パーソナルコンピュータ６０が示され、図７
には携帯電話７０が示されている。FIG. 5 is a diagram showing an example of a semiconductor device according to an embodiment of the present invention. In this example, COF (Chip
The semiconductor device 1 to which the form of on film) is applied is attached to the liquid crystal panel 50. The semiconductor device 1 includes the semiconductor chip 10 and the substrate 20 described above. The liquid crystal panel 50 can also be called an electronic device. As an electronic device having the semiconductor device according to the embodiment of the present invention, a laptop personal computer 60 is shown in FIG.
A mobile phone 70 is shown in FIG.
【００２７】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。The present invention is not limited to the above-mentioned embodiment, but various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations having the same function, method and result, or configurations having the same purpose and result). Further, the invention includes configurations in which non-essential parts of the configurations described in the embodiments are replaced. Further, the present invention includes a configuration having the same effects as the configurations described in the embodiments or a configuration capable of achieving the same object. Further, the invention includes configurations in which known techniques are added to the configurations described in the embodiments.
【図１】図１は、本発明の実施の形態に係る半導体装置
を示す図である。FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention.
【図２】図２は、本発明の実施の形態に係る半導体装置
の製造方法を説明する図である。FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図３】図３は、図２の一部拡大図である。FIG. 3 is a partially enlarged view of FIG.
【図４】図４は、本発明の実施の形態に係る複数の半導
体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a plurality of semiconductor devices according to the embodiment of the present invention.
【図５】図５は、本発明の実施の形態に係る電子機器を
示す図である。FIG. 5 is a diagram showing an electronic device according to an embodiment of the present invention.
【図６】図６は、本発明の実施の形態に係る電子機器を
示す図である。FIG. 6 is a diagram showing an electronic device according to an embodiment of the present invention.
【図７】図７は、本発明の実施の形態に係る電子機器を
示す図である。FIG. 7 is a diagram showing an electronic device according to an embodiment of the present invention.
【符号の説明】 １０ 半導体チップ １２ 電極 ２０ 基板 ２２ リード ４０ ボンディングツール ４２ ボンディングステージ[Explanation of symbols] 10 semiconductor chips 12 electrodes 20 substrates 22 leads 40 Bonding tool 42 Bonding stage
Claims (8)
リードとを加圧及び加熱して接合することにより、前記
半導体チップと前記基板とをフェースダウンボンディン
グ構造で接続することを含み、 前記電極及び前記リードの接合温度より低い温度条件下
で前記電極及び前記リードに対する加圧を開始し、前記
加圧の開始と同時又は前記加圧の開始後に、前記電極及
び前記リードの接合部の温度を前記接合温度以上に昇温
させる半導体装置の製造方法。1. An electrode of a semiconductor chip and a lead formed on a substrate are bonded together by pressurizing and heating to connect the semiconductor chip and the substrate by a face-down bonding structure. And starting pressure to the electrode and the lead under a temperature condition lower than the bonding temperature of the lead, and at the same time as the start of the pressure or after the start of the pressure, the temperature of the bonding portion of the electrode and the lead is changed. A method for manufacturing a semiconductor device, comprising raising the temperature to the junction temperature or higher.
おいて、 さらに、前記半導体チップと前記基板との接続工程前
に、前記電極と前記リードとの位置合わせを行うことを
含み、 前記電極と前記リードの位置合わせは、室温下で行う半
導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, further comprising: aligning the electrode and the lead before the step of connecting the semiconductor chip and the substrate, The method of manufacturing a semiconductor device, wherein the alignment of the leads is performed at room temperature.
の基板の第１のリードとを加圧及び加熱して接合するこ
とにより、前記第１の半導体チップと前記第１の基板と
をフェースダウンボンディング構造で接続した後に、第
２の半導体チップの第２の電極と第２の基板の第２のリ
ードとを加圧及び加熱して接合することにより、前記第
２の半導体チップと前記第２の基板とをフェースダウン
ボンディング構造で接続することを含む複数の半導体装
置の製造方法であって、 前記第１の半導体チップと前記第１の基板との接続工程
において、前記第１の電極及び前記第１のリードの接合
温度より低い温度条件下で前記第１の電極及び前記第１
のリードに対する加圧を開始し、前記加圧の開始と同時
又は前記加圧の開始後に、前記電極及び前記リードの接
合部の温度を前記接合温度以上に昇温させることを含む
半導体装置の製造方法。3. A first electrode and a first electrode of the first semiconductor chip.
The first lead of the second substrate is bonded to the first semiconductor chip by pressing and heating to connect the first semiconductor chip and the first substrate with a face-down bonding structure, and then the second semiconductor chip of the second semiconductor chip. Connecting the second semiconductor chip and the second substrate by a face-down bonding structure by pressing and heating the second electrode and the second lead of the second substrate to bond them. A method of manufacturing a plurality of semiconductor devices, wherein in the step of connecting the first semiconductor chip and the first substrate, the temperature is lower than a bonding temperature of the first electrode and the first lead. First electrode and the first
Manufacture of a semiconductor device, comprising: starting pressurization to the lead of, and raising the temperature of the joint portion of the electrode and the lead to the joint temperature or higher at the same time as or after the start of the pressurization. Method.
おいて、 さらに、前記半導体チップと前記基板との接続工程前
に、前記電極と前記リードとの位置合わせを行うことを
含み、 前記電極と前記リードの位置合わせを、室温で行う半導
体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 3, further comprising: aligning the electrode and the lead before the step of connecting the semiconductor chip and the substrate, A method for manufacturing a semiconductor device, wherein the alignment of the leads is performed at room temperature.
の製造方法において、 複数のボンディングステージを使用し、 前記第１の半導体チップと前記第１の基板との接続工程
を、第１のボンディングステージ上で行い、 前記第２の半導体チップと前記第２の基板との接続工程
を、第２のボンディングステージ上で行い、 少なくとも前記第２の半導体チップと前記第２の基板と
の接続工程が行われている間、前記第１のボンディング
ステージは冷却される半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 3, wherein a plurality of bonding stages are used, and a step of connecting the first semiconductor chip and the first substrate is performed. Performing on a bonding stage, connecting the second semiconductor chip and the second substrate is performed on a second bonding stage, at least connecting the second semiconductor chip and the second substrate The method for manufacturing a semiconductor device, wherein the first bonding stage is cooled while performing the above step.
の半導体装置の製造方法において、 複数のボンディングツールを使用し、 前記第１の半導体チップと前記第１の基板との接続工程
を、第１のボンディングツールを使用して行い、 前記第２の半導体チップと前記第２の基板との接続工程
を、第２のボンディングツールを使用して行い、 少なくとも前記第２の半導体チップと前記第２の基板と
の接続工程が行われている間、前記第１のボンディング
ツールは冷却される半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 3, wherein a step of connecting the first semiconductor chip and the first substrate is performed by using a plurality of bonding tools. A first bonding tool is used, and a step of connecting the second semiconductor chip and the second substrate is performed using a second bonding tool, and at least the second semiconductor chip and the second semiconductor chip are connected. The method for manufacturing a semiconductor device, wherein the first bonding tool is cooled while the step of connecting to the second substrate is being performed.
の方法によって製造された半導体装置。7. A semiconductor device manufactured by the method according to claim 1. Description:
機器。8. An electronic device including the semiconductor device according to claim 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004607A JP3729258B2 (en) | 2002-01-11 | 2002-01-11 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004607A JP3729258B2 (en) | 2002-01-11 | 2002-01-11 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209135A true JP2003209135A (en) | 2003-07-25 |
| JP3729258B2 JP3729258B2 (en) | 2005-12-21 |
Family
ID=27643900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004607A Expired - Fee Related JP3729258B2 (en) | 2002-01-11 | 2002-01-11 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3729258B2 (en) |
-
2002
- 2002-01-11 JP JP2002004607A patent/JP3729258B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3729258B2 (en) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI295500B (en) | ||
| JP3092587B2 (en) | Method for manufacturing semiconductor device | |
| JP3967263B2 (en) | Semiconductor device and display device | |
| JP2004356529A (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH11274241A (en) | Producing method for semiconductor device | |
| JP3269390B2 (en) | Semiconductor device | |
| JPH10284535A (en) | Method for producing semiconductor device and semiconductor component | |
| JP2626621B2 (en) | Method for manufacturing semiconductor device | |
| JP2570468B2 (en) | Manufacturing method of LSI module | |
| JP3026204B1 (en) | Bare chip mounting method | |
| JP3729258B2 (en) | Manufacturing method of semiconductor device | |
| JP2002026071A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JPH06333982A (en) | Manufacture of semiconductor integrated circuit device | |
| JP3730166B2 (en) | Semiconductor element mounting method and display device manufacturing method | |
| JP2002026250A (en) | Manufacturing method of laminated circuit module | |
| JP2000277566A (en) | Electronic part unit and its manufacture | |
| JPH11288975A (en) | Bonding method and device | |
| JP2001168268A (en) | Semiconductor module and electronic circuit device | |
| JP2006041559A (en) | Semiconductor apparatus and electronic device | |
| JP3748059B2 (en) | Manufacturing method of semiconductor device | |
| JP2003209144A (en) | Semiconductor device, its manufacturing method, manufacturing equipment for semiconductor device and electronic equipment | |
| JP4443473B2 (en) | Manufacturing method of display device | |
| JP2004253663A (en) | Manufacturing method of semiconductor device and chip bonding apparatus used therefor | |
| JP3287233B2 (en) | Method for manufacturing semiconductor device | |
| JP2003332381A (en) | Electronic component mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
| A977 | Report on retrieval |
Effective date: 20050629 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Effective date: 20050818 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050927 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20091014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121014 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |