JP3729258B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3729258B2
JP3729258B2 JP2002004607A JP2002004607A JP3729258B2 JP 3729258 B2 JP3729258 B2 JP 3729258B2 JP 2002004607 A JP2002004607 A JP 2002004607A JP 2002004607 A JP2002004607 A JP 2002004607A JP 3729258 B2 JP3729258 B2 JP 3729258B2
Authority
JP
Japan
Prior art keywords
bonding
lead
electrode
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002004607A
Other languages
Japanese (ja)
Other versions
JP2003209135A (en
Inventor
道義 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002004607A priority Critical patent/JP3729258B2/en
Publication of JP2003209135A publication Critical patent/JP2003209135A/en
Application granted granted Critical
Publication of JP3729258B2 publication Critical patent/JP3729258B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法並びに電子機器に関する。
【０００２】
【背景技術】
従来、フェースダウンボンディング構造で半導体チップと基板とを接続する際、半導体チップのバンプと基板のリードを接合する場合、予め加熱されたボンディングツールからの輻射熱によって、基板が伸びてしてしまい、それに伴ってリードのピッチが広がって、バンプとリードの接合位置がずれることがあった。その結果、バンプ及びリードがショートするなど、接合の信頼性に問題があった。
【０００３】
本発明は、従来の問題点を解決するもので、その目的は、信頼性の高い接合が得られる半導体装置及びその製造方法並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体チップの電極と基板に形成されたリードとを加圧及び加熱して接合することにより、前記半導体チップと前記基板とをフェースダウンボンディング構造で接続することを含み、
前記電極及び前記リードの接合温度より低い温度条件下で前記電極及び前記リードに対する加圧を開始し、前記加圧の開始と同時又は前記加圧の開始後に、前記電極及び前記リードの接合部の温度を前記接合温度以上に昇温させる。
【０００５】
本発明によれば、熱によって基板が伸びる前に電極及びリードを加圧するので、電極とリードの接合位置のズレが少なくなる。
【０００６】
（２）この半導体装置の製造方法において、
さらに、前記半導体チップと前記基板との接続工程前に、前記電極と前記リードとの位置合わせを行うことを含み、
前記電極と前記リードの位置合わせは、室温下で行ってもよい。
【０００７】
（３）本発明に係る半導体装置の製造方法は、第１の半導体チップの第１の電極と第１の基板の第１のリードとを加圧及び加熱して接合することにより、前記第１の半導体チップと前記第１の基板とをフェースダウンボンディング構造で接続した後に、第２の半導体チップの第２の電極と第２の基板の第２のリードとを加圧及び加熱して接合することにより、前記第２の半導体チップと前記第２の基板とをフェースダウンボンディング構造で接続することを含む複数の半導体装置の製造方法であって、
前記第１の半導体チップと前記第１の基板との接続工程において、前記第１の電極及び前記第１のリードの接合温度より低い温度条件下で前記第１の電極及び前記第１のリードに対する加圧を開始し、前記加圧の開始と同時又は前記加圧の開始後に、前記電極及び前記リードの接合部の温度を前記接合温度以上に昇温させることを含む。
【０００８】
本発明によれば、熱によって基板が伸びる前に電極及びリードを加圧するので、電極とリードの接合位置のズレがなくなる。
【０００９】
（４）この半導体装置の製造方法において、
さらに、前記半導体チップと前記基板との接続工程前に、前記電極と前記リードとの位置合わせを行うことを含み、
前記電極と前記リードの位置合わせを、室温で行ってもよい。
【００１０】
（５）この半導体装置の製造方法において、
複数のボンディングステージを使用し、
前記第１の半導体チップと前記第１の基板との接続工程を、第１のボンディングステージ上で行い、
前記第２の半導体チップと前記第２の基板との接続工程を、第２のボンディングステージ上で行い、
少なくとも前記第２の半導体チップと前記第２の基板との接続工程が行われている間、前記第１のボンディングステージは冷却されてもよい。
【００１１】
これによれば、電極とリードの位置合わせを行うときに、熱によって基板が伸びることを避けることができる。
【００１２】
（６）この半導体装置の製造方法において、
複数のボンディングツールを使用し、
前記第１の半導体チップと前記第１の基板との接続工程を、第１のボンディングツールを使用して行い、
前記第２の半導体チップと前記第２の基板との接続工程を、第２のボンディングツールを使用して行い、
少なくとも前記第２の半導体チップと前記第２の基板との接続工程が行われている間、前記第１のボンディングツールは冷却されてもよい。
【００１３】
これによれば、電極とリードの位置合わせを行うときに、熱によって基板が伸びることを避けることができる。
【００１４】
（７）本発明に係る半導体装置は、上記方法によって製造されたものである。
【００１５】
（８）本発明に係る電子機器は、上記半導体装置を有する。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。図１は、本発明の実施の形態に係る半導体装置を示す図である。半導体装置は、半導体チップ１０と基板２０を有する。半導体チップ１０は、集積回路チップである。半導体チップ１０は、複数の電極１２を有する。各電極１２は、パッド１４及びバンプ１６からなるが、バンプ１６を無くしてパッド１４のみが電極であってもよい。パッド１４は、例えばアルミニウムから形成され、バンプ１６は、例えば金から形成されている。バンプ１６は、メッキで形成してもよいし、ワイヤーボンディングのボールによって形成してもよい。
【００１７】
基板２０は、フレキシブル基板であってもよいし、フィルムであってもよいし、リジッド基板であってもよい。基板２０は、例えばポリイミド樹脂から形成されるベース基板の上に複数のリード２２が形成されたものでもよい。この場合、複数のリード２２によって配線パターンが形成される。図３に示すように、半導体チップ１０の電極１２（バンプ１６）と接合される前のリード２２は、表面層２４と内部層２６とを有してもよい。例えば、表面層２４は、スズ（Ｓｎ）などのろう材で、内部層２６は、銅（Ｃｕ）から形成されている。表面層２４又は内部層２６を複数層で形成してもよい。
【００１８】
半導体チップ１０は、基板２０にフェースダウンボンディングされている。電極１２（バンプ１６）とリード２２とが接合されている。図３に示すように、電極１２（バンプ１６）のリード２２に対する接合面と、リード２２の電極１２（バンプ１６）に対する接合面とは、異なる大きさになっていてもよい（例えば前者が後者より大きい）。
【００１９】
次に、図２は、本実施の形態に係る半導体装置の製造方法を説明する図である。図３は、図２の部分拡大図である。半導体装置の製造方法は、半導体チップ１０の電極１２と基板２０に形成されたリード２２とを、加圧及び加熱して接合することを含む。例えば、フェースダウンボンディング工程によって、半導体チップ１０を基板２０に実装する。詳しくは、図２に示すように、半導体チップ１０の電極１２が形成された面と、基板２０のリード２２が形成された面を対向させ、ボンディングツール４０及びボンディングステージ４２を使用して、電極１２とリード２２のボンディングを行う。
【００２０】
本実施の形態では、電極１２及びリード２２を接合温度以下の条件下において、電極１２及びリード２２に対する加圧の開始し、加圧の開始と同時又は開始後に、電極１２及びリード２２の接合部を接合温度以上に昇温させる。接合温度とは、電極１２とリード２２とを接合するために最低限必要な温度である。また、接合部とは、電極１２とリード２２とのうち、金属接合方式または接着接合方式などの接合方式により接合される、または、接合された部分である。例えば、ボンディングステージ４２上で、電極１２とリード２２（半導体チップ１０と基板２０）を位置決めする。このとき、ボンディングステージ４２は、加熱しておかないように（すなわち室温（常温）に）しておく。要するに、電極１２とリード２２の位置合わせを、室温等の接合温度以下の温度条件下で行う。
【００２１】
次に、ボンディングツール４０を使用して、電極１２及びリード２２に対する加圧を行う。ここで、ボンディングツール４０は、予め加熱せずに加圧を開始することが好ましい。また、ボンディングステージ４２を加熱せずに加圧を開始することが好ましい。すなわち、このボンディングツール４０による加圧は、電極１２及びリード２２の接合温度以下の条件下において開始される。この加圧は、室温下において開始されることがより好ましい。
【００２２】
そして、電極１２及びリード２２に対する加圧の開始と同時又は加圧の開始後に、ボンディングツール４０及びボンディングステージ４２のうち少なくとも一方の加熱を開始する。こうして、電極１２及びリード２２に対する加圧の開始時又は開始後に、電極１２及びリード２２の昇温し、電極１２及びリード２２の接合部の温度を電極１２及びリード２２の接合温度以上にする。
【００２３】
以上の工程によって、電極１２とリード２２を接合する。その後、半導体チップ１０と基板２０との間に、図１に示すように、アンダーフィル材３０を充填してもよい。本発明によれば、熱によって基板２０が伸びる前に電極１２及びリード２２を加圧するので、電極１２とリード２２の接合位置のズレが少なくなる。この後、電極１２及びリード２２を加圧したまま、電極１２及びリード２２の接合部を接合温度以上に昇温する。このため、電極１２とリード２２との接合不良による、半導体装置の信頼性の低下を防ぐことができる。 本実施の形態では、半導体チップ１０の電極１２と基板２０に形成されたリード２２とを圧力及び熱を介して接合することを繰り返して、複数の半導体装置を製造してもよい。図４は、複数の半導体装置の製造方法を説明する図である。
【００２４】
図４に示す例では、基板２０は、テープであり、リール・トゥ・リールの工程を適用することができる。また、この例では、複数のボンディングステージ４２が使用され、複数のボンディングツール４０が使用される。複数のボンディングステージ４２の１つと、複数のボンディングツール４０の１つとが、ボンディング工程が行われる位置に移動するようになっている。例えば、複数のボンディングステージ４２及び複数のボンディングツール４０は、回転式のものである。そして、連続する接合工程を、異なるボンディングステージ４２上で行う。接合工程が行われて加熱された一のボンディングステージ４２は、次回の接合工程が行われるまでに冷却される。一のボンディングステージ４２を冷却している間、他のボンディングステージ４２上で接合工程が行われる。また、連続する接合工程を、異なるボンディングツール４０を使用して行う。そして、接合工程を行って加熱された一のボンディングツール４０は、次回の接合工程が行われるまでに冷却される。これらの冷却は、自然冷却により行ってもよいし、エアーを吹き付けることにより冷却してもよい。一のボンディングツール４０を冷却している間、他のボンディングツール４０上を使用して、接合工程が行われる。すなわち、複数のボンディングステージ４２又はボンディングツール４０が周りに設けられた軸を回転させることにより、加熱されたボンディングステージ４２又はボンディングツール４０を、加熱されていない（冷却された）ボンディングステージ４２又はボンディングツール４０に交換する。
【００２５】
この例でも、毎回の接合工程において、電極１２及びリード２２に対する加圧の開始時又は開始後に、電極１２及びリード２２の昇温を開始する。詳しくは、上述した通りである。これによれば、電極１２とリード２２の位置合わせを行うときに、熱によって基板２０が伸びることを避けることができる。
【００２６】
図５は、本発明の実施の形態に係る半導体装置の一例を示す図である。この例では、ＣＯＦ（Chip On Film）の形態が適用された半導体装置１が、液晶パネル５０に取り付けられている。半導体装置１は、上述した半導体チップ１０及び基板２０を有する。液晶パネル５０を電子機器ということもできる。本発明の実施の形態に係る半導体装置を有する電子機器として、図６にはノート型パーソナルコンピュータ６０が示され、図７には携帯電話７０が示されている。
【００２７】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、図２の一部拡大図である。
【図４】図４は、本発明の実施の形態に係る複数の半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【図７】図７は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１２ 電極
２０ 基板
２２ リード
４０ ボンディングツール
４２ ボンディングステージ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a manufacturing method thereof, and an electronic apparatus.
[0002]
[Background]
Conventionally, when a semiconductor chip and a substrate are connected with a face-down bonding structure, when the bump of the semiconductor chip and the lead of the substrate are bonded, the substrate is stretched by the radiant heat from a preheated bonding tool. Along with this, the pitch of the leads widened, and the bonding position of the bump and the lead might be shifted. As a result, there is a problem in the reliability of bonding such as shorting of the bump and the lead.
[0003]
The present invention solves the conventional problems, and an object of the present invention is to provide a semiconductor device, a manufacturing method thereof, and an electronic apparatus capable of obtaining a highly reliable junction.
[0004]
[Means for Solving the Problems]
(1) In the method of manufacturing a semiconductor device according to the present invention, the semiconductor chip and the substrate are bonded to each other by pressurizing and heating the electrodes of the semiconductor chip and the leads formed on the substrate. Including connecting with
Pressurization of the electrode and the lead is started under a temperature condition lower than the bonding temperature of the electrode and the lead, and at the same time as the start of pressurization or after the start of pressurization, The temperature is raised above the bonding temperature.
[0005]
According to the present invention, since the electrode and the lead are pressurized before the substrate is extended by heat, the displacement of the bonding position between the electrode and the lead is reduced.
[0006]
(2) In this method of manufacturing a semiconductor device,
Further, before the step of connecting the semiconductor chip and the substrate, including the alignment of the electrode and the lead,
The electrode and the lead may be aligned at room temperature.
[0007]
(3) In the method of manufacturing a semiconductor device according to the present invention, the first electrode of the first semiconductor chip and the first lead of the first substrate are bonded by applying pressure and heat to the first electrode. After the semiconductor chip and the first substrate are connected with a face-down bonding structure, the second electrode of the second semiconductor chip and the second lead of the second substrate are bonded by pressing and heating. Thus, a method of manufacturing a plurality of semiconductor devices, comprising connecting the second semiconductor chip and the second substrate with a face-down bonding structure,
In the step of connecting the first semiconductor chip and the first substrate, the first electrode and the first lead are bonded to each other under a temperature condition lower than the bonding temperature of the first electrode and the first lead. Pressurization is started, and at the same time as the start of pressurization or after the start of pressurization, the temperature of the junction between the electrode and the lead is raised to the junction temperature or higher.
[0008]
According to the present invention, since the electrode and the lead are pressurized before the substrate is extended by heat, the displacement of the joining position between the electrode and the lead is eliminated.
[0009]
(4) In this method of manufacturing a semiconductor device,
Further, before the step of connecting the semiconductor chip and the substrate, including the alignment of the electrode and the lead,
The electrode and the lead may be aligned at room temperature.
[0010]
(5) In this method of manufacturing a semiconductor device,
Use multiple bonding stages,
The step of connecting the first semiconductor chip and the first substrate is performed on a first bonding stage,
The step of connecting the second semiconductor chip and the second substrate is performed on a second bonding stage,
The first bonding stage may be cooled at least during the connection process between the second semiconductor chip and the second substrate.
[0011]
According to this, when aligning an electrode and a lead, it can avoid that a board | substrate extends with a heat | fever.
[0012]
(6) In this method of manufacturing a semiconductor device,
Use multiple bonding tools,
A step of connecting the first semiconductor chip and the first substrate using a first bonding tool;
A connection step between the second semiconductor chip and the second substrate is performed using a second bonding tool,
The first bonding tool may be cooled at least during the connection process between the second semiconductor chip and the second substrate.
[0013]
According to this, when aligning an electrode and a lead, it can avoid that a board | substrate extends with a heat | fever.
[0014]
(7) A semiconductor device according to the present invention is manufactured by the above method.
[0015]
(8) An electronic device according to the present invention includes the semiconductor device.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a semiconductor device according to an embodiment of the present invention. The semiconductor device has a semiconductor chip 10 and a substrate 20. The semiconductor chip 10 is an integrated circuit chip. The semiconductor chip 10 has a plurality of electrodes 12. Each electrode 12 includes a pad 14 and a bump 16, but the bump 16 may be omitted and only the pad 14 may be an electrode. The pad 14 is made of, for example, aluminum, and the bump 16 is made of, for example, gold. The bumps 16 may be formed by plating or may be formed by wire bonding balls.
[0017]
The substrate 20 may be a flexible substrate, a film, or a rigid substrate. The substrate 20 may have a plurality of leads 22 formed on a base substrate made of, for example, a polyimide resin. In this case, a wiring pattern is formed by the plurality of leads 22. As shown in FIG. 3, the lead 22 before being bonded to the electrode 12 (bump 16) of the semiconductor chip 10 may have a surface layer 24 and an inner layer 26. For example, the surface layer 24 is a brazing material such as tin (Sn), and the inner layer 26 is formed of copper (Cu). The surface layer 24 or the inner layer 26 may be formed of a plurality of layers.
[0018]
The semiconductor chip 10 is face-down bonded to the substrate 20. The electrode 12 (bump 16) and the lead 22 are joined. As shown in FIG. 3, the bonding surface of the electrode 12 (bump 16) to the lead 22 and the bonding surface of the lead 22 to the electrode 12 (bump 16) may have different sizes (for example, the former is the latter). Larger).
[0019]
Next, FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device according to the present embodiment. FIG. 3 is a partially enlarged view of FIG. The method for manufacturing a semiconductor device includes bonding the electrodes 12 of the semiconductor chip 10 and the leads 22 formed on the substrate 20 by applying pressure and heating. For example, the semiconductor chip 10 is mounted on the substrate 20 by a face-down bonding process. Specifically, as shown in FIG. 2, the surface of the semiconductor chip 10 on which the electrode 12 is formed and the surface of the substrate 20 on which the lead 22 is formed are opposed to each other, and a bonding tool 40 and a bonding stage 42 are used. 12 and lead 22 are bonded.
[0020]
In the present embodiment, pressurization of the electrode 12 and the lead 22 is started on the electrode 12 and the lead 22 under the bonding temperature or lower, and at the same time as or after the start of pressurization, the joint between the electrode 12 and the lead 22 is started. The temperature is raised above the bonding temperature. The bonding temperature is a minimum temperature necessary for bonding the electrode 12 and the lead 22. Further, the bonding portion is a portion bonded or bonded by a bonding method such as a metal bonding method or an adhesive bonding method in the electrode 12 and the lead 22. For example, the electrode 12 and the lead 22 (semiconductor chip 10 and substrate 20) are positioned on the bonding stage 42. At this time, the bonding stage 42 is not heated (that is, at room temperature (normal temperature)). In short, the electrode 12 and the lead 22 are aligned under a temperature condition not higher than the bonding temperature such as room temperature.
[0021]
Next, pressure is applied to the electrode 12 and the lead 22 using the bonding tool 40. Here, it is preferable that the bonding tool 40 starts pressurization without heating in advance. Moreover, it is preferable to start pressurizing without heating the bonding stage 42. That is, the pressurization by the bonding tool 40 is started under a condition that is equal to or lower than the bonding temperature of the electrode 12 and the lead 22. More preferably, the pressurization is started at room temperature.
[0022]
Then, heating of at least one of the bonding tool 40 and the bonding stage 42 is started simultaneously with the start of pressurization on the electrode 12 and the lead 22 or after the start of pressurization. Thus, the temperature of the electrode 12 and the lead 22 is increased at the start or after the start of pressurization on the electrode 12 and the lead 22, and the temperature of the joint between the electrode 12 and the lead 22 is made equal to or higher than the joint temperature of the electrode 12 and the lead 22.
[0023]
The electrode 12 and the lead 22 are joined by the above process. Thereafter, an underfill material 30 may be filled between the semiconductor chip 10 and the substrate 20 as shown in FIG. According to the present invention, since the electrode 12 and the lead 22 are pressurized before the substrate 20 is extended by heat, the displacement of the joining position of the electrode 12 and the lead 22 is reduced. Thereafter, the temperature of the joint between the electrode 12 and the lead 22 is raised above the joining temperature while the electrode 12 and the lead 22 are being pressurized. For this reason, it is possible to prevent a decrease in reliability of the semiconductor device due to poor bonding between the electrode 12 and the lead 22. In the present embodiment, a plurality of semiconductor devices may be manufactured by repeatedly joining the electrodes 12 of the semiconductor chip 10 and the leads 22 formed on the substrate 20 through pressure and heat. FIG. 4 illustrates a method for manufacturing a plurality of semiconductor devices.
[0024]
In the example shown in FIG. 4, the substrate 20 is a tape, and a reel-to-reel process can be applied. In this example, a plurality of bonding stages 42 are used, and a plurality of bonding tools 40 are used. One of the plurality of bonding stages 42 and one of the plurality of bonding tools 40 are moved to a position where a bonding process is performed. For example, the plurality of bonding stages 42 and the plurality of bonding tools 40 are rotary. Then, a continuous bonding process is performed on different bonding stages 42. The one bonding stage 42 heated by the bonding process is cooled until the next bonding process is performed. While one bonding stage 42 is being cooled, a bonding process is performed on the other bonding stage 42. Further, a continuous bonding process is performed using different bonding tools 40. Then, the one bonding tool 40 heated by performing the bonding process is cooled until the next bonding process is performed. Such cooling may be performed by natural cooling or by blowing air. While one bonding tool 40 is being cooled, the bonding process is performed using the other bonding tool 40. In other words, by rotating a shaft around which a plurality of bonding stages 42 or bonding tools 40 are provided, the heated bonding stage 42 or bonding tool 40 is made unheated (cooled) bonding stage 42 or bonding. Change to tool 40.
[0025]
Also in this example, in each bonding step, the temperature rise of the electrode 12 and the lead 22 is started at or after the start of pressurizing the electrode 12 and the lead 22. The details are as described above. According to this, when the electrode 12 and the lead 22 are aligned, the substrate 20 can be prevented from extending due to heat.
[0026]
FIG. 5 is a diagram showing an example of a semiconductor device according to the embodiment of the present invention. In this example, the semiconductor device 1 to which a form of COF (Chip On Film) is applied is attached to the liquid crystal panel 50. The semiconductor device 1 includes the semiconductor chip 10 and the substrate 20 described above. The liquid crystal panel 50 can also be referred to as an electronic device. As an electronic apparatus having the semiconductor device according to the embodiment of the present invention, a notebook personal computer 60 is shown in FIG. 6, and a mobile phone 70 is shown in FIG.
[0027]
The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a partially enlarged view of FIG. 2;
FIG. 4 is a diagram illustrating a method for manufacturing a plurality of semiconductor devices according to an embodiment of the present invention.
FIG. 5 is a diagram showing an electronic apparatus according to an embodiment of the present invention.
FIG. 6 is a diagram showing an electronic apparatus according to an embodiment of the present invention.
FIG. 7 is a diagram showing an electronic apparatus according to an embodiment of the present invention.
[Explanation of symbols]
10 Semiconductor chip 12 Electrode 20 Substrate 22 Lead 40 Bonding tool 42 Bonding stage

Claims (3)

第１の半導体チップの第１の電極と第１の基板の第１のリードとを加圧及び加熱して接合することにより、前記第１の半導体チップと前記第１の基板とをフェースダウンボンディング構造で接続した後に、第２の半導体チップの第２の電極と第２の基板の第２のリードとを加圧及び加熱して接合することにより、前記第２の半導体チップと前記第２の基板とをフェースダウンボンディング構造で接続することを含む複数の半導体装置の製造方法であって、
前記第１の半導体チップと前記第１の基板との接続工程を、第１のボンディングステージ上で、第１のボンディングツールを使用して行い、
前記第２の半導体チップと前記第２の基板との接続工程を、第２のボンディングステージ上で、第２のボンディングツールを使用して行い、
少なくとも前記第２の半導体チップと前記第２の基板との接続工程が行われている間、前記第１のボンディングステージは冷却され、
前記第１の半導体チップと前記第１の基板との接続工程において、前記第１の電極及び前記第１のリードの接合温度より前記第１のボンディングステージ及び前記第１のボンディングツールの温度が低い温度条件下で前記第１の電極及び前記第１のリードに対する加圧を開始し、前記加圧の開始と同時又は前記加圧の開始後に、前記電極及び前記リードの接合部の温度を前記接合温度以上に昇温させることを含む半導体装置の製造方法。The first semiconductor chip and the first substrate are face-down bonded by pressurizing and heating the first electrode of the first semiconductor chip and the first lead of the first substrate. After the connection with the structure, the second electrode of the second semiconductor chip and the second lead of the second substrate are bonded by pressurization and heating, whereby the second semiconductor chip and the second semiconductor chip are joined. A method of manufacturing a plurality of semiconductor devices including connecting a substrate with a face-down bonding structure,
Performing a connection step between the first semiconductor chip and the first substrate on a first bonding stage using a first bonding tool;
A step of connecting the second semiconductor chip and the second substrate on a second bonding stage using a second bonding tool;
The first bonding stage is cooled at least during the connection process between the second semiconductor chip and the second substrate.
In the step of connecting the first semiconductor chip and the first substrate, the temperature of the first bonding stage and the first bonding tool is lower than the bonding temperature of the first electrode and the first lead. Pressurization of the first electrode and the first lead is started under temperature conditions, and at the same time as the start of pressurization or after the start of pressurization, the temperature of the joint between the electrode and the lead is joined. A method for manufacturing a semiconductor device, comprising raising the temperature above a temperature. 請求項１記載の半導体装置の製造方法において、
さらに、前記第１の半導体チップと前記第１の基板との接続工程前に、前記第１の電極と前記第１のリードとの位置合わせを行うことを含み、
さらに、前記第２の半導体チップと前記第２の基板との接続工程前に、前記第２の電極と前記第２のリードとの位置合わせを行うことを含み、
前記第１の電極と前記第１のリードの位置合わせを、前記第１のボンディングステージの温度を室温にして行い、前記第２の電極と前記第２のリードの位置合わせを、前記第２のボンディングステージの温度を室温にして行う半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1,
Furthermore, before the step of connecting the first semiconductor chip and the first substrate, the first electrode and the first lead are aligned,
Furthermore, before the step of connecting the second semiconductor chip and the second substrate, the positioning of the second electrode and the second lead,
The first electrode and the first lead are aligned at a temperature of the first bonding stage at room temperature, and the second electrode and the second lead are aligned with the second lead. A method of manufacturing a semiconductor device, wherein the temperature of the bonding stage is set to room temperature. 請求項１又は２に記載の半導体装置の製造方法において、
少なくとも前記第２の半導体チップと前記第２の基板との接続工程が行われている間、前記第１のボンディングツールは冷却される半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1 or 2,
A method of manufacturing a semiconductor device, wherein the first bonding tool is cooled at least during a connection process between the second semiconductor chip and the second substrate.
JP2002004607A 2002-01-11 2002-01-11 Manufacturing method of semiconductor device Expired - Fee Related JP3729258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002004607A JP3729258B2 (en) 2002-01-11 2002-01-11 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002004607A JP3729258B2 (en) 2002-01-11 2002-01-11 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003209135A JP2003209135A (en) 2003-07-25
JP3729258B2 true JP3729258B2 (en) 2005-12-21

Family

ID=27643900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002004607A Expired - Fee Related JP3729258B2 (en) 2002-01-11 2002-01-11 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3729258B2 (en)

Also Published As

Publication number Publication date
JP2003209135A (en) 2003-07-25

Similar Documents

Publication Publication Date Title
JP2825083B2 (en) Semiconductor element mounting structure
JP3377001B2 (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP3092587B2 (en) Method for manufacturing semiconductor device
JP3967263B2 (en) Semiconductor device and display device
JP2003152002A (en) Electronic device, method for sealing the same and method for connecting the same
JPH10173003A (en) Semiconductor device and its manufacturing method, and film carrier tape and its manufacturing method
JP3881751B2 (en) Semiconductor chip mounting structure and mounting method
JP2003007918A (en) Method of manufacturing circuit device
JP2003007916A (en) Method of manufacturing circuit device
JP2003007917A (en) Method manufacturing circuit device
JP2003007922A (en) Method of manufacturing circuit device
JP3269390B2 (en) Semiconductor device
JPH10284535A (en) Method for producing semiconductor device and semiconductor component
JP2626621B2 (en) Method for manufacturing semiconductor device
US20060057780A1 (en) Manufacturing apparatus of semiconductor devices, and method of manufacturing semiconductor devices
JP3729258B2 (en) Manufacturing method of semiconductor device
JP2570468B2 (en) Manufacturing method of LSI module
US20020182778A1 (en) Flexible package fabrication method
JPH118474A (en) Manufacture of multilevel board
JP2000100862A (en) Bare chip mounting method
JP3730166B2 (en) Semiconductor element mounting method and display device manufacturing method
JP2001168268A (en) Semiconductor module and electronic circuit device
JP2006041559A (en) Semiconductor apparatus and electronic device
JP3748059B2 (en) Manufacturing method of semiconductor device
JP2000277566A (en) Electronic part unit and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees