JP2003198980A - Video display device - Google Patents

Video display device

Info

Publication number
JP2003198980A
JP2003198980A JP2001354308A JP2001354308A JP2003198980A JP 2003198980 A JP2003198980 A JP 2003198980A JP 2001354308 A JP2001354308 A JP 2001354308A JP 2001354308 A JP2001354308 A JP 2001354308A JP 2003198980 A JP2003198980 A JP 2003198980A
Authority
JP
Japan
Prior art keywords
video signal
signal
video
scanning lines
effective scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001354308A
Other languages
Japanese (ja)
Other versions
JP3925776B2 (en
Inventor
Masaiku Yugami
昌郁 湯上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2001354308A priority Critical patent/JP3925776B2/en
Publication of JP2003198980A publication Critical patent/JP2003198980A/en
Application granted granted Critical
Publication of JP3925776B2 publication Critical patent/JP3925776B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video display device which can display input video signals of a plurality of formats as a multi-screen picture with extremely high picture quality while minimizing increases in hardware scale and intricateness of signal processing. <P>SOLUTION: An inputted video signal is converted into an interlaced signal (1440i) with 1440 effective scanning lines and displayed as a picture (1). In the remaining area, interlaced signals (480i) with 480 effective scanning lines are displayed as pictures (2) to (4) while horizontally reduced by cyclically thinning out horizontal pixels without having, scanning lines thinned out. The pictures (2) to (4) do not have scanning lines thinned out, so they have the same picture quality vertically with the original video and are free of deterioration in picture quality. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、複数のフォーマッ
トの映像信号を表示するのに好適な映像表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video display device suitable for displaying video signals in a plurality of formats.

【0002】[0002]

【従来の技術】近年、テレビジョン受像機等の映像表示
装置においては、デジタル放送の開始に伴って、複数の
フォーマットの映像信号を表示する必要性が生じてい
る。映像信号のフォーマットとしては、全走査線数52
5本、有効走査線数480本のインターレース(480
i)、全走査線数1125本、有効走査線数1080本
のインターレース(1080i)、全走査線数525
本、有効走査線数480本のプログレッシブ(480
p)、全走査線数750本、有効走査線数720本のプ
ログレッシブ(720p)がある。
2. Description of the Related Art In recent years, in a video display device such as a television receiver, it is necessary to display video signals in a plurality of formats with the start of digital broadcasting. The video signal format is 52 total scan lines.
Interlace with 5 lines and 480 effective scanning lines (480
i), the total number of scanning lines is 1125, the number of effective scanning lines is 1080, the interlace (1080i), the total number of scanning lines is 525.
Lines, progressive scanning with 480 effective scanning lines (480
p), there are 750 total scanning lines and 720 effective scanning lines (720p).

【0003】これらのフォーマットにおいては、垂直周
波数は同一であるが、1フィールド当たりの有効走査線
数は、480iでは480/2本、1080iでは10
80/2本、480pでは480本、720pでは72
0本と、それぞれ異なっている。一方、水平周波数は、
480iでは15.75kHz、1080iでは33.
75kHz、480pでは31.5kHz、720pで
は45kHzと、それぞれ異なっている。
In these formats, the vertical frequency is the same, but the number of effective scanning lines per field is 480/2 in 480i and 10 in 1080i.
80/2, 480p 480, 720p 72
Each is different from 0. On the other hand, the horizontal frequency is
15.75 kHz for 480i and 33. for 1080i.
The difference is 31.5 kHz at 75 kHz and 480p, and 45 kHz at 720p.

【0004】映像表示装置において、これらの複数のフ
ォーマットの映像信号を全て表示しようとした場合、映
像表示装置の水平走査周波数を、15.75kHz,3
3.75kHz,31.5kHz,45kHzで切り換
えることが考えられる。この場合、映像表示装置は、4
種類の水平走査周波数に対応させなければならない。4
80iの映像信号をインターレース−プログレッシブ
(I−P)変換によって480pの映像信号とすれば、
3種類の水平走査周波数に対応させればよい。これでも
3種類の水平走査周波数に対応させる必要があるので、
映像表示装置に表示するフォーマットとして、1080
iに統一することも検討されている。
When it is attempted to display all the video signals of these plural formats on the video display device, the horizontal scanning frequency of the video display device is set to 15.75 kHz, 3.
Switching at 3.75 kHz, 31.5 kHz, and 45 kHz can be considered. In this case, the image display device has 4
It must correspond to different horizontal scanning frequencies. Four
If an 80i video signal is converted to a 480p video signal by interlace-progressive (IP) conversion,
It suffices to support three types of horizontal scanning frequencies. Even with this, it is necessary to correspond to three types of horizontal scanning frequencies.
As the format to be displayed on the video display device, 1080
Unification to i is also being considered.

【0005】[0005]

【発明が解決しようとする課題】上記のように、映像表
示装置において複数のフォーマットの映像信号に対応さ
せるには、例えば陰極線管(CRT)を用いた表示装置
の場合では、フォーマット毎にCRTの同期を変更する
必要があり、偏向回路にて大きな電圧変動が生じて偏向
回路に大きな負荷がかかる。CRTを用いない表示装置
においても、複数のフォーマットの映像信号に対応させ
ることは、駆動回路にとって大きな負担となる。
As described above, in order to make a video display device compatible with video signals of a plurality of formats, for example, in the case of a display device using a cathode ray tube (CRT), the CRT of each format is changed. Since it is necessary to change the synchronization, a large voltage fluctuation occurs in the deflection circuit and a large load is applied to the deflection circuit. Even in a display device that does not use a CRT, it is a heavy burden on the drive circuit to support video signals of a plurality of formats.

【0006】また、フォーマットが切り替わるたびに同
期を取り直さなければならないので、品位上の問題か
ら、画面上の映像の表示を一時的にマスク(ブランキン
グ)する必要がある。よって、映像表示装置の制御動作
が煩雑化すると共に、一時的に映像が表示されないとい
う不具合を招くこととなる。このように、映像表示装置
において複数のフォーマットの映像信号に対応させるこ
とは、各種の不具合を招いてしまう。
Further, since it is necessary to resynchronize each time the format is switched, it is necessary to temporarily mask (blank) the display of the image on the screen due to a quality problem. Therefore, the control operation of the video display device becomes complicated, and the video is temporarily not displayed. As described above, making the video display device compatible with video signals of a plurality of formats causes various problems.

【0007】そこで、これらの問題点を解決するには、
映像表示装置に表示するフォーマットを1080iに統
一すればよい。しかしながら、フォーマットを1080
iに統一すると、次のような不具合がある。480iを
1080iに変換すると、走査線数は9/4倍となり、
720pを1080iに変換すると、走査線数は3/4
倍となる。従って、フォーマットを1080iに統一す
ると、フォーマット変換の処理として、走査線数の拡大
と縮小とが混在することになり、フォーマット変換の処
理回路を構成する補間フィルタのハードウェア規模が大
きくなってしまう。
Therefore, in order to solve these problems,
The format displayed on the video display device may be unified to 1080i. However, the format is 1080
When unified to i, there are the following problems. When 480i is converted to 1080i, the number of scanning lines becomes 9/4 times,
When 720p is converted to 1080i, the number of scanning lines is 3/4
Doubled. Therefore, if the formats are unified to 1080i, the number of scanning lines is enlarged and reduced as a format conversion process, and the hardware scale of the interpolation filter forming the format conversion processing circuit is increased.

【0008】本発明はこのような問題点に鑑みなされた
ものであり、複数のフォーマットの入力映像信号を、実
用上最も優れた単一のフォーマットに変換することがで
きる映像表示装置を提供することを目的とする。また、
ハードウェア規模や信号処理の煩雑さの増大を最小限に
抑えつつ、極めて高画質の映像を表示することができる
映像表示装置を提供することを目的とする。さらに、マ
ルチ画面を極めて高画質に表示することができる映像表
示装置を提供することを目的とする。
The present invention has been made in view of the above problems, and it is an object of the present invention to provide an image display device capable of converting input image signals of a plurality of formats into a single format which is the most practical. With the goal. Also,
An object of the present invention is to provide a video display device capable of displaying a video of extremely high image quality while minimizing an increase in hardware scale and complexity of signal processing. Another object is to provide a video display device capable of displaying a multi-screen with extremely high image quality.

【0009】[0009]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、次の構成を提供する。 (a)有効走査線数480本のインターレース信号と、
有効走査線数1080本のインターレース信号と、有効
走査線数480本のプログレッシブ信号と、有効走査線
数720本のプログレッシブ信号との内のいずれかであ
る第1の映像信号を出力する第1の映像信号供給源(1
22)と、有効走査線数480本のインターレース信号
であり、アスペクト比4:3の第2の映像信号を出力す
る第2の映像信号供給源(123)と、アスペクト比1
6:9の表示部(130)とを有する映像表示装置にお
いて、前記第1の映像信号を、有効走査線数1440本
のインターレース信号である第3の映像信号に変換する
変換手段(1000)と、前記第2の映像信号の走査線
を周期的に間引くことなく、水平方向の画素を周期的に
間引くことにより、前記第2の映像信号を水平方向に縮
小する縮小手段(1000)と、前記第1の映像信号を
前記表示部の水平方向の一方の端部に配置し、その残り
の領域に前記縮小手段によって縮小した前記第2の映像
信号を配置するよう合成する画面合成手段(1000)
とを備えて構成したことを特徴とする映像表示装置。 (b)有効走査線数480本のインターレース信号と、
有効走査線数1080本のインターレース信号と、有効
走査線数480本のプログレッシブ信号と、有効走査線
数720本のプログレッシブ信号との内のいずれかであ
る第1の映像信号を出力する第1の映像信号供給源(1
22)と、有効走査線数480本のインターレース信号
であり、アスペクト比4:3の第2の映像信号を出力す
る第2〜4の映像信号供給源(123,126,12
7)と、アスペクト比16:9の表示部(130)とを
有する映像表示装置において、前記第1の映像信号を、
有効走査線数1440本のインターレース信号である第
3の映像信号に変換する変換手段(1000)と、前記
第2〜第4の映像信号の走査線を周期的に間引くことな
く、水平方向の画素を周期的に間引くことにより、前記
第2の映像信号を水平方向に縮小する縮小手段(100
0)と、前記第1の映像信号を前記表示部の水平方向の
一方の端部に配置し、その残りの領域に前記縮小手段に
よって縮小した前記第2〜第4の映像信号を垂直方向に
並べて配置するよう合成する画面合成手段(1000)
とを備えて構成したことを特徴とする映像表示装置。 (c)有効走査線数480本のインターレース信号であ
る第1の映像信号を出力する少なくとも1つの映像信号
供給源(122,123,126,127)を有する映
像表示装置において、有効走査線数1440本のインタ
ーレース信号である第2の映像信号を表示可能な表示部
(130)と、前記第1の映像信号の走査線を周期的に
間引くことなく、かつ、走査線を増加させることなく、
前記第1の映像信号の実質的に全ての走査線を前記第2
の映像信号の一部として割り当てる割り当て手段(10
00)と、割り当てて、前記割り当て手段により前記第
1の映像信号が一部に割り当てられた前記第2の映像信
号を前記表示部に表示するよう駆動する駆動部(13
1)とを備えて構成したことを特徴とする映像表示装
置。 (d)有効走査線数480本のインターレース信号であ
る動画または静止画の第1〜第3の映像信号を出力する
映像信号供給源(122,123,50)を有する映像
表示装置において、有効走査線数1440本のインター
レース信号である第4の映像信号を表示可能な表示部
(130)と、前記第1〜第3の映像信号の走査線を周
期的に間引くことなく、かつ、走査線を増加させること
なく、前記第1〜第3の映像信号の実質的に全ての走査
線を前記第4の映像信号に割り当てて、前記第1〜第3
の映像信号を垂直方向に並べる割り当て手段(100
0)と、前記割り当て手段により前記第1〜第3の映像
信号が割り当てられた前記第4の映像信号を前記表示部
に表示するよう駆動する駆動部(131)とを備えて構
成したことを特徴とする映像表示装置。
The present invention provides the following constitution in order to solve the above-mentioned problems of the conventional technique. (A) an interlaced signal with 480 effective scanning lines,
A first video signal is output which is one of an interlaced signal with 1080 effective scanning lines, a progressive signal with 480 effective scanning lines, and a progressive signal with 720 effective scanning lines. Video signal source (1
22), a second video signal supply source (123) for outputting a second video signal having an aspect ratio of 4: 3, which is an interlaced signal having 480 effective scanning lines, and an aspect ratio of 1
In a video display device having a 6: 9 display section (130), a conversion means (1000) for converting the first video signal into a third video signal which is an interlaced signal having 1440 effective scanning lines. A reducing means (1000) for reducing the second video signal in the horizontal direction by periodically thinning out pixels in the horizontal direction without periodically thinning out the scanning lines of the second video signal; A screen synthesizing unit (1000) for arranging the first video signal at one end portion in the horizontal direction of the display unit and synthesizing the remaining second region by arranging the second video signal reduced by the reduction unit.
An image display device comprising: (B) an interlaced signal with 480 effective scanning lines,
A first video signal is output which is one of an interlaced signal with 1080 effective scanning lines, a progressive signal with 480 effective scanning lines, and a progressive signal with 720 effective scanning lines. Video signal source (1
22) and the second to fourth video signal supply sources (123, 126, 12) which output the second video signal having an aspect ratio of 4: 3, which is an interlaced signal having 480 effective scanning lines.
7) and a display unit (130) having an aspect ratio of 16: 9, the first video signal is
Converting means (1000) for converting into a third video signal which is an interlaced signal with 1440 effective scanning lines, and pixels in the horizontal direction without periodically thinning out the scanning lines of the second to fourth video signals. By periodically thinning out the second video signal in the horizontal direction.
0) and the first video signal are arranged at one end of the display unit in the horizontal direction, and the second to fourth video signals reduced by the reduction means are applied to the remaining region in the vertical direction. Screen composition means (1000) for composition so that they are arranged side by side
An image display device comprising: (C) In an image display device having at least one video signal supply source (122, 123, 126, 127) that outputs a first video signal that is an interlaced signal with 480 effective scanning lines, 1440 effective scanning lines A display unit (130) capable of displaying a second video signal, which is an interlaced signal of a book, and a scanning line of the first video signal without periodically thinning the scanning line and without increasing the scanning line.
Substantially all the scan lines of the first video signal are transferred to the second
Assigning means (10
00), and a driving unit (13) for allocating and driving the second video signal to which the first video signal is partly allocated by the allocation unit to be displayed on the display unit.
1) An image display device comprising: (D) Effective scanning in a video display device having video signal supply sources (122, 123, 50) for outputting first to third video signals of a moving image or a still image which are interlaced signals with 480 effective scanning lines A display unit (130) capable of displaying a fourth video signal, which is an interlaced signal having 1440 lines, and a scanning line for scanning the scanning lines of the first to third video signals without periodically thinning the scanning lines. Without increasing the number, substantially all the scanning lines of the first to third video signals are assigned to the fourth video signal, and the first to third video signals are assigned.
Assigning means (100
0) and a drive unit (131) for driving the fourth video signal to which the first to third video signals are allocated by the allocation unit so as to be displayed on the display unit. Characteristic video display device.

【0010】[0010]

【発明の実施の形態】以下、本発明の映像表示装置につ
いて、添付図面を参照して説明する。図1は本発明の映
像表示装置で用いる映像信号処理装置の構成例を示すブ
ロック図、図2は480p,720p,1080pから
1440pへの走査線変換を示す図、図3は補間フィル
タの構成例を示すブロック図、図4は480p,720
p,1080pから1440pへの走査線変換における
位相のオフセットを示す図、図5はプログレッシブ−イ
ンターレース変換を示す図、図6はマルチ画面の表示例
を示す図、図7は図6に示すマルチ画面を実現する場合
の映像信号処理装置の構成例を示すブロック図、図8は
本発明の映像表示装置の一実施形態を示すブロック図で
ある。
BEST MODE FOR CARRYING OUT THE INVENTION A video display device of the present invention will be described below with reference to the accompanying drawings. 1 is a block diagram showing a configuration example of a video signal processing device used in the video display device of the present invention, FIG. 2 is a diagram showing scanning line conversion from 480p, 720p, 1080p to 1440p, and FIG. 3 is a configuration example of an interpolation filter. FIG. 4 is a block diagram showing 480p, 720
FIG. 5 is a diagram showing a phase offset in scanning line conversion from p, 1080p to 1440p, FIG. 5 is a diagram showing progressive-interlace conversion, FIG. 6 is a diagram showing a display example of a multi-screen, and FIG. 7 is a multi-screen shown in FIG. FIG. 8 is a block diagram showing a configuration example of a video signal processing device for realizing the above, and FIG. 8 is a block diagram showing an embodiment of a video display device of the present invention.

【0011】本発明の映像表示装置は、入力された映像
信号が480i,1080i,480p,720pのい
ずれであっても、有効走査線数1440本のインターレ
ース(1440i)または有効走査線数1440本のプ
ログレッシブ(1440p)にフォーマット変換するこ
とを特徴とする。図1は1440iまたは1440pに
フォーマット変換するための具体的構成を示している。
以下説明する本実施形態では、最も好ましい実施形態と
して、入力映像信号を480i,1080i,480
p,720pの4種類としているが、本発明の映像表示
装置としては、これらの映像信号全てを入力映像信号と
する必要はない。本発明は、その内の任意の2つ以上の
組み合わせを入力映像信号とする場合に適用できる。
In the image display device of the present invention, no matter whether the input image signal is 480i, 1080i, 480p or 720p, the interlace (1440i) of 1440 effective scanning lines or 1440 effective scanning lines is used. It is characterized in that the format is converted to progressive (1440p). FIG. 1 shows a specific configuration for converting the format to 1440i or 1440p.
In the present embodiment described below, as the most preferable embodiment, the input video signal is 480i, 1080i, 480.
Although there are four types, p and 720p, it is not necessary for the video display device of the present invention to use all of these video signals as input video signals. The present invention can be applied to a case where any two or more of them are combined as an input video signal.

【0012】図1において、図示していない映像信号の
供給源より供給された480iの映像信号は、I−P変
換部1のI−P変換器11に入力されて480pのプロ
グレッシブ信号に変換される。図示していない映像信号
の供給源より供給された1080iの映像信号は、I−
P変換部1のI−P変換器12に入力されて1080p
のプログレッシブ信号に変換される。インターレース信
号をプログレッシブ信号に変換するのは、フィールド内
の情報量を増やし、後段の拡大縮小部2における拡大縮
小処理をより高画質に行うためである。
In FIG. 1, a 480i video signal supplied from a video signal supply source (not shown) is input to the IP converter 11 of the IP converter 1 and converted into a 480p progressive signal. It The 1080i video signal supplied from the video signal supply source (not shown) is I-
1080p when input to the IP converter 12 of the P conversion unit 1
Is converted to a progressive signal. The reason why the interlaced signal is converted to the progressive signal is that the amount of information in the field is increased and the enlargement / reduction processing in the enlargement / reduction unit 2 in the subsequent stage is performed with higher image quality.

【0013】本実施形態では、I−P変換器11,12
においてプログレッシブ信号に変換するとしたが、実際
に倍の走査線密度とするのではなく、プログレッシブ信
号にするための補間データをバッファ等に保存してプロ
グレッシブ相当の信号を生成するだけでもよい。要する
に、480p,1080pの走査線数の信号となってい
ればよい。
In this embodiment, the IP converters 11 and 12 are used.
In the above, the conversion into the progressive signal is made, but the scanning line density may not be actually doubled, but interpolation data for making the progressive signal may be stored in a buffer or the like to generate a signal corresponding to the progressive signal. In short, it is sufficient that the signals have the number of scanning lines of 480p and 1080p.

【0014】I−P変換器11より出力された480p
の信号は、拡大縮小部2の6/2変換器21に入力され
る。I−P変換器12より出力された1080pの信号
は、拡大縮小部2の4/3変換器23に入力される。図
示していない映像信号の供給源より供給された480p
の映像信号は、そのまま6/2変換器21に入力され
る。図示していない映像信号の供給源より供給された7
20pの映像信号は、拡大縮小部2の2/1変換器22
に入力される。
480p output from the IP converter 11
Signal is input to the 6/2 converter 21 of the scaling unit 2. The 1080p signal output from the IP converter 12 is input to the 4/3 converter 23 of the scaling unit 2. 480p supplied from a video signal supply source (not shown)
The video signal of is directly input to the 6/2 converter 21. 7 supplied from a video signal supply source (not shown)
The 20p video signal is supplied to the 2/1 converter 22 of the scaling unit 2.
Entered in.

【0015】ここで、図示していない映像信号の供給源
とは、例えば、デジタルテレビジョン放送の受信部や、
ビデオテープレコーダあるいはビデオディスクプレーヤ
等の外部機器である。入力された映像信号のフォーマッ
トを判別し、切換器(スイッチ)を用いて、480iで
あればI−P変換器11に、1080iであればI−P
変換器12に、480pであれば6/2変換器21に、
720pであれば2/1変換器22にそれぞれ選択的に
供給する。
Here, the supply source of the video signal (not shown) is, for example, a receiving unit for digital television broadcasting,
It is an external device such as a video tape recorder or a video disc player. The format of the input video signal is discriminated, and a switching device (switch) is used. If it is 480i, it is sent to the IP converter 11, and if it is 1080i, it is sent to IP.
In the converter 12, if it is 480p, in the 6/2 converter 21,
If it is 720p, it is selectively supplied to the 2/1 converter 22.

【0016】拡大縮小部2の6/2変換器21,2/1
変換器22,4/3変換器23は、入力された480
p,720p,1080pそれぞれの信号の走査線数を
それぞれ6/2倍,2/1倍,4/3倍して、1440
pの信号に変換するためのものである。本実施形態で
は、480p,720p,1080pの信号に対する処
理は全て拡大であるので、縮小処理は必要ないが、種々
の表示態様(縮小表示等)を考慮して、拡大縮小部と称
している。図2は、480p,720p,1080pの
信号を1440pに走査線変換する様子を示している。
図2に示すように、480p,720p,1080pか
ら1440pへの変換においては、走査線数はそれぞれ
3倍,2倍,4/3倍である。
6/2 converters 21 and 2/1 of the enlargement / reduction unit 2
The converter 22 and the 4/3 converter 23 receive the input 480
The number of scanning lines for each of the p, 720p, and 1080p signals is multiplied by 6/2, 2/1, and 4/3, respectively, to obtain 1440.
It is for converting to a p signal. In the present embodiment, all the processing for the signals of 480p, 720p, and 1080p is enlargement, so reduction processing is not necessary, but it is referred to as an enlargement / reduction unit in consideration of various display modes (reduced display etc.). FIG. 2 shows how the signals of 480p, 720p, and 1080p are subjected to scanning line conversion to 1440p.
As shown in FIG. 2, in the conversion from 480p, 720p, 1080p to 1440p, the number of scanning lines is 3 times, 2 times, and 4/3 times, respectively.

【0017】よって、拡大縮小部2におけるフォーマッ
ト変換のための走査線変換処理は全て拡大で行われ、上
述したような1080iに統一する場合のような走査線
変換の際の縮小による情報欠落が全くないのである。ま
た、6/2変換器21,2/1変換器22,4/3変換
器23を構成する補間フィルタの補間比率は簡単な整数
比であるため、フィルタ係数を簡易に構成することがで
きる。よって、6/2変換器21,2/1変換器22,
4/3変換器23のハードウェア規模はさほど大きくな
らない。
Therefore, the scanning line conversion processing for format conversion in the enlarging / reducing unit 2 is all performed by enlarging, and there is no information loss due to reduction during scanning line conversion as in the case of unifying to 1080i as described above. There is no. Further, since the interpolation ratios of the interpolation filters forming the 6/2 converter 21, 2/1 converter 22, and 4/3 converter 23 are simple integer ratios, the filter coefficient can be easily configured. Therefore, the 6/2 converters 21 and 2/1 converters 22,
The hardware scale of the 4/3 converter 23 is not so large.

【0018】これについて1080iに統一した場合と
比較して具体的に説明する。それぞれのフォーマットに
おける補間位相、即ち、入力信号に対する1440pの
位置は、 480p→{0,1/3,2/3} 720p→{0,1/2} 1080p→{0,3/4,1/2,1/4} となり、拡大縮小部2は、それぞれの補間位相分の補間
フィルタを備えればよい。
This will be specifically described in comparison with the case of unifying to 1080i. The interpolation phase in each format, that is, the position of 1440p with respect to the input signal is 480p → {0,1 / 3,2 / 3} 720p → {0,1 / 2} 1080p → {0,3 / 4,1 / 2, 1/4}, and the enlarging / reducing unit 2 may include interpolation filters for the respective interpolation phases.

【0019】一方、1080iに統一した場合した場合
には、 480p→{0,4/9,8/9,3/9,5/9,2
/9,6/9,1/9} 720p→{0,2/3,1/3} となり、1440pに統一した場合と比較して非常に多
くの補間位相が発生してしまう。
On the other hand, when unified to 1080i, 480p → {0, 4/9, 8/9, 3/9, 5/9, 2
/ 9,6 / 9,1 / 9} 720p → {0,2 / 3,1 / 3}, which means that an extremely large number of interpolation phases are generated as compared with the case of unifying to 1440p.

【0020】1440pに統一した場合には、上記のよ
うに、6組の補間フィルタで拡大縮小部2を構成するこ
とができるため、補間フィルタとして、乗算器を用いな
くても加算器を用いるだけで精度よく小規模で実現する
ことが可能である。一方、1080pに統一した場合に
は、10組もの補間フィルタを必要とするので、演算精
度が高くフィルタ係数の自由度が大きい乗算器を用いた
構成とすることが必要となる。よって、ハードウェア規
模が大きくなる。これに加え、分母に9という位相を持
つため補間精度も悪くなってしまう。
In the case of unifying to 1440p, the enlargement / reduction unit 2 can be composed of six sets of interpolation filters as described above, and therefore, only an adder is used as an interpolation filter without using a multiplier. It is possible to realize it accurately and on a small scale. On the other hand, in the case of unifying to 1080p, 10 sets of interpolation filters are required, so that it is necessary to use a multiplier that has a high calculation accuracy and a high degree of freedom of filter coefficients. Therefore, the hardware scale becomes large. In addition to this, since the denominator has a phase of 9, the interpolation accuracy also deteriorates.

【0021】図3を用いて、本発明によりハードウェア
規模を小さくできることについて説明する。図3では、
係数{1/2,1/2}の補間フィルタを例にしてい
る。図3(A)と図3(B)とで、同一機能部分には同
一符号が付してある。図3(A)は、補間フィルタを遅
延器4と加算器5とで構成した場合を示している。な
お、図3(A)の加算器5は1/2加算器である。この
図3(A)に示す補間フィルタと同等のフィルタは、図
3(B)に示すように、遅延器4と加算器5と乗算器
6,7でも実現することができる。なお、乗算器6,7
は入力信号を1/2倍にして出力するものである。
The fact that the hardware scale can be reduced by the present invention will be described with reference to FIG. In Figure 3,
An interpolation filter having coefficients {1/2, 1/2} is taken as an example. In FIG. 3A and FIG. 3B, the same functional parts are designated by the same reference numerals. FIG. 3A shows a case where the interpolation filter is composed of the delay device 4 and the adder 5. The adder 5 in FIG. 3A is a 1/2 adder. A filter equivalent to the interpolation filter shown in FIG. 3A can also be realized by the delay unit 4, the adder 5, and the multipliers 6 and 7, as shown in FIG. 3B. The multipliers 6 and 7
Is for halving the input signal and outputting it.

【0022】図3(B)に示す構成で演算精度を図3
(A)と同一にした場合、ハードウェア規模は33倍程
度必要となる。なぜならば、入力信号を8ビットとする
と、入力信号8ビット×係数8ビットの乗算器は加算器
が16個必要であるからである。なお、図3(A)の構
成は係数に自由度はないが、ビット精度内で自由に係数
を与えることができる。
The calculation accuracy of the configuration shown in FIG.
If it is the same as (A), the hardware scale is required to be about 33 times. This is because, assuming that the input signal is 8 bits, a multiplier of 8 bits input signal × 8 bits coefficient requires 16 adders. Although the configuration of FIG. 3A has no degree of freedom in the coefficient, the coefficient can be freely given within the bit precision.

【0023】このように、フォーマットを1440pに
統一する本発明においては、拡大縮小部2の補間フィル
タを加算器で実現できるので、ハードウェア規模を小さ
くすることができる。また、たとえ1080pに統一す
る場合において補間フィルタを加算器で実現したとして
も、1440pに統一する本発明の方がハードウェア規
模は小さくなる。このように、フォーマットを1440
pに統一する本発明では、1080pに統一する場合よ
りもそもそもハードウェア規模を小さくすることがで
き、補間フィルタを加算器で構成することもできるた
め、さらにハードウェア規模を小さくすることができる
のである。
As described above, in the present invention in which the format is unified to 1440p, the interpolation filter of the enlargement / reduction unit 2 can be realized by an adder, so that the hardware scale can be reduced. Further, even if the interpolation filter is realized by an adder in the case of unifying with 1080p, the hardware scale of the present invention with unifying with 1440p is smaller. Thus, the format is 1440
In the present invention, which is unified with p, the hardware scale can be reduced in comparison with the case where it is unified with 1080p, and since the interpolation filter can be configured by an adder, the hardware scale can be further reduced. is there.

【0024】また、本発明では、高精度で画質劣化の少
ない補間が可能である。1080pに統一する場合のよ
うに補間フィルタの位相が多岐に渡る場合、位相によっ
て画質に大きな差が生じるため、結果として画質劣化を
伴うこととなる。これは、位相が0または1の近傍が最
も原信号に近い成分を保存し、周辺原信号を混合する位
相1/2の近傍が最も高域成分が落ちるためである。1
つの画像の中に多くの補間位相が存在すると、高域成分
の有無により補間縞を発生してしまう。従って、多くの
補間位相が必要となる1080p(1080iも同様)
への変換と比較して、少ない補間位相でよい1440p
(1440iも同様)への変換は、画質劣化が少なく、
高画質となる。
Further, according to the present invention, it is possible to perform interpolation with high accuracy and with little deterioration in image quality. When the interpolation filter has a wide variety of phases as in the case of unifying to 1080p, there is a large difference in image quality depending on the phase, resulting in deterioration of image quality. This is because the vicinity of the phase of 0 or 1 preserves the component closest to the original signal, and the vicinity of the phase 1/2 where peripheral original signals are mixed has the highest high frequency component dropped. 1
If many interpolation phases exist in one image, interpolation fringes will be generated depending on the presence or absence of high frequency components. Therefore, many interpolation phases are required 1080p (1080i is the same)
1440p, which requires less interpolation phase than conversion to
(1440i is also the same), there is little deterioration in image quality,
High image quality.

【0025】ところで、図2において、480p,72
0p,1080pから1440pへの走査線変換の補間
位相について説明したが、原画素をそのまま出力するこ
とになる位相0の出力画素は、他の補間画素に比べて高
帯域成分を持ってしまう。そこで、拡大縮小部2におけ
る走査線変換処理は、図4に示すように、補間位相を一
様にオフセットさせるようにする。補間位相をずらすこ
とにより、ラインフリッカ等の画質劣化を防ぐことがで
きる。図4のように補間位相をずらすことは、補間フィ
ルタの係数を適宜に設定することによって容易に実現で
きる。
By the way, in FIG. 2, 480p, 72
The interpolation phase of scanning line conversion from 0p, 1080p to 1440p has been described, but an output pixel of phase 0, which outputs the original pixel as it is, has a high band component as compared with other interpolation pixels. Therefore, in the scanning line conversion process in the scaling unit 2, the interpolation phase is uniformly offset as shown in FIG. By shifting the interpolation phase, it is possible to prevent image deterioration such as line flicker. The shift of the interpolation phase as shown in FIG. 4 can be easily realized by appropriately setting the coefficient of the interpolation filter.

【0026】なお、図4のように補間位相をずらすこと
によって画質のシャープさが多少失われたとしても、1
440pまたは1440iの信号とした後に高域成分を
補償するエンハンサ等によって画質を制御することが可
能であるので、問題となることはない。
Even if the sharpness of the image quality is somewhat lost by shifting the interpolation phase as shown in FIG.
Since it is possible to control the image quality by an enhancer or the like that compensates for high frequency components after the signal of 440p or 1440i is set, there is no problem.

【0027】再び図1に戻り、拡大縮小部2より出力さ
れた1440pの信号は、プログレッシブ−インターレ
ース(P−I)変換部3に入力される。なお、本発明の
映像信号処理装置が1440pの信号を出力したり、本
発明の映像表示装置が1440pの信号を表示する場合
には、P−I変換部3は不要となる。本実施形態では、
最終的に1440iの信号を出力する場合について示
す。P−I変換部3は、入力された1440pの信号を
インターレース変換して1440iの信号を出力する。
Returning to FIG. 1, the 1440p signal output from the scaling unit 2 is input to the progressive-interlace (P-I) conversion unit 3. When the video signal processing device of the present invention outputs a 1440p signal or the video display device of the present invention displays a 1440p signal, the P-I converter 3 is not necessary. In this embodiment,
The case where the 1440i signal is finally output will be described. The P-I conversion unit 3 interlaces-converts the input 1440p signal and outputs a 1440i signal.

【0028】即ち、図5に示すように、1440pの信
号の走査線を2本の走査線毎に1本間引き、フィールド
毎にその間引き位相を1走査線分(1ライン)オフセッ
トさせる。これにより、1440pのプログレッシブ信
号は、第1フィールド及び第2フィールドとでインター
レースした水平周波数45kHzを有する1440iの
インターレース信号となる。1440iの信号は、映像
信号処理装置から外部へと出力されたり、映像表示装置
のCRT等の表示部にて表示される。なお、映像表示装
置の場合には、P−I変換部3の出力は、表示部を駆動
するための駆動回路に供給され、駆動回路が表示部を駆
動して映像を表示する。
That is, as shown in FIG. 5, one scanning line of the 1440p signal is thinned out every two scanning lines, and the thinning phase is offset by one scanning line (one line) for each field. As a result, the 1440p progressive signal becomes a 1440i interlaced signal having a horizontal frequency of 45 kHz which is interlaced between the first field and the second field. The signal 1440i is output from the video signal processing device to the outside or displayed on a display unit such as a CRT of the video display device. In the case of a video display device, the output of the P-I conversion unit 3 is supplied to a drive circuit for driving the display unit, and the drive circuit drives the display unit to display an image.

【0029】表示部としてCRTを用いた映像表示装置
の場合、720pの信号を表示することができる偏向回
路をベースとして用い、垂直偏向の位相を信号処理の出
力位相に合わせてオフセットして1440iの信号を表
示すればよい。よって、本発明の映像表示装置は、既存
の駆動回路(偏向回路等)を若干改良するだけで実現す
ることができる。インターレース対応のドットマトリク
ス型の表示装置であっても、信号処理の出力フィールド
に合わせて信号を書き込むことにより、1440iの信
号を表示することができる。よって、本発明の映像表示
装置は、大幅なコストアップなく実現可能である。
In the case of a video display device using a CRT as a display unit, a deflection circuit capable of displaying a signal of 720p is used as a base, and the phase of vertical deflection is offset in accordance with the output phase of signal processing to obtain 1440i. Display the signal. Therefore, the image display device of the present invention can be realized by slightly improving the existing drive circuit (deflection circuit or the like). Even a dot matrix type display device compatible with interlace can display the signal of 1440i by writing the signal in accordance with the output field of the signal processing. Therefore, the image display device of the present invention can be realized without a significant increase in cost.

【0030】さらに、I−P変換部1において、前述の
ように、入力された480iまたは1080iの信号を
実際に倍の走査線密度とするのではなく、プログレッシ
ブ相当の信号を生成するだけとした場合には、次のよう
な利点を有する。この場合、拡大縮小部2以降の回路
は、720pフォーマットと同等の74.25MHzの
クロックレートで全ての処理がなされることになる。1
080iフォーマットのクロックも720pと同じ7
4.25MHzであるから、信号処理上、上720p,
1080i,1440iの信号を同一クロックで処理す
ることができる。
Further, in the I-P converter 1, as described above, the input signal of 480i or 1080i is not actually doubled in scanning line density, but only a signal corresponding to progressive is generated. In this case, it has the following advantages. In this case, the circuits after the enlargement / reduction unit 2 are all processed at the clock rate of 74.25 MHz, which is equivalent to that of the 720p format. 1
080i format clock is the same as 720p 7
Since it is 4.25 MHz, in terms of signal processing, upper 720p,
The signals of 1080i and 1440i can be processed with the same clock.

【0031】このように、クロックを統一した場合に
は、水平周期や水平有効画素は720pと同等の128
0画素となる。1080iの水平有効画素は1920画
素であるから、74.25MHzで処理すると水平有効
画素は本来の1920画素から1280画素に減るが、
民生のテレビジョン受像機やドットマトリクス型の表示
装置においては実用上、1280画素もあれば十分であ
る。勿論、1440iに変換した際の水平有効画素を1
920画素とするよう、P−I変換部3の出力のクロッ
クレートを増やしてもよい。
In this way, when the clocks are unified, the horizontal period and the horizontal effective pixel are 128, which is equivalent to 720p.
It becomes 0 pixels. Since the horizontal effective pixels of 1080i are 1920 pixels, the horizontal effective pixels are reduced from the original 1920 pixels to 1280 pixels by processing at 74.25 MHz.
In a consumer television receiver or a dot matrix type display device, 1280 pixels is practically sufficient. Of course, 1 horizontal effective pixel when converted to 1440i
You may increase the clock rate of the output of the P-I conversion part 3 so that it may be set to 920 pixels.

【0032】以上のようにして、本発明の映像表示装置
においては、映像信号のフォーマットを1440i(ま
たは1440p)に統一したので、ハードウェア規模の
小さな補間フィルタで、単一のフォーマットに変換する
ことが可能となる。本発明は、この基本的な効果に加
え、次のように、マルチ画面を極めて高画質に表示する
ことができるという効果も奏する。図6〜図8を用いて
マルチ画面を表示する場合について説明する。
As described above, in the video display device of the present invention, since the video signal format is unified to 1440i (or 1440p), it is necessary to convert to a single format with an interpolation filter having a small hardware scale. Is possible. In addition to this basic effect, the present invention has an effect that a multi-screen can be displayed with extremely high image quality as follows. A case of displaying a multi-screen will be described with reference to FIGS.

【0033】図6(A)は、アスペクト比16:9の画
面の左端部に、1440iのアスペクト比4:3の画面
を表示し、その残りの部分に、480iのアスペクト
比4:3の画面〜を表示した場合を示している。1
440iのフォーマットは、480i×3であるから、
480iの画面をそのまま垂直方向に並べて表示するこ
とができる。この場合、画面〜は、水平方向の画素
は周期的に間引かれて、映像の大きさは水平方向1/4
に縮されるが、垂直方向では周期的に走査線を間引く必
要がない。当然のことながら、走査線を増加させもしな
い。よって、垂直方向では元の映像そのままの画質とな
り、画質劣化がない。画面と画面〜の位置は逆で
あってもよい。
In FIG. 6A, a screen having an aspect ratio of 4: 3 is displayed at the left end of a screen having an aspect ratio of 16: 9, and a screen having an aspect ratio of 4: 3 of 480i is displayed on the remaining portion. The case where ~ is displayed is shown. 1
Since the format of 440i is 480i × 3,
The 480i screens can be displayed side by side in the vertical direction. In this case, in the screens, the pixels in the horizontal direction are periodically thinned, and the size of the image is 1/4 in the horizontal direction.
However, it is not necessary to periodically thin scan lines in the vertical direction. Of course, it does not increase the scan lines either. Therefore, in the vertical direction, the image quality is the same as the original image, and the image quality is not deteriorated. The positions of the screen and the screens may be reversed.

【0034】画面〜として、480pのアスペクト
比4:3の画面を表示してもよい。この場合は、プログ
レッシブ信号である480pの信号をインターレース信
号に変換すればよく、画質劣化は極めて小さい。
As the screen-, a screen having an aspect ratio of 4: 3 of 480p may be displayed. In this case, a progressive signal of 480p may be converted into an interlaced signal, and image quality deterioration is extremely small.

【0035】なお、画面の1440iの映像は、上記
のように、480i,1080i,480p,720p
のいずれかの信号を1440iに変換したものである。
1080i,720pの映像は、アスペクト比16:9
のワイド映像であるのが一般的であるが、この場合に
は、次のように処理すればよい。
The image of 1440i on the screen is 480i, 1080i, 480p, 720p as described above.
Is converted into 1440i.
Images with 1080i and 720p have an aspect ratio of 16: 9
In general, it is possible to perform the following processing in this case.

【0036】1080iの場合には、走査線数はそのま
まで、1080iの信号を1440iのフォーマットに
変換し、その上下部にそれぞれ180iの黒またはグレ
ーの無画像信号を付加して、走査線数1440本の14
40iの信号に変換する。720pの場合には、108
0iに変換し、同様に、1080iの信号を1440i
のフォーマットに変換し、その上下部にそれぞれ180
iの黒またはグレーの無画像信号を付加して、走査線数
1440本の1440iの信号に変換する。
In the case of 1080i, the number of scanning lines is unchanged, the signal of 1080i is converted into the format of 1440i, and a black or gray non-image signal of 180i is added to the upper and lower portions thereof, respectively. Book of fourteen
40i signal. In the case of 720p, 108
0i, and similarly, the 1080i signal is converted to 1440i.
It is converted to the format of 180
A black or gray non-image signal of i is added and converted into a 1440i signal having 1440 scanning lines.

【0037】図6(B)は、アスペクト比16:9の画
面の略中央部に、720pの信号をインターレース信号
に変換した720iのアスペクト比16:9の画面,
を垂直方向に並べて表示した場合を示している。この
場合も、プログレッシブ信号をインターレース信号に変
換するだけであるので、画質劣化は極めて小さい。図6
(C)は、アスペクト比16:9の画面を12分割し、
それぞれの分割画面に480iの画面a〜lを表示した
ものである。この場合も、画面a〜lは、水平方向は縮
小により画素が周期的に間引かれるが、垂直方向では走
査線を周期的に間引く必要がないので、垂直方向では元
の映像そのままの画質となり、画質劣化がない。
FIG. 6B shows a screen of 720i having an aspect ratio of 16: 9, which is a 720p signal converted into an interlaced signal, in a substantially central portion of the screen of aspect ratio of 16: 9.
Are displayed in a vertical arrangement. Also in this case, since the progressive signal is only converted into the interlaced signal, the image quality deterioration is extremely small. Figure 6
(C) is divided into 12 screens with an aspect ratio of 16: 9,
The screens a to l of 480i are displayed on the respective divided screens. In this case as well, in the screens a to l, pixels are periodically thinned out due to reduction in the horizontal direction, but it is not necessary to periodically thin out the scanning lines in the vertical direction, and therefore the original image quality is the same as that of the original image in the vertical direction. , There is no image quality deterioration.

【0038】図7を用いて、以上のようなマルチ画面を
実現する映像信号処理装置の構成例について説明する。
図7に示す構成例は、同時に最大で動画を4画面表示す
るマルチ画面を実現する場合を示している。入力1〜4
は、480i,1080i,480p,720pのいず
れかの信号である。入力1〜4は、I−P変換部10の
I−P変換器101〜104にそれぞれ入力される。入
力1〜4は、切換部40の切換器401〜404にも入
力される。切換器401〜404は、I−P変換器10
1〜104の出力と入力1〜4とを、切換制御信号(S
WCTL)に応じて選択的に切り換えて出力する。
An example of the configuration of a video signal processing device that realizes the above multi-screen will be described with reference to FIG.
The configuration example shown in FIG. 7 shows a case where a multi-screen that simultaneously displays a maximum of four moving pictures is realized. Input 1 to 4
Is a signal of any of 480i, 1080i, 480p, and 720p. The inputs 1 to 4 are input to the IP converters 101 to 104 of the IP converter 10, respectively. The inputs 1 to 4 are also input to the switching devices 401 to 404 of the switching unit 40. The switches 401 to 404 are the IP converter 10
Outputs 1 to 104 and inputs 1 to 4 are switched to a switching control signal (S
(WCTL) to selectively switch and output.

【0039】前述のように、入力1〜4として入力され
た映像信号が480iや1080iのようにインターレ
ース信号であれば、I−P変換器101〜104によっ
てプログレッシブ信号に変換して後段の拡大縮小部20
に供給する必要がある。入力1〜4として入力された映
像信号が480pや720pのようにプログレッシブ信
号であれば、そのプログレッシブ信号をそのまま後段の
拡大縮小部20に供給する必要がある。切換器401〜
404は、入力信号に応じてI−P変換器101〜10
4の出力を用いるか、入力信号をそのまま用いるかを切
り換えるためのものである。なお、切換制御信号(SW
CTL)は、入力1〜4のフォーマットを判別すること
により容易に生成することができる。
As described above, if the video signals input as the inputs 1 to 4 are interlaced signals such as 480i or 1080i, they are converted into progressive signals by the IP converters 101 to 104 and enlarged or reduced in the subsequent stage. Part 20
Need to be supplied to. If the video signals input as the inputs 1 to 4 are progressive signals such as 480p and 720p, it is necessary to supply the progressive signals as they are to the enlarging / reducing unit 20 in the subsequent stage. Switch 401-
Reference numeral 404 denotes the IP converters 101 to 10 according to the input signal.
It is for switching whether to use the output of No. 4 or to use the input signal as it is. The switching control signal (SW
CTL) can be easily generated by discriminating the formats of inputs 1 to 4.

【0040】切換部40の出力は拡大縮小部20に入力
される。拡大縮小部20は、水平拡大縮小器201H〜
204Hと、垂直拡大縮小器201V〜204Vとを備
える。垂直拡大縮小器201V〜204Vは、図1にお
ける拡大縮小部2と同じ構成を有する。即ち、垂直拡大
縮小器201V〜204Vは、それぞれ、6/2変換器
21と2/1変換器22と4/3変換器23を備える。
但し、垂直拡大縮小器201V〜204Vは、マルチ画
面の態様によっては、1440pには変換せず、入力信
号をそのまま出力することもある。水平拡大縮小器20
1H〜204Hは、それぞれのマルチ画面に応じて水平
方向を拡大もしくは縮小する。
The output of the switching unit 40 is input to the scaling unit 20. The enlarging / reducing unit 20 includes horizontal enlarging / reducing units 201H to 201H.
204H and vertical scalers 201V to 204V. The vertical scaling units 201V to 204V have the same configuration as the scaling unit 2 in FIG. That is, each of the vertical scalers 201V to 204V includes a 6/2 converter 21, a 2/1 converter 22 and a 4/3 converter 23, respectively.
However, the vertical scalers 201V to 204V may output the input signal as they are without converting to 1440p depending on the aspect of the multi-screen. Horizontal scaler 20
1H to 204H enlarges or reduces the horizontal direction according to each multi-screen.

【0041】図6(A)の例において、図7の入力1〜
4が画面〜に対応しているとすると、垂直拡大縮小
器201Vは入力1を1440pに変換し、垂直拡大縮
小器202V〜204Vは入力2〜4を1440pに変
換せず、480pのまま出力する。図6(B)の例にお
いて、図7の入力1,2が画面,に対応していると
すると、垂直拡大縮小器201Vは入力1,2を144
0pに変換せず、720pのまま出力する。水平拡大縮
小器201H〜204Hにおける水平方向の縮小はそれ
ぞれの画面の大きさに応じたものである。図6(C)の
マルチ画面を実現する方法については後述する。
In the example of FIG. 6A, inputs 1 to 1 of FIG.
4 corresponds to the screen, the vertical scaler 201V converts the input 1 into 1440p, and the vertical scalers 202V to 204V do not convert the inputs 2 to 4 into 1440p and output it as it is at 480p. . In the example of FIG. 6B, assuming that the inputs 1 and 2 in FIG. 7 correspond to the screen, the vertical scaler 201V inputs the inputs 1 and 144 into 144.
It is not converted to 0p and is output as it is at 720p. The horizontal reductions in the horizontal enlargement / reduction units 201H to 204H are according to the size of each screen. A method for realizing the multi-screen shown in FIG. 6C will be described later.

【0042】拡大縮小部20より出力された1440p
(場合によっては、480pや720p)の信号は、P
−I変換部30のP−I変換器301〜304に入力さ
れる。P−I変換器301〜304は、入力されたプロ
グレッシブ信号をインターレース信号に変換する。な
お、ここでは図示を省略しているが、P−I変換器30
1〜304には、フィールド信号が供給され、P−I変
換器301〜304はフィールド信号に基づいてP−I
変換する。
1440p output from the scaling unit 20
The signal of (480p or 720p in some cases) is P
It is input to the P-I converters 301 to 304 of the -I conversion unit 30. The P-I converters 301 to 304 convert the input progressive signal into an interlaced signal. Although not shown here, the P-I converter 30
A field signal is supplied to 1 to 304, and P-I converters 301 to 304 are based on the field signal.
Convert.

【0043】P−I変換器301〜304の出力は、画
面合成部50に入力される。画面合成部50は、P−I
変換器301〜304の出力を合成して、マルチ画面と
された1440iの映像信号を出力する。
The outputs of the P-I converters 301 to 304 are input to the screen synthesis section 50. The screen synthesizing unit 50 is P-I.
The outputs of the converters 301 to 304 are combined to output a multi-screen 1440i video signal.

【0044】次に、図8を用いて、本発明の映像表示装
置のさらに具体的な構成について説明する。図8におい
て、アンテナ121より入来したテレビジョン放送の信
号波(IF信号)は、チューナ122,123に入力さ
れる。チューナ122,123には、図示していない制
御部よりチャンネル切換信号が供給され、それぞれ、所
定のチャンネルに同調して検波信号を出力する。チュー
ナ122,123より出力された検波信号は、復調部1
24,125に入力されて復調等の処理がなされ、映像
信号として出力される。
Next, a more specific structure of the image display device of the present invention will be described with reference to FIG. In FIG. 8, the signal wave (IF signal) of the television broadcast coming from the antenna 121 is input to the tuners 122 and 123. A channel switching signal is supplied to the tuners 122 and 123 from a control unit (not shown), and a detection signal is output in synchronization with a predetermined channel. The detection signals output from the tuners 122 and 123 are demodulated by the demodulator 1
The signals are input to 24 and 125, subjected to demodulation and other processing, and output as a video signal.

【0045】一方、外部入力端子126,127から
は、図示していないビデオテープレコーダあるいはビデ
オディスクプレーヤ等の外部機器からの映像信号が入力
される。ここでは外部入力端子を2つしか示していない
が、3つ以上であってもよい。外部入力端子126,1
27から入力された映像信号はスイッチ128を介して
スイッチ129に入力される。スイッチ128は外部入
力端子が3つ以上の場合に、その内の2つを選択するた
めに設けているものであり、外部入力端子が2つであれ
ば、省略可能である。
On the other hand, video signals from an external device such as a video tape recorder or a video disc player (not shown) are input from the external input terminals 126 and 127. Although only two external input terminals are shown here, the number of external input terminals may be three or more. External input terminals 126, 1
The video signal input from 27 is input to the switch 129 via the switch 128. The switch 128 is provided to select two of the external input terminals when there are three or more external input terminals, and can be omitted if the number of external input terminals is two.

【0046】スイッチ129は、復調部124,125
とスイッチ128より出力された4つの信号を、マルチ
画面処理部1000に供給する。マルチ画面処理部10
00は、図7に示す構成である。スイッチ129の4つ
の出力は、図7における入力1〜4に相当する。スイッ
チ129は、入力1〜4をマルチ画面でどのように配置
するかを切り換えるためのものである。マルチ画面処理
部1000の出力はアスペクト比16:9の表示部13
0に供給される。表示部130は駆動部131によって
駆動される。
The switch 129 is used for the demodulation units 124 and 125.
The four signals output from the switch 128 are supplied to the multi-screen processing unit 1000. Multi-screen processing unit 10
00 is the structure shown in FIG. The four outputs of the switch 129 correspond to the inputs 1 to 4 in FIG. The switch 129 is for switching how to arrange the inputs 1 to 4 on the multi-screen. The output of the multi-screen processing unit 1000 is the display unit 13 with an aspect ratio of 16: 9.
Supplied to zero. The display unit 130 is driven by the drive unit 131.

【0047】図8の構成では、チューナ122,123
と外部入力端子126,127がそれぞれ映像信号供給
源となっている。これら4つの映像信号供給源それぞれ
より映像信号をマルチ画面処理部1000に供給すれ
ば、図6(A),(B)で説明したマルチ画面を全て動
画にて表示することができる。後の説明より分かるよう
に、マルチ画面処理部1000の画面合成部50は、上
記の映像信号供給源からの映像信号を基にした静止画で
ある映像信号を供給する映像信号供給源にもなってい
る。
In the configuration of FIG. 8, the tuners 122 and 123
And the external input terminals 126 and 127 serve as video signal supply sources, respectively. If video signals are supplied to the multi-screen processing unit 1000 from each of these four video signal supply sources, all the multi-screens described with reference to FIGS. 6A and 6B can be displayed as moving images. As will be understood from the description below, the screen synthesis unit 50 of the multi-screen processing unit 1000 also serves as a video signal supply source that supplies a video signal that is a still image based on the video signal from the video signal supply source. ing.

【0048】以上の例では、マルチ画面を動画にて表示
する場合を説明したが、マルチ画面の全てまたは一部を
静止画としてもよい。図8の構成におけるチューナ12
2,123より出力された映像信号のみによって、図6
(A)のマルチ画面を実現する例について説明する。チ
ューナ122より出力された映像信号を、図7に示す構
成であるマルチ画面処理部1000によって1440i
に変換し、図6(A)の画面として表示する。
In the above example, the case where the multi-screen is displayed as a moving image has been described, but all or part of the multi-screen may be a still image. Tuner 12 in the configuration of FIG.
6 only by the video signals output from 2,123.
An example of realizing the multi-screen of (A) will be described. The video signal output from the tuner 122 is processed by the multi-screen processing unit 1000 having the configuration shown in FIG.
And is displayed as the screen of FIG.

【0049】一方、チューナ123では、チャンネル切
換信号によって、所定時間毎に受信チャンネルを巡回的
に順次切り換える。これによって、チューナ123より
出力される映像信号は所定時間毎に切り換えられること
になる。図8に示すように、マルチ画面処理部1000
の一部を構成する画面合成部50はメモリ51を備えて
いる。メモリ51は、少なくとも、チャンネル切換前の
過去2チャンネル分の映像信号を静止画として記憶す
る。そして、図6(A)の画面〜のいずれかに現在
の受信チャンネルの映像信号を動画として表示し、他の
2つの画面には、メモリ51に記憶した静止画を表示す
る。
On the other hand, the tuner 123 cyclically and cyclically switches the reception channels at predetermined time intervals by the channel switching signal. As a result, the video signal output from the tuner 123 is switched every predetermined time. As shown in FIG. 8, the multi-screen processing unit 1000
The screen synthesizing unit 50, which constitutes a part of the above, includes a memory 51. The memory 51 stores at least the video signals of the past two channels before channel switching as a still image. Then, the video signal of the current reception channel is displayed as a moving image on one of the screens in FIG. 6A, and the still image stored in the memory 51 is displayed on the other two screens.

【0050】図6(C)の場合も、同様の処理によって
マルチ画面を実現することができる。この場合は、一方
のチューナのみ(例えばチューナ122)を用い、チャ
ンネル切換信号によって、所定時間毎に受信チャンネル
を巡回的に順次切り換える。メモリ51は、少なくと
も、チャンネル切換前の過去11チャンネル分の映像信
号を静止画として記憶する。図6(C)の画面a〜lを
例えばチャンネル1〜12に割り当て、現在の受信チャ
ンネルの映像信号をその割り当てられた画面に動画にて
表示し、残りの画面には、メモリ51に記憶した静止画
を表示する。
Also in the case of FIG. 6C, a multi-screen can be realized by similar processing. In this case, only one tuner (for example, the tuner 122) is used, and the reception channel is cyclically and sequentially switched at predetermined time intervals by the channel switching signal. The memory 51 stores at least the video signals of the past 11 channels before channel switching as a still image. The screens a to l of FIG. 6C are assigned to, for example, channels 1 to 12, the video signal of the current reception channel is displayed as a moving image on the assigned screen, and the remaining screens are stored in the memory 51. Display a still image.

【0051】ところで、図6(A)〜(C)のマルチ画
面の表示例において、それぞれのマルチ画面を1440
i,480i,720iと表現したが、これらは、必ず
しも、全ての有効走査線がそれぞれの画面として表示さ
れていることを意味するものではない。即ち、CRTを
用いた表示部では周知のようにオーバースキャンによっ
て上下端部の一部の映像は視覚上表示されず、CRT以
外の表示部においても同様に全ての有効走査線が表示さ
れるものではない。また、マルチ画面の水平方向や垂直
方向に並べる際、水平方向や垂直方向の端部の一部の映
像(画素,走査線)を削除することもある。このような
位置合わせのための映像の一部の削除は、周期的な間引
きによる映像の縮小とは異なるものである。
By the way, in the display examples of the multi-screens shown in FIGS. 6A to 6C, each multi-screen is 1440.
Although expressed as i, 480i, and 720i, these do not necessarily mean that all effective scanning lines are displayed as respective screens. That is, as is well known, in a display unit using a CRT, part of the images at the upper and lower ends is not visually displayed due to overscan, and in the display unit other than the CRT, all the effective scanning lines are similarly displayed. is not. In addition, when arranging in the horizontal direction or the vertical direction of the multi-screen, a part of the image (pixel, scanning line) at the end in the horizontal direction or the vertical direction may be deleted. The deletion of a part of the image for the alignment is different from the reduction of the image by the periodic thinning.

【0052】本発明は、マルチ画面処理部1000が、
480iの映像信号の走査線を周期的に間引くことな
く、かつ、走査線を増加させることなく、480iの映
像信号の実質的に全ての走査線を1440iの映像信号
の一部として割り当てて、その映像信号を駆動部131
が表示部130に表示するという点も特徴の1つであ
る。また、マルチ画面処理部1000が、動画または静
止画である3つの480iの映像信号の走査線を周期的
に間引くことなく、かつ、走査線を増加させることな
く、この3つの映像信号の実質的に全ての走査線を14
40iの映像信号に割り当てることにより、3つの48
0iの映像信号を垂直方向に並べて、その映像信号を駆
動部131が表示部130に表示するという点も特徴の
1つである。
In the present invention, the multi-screen processing unit 1000 is
Without periodically thinning the scan lines of the 480i video signal and without increasing the scan lines, all the scan lines of the 480i video signal are assigned as part of the 1440i video signal, and The video signal driving unit 131
Is also one of the features. In addition, the multi-screen processing unit 1000 does not periodically thin out the scanning lines of the three 480i video signals that are moving images or still images, and does not increase the scanning lines, and the substantial number of these three video signals is substantially reduced. All scan lines in 14
By assigning to the 40i video signal, three 48
One of the features is that the 0i video signals are arranged in the vertical direction, and the drive unit 131 displays the video signals on the display unit 130.

【0053】以上より分かるように、1440iまたは
1440pは、ハードウェア規模の増大を極力抑えつ
つ、現在存在する480i,1080i,480p,7
20pの全てを高画質で表示できるという点で実用上極
めて優れたフォーマットであると言える。また、マルチ
画面を高画質で表示できるという点でも、極めて優れた
フォーマットである。
As can be seen from the above, the 1440i or 1440p is the currently existing 480i, 1080i, 480p, 7 while suppressing the increase in the hardware scale as much as possible.
It can be said that this is an extremely excellent format for practical use in that it can display all of 20p with high image quality. It is also an extremely excellent format in that it can display multi-screens with high image quality.

【0054】[0054]

【発明の効果】以上詳細に説明したように、本発明の映
像表示装置は、以上の構成により、複数のフォーマット
の入力映像信号を、実用上最も優れた単一のフォーマッ
トに変換することができる。また、ハードウェア規模や
信号処理の煩雑さの増大を最小限に抑えつつ、極めて高
画質の映像を表示することができる。さらに、マルチ画
面を極めて高画質に表示することができる。
As described in detail above, the video display device of the present invention can convert input video signals of a plurality of formats into a single format which is the most practical in use, by the above configuration. . Further, it is possible to display an extremely high quality image while suppressing an increase in hardware scale and complexity of signal processing to a minimum. Furthermore, the multi-screen can be displayed with extremely high image quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明で用いる映像信号処理装置の構成例を示
すブロック図である。
FIG. 1 is a block diagram showing a configuration example of a video signal processing device used in the present invention.

【図2】480p,720p,1080pから1440
pへの走査線変換を示す図である。
[FIG. 2] 480p, 720p, 1080p to 1440
It is a figure which shows the scanning line conversion to p.

【図3】補間フィルタの構成例を示すブロック図であ
る。
FIG. 3 is a block diagram showing a configuration example of an interpolation filter.

【図4】480p,720p,1080pから1440
pへの走査線変換における位相のオフセットを示す図で
ある。
[FIG. 4] 480p, 720p, 1080p to 1440
It is a figure which shows the offset of the phase in the scanning line conversion to p.

【図5】P−I変換を示す図である。FIG. 5 is a diagram showing P-I conversion.

【図6】マルチ画面の表示例を示す図である。FIG. 6 is a diagram showing a display example of a multi-screen.

【図7】図6に示すマルチ画面を実現する場合の映像信
号処理装置の構成例を示すブロック図である。
7 is a block diagram showing a configuration example of a video signal processing device when realizing the multi-screen shown in FIG.

【図8】本発明の一実施形態を示すブロック図である。FIG. 8 is a block diagram showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,10 インターレース−プログレッシブ変換部(I
−P変換部) 2,20 拡大縮小部 3,30 プログレッシブ−インターレース変換部(P
−I変換部) 11,12,101〜104 I−P変換器 21 6/2変換器 22 2/1変換器 23 4/3変換器 40 切換部 50 画面合成部 122,123 チューナ 124,125 復調部 126,127 外部入力端子 128,129 スイッチ 130 表示部 131 駆動部 201H〜204H 水平拡大縮小器 201V〜204V 垂直拡大縮小器 301〜304 P−I変換器 401〜404 切換器 1000 マルチ画面処理部(割り当て手段)
1,10 interlace-progressive converter (I
-P conversion unit) 2,20 Enlargement / reduction unit 3,30 Progressive-interlace conversion unit (P
-I conversion unit) 11, 12, 101 to 104 IP converter 21 6/2 converter 22 2/1 converter 23 4/3 converter 40 switching unit 50 screen synthesis unit 122, 123 tuner 124, 125 demodulation Units 126, 127 External input terminals 128, 129 Switch 130 Display unit 131 Drive unit 201H to 204H Horizontal scaler 201V to 204V Vertical scaler 301 to 304 P-I converter 401 to 404 Switcher 1000 Multi-screen processing unit ( Allocation method)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 5/36 H04N 5/45 5/391 7/01 C H04N 5/262 G 5/45 G09G 5/00 520V 7/01 5/36 520G Fターム(参考) 5C023 AA02 AA14 AA38 BA11 CA01 DA01 5C025 AA25 BA02 BA05 BA27 BA28 5C063 AA01 AA07 AA11 AC01 BA01 BA03 BA06 BA14 5C082 AA02 BA12 BA41 BB03 BC03 BD09 CA34 CA62 DA53 DA63 MM04 MM05 MM06 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 5/36 H04N 5/45 5/391 7/01 C H04N 5/262 G 5/45 G09G 5/00 520V 7/01 5/36 520G F term (reference) 5C023 AA02 AA14 AA38 BA11 CA01 DA01 5C025 AA25 BA02 BA05 BA27 BA28 5C063 AA01 AA07 AA11 AC01 BA01 BA03 BA06 BA14 5C08 CA05 DA06 BM03 DA03 CA53 DA03 5

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】有効走査線数480本のインターレース信
号と、有効走査線数1080本のインターレース信号
と、有効走査線数480本のプログレッシブ信号と、有
効走査線数720本のプログレッシブ信号との内のいず
れかである第1の映像信号を出力する第1の映像信号供
給源と、有効走査線数480本のインターレース信号で
あり、アスペクト比4:3の第2の映像信号を出力する
第2の映像信号供給源と、アスペクト比16:9の表示
部とを有する映像表示装置において、 前記第1の映像信号を、有効走査線数1440本のイン
ターレース信号である第3の映像信号に変換する変換手
段と、 前記第2の映像信号の走査線を周期的に間引くことな
く、水平方向の画素を周期的に間引くことにより、前記
第2の映像信号を水平方向に縮小する縮小手段と、 前記第1の映像信号を前記表示部の水平方向の一方の端
部に配置し、その残りの領域に前記縮小手段によって縮
小した前記第2の映像信号を配置するよう合成する画面
合成手段とを備えて構成したことを特徴とする映像表示
装置。
1. An interlaced signal having 480 effective scanning lines, an interlaced signal having 1080 effective scanning lines, a progressive signal having 480 effective scanning lines, and a progressive signal having 720 effective scanning lines. A first video signal supply source that outputs a first video signal that is any one of the following, and a second video signal that outputs an interlace signal having an effective scanning line number of 480 and an aspect ratio of 4: 3 In a video display device having a video signal supply source of No. 1 and a display unit having an aspect ratio of 16: 9, the first video signal is converted into a third video signal which is an interlaced signal having 1440 effective scanning lines. The conversion means and the scanning lines of the second video signal are not periodically thinned out, and the pixels in the horizontal direction are periodically thinned out, thereby contracting the second video signal in the horizontal direction. And the first video signal is arranged at one end of the display unit in the horizontal direction, and the second video signal reduced by the reduction means is arranged in the remaining area of the display unit. An image display device comprising: a screen synthesizing unit.
【請求項2】前記第2の映像信号供給源をチューナと
し、このチューナの受信チャンネルを順次切り換えるこ
とにより、前記第2の映像信号を順次異ならせるチャン
ネル切換手段と、 チャンネル切換前の2チャンネル分の映像信号であり、
前記縮小手段によって縮小した前記第2の映像信号を静
止画として記憶する記憶手段とをさらに備え、 前記画面合成手段は、前記第1の映像信号を前記表示部
の水平方向の一方の端部に配置し、その残りの領域に、
前記縮小手段によって縮小した現在の受信チャンネルの
映像信号と前記2チャンネル分の映像信号との3つの映
像信号を垂直方向に並べて配置するよう合成することを
特徴とする請求項1記載の映像表示装置。
2. A channel switching means for sequentially changing the second video signal by sequentially switching the receiving channels of the tuner by using the second video signal supply source as a tuner, and two channels before channel switching. Is the video signal of
And a storage unit that stores the second video signal reduced by the reduction unit as a still image, wherein the screen combining unit causes the first video signal to be applied to one end of the display unit in the horizontal direction. Place it in the rest of the area,
2. The video display device according to claim 1, wherein three video signals of the video signal of the current reception channel and the video signals of the two channels reduced by the reducing means are combined so as to be arranged in the vertical direction. .
【請求項3】有効走査線数480本のインターレース信
号と、有効走査線数1080本のインターレース信号
と、有効走査線数480本のプログレッシブ信号と、有
効走査線数720本のプログレッシブ信号との内のいず
れかである第1の映像信号を出力する第1の映像信号供
給源と、有効走査線数480本のインターレース信号で
あり、アスペクト比4:3の第2の映像信号を出力する
第2〜4の映像信号供給源と、アスペクト比16:9の
表示部とを有する映像表示装置において、 前記第1の映像信号を、有効走査線数1440本のイン
ターレース信号である第3の映像信号に変換する変換手
段と、 前記第2〜第4の映像信号の走査線を周期的に間引くこ
となく、水平方向の画素を周期的に間引くことにより、
前記第2の映像信号を水平方向に縮小する縮小手段と、 前記第1の映像信号を前記表示部の水平方向の一方の端
部に配置し、その残りの領域に前記縮小手段によって縮
小した前記第2〜第4の映像信号を垂直方向に並べて配
置するよう合成する画面合成手段とを備えて構成したこ
とを特徴とする映像表示装置。
3. An interlaced signal having 480 effective scanning lines, an interlaced signal having 1080 effective scanning lines, a progressive signal having 480 effective scanning lines, and a progressive signal having 720 effective scanning lines. A first video signal supply source that outputs a first video signal that is any one of the following, and a second video signal that outputs an interlace signal having an effective scanning line number of 480 and an aspect ratio of 4: 3 In a video display device having a video signal supply source of 4 to 4 and a display unit having an aspect ratio of 16: 9, the first video signal is converted into a third video signal which is an interlaced signal having 1440 effective scanning lines. By converting the conversion means for converting and the scanning lines of the second to fourth video signals not periodically thinned, the pixels in the horizontal direction are periodically thinned,
Reducing means for reducing the second video signal in the horizontal direction; and the first video signal for arranging the first video signal at one end portion in the horizontal direction of the display section, and reducing the remaining area by the reducing means. An image display device comprising: a screen synthesizing unit that synthesizes the second to fourth video signals so as to be arranged side by side in the vertical direction.
【請求項4】有効走査線数480本のインターレース信
号である第1の映像信号を出力する少なくとも1つの映
像信号供給源を有する映像表示装置において、 有効走査線数1440本のインターレース信号である第
2の映像信号を表示可能な表示部と、 前記第1の映像信号の走査線を周期的に間引くことな
く、かつ、走査線を増加させることなく、前記第1の映
像信号の実質的に全ての走査線を前記第2の映像信号の
一部として割り当てる割り当て手段と、 前記割り当て手段により前記第1の映像信号が一部に割
り当てられた前記第2の映像信号を前記表示部に表示す
るよう駆動する駆動部とを備えて構成したことを特徴と
する映像表示装置。
4. An image display device having at least one video signal supply source for outputting a first video signal which is an interlaced signal having 480 effective scanning lines, wherein the interlaced signal has 1440 effective scanning lines. A display unit capable of displaying the second video signal, and substantially all of the first video signal without periodically thinning the scan lines of the first video signal and without increasing the scan lines. Allocating means for allocating the scanning line as a part of the second video signal, and displaying the second video signal to which a part of the first video signal is allocated by the allocating means on the display section. An image display device comprising a driving unit for driving.
【請求項5】有効走査線数480本のインターレース信
号である動画または静止画の第1〜第3の映像信号を出
力する映像信号供給源を有する映像表示装置において、 有効走査線数1440本のインターレース信号である第
4の映像信号を表示可能な表示部と、 前記第1〜第3の映像信号の走査線を周期的に間引くこ
となく、かつ、走査線を増加させることなく、前記第1
〜第3の映像信号の実質的に全ての走査線を前記第4の
映像信号に割り当てて、前記第1〜第3の映像信号を垂
直方向に並べる割り当て手段と、 前記割り当て手段により前記第1〜第3の映像信号が割
り当てられた前記第4の映像信号を前記表示部に表示す
るよう駆動する駆動部とを備えて構成したことを特徴と
する映像表示装置。
5. A video display device having a video signal supply source for outputting first to third video signals of a moving image or a still image which is an interlaced signal having 480 effective scanning lines, and 1440 effective scanning lines. A display unit capable of displaying a fourth video signal which is an interlaced signal; and the first unit without periodically thinning the scanning lines of the first to third video signals and without increasing the scanning lines.
~ Allocation means for allocating substantially all the scanning lines of the third video signal to the fourth video signal and arranging the first to third video signals in the vertical direction; An image display device, comprising: a driving unit that drives the fourth image signal to which the third image signal is assigned to display the fourth image signal on the display unit.
JP2001354308A 2000-11-20 2001-11-20 Video display device Expired - Lifetime JP3925776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001354308A JP3925776B2 (en) 2000-11-20 2001-11-20 Video display device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-352360 2000-11-20
JP2000352360 2000-11-20
JP2001-320332 2001-10-18
JP2001320332 2001-10-18
JP2001354308A JP3925776B2 (en) 2000-11-20 2001-11-20 Video display device

Publications (2)

Publication Number Publication Date
JP2003198980A true JP2003198980A (en) 2003-07-11
JP3925776B2 JP3925776B2 (en) 2007-06-06

Family

ID=27617238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001354308A Expired - Lifetime JP3925776B2 (en) 2000-11-20 2001-11-20 Video display device

Country Status (1)

Country Link
JP (1) JP3925776B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100907A (en) * 2004-09-28 2006-04-13 Clarion Co Ltd Method and apparatus of notifying selected image
KR100618270B1 (en) 2005-03-31 2006-09-06 엘지전자 주식회사 Method for reading data by scaler unit for screen image division of video display apparatus
JP2006352471A (en) * 2005-06-15 2006-12-28 Sanyo Electric Co Ltd Display device
WO2009098895A1 (en) * 2008-02-07 2009-08-13 Panasonic Corporation Video signal processing method, integrated circuit, and video reproducer
JP2013074482A (en) * 2011-09-28 2013-04-22 Roland Corp Video switching device
JP2019205267A (en) * 2018-05-23 2019-11-28 Necプラットフォームズ株式会社 Charging stand of portable terminal

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100907A (en) * 2004-09-28 2006-04-13 Clarion Co Ltd Method and apparatus of notifying selected image
JP4578193B2 (en) * 2004-09-28 2010-11-10 クラリオン株式会社 Selection image notification method and selection image notification device
KR100618270B1 (en) 2005-03-31 2006-09-06 엘지전자 주식회사 Method for reading data by scaler unit for screen image division of video display apparatus
JP2006352471A (en) * 2005-06-15 2006-12-28 Sanyo Electric Co Ltd Display device
JP4726551B2 (en) * 2005-06-15 2011-07-20 三洋電機株式会社 Display device
WO2009098895A1 (en) * 2008-02-07 2009-08-13 Panasonic Corporation Video signal processing method, integrated circuit, and video reproducer
JPWO2009098895A1 (en) * 2008-02-07 2011-05-26 パナソニック株式会社 Video signal processing method, integrated circuit, and video reproduction apparatus
JP2013074482A (en) * 2011-09-28 2013-04-22 Roland Corp Video switching device
JP2019205267A (en) * 2018-05-23 2019-11-28 Necプラットフォームズ株式会社 Charging stand of portable terminal

Also Published As

Publication number Publication date
JP3925776B2 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
JP3333191B2 (en) Screen resolution enhancement by dithering
US6927801B2 (en) Video signal processing apparatus and video displaying apparatus
EP0837601B1 (en) Signal processing method and circuit for format conversion of picture signal
EP0514819B1 (en) Wide-screen television receiver with aspect ratio conversion function and method of displaying a magnified range
KR100386579B1 (en) format converter for multi source
US5812210A (en) Display apparatus
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
KR980013377A (en) Video signal converter and TV signal processor
JP3068988B2 (en) Interlaced and non-interlaced video signal display devices
EP0717562B1 (en) Method and apparatus for displaying two video pictures simultaneously
JP3925776B2 (en) Video display device
JP2005192230A (en) Display device
JP2002218415A (en) Video signal processor and video display device
JP2004040696A (en) Video image format converting apparatus and digital broadcasting receiving apparatus
KR100385975B1 (en) Apparatus for converting video format and method thereof
JP2006227442A (en) Video signal processor and video display device equipped therewith
JP2001346125A (en) Image display device and method, and recording medium
JP2002218410A (en) Image display device
JP2002218348A (en) Image signal processing device and image display device
JPH0865639A (en) Image processor
JP3469596B2 (en) Matrix type display device
JPH11308550A (en) Television receiver
JP2690790B2 (en) Television receiver
JPH11313269A (en) Video signal processor
JP3091700B2 (en) Television receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070222

R151 Written notification of patent or utility model registration

Ref document number: 3925776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term