JP2003198643A - データスライス回路 - Google Patents

Abstract

(57)【要約】 【課題】 復調信号を精度良く２値化することができる
データスライス回路を提供する。 【解決手段】 復調信号に基づいて該復調信号をスライ
スするためのスライスレベルを作成し出力するスライス
レベル作成器と、第１及び第２の入力端子を有する比較
回路であって前記第１の入力端子から入力される前記復
調信号と前記スライスレベル作成器から出力されるスラ
イスレベルとを比較する比較回路と、を備え、前記復調
信号を２値化して出力するデータスライサと、前記復調
信号が所定の範囲内の振幅を有している場合に、前記デ
ータスライサを動作させる制御信号を出力するレベル検
知回路とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ブルートゥース
（Ｂｌｕｅｔｏｏｔｈ）等の無線通信装置に用いられる
データスライサに関する。

【０００２】

【従来の技術】最近、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅ
ａ Ｎｅｔｗｏｒｋ）や携帯電話など無線通信システム
において、スペクトラム拡散技術が利用されている。ス
ペクトラム拡散技術とは、データ信号に依存しない符号
を用いることにより、データ伝送に必要な周波数帯域幅
よりも広い周波数帯域に信号を拡散して、送信対象のデ
ータ伝送を行う技術である。

【０００３】一般に、スペクトラム拡散技術を利用した
無線通信システムにおいては、送信側において音声等の
入力信号が変調回路において変調され、変調信号が形成
される。拡散符号を用いて変調信号をスペクトラム拡散
させた後、スペクトラム拡散信号を相手側に送信する。
受信側においては、送信側と同じ拡散符号を用いてスペ
クトラム拡散信号を復調する。復調された信号はデータ
スライサを用いてデジタル信号に変換される。

【０００４】図１２は、一般的なデータスライサの回路
図である。図１２に示すように、データスライサ５０１
は、復調器（復調回路）５０２の出力側に接続される。
データスライサ５０１は、コンパレータ（電圧比較回
路）５０３とローパスフィルタ（Ｌｏｗ Ｐａｓｓ Ｆ
ｉｌｔｅｒ：ＬＰＦ）５０４とを含む。

【０００５】復調回路５０２の出力側は、コンパレータ
５０３の第１入力端子Ｔ１に接続されるとともに、ロー
パスフィルタ５０４の入力側にも接続されている。ロー
パスフィルタ５０４の出力は、コンパレータ５０３の第
２入力端子Ｔ２に接続されている。コンパレータ５０３
の出力端子は、データスライサ５０１の出力端子を構成
する。ローパスフィルタ５０４は復調回路５０２からの
入力のうちの低周波成分のみを通過する。コンパレータ
５０３は、復調回路５０２の出力電圧とローパスフィル
タ５０４の出力電圧とを比較して高低いずれか一方の信
号のみを出力することにより、復調回路５０２の出力を
２値化して出力する。

【０００６】

【発明が解決しようとする課題】図１３及び図１４を参
照して、上記のデータスライサ５０１を用いた場合の問
題点について説明する。図１３はアナログ復調データ信
号波形とスライスレベルとの関係と、データスライス出
力信号波形とを示す図であって、スライスレベルが低周
波成分に追従する場合の状況を示す図である。スライス
レベルが低周波成分に追従すると、データ“１”又は
“０”が連続する連続ビットが存在する場合に、これら
の連続“１”ビットや連続“０”ビットが低周波成分と
見なされてしまう可能性がある。

【０００７】図１３に示すように、スライスレベルが連
続ビットに追従することにより、復調信号を正確には２
値化できなくなる可能性がある。例えば、図１３の右端
に存在するアナログ信号に対しては、スライスレベルが
ローレベルとほぼ一致しているため、正確な２値化がで
きていない。

【０００８】加えて、スライスレベルがローレベルとほ
ぼ一致すると、様々なノイズの影響を受けやすい。受信
信号が全く存在しない場合においても、コンパレータ５
０３が動作し、破線で示すように出力ＤＣレベルに
“０”，“１”の信号が現れる可能性がある。

【０００９】図１４は、アナログ復調データ信号波形と
スライスレベルとの関係と、データスライス出力信号波
形とを示す図であって、スライスレベルの低周波成分に
対する追従を少なくした場合の状況を示す図である。図
１４に示すように、復調器への入力信号が存在しない場
合における復調器の出力ＤＣレベルと、復調器への入力
信号が存在する場合における復調器の出力ＤＣレベルと
が異なる。従って、ＴＤＭＡ方式やＦＨホッピング方式
など、信号が時分割されている方式を用いた場合に、復
調器から出力されるＤＣレベルの入力信号の有無による
急激な変動にスライスレベルが追随できなくなる可能性
がある。

【００１０】例えば、図１４に示すようにスライスレベ
ルが最適な値に設定されていないため、正確な２値化が
できなくなる可能性がある。図１４では、左から３番目
のアナログ信号“１”がデータスライサ出力信号では
“０”として出力されてしまう。本発明の目的は、復調
信号を精度良く２値化できるデータスライサを提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明の一観点によれ
ば、復調信号に基づいて該復調信号をスライスするため
のスライスレベルを作成し出力するスライスレベル作成
器と、第１及び第２の入力端子を有する比較回路であっ
て前記第１の入力端子から入力される前記復調信号と前
記スライスレベル作成器から出力されるスライスレベル
とを比較する比較回路と、を備え、前記復調信号を２値
化して出力するデータスライサと、前記復調信号が所定
の範囲内の振幅を有している場合に、前記データスライ
サを動作させる制御信号を出力するレベル検知回路とを
有するデータスライス回路が提供される。

【００１２】上記データスライス回路においては、前記
復調信号を受信しない場合には、前記データスライサが
動作しない。従って、前記復調信号を受信しない期間内
においてノイズなどの影響を受けにくい。加えて、前記
データスライサは、前記レベル検知回路の出力に基づい
て動作するため、スライスレベルは、復調信号を受信し
た際のＤＣレベルの変動の影響を受けにくい。

【００１３】前記スライスレベル作成器は、前記復調信
号の最大ピーク値と最小ピーク値とを更新しつつ記憶
し、記憶された前記最大ピーク値と前記最小ピーク値と
の中間値を求めてスライスレベルとするのが好ましい。
前記最大ピーク値と前記最小ピーク値との中間値をスラ
イスレベルとするので、スライスレベルの決定が迅速で
あり、かつ、スライスレベル作成器の構成も簡単にな
る。前記復調信号の最大ピーク値と最小ピーク値とは常
に更新されるため、受信キャリア周波数ドリフト等によ
るＤＣレベル変動に対して追随することができる。

【００１４】前記スライスレベル作成器は、さらに、前
記最大ピーク値と前記最小ピーク値との差が前記所定の
範囲を超えている超過期間中、前記スライスレベルを更
新せずに前記超過期間の直前のスライスレベルに保持す
るスライスレベル保持回路を有するのが好ましい。

【００１５】ノイズなどの突発的なピーク値の変動があ
った場合にはピーク値を更新しないため、スライスレベ
ルに対するノイズなどの影響を低減できる。前記スライ
スレベル作成器は、入力信号レベルの変化分を検出する
レベル変化検出回路と、前記スライスレベルと前記変化
分との加算値を新たなスライスレベルとして出力するス
ライスレベル更新回路とを有するのが好ましい。

【００１６】ピーク値の変動に対してより忠実にスライ
スレベルを変動させることができ、スライスレベルの作
成精度を高めることができる。前記レベル変化検出回路
は、前記２値化されたデータのゼロクロスポイントを起
点とした前後１ビット時間の１／２の時点における前記
復調信号の値の差を前記変化分とするのが好ましい。

【００１７】最大ピーク値を探す必要がなくなり、より
簡単に変化分、従ってスライスレベルを求めることがで
きる。前記スライスレベル作成器は、さらに、前記変化
分が規定された値を超えている期間中、前記変化分をゼ
ロとするレベル変化規制回路を有するのが好ましい。ノ
イズなどによる突発的なピーク値の変動があり、変化分
が大きすぎた場合でも、スライスレベルを適切な値に保
つ。

【００１８】本発明の他の観点によれば、復調信号に基
づいて該復調信号をスライスするためのスライスレベル
作成回路であって、第１のスライスレベルを作成し出力
する第１のスライスレベル作成器と該第１のスライスレ
ベルとは異なる特性を有する第２のスライスレベルを作
成し出力する第２のスライスレベル作成器とを有するス
ライスレベル作成回路と、第１及び第２の入力端子を有
する比較回路であって前記第１の入力端子から入力され
る前記復調信号と前記第１のスライスレベル及び前記第
２のスライスレベルのいずれか一方とを比較する比較回
路と、を備え、前記復調信号を２値化して出力するデー
タスライサと、前記復調信号が所定の範囲内の振幅を有
している場合に、前記第１のスライスレベル作成器と前
記第２のスライスレベル作成器とを動作させることがで
きる制御信号を出力するレベル検知回路と、前記第１の
スライスレベル作成器と前記第２のスライスレベル作成
器とのいずれに対して前記制御信号を出力するかを選択
するとともに、選択された方の出力を前記比較回路の前
記第２の端子に入力させるスライスレベル切り替えスイ
ッチとを有するデータスライス回路が提供される。復調
信号が受信されている期間のうちの受信初期と、その後
とで異なる特性のスライスレベルを用いてデータの２値
化を行うことができる。

【００１９】前記第１のスライスレベル作成器は、前記
復調信号の最大ピーク値と最小ピーク値とを更新しつつ
記憶し、記憶された前記最大ピーク値と前記最小ピーク
値との中間値を求めてスライスレベルとする回路であ
り、前記制御信号が出力されている制御信号出力期間の
うちの初期期間内に選択されるのが好ましい。初期期間
内において、迅速にスライスレベルを決定することによ
り、例えばプリアンブル信号に対応させることができ
る。

【００２０】前記第２のスライスレベル作成器は、入力
信号レベルの変化分を検出するレベル変化検出回路と、
前記スライスレベルと前記変化分との加算値を新たなス
ライスレベルとして出力するスライスレベル更新回路と
を有し、前記制御信号が出力されている制御信号出力期
間のうちの前記初期期間経過後に選択されるのが好まし
い。

【００２１】初期期間経過後は、スライスレベルを精度
良く求めることにより、データ全体を精度良く２値化す
ることができる。さらに、前記第１のスライスレベル作
成器と前記第２のスライスレベル作成器との切り替え時
に、前記比較回路に対して切り替え前のスライスレベル
を出力するスライスレベル初期設定回路を有するのが好
ましい。前記第１のスライスレベル作成器と前記第２の
スライスレベル作成器との切り替え時に、スライスレベ
ルの初期値を新たに設定する場合に比べて、より精度の
高いスライスレベルを得ることができる。

【００２２】

【発明の実施の形態】本明細書において、２値化回路を
データスライサ（以下「ＤＳ」と称す。）と称し、ＤＳ
に加えてＤＳの動作を制御するために付加されたレベル
検知回路や制御回路（制御部）などを含む回路をデータ
スライス回路（以下「ＤＳ回路」と称す）と称する。

【００２３】以下、本発明の第１の実施の形態によるＤ
Ｓ回路について、図１から図４までを参照して説明す
る。図１は、本発明の第１の実施の形態によるＤＳ回路
を含む無線受信回路の回路図である。図２は、図１のＤ
Ｓ回路に用いられるレベル検知回路の具体的な回路図で
ある。図３は、ＤＳ回路の回路例を示す図である。図４
は、ＤＳ回路の動作波形を示す図である。

【００２４】図１に示すように、本実施の形態によるＤ
Ｓ回路を含む無線受信回路Ａは、アンテナ１００と、ロ
ーノイズアンプ（ＬＮＡ）１０１と、ミキサ１０２と、
ローカル信号発生器１０３とを含む。さらに、無線受信
回路Ａは、バンドパスフィルタ（ＢＰＦ）１０４と、利
得制御（ＡＧＣ）アンプ１０５と、復調回路Ｂと、ＤＳ
１０９と、レベル検知回路１１０とを含む。復調回路Ｂ
は、復調回路用ミキサ１０６と、移相回路１０７と、ロ
ーパスフィルタ（ＬＰＦ）１０８とを含む。ＤＳ回路
は、ＤＳ１０９とレベル検知回路１１０とを含む。

【００２５】アンテナ１００により受信されたＲＦ受信
信号は、ＬＮＡ１０１により増幅される。次いで、ミキ
サ１０２においてローカル信号発生器１０３からのロー
カル信号とミキシングされる。ミキシングされた信号
は、ＢＰＦ１０４においてダウンコンバージョンされた
後にＢＰＦ１０４から出力される。この出力は３分岐さ
れる。３分岐された出力信号は、復調回路用ミキサ１０
６と、移相回路１０７と、レベル検知回路１１０とに入
力される。移相回路１０７に入力した信号は、９０度移
相を回転させる。レベル検知回路１１０は、入力信号の
有無を調べる。

【００２６】移相回路１０７の出力と、利得制御（ＡＧ
Ｃ）アンプ１０５の出力とが、復調回路用ミキサ１０６
に入力されることにより、復調回路用ミキサ１０６から
アナログ復調信号が出力される。アナログ復調信号中の
高周波成分は、ＬＰＦ１０８において除去され、ＬＰＦ
１０８から出力される低周波成分が、ＤＳ１０９に入力
される。入力信号は、ＤＳ１０９において２値化され
る。ＤＳ１０９は、レベル検知回路１１０からの制御信
号Ｓ１によりＯＮ／ＯＦＦされる。

【００２７】図２は、ＤＳ回路のうち、主としてレベル
検知回路１１０の具体的な構成を示す図である。併せ
て、復調回路ＢとＤＳ１０９とを示す。図２に示すよう
に、ＤＳ回路に含まれるレベル検知回路１１０は、例え
ば、積分回路１３１とスイッチ１３３とを含む。スイッ
チ１３３は、例えば図示するＦＥＴである。積分回路１
３１の出力はスイッチ（ＦＥＴ）１３３のゲート端子Ｇ
に接続されている。ＦＥＴ１３３のソース端子Ｓは接地
（ＧＮＤ）されており、ドレイン端子Ｄは電源電圧Ｖ_DD
に接続されている。ソース端子Ｓと電源電圧Ｖ_DDとの間
には、負荷抵抗１３５が設けられている。ＦＥＴ１３３
の出力は、ＤＳ１０９に入力される。積分回路１３１
は、入力信号幅に応じてＤＣ電位が変化する回路の例で
あり、代わりに２乗和回路などを用いることもできる。

【００２８】図３は、ＤＳ回路のうち主としてＤＳ１０
９の具体的な構成を示す図である。併せて、復調回路Ｂ
とレベル検知回路１１０とを示す。図３に示すように、
ＤＳ１０９は、１つのスライスレベル作成器１２１と１
つのコンパレータ（比較回路）１２６とを有している。
復調回路Ｂからの出力であるアナログ復調信号と、該ア
ナログ復調信号が入力されるレベル検知回路１１０から
の出力である信号レベル検知信号とがスライスレベル作
成器１２１に入力される。復調回路Ｂの出力信号とスラ
イスレベル作成器１２１の出力信号とが、コンパレータ
１２６の２つの入力端子にそれぞれ入力される。コンパ
レータ１２６の出力がＤＳ１０９の出力となる。

【００２９】図４に、本実施の形態によるＤＳ回路を含
む無線受信回路の動作を示す。時間ｔ１において入力変
調信号が利得制御（ＡＧＣ）アンプ１０５を介してレベ
ル検知回路１１０に入力されると、レベル検知回路１１
０の出力信号は、ロー（Ｌ）からハイ（Ｈ）に変化す
る。より詳細には、入力変調信号の振幅は、時間ｔ１の
前後で大きく変化し、時間ｔ１以後は大きな振幅を持つ
ようになる。積分回路１３１（図２）は、入力信号の振
幅幅に応じてＤＣ電位が変化する回路である。積分回路
１３１の出力は、スイッチ１３３のゲート端子に入力さ
れている。積分回路１３１のＤＣ電位の変化により、ス
イッチ１３３がオン／オフし、スイッチ１３３の出力端
１３７の電位をハイ又はローに変化させる。

【００３０】この出力端１３７の電位がＤＳ１０９に入
力され、ＤＳ１０９のスライスレベルを、時間ｔ１より
前にはＭＩＮ値に固定し、時間ｔ１より後はＭＡＸ値と
ＭＩＮ値との間の値に保持する。上記のＤＳ回路におい
ては、無線入力信号がある一定のレベル（受信可能レベ
ル）であることを検知するレベル検知回路１１０を有
し、レベル検知回路１１０からの出力信号に連動してＤ
Ｓ１０９の動作が制御されるため、受信信号が存在しな
い場合における誤動作の可能性が低減する。また、信号
検知回路により検知された後にスライスレベル作成回路
が動作するため、信号の有無による復調アナログ出力Ｄ
Ｃレベルの急激な変化を緩和することができ、精度の良
いスライスレベルを作成することができる。

【００３１】次に、本発明の第１の実施の形態に第１変
形例によるＤＳ回路について、図５を参照して説明す
る。図５に示すＤＳ回路のうちＤＳ１０９は、図１２に
示した一般的なデータスライサ５０１と同様の回路構成
を有している。但し、本発明の第１の実施の形態による
ＤＳ回路と同様に、ＤＳ１０９に、さらに、レベル検知
回路１１０が接続されている。

【００３２】図５に示すように、本発明の第１の実施の
形態の第１変形例によれば、ＤＳ１０９は、ＬＰＦ１５
０とコンパレータ１５６とを有している。ＬＰＦ１５０
は、抵抗１５１と、該抵抗とソース−ドレイン間が直列
接続されるスイッチ１５５を有している。復調回路Ｂか
らの出力は、抵抗１５１とスイッチ１５５との直列接続
と、スイッチ１５５とコンパレータ１５６の入力端子と
の間の節点と接地ＧＮＤとの間に設けられたキャパシタ
１５３を有している。

【００３３】図５に示すＤＳ回路を用いても、無線受信
信号がある一定のレベル（受信可能レベル）であること
を検知するレベル検知回路１１０に連動してＤＳの動作
を制御する回路により、無線受信信号が存在しない場合
における誤動作の可能性が低減する。次に、本発明の第
２の実施の形態によるＤＳ回路について、図６及び図７
を参照して説明する。

【００３４】図６は、本発明の第２の実施の形態による
ＤＳ回路を示す図である。図７は、図６のＤＳ回路を含
む無線受信装置の動作波形例である。尚、無線受信装置
の全体構成は図１と同様である。従って、適宜、図１を
参照する。図６に示すように、ＤＳ回路に含まれるＤＳ
２００は、第１のスライスレベル作成器２０１と第２の
スライスレベル作成器２０２と、第１のＡＮＤ回路２０
３とカウンタ２０４と、切り替えスイッチ２０５と、コ
ンパレータ２０６と、一方の入力にＮＯＴ回路が設けら
れた第２のＡＮＤ回路２０７とを有している。

【００３５】例えば、第１のスライスレベル作成器２０
１は、短時間でスライスレベルが決定できる。第１のス
ライスレベル作成器２０１は、スライスレベルの作成精
度が高い。アナログ復調信号は、第１のスライスレベル
作成器２０１と、第２のスライスレベル作成器２０２の
第２の入力端子と、コンパレータ２０６の第１の入力端
子とに入力される。信号レベル検知信号は、第１のＡＮ
Ｄ回路２０３の一方の入力端子と、インバータ回路付き
の第２のＡＮＤ回路２０７の一方の入力端子とカウンタ
２０４の入力端子とに接続されている。切り替えスイッ
チ２０５は、カウンタ２０４の出力により、第１のスラ
イスレベル作成器２０１と、これとは異なる特性を有す
る第２のスライスレベル作成器２０２とのいずれの出力
をコンパレータ２０６の第２の入力端子に入力するかを
決める。

【００３６】カウンタ２０４の出力は、さらに、第１の
ＡＮＤ回路２０３の他方の入力端子と、第２のＡＮＤ回
路２０７の他方の入力端子とに出力される。第２のスラ
イスレベル作成器２０２の第１入力端子とコンパレータ
２０６の出力とが配線Ｌ１により接続されている。

【００３７】第１のスライスレベル作成回路２０１の出
力は、第２のスライスレベル作成回路２０２の第３の入
力端子に接続されるとともに、切り替えスイッチ２０５
を介してコンパレータの第２の入力端子に接続される。
アナログ変調信号が入力されると、レベル検知回路１１
０（図１）が入力信号を検知し、レベル検知回路１１０
の出力は、Ｌ（ロー）からＨ（ハイ）に変化する。カウ
ンタ回路２０４が、レベル検知回路１１０の出力信号を
トリガとして動作を開始する。カウンタ回路２０４の出
力は、動作開始から一定時間が経過するまではＨを出力
する。

【００３８】切り替えスイッチ２０５は、カウンタ回路
２０４の出力がＨの間は、第１スライスレベル作成器２
０１の出力をコンパレータ２０６に伝える。カウンタ回
路２０４の出力がＬの間は、第２のスレベル作成器２０
２の出力をコンパレータ２０６に伝える。第１のＡＮＤ
回路２０３には、カウンタ２０４の出力と信号レベル検
知回路の出力とが入力される。第１のＡＮＤ回路２０３
の出力はＨとなり、第１のスライスレベル作成器２０１
を動作させる。その結果、第１のスライスレベル作成器
２０１の出力とアナログ復調信号とがコンパレータ２０
６に入力され、これらの２入力の値を比較することによ
り、復調データを２値化する。

【００３９】規定時間経過後は、カウンタ回路２０４の
出力がＨからＬになるため、第１のＡＮＤ回路２０３の
出力はＨからＬになり、第１のスライスレベル作成器２
０１が動作を停止し、第２のスライスレベル作成器２０
２が動作し始める。切り替えスイッチ２０５によりコン
パレータ２０６に第２のスライスレベル作成器２０２の
出力とアナログ復調出力とが入力される。２入力の値を
比較することにより、復調データを２値化する。

【００４０】図７に、上記ＤＳ回路を含む復調回路の動
作波形を示す。初期期間、例えば、プリアンブルを受信
中は素早くスライスレベルを決定する第１のスライスレ
ベル作成器２０１が用いられる。第１のスライスレベル
作成器２０１が動作している初期期間においては、短時
間でスライスレベルが決定できるため、回路動作を早期
に安定させることができる。プリアンブル終了後であっ
て、初期期間経過後には、第２のスライスレベル作成器
２０２を動作させる。このようにすると、回路動作が安
定し精度の高いスライスレベルを作成することができ
る。以上のように特性の異なる複数（この場合は２つ）
のスライスレベル作成器を用いて動作させることによ
り、全体として、データの２値化の精度を向上させるこ
とができる。

【００４１】次に、本発明の第３の実施の形態によるＤ
Ｓ回路について、図８及び図９を参照して説明する。図
８は、本発明の第３の実施の形態によるＤＳ回路のスラ
イスレベル作成器の構成を示す図である。図９は、第３
の実施の形態によるＤＳ回路を含む信号受信回路の動作
波形である。尚、図８に示すスライスレベル作成器は、
図６の第１のスライスレベル作成器２０１に適用するの
が好ましい。

【００４２】図８に示すように、本発明の第３の実施の
形態によるＤＳ回路中に含まれるスライスレベル作成回
路は、ＭＡＸ値検出器３０１と、ＭＩＮ値検出器３０２
と、加算回路３０３と、減算回路３０４と、アンプ３０
５と、コンパレータ３０６と、ＡＮＤ回路３０７と、Ｄ
フリップフロップ（Ｄ−ＦＦ）３０８とを含む。動作Ｏ
Ｎ／ＯＦＦ信号が、ＭＡＸ値検出器３０１と、ＭＩＮ値
検出器３０２と、ＡＮＤ回路３０７とに入力され、これ
らの回路をオンオフする。

【００４３】ＭＡＸ値検出器３０１は、スライスレベル
作成回路に入力したアナログ復調信号の最大ピーク値を
検出し記憶する。ＭＩＮ値検出器３０２は、アナログ復
調信号の最小ピーク値を検出し記憶する。記憶されたＭ
ＩＮ値検出器３０２は、アナログ復調信号の値が上記の
値を更新するまで保持される。最大ピーク値と最小ピー
ク値とが、加算回路３０３において加算される。加算値
が、アンプ３０５において１／２され、（ＭＡＸ値＋Ｍ
ＩＮ値）／２の値となる。この出力がＤ−ＦＦ３０８を
経てスライスレベルとして出力される。

【００４４】一方、減算回路３０４において（ＭＡＸ値
−ＭＩＮ値）が計算され、コンパレータ３０６に入力さ
れる。（ＭＡＸ値−ＭＩＮ値）と、同じくコンパレータ
３０６に入力されるピークレベル超過基準電圧とが比較
される。（ＭＡＸ値−ＭＩＮ値）の値がピークレベル超
過基準電圧を越えた場合には、コンパレータ３０６が動
作（オン）し、ＡＮＤ回路３０７の出力もオンになる。
従って、ＡＮＤ回路３０７の出力であって、Ｄ−ＦＦ３
０８に入力される信号により、ＤＦＦ３０８が動作を停
止し、前回のスライスレベルを保持する。

【００４５】図９に示すように、信号振幅の最大ピーク
値（ＭＡＸ値）と最小ピーク値（ＭＩＮ値）とを常に更
新し、最大ピーク値と最小ピーク値の中間値をスライス
レベルとすることで、スライスレベルを更新する。従っ
て、第１のスライスレベル作成器においては、スライス
レベルの決定が迅速にできる。この点において、本発明
の第２の実施の形態によるＤＳ回路の第１のスライスレ
ベル作成器に用いるのに適している。

【００４６】また、入力するアナログ復調信号値の変化
に応じて最大ピーク値と最小ピーク値とを更新するた
め、スライスレベルを最適の値に保つことができる。受
信キャリの周波数ドリフトなどの影響によるＤＣレベル
の変動に対して出力を追従させることが可能になる。
尚、（ＭＡＸ値−ＭＩＮ値）の値がピークレベル超過基
準電圧を越えた場合には、前回のスライスレベルを保持
することにより、ノイズなどに起因する突発的なピーク
値の変動があっても、その影響を低減することができ
る。

【００４７】次に、本発明の第４の実施の形態によるデ
ータスライサについて、図１０及び図１１を参照して説
明する。図１０は、本発明の第４の実施の形態によるＤ
Ｓ回路のスライスレベル作成回路の構成を示す図であ
る。図１１は、第４の実施の形態によるＤＳ回路を含む
信号受信回路の動作波形である。尚、図１０に示すスラ
イスレベル作成器は、図６の第２のスライスレベル作成
器２０２に適用するのが好ましい。そこで、適宜、図６
を参照して説明する。

【００４８】図１０に示すように、本発明の第４の実施
の形態によるＤＳ回路中に含まれるスライスレベル作成
器は、レベル変化検出回路４０１と、ゼロクロス検出器
４０２と、第１アンプ４０３及び第２アンプ４０５と、
加算回路４０４と、コンパレータ４０６と、切り替えス
イッチ４０７と、Ｄ−ＦＦ４０８と、ＮＯＲ回路４０９
とを有している。

【００４９】図６に示すＤＳ２００において、第１のス
ライスレベル作成器２０１から第２のスライスレベル作
成器２０２に動作が切り替わった瞬間は、図１０に示す
初期値用スイッチ４０７によってスライスレベル作成器
２０１で形成されたスライスレベル（スライスレベル初
期値）が、第２のスライスレベル作成器２０２に与えら
れ、コンパレータ２０６（図６）において２値化され
る。このスライスレベル初期値は、スライスレベル作成
器２０２にとっては初期値となる。

【００５０】それ以後は、図６に示すコンパレータ２０
６の出力信号が配線Ｌ１によりゼロクロス検出器４０２
に入力する。ゼロクロス検出器４０２は、コンパレータ
２０６の出力信号である２値化出力が“１”から“０”
又は“０”から“１”へ変化した場合に、その変化の瞬
間を検出する。レベル変化検出回路４０１は、ゼロクロ
ス検出器４０２により検出された検出出力を起点とし
て、１ビット時間の１／２前後の時間における復調アナ
ログ信号電圧の変化値を検出する。第１アンプ４０３
は、レベル変化検出回路４０１により検出された電圧変
化分に相当する第１電圧信号を出力する。第１電圧信号
と、以前のスライスレベルであって第２のアンプ４０５
を介して得られる第２の信号電圧とを加算回路４０４に
おいて加算する。この加算回路４０４の出力が新たなス
ライスレベルになる。

【００５１】但し、上記回路にはレベル変化規制回路が
付加されている。レベル変化規制回路は、上記の電圧変
化分がコンパレータ４０６に入力されているレベル変化
超過検出基準電圧を超えると、コンパレータ４０６が動
作する。コンパレータ４０６が動作すると、ＮＯＲ回路
４０９の出力信号によってＤＦＦ４０８が動作を停止す
る。従って、以前のスライスレベルを保持する。

【００５２】図１１に示すように、スライスレベルは、
アナログ復調信号のピーク値（ＭＡＸとＭＩＮ）との変
動にほぼ忠実に変動していることがわかる。また、レベ
ル変化検知回路は、２値化されたデータのゼロクロスポ
イントを起点として、ゼロクロスポイントより１ビット
時間の１／２だけ遅い時点における信号ピーク値の差
（ＭＡＸ−ＭＩＮ）を変化レベルとして出力する。

【００５３】従って、最大ピーク値（ＭＡＸ）を検出す
る必要がなく、回路規模も小さくでき、かつ、処理速度
を向上させることができる。加えて、レベル変化規制回
路を設けることにより、ノイズ等に起因するアナログ復
調信号のピーク値の突発的な変動があっても、上記変化
レベルを大きく設定されすぎて、スライスレベルが適切
な値に設定されなくなるという問題点を解消することが
可能である。

【００５４】以上、実施の形態に沿って本発明を説明し
たが、本発明はこれらに制限されるものではない。その
他、種々の変更、改良、組み合わせが可能なことは当業
者に自明であろう。

【００５５】

【発明の効果】本発明によるデータスライス回路を有す
る無線受信回路においては、復調信号を精度良く２値化
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるＤＳ回路を含
む無線受信回路の回路図である。

【図２】図１のＤＳ回路に用いられるレベル検知回路の
具体的な回路図である。

【図３】図１のＤＳ回路の回路例を示す図である。

【図４】ＤＳ回路の動作波形を示す図である。

【図５】本発明の第１の実施の形態の変形例によるＤＳ
回路の回路図である。

【図６】本発明の第２の実施の形態によるＤＳ回路を示
す図である

【図７】図６のＤＳ回路を含む無線受信装置の動作波形
例である。

【図８】本発明の第３の実施の形態によるＤＳ回路のス
ライスレベル作成器の構成を示す図である。

【図９】第３の実施の形態によるＤＳ回路を含む信号受
信回路の動作波形である。

【図１０】本発明の第４の実施の形態によるＤＳ回路の
スライスレベル作成回路の構成を示す図である。

【図１１】第４の実施の形態によるＤＳ回路を含む信号
受信回路の動作波形である。

【図１２】一般的なデータスライサの回路図である。

【図１３】アナログ復調データ信号波形とスライスレベ
ルとの関係と、データスライス出力信号波形とを示す図
である。

【図１４】アナログ復調データ信号波形とスライスレベ
ルとの関係と、データスライス出力信号波形とを示す図
である。

【符号の説明】

Ａ…無線受信回路、１００…アンテナ、１０１…ローノ
イズアンプ（ＬＮＡ）、１０２…ミキサ、１０３…ロー
カル信号発生器、１０４…バンドパスフィルタ（ＢＰ
Ｆ）、１０５…利得制御（ＡＧＣ）アンプ、Ｂ…復調回
路、１０９…ＤＳ、１１０…レベル検知回路、２０１…
第１のスライスレベル作成器、２０２…第２のスライス
レベル作成器、２０３…第１のＡＮＤ回路、２０４…カ
ウンタ、２０５…切り替えスイッチ、２０６…コンパレ
ータ、２０７…第２のＡＮＤ回路、３０１…ＭＡＸ値検
出器、３０２…ＭＩＮ値検出器、３０３…加算回路、３
０４…減算回路、３０５…アンプ、３０６…コンパレー
タ、３０７…ＡＮＤ回路、３０８…Ｄフリップフロップ
（Ｄ−ＦＦ）、４０１…レベル変化検出回路４０１、４
０２…ゼロクロス検出器、４０３…第１アンプ、４０４
…加算回路、４０５…第２アンプ４０５、４０６…コン
パレータ、４０７…切り替えスイッチ、４０８…Ｄ−Ｆ
Ｆ、４０９…ＮＯＲ回路。１５

Claims (10)

【特許請求の範囲】
1. 【請求項１】 復調信号に基づいて該復調信号をスライ
   スするためのスライスレベルを作成し出力するスライス
   レベル作成器と、第１及び第２の入力端子を有する比較
   回路であって前記第１の入力端子から入力される前記復
   調信号と前記スライスレベル作成器から出力されるスラ
   イスレベルとを比較する比較回路と、を備え、前記復調
   信号を２値化して出力するデータスライサと、 前記復調信号が所定の範囲内の振幅を有している場合
   に、前記データスライサを動作させる制御信号を出力す
   るレベル検知回路とを有するデータスライス回路。
2. 【請求項２】 前記スライスレベル作成器は、 前記復調信号の最大ピーク値と最小ピーク値とを更新し
   つつ記憶し、記憶された前記最大ピーク値と前記最小ピ
   ーク値との中間値を求めてスライスレベルとする請求項
   １に記載のデータスライス回路。
3. 【請求項３】 前記スライスレベル作成器は、 さらに、前記最大ピーク値と前記最小ピーク値との差が
   前記所定の範囲を超えている超過期間中、前記スライス
   レベルを更新せずに前記超過期間の直前のスライスレベ
   ルに保持するスライスレベル保持回路を有する請求項１
   又は２に記載のデータスライス回路。
4. 【請求項４】 前記スライスレベル作成器は、 入力信号レベルの変化分を検出するレベル変化検出回路
   と、 前記スライスレベルと前記変化分との加算値を新たなス
   ライスレベルとして出力するスライスレベル更新回路と
   を有する請求項１に記載のデータスライス回路。
5. 【請求項５】 前記レベル変化検出回路は、前記２値化
   されたデータのゼロクロスポイントを起点とした前後１
   ビット時間の１／２の時点における前記復調信号の値の
   差を前記変化分とする請求項４に記載のデータスライス
   回路。
6. 【請求項６】 前記スライスレベル作成器は、 さらに、前記変化分が規定された値を超えている期間
   中、前記変化分をゼロとするレベル変化規制回路を有す
   る請求項４又は５に記載のデータスライス回路。
7. 【請求項７】 復調信号に基づいて該復調信号をスライ
   スするためのスライスレベル作成回路であって、第１の
   スライスレベルを作成し出力する第１のスライスレベル
   作成器と該第１のスライスレベルとは異なる特性を有す
   る第２のスライスレベルを作成し出力する第２のスライ
   スレベル作成器とを有するスライスレベル作成回路と、
   第１及び第２の入力端子を有する比較回路であって前記
   第１の入力端子から入力される前記復調信号と前記第１
   のスライスレベル及び前記第２のスライスレベルのいず
   れか一方とを比較する比較回路と、を備え、前記復調信
   号を２値化して出力するデータスライサと、 前記復調信号が所定の範囲内の振幅を有している場合
   に、前記第１のスライスレベル作成器と前記第２のスラ
   イスレベル作成器とを動作させることができる制御信号
   を出力するレベル検知回路と、 前記第１のスライスレベル作成器と前記第２のスライス
   レベル作成器とのいずれに対して前記制御信号を出力す
   るかを選択するとともに、選択された方の出力を前記比
   較回路の前記第２の端子に入力させるスライスレベル切
   り替えスイッチとを有するデータスライス回路。
8. 【請求項８】 前記第１のスライスレベル作成器は、前
   記復調信号の最大ピーク値と最小ピーク値とを更新しつ
   つ記憶し、記憶された前記最大ピーク値と前記最小ピー
   ク値との中間値を求めてスライスレベルとする回路であ
   り、 前記制御信号が出力されている制御信号出力期間のうち
   の初期期間内に選択される請求項７に記載のデータスラ
   イス回路。
9. 【請求項９】 前記第２のスライスレベル作成器は、入
   力信号レベルの変化分を検出するレベル変化検出回路
   と、前記スライスレベルと前記変化分との加算値を新た
   なスライスレベルとして出力するスライスレベル更新回
   路とを有し、 前記制御信号が出力されている制御信号出力期間のうち
   の前記初期期間経過後に選択される請求項８に記載のデ
   ータスライス回路。
10. 【請求項１０】 さらに、前記第１のスライスレベル作
    成器と前記第２のスライスレベル作成器との切り替え時
    に、前記比較回路に対して切り替え前のスライスレベル
    を出力するスライスレベル初期設定回路を有する請求項
    ７から９までのいずれか１項に記載のデータスライス回
    路。