JP3833115B2 - データスライス回路 - Google Patents
データスライス回路 Download PDFInfo
- Publication number
- JP3833115B2 JP3833115B2 JP2001401330A JP2001401330A JP3833115B2 JP 3833115 B2 JP3833115 B2 JP 3833115B2 JP 2001401330 A JP2001401330 A JP 2001401330A JP 2001401330 A JP2001401330 A JP 2001401330A JP 3833115 B2 JP3833115 B2 JP 3833115B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- slice level
- level
- slice
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）等の無線通信装置に用いられるデータスライサに関する。
【０００２】
【従来の技術】
最近、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）や携帯電話など無線通信システムにおいて、スペクトラム拡散技術が利用されている。スペクトラム拡散技術とは、データ信号に依存しない符号を用いることにより、データ伝送に必要な周波数帯域幅よりも広い周波数帯域に信号を拡散して、送信対象のデータ伝送を行う技術である。
【０００３】
一般に、スペクトラム拡散技術を利用した無線通信システムにおいては、送信側において音声等の入力信号が変調回路において変調され、変調信号が形成される。拡散符号を用いて変調信号をスペクトラム拡散させた後、スペクトラム拡散信号を相手側に送信する。受信側においては、送信側と同じ拡散符号を用いてスペクトラム拡散信号を復調する。復調された信号はデータスライサを用いてデジタル信号に変換される。
【０００４】
図１２は、一般的なデータスライサの回路図である。図１２に示すように、データスライサ５０１は、復調器（復調回路）５０２の出力側に接続される。データスライサ５０１は、コンパレータ（電圧比較回路）５０３とローパスフィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）５０４とを含む。
【０００５】
復調回路５０２の出力側は、コンパレータ５０３の第１入力端子Ｔ１に接続されるとともに、ローパスフィルタ５０４の入力側にも接続されている。ローパスフィルタ５０４の出力は、コンパレータ５０３の第２入力端子Ｔ２に接続されている。コンパレータ５０３の出力端子は、データスライサ５０１の出力端子を構成する。ローパスフィルタ５０４は復調回路５０２からの入力のうちの低周波成分のみを通過する。コンパレータ５０３は、復調回路５０２の出力電圧とローパスフィルタ５０４の出力電圧とを比較して高低いずれか一方の信号のみを出力することにより、復調回路５０２の出力を２値化して出力する。
【０００６】
【発明が解決しようとする課題】
図１３及び図１４を参照して、上記のデータスライサ５０１を用いた場合の問題点について説明する。図１３はアナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図であって、スライスレベルが低周波成分に追従する場合の状況を示す図である。スライスレベルが低周波成分に追従すると、データ“１”又は“０”が連続する連続ビットが存在する場合に、これらの連続“１”ビットや連続“０”ビットが低周波成分と見なされてしまう可能性がある。
【０００７】
図１３に示すように、スライスレベルが連続ビットに追従することにより、復調信号を正確には２値化できなくなる可能性がある。例えば、図１３の右端に存在するアナログ信号に対しては、スライスレベルがローレベルとほぼ一致しているため、正確な２値化ができていない。
【０００８】
加えて、スライスレベルがローレベルとほぼ一致すると、様々なノイズの影響を受けやすい。受信信号が全く存在しない場合においても、コンパレータ５０３が動作し、破線で示すように出力ＤＣレベルに“０”，“１”の信号が現れる可能性がある。
【０００９】
図１４は、アナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図であって、スライスレベルの低周波成分に対する追従を少なくした場合の状況を示す図である。図１４に示すように、復調器への入力信号が存在しない場合における復調器の出力ＤＣレベルと、復調器への入力信号が存在する場合における復調器の出力ＤＣレベルとが異なる。従って、ＴＤＭＡ方式やＦＨホッピング方式など、信号が時分割されている方式を用いた場合に、復調器から出力されるＤＣレベルの入力信号の有無による急激な変動にスライスレベルが追随できなくなる可能性がある。
【００１０】
例えば、図１４に示すようにスライスレベルが最適な値に設定されていないため、正確な２値化ができなくなる可能性がある。図１４では、左から３番目のアナログ信号“１”がデータスライサ出力信号では“０”として出力されてしまう。
本発明の目的は、復調信号を精度良く２値化できるデータスライサを提供することにある。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、復調信号に基づいて該復調信号をスライスするためのスライスレベルを作成し出力するスライスレベル作成器と、第１及び第２の入力端子を有する比較回路であって前記第１の入力端子から入力される前記復調信号と前記スライスレベル作成器から出力されるスライスレベルとを比較する比較回路と、を備え、前記復調信号を２値化して出力するデータスライサと、前記復調信号が所定の範囲内の振幅を有している場合に、前記データスライサを動作させる制御信号を出力するレベル検知回路とを有するデータスライス回路が提供される。
【００１２】
上記データスライス回路においては、前記復調信号を受信しない場合には、前記データスライサが動作しない。従って、前記復調信号を受信しない期間内においてノイズなどの影響を受けにくい。加えて、前記データスライサは、前記レベル検知回路の出力に基づいて動作するため、スライスレベルは、復調信号を受信した際のＤＣレベルの変動の影響を受けにくい。
【００１３】
前記スライスレベル作成器は、前記復調信号の最大ピーク値と最小ピーク値とを更新しつつ記憶し、記憶された前記最大ピーク値と前記最小ピーク値との中間値を求めてスライスレベルとするのが好ましい。前記最大ピーク値と前記最小ピーク値との中間値をスライスレベルとするので、スライスレベルの決定が迅速であり、かつ、スライスレベル作成器の構成も簡単になる。前記復調信号の最大ピーク値と最小ピーク値とは常に更新されるため、受信キャリア周波数ドリフト等によるＤＣレベル変動に対して追随することができる。
【００１４】
前記スライスレベル作成器は、さらに、前記最大ピーク値と前記最小ピーク値との差が前記所定の範囲を超えている超過期間中、前記スライスレベルを更新せずに前記超過期間の直前のスライスレベルに保持するスライスレベル保持回路を有するのが好ましい。
【００１５】
ノイズなどの突発的なピーク値の変動があった場合にはピーク値を更新しないため、スライスレベルに対するノイズなどの影響を低減できる。
前記スライスレベル作成器は、入力信号レベルの変化分を検出するレベル変化検出回路と、前記スライスレベルと前記変化分との加算値を新たなスライスレベルとして出力するスライスレベル更新回路とを有するのが好ましい。
【００１６】
ピーク値の変動に対してより忠実にスライスレベルを変動させることができ、スライスレベルの作成精度を高めることができる。
前記レベル変化検出回路は、前記２値化されたデータのゼロクロスポイントを起点とした前後１ビット時間の１／２の時点における前記復調信号の値の差を前記変化分とするのが好ましい。
【００１７】
最大ピーク値を探す必要がなくなり、より簡単に変化分、従ってスライスレベルを求めることができる。
前記スライスレベル作成器は、さらに、前記変化分が規定された値を超えている期間中、前記変化分をゼロとするレベル変化規制回路を有するのが好ましい。
ノイズなどによる突発的なピーク値の変動があり、変化分が大きすぎた場合でも、スライスレベルを適切な値に保つ。
【００１８】
本発明の他の観点によれば、復調信号に基づいて該復調信号をスライスするためのスライスレベル作成回路であって、第１のスライスレベルを作成し出力する第１のスライスレベル作成器と該第１のスライスレベルとは異なる特性を有する第２のスライスレベルを作成し出力する第２のスライスレベル作成器とを有するスライスレベル作成回路と、第１及び第２の入力端子を有する比較回路であって前記第１の入力端子から入力される前記復調信号と前記第１のスライスレベル及び前記第２のスライスレベルのいずれか一方とを比較する比較回路と、を備え、前記復調信号を２値化して出力するデータスライサと、前記復調信号が所定の範囲内の振幅を有している場合に、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器とを動作させることができる制御信号を出力するレベル検知回路と、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器とのいずれに対して前記制御信号を出力するかを選択するとともに、選択された方の出力を前記比較回路の前記第２の端子に入力させるスライスレベル切り替えスイッチとを有するデータスライス回路が提供される。
復調信号が受信されている期間のうちの受信初期と、その後とで異なる特性のスライスレベルを用いてデータの２値化を行うことができる。
【００１９】
前記第１のスライスレベル作成器は、前記復調信号の最大ピーク値と最小ピーク値とを更新しつつ記憶し、記憶された前記最大ピーク値と前記最小ピーク値との中間値を求めてスライスレベルとする回路であり、前記制御信号が出力されている制御信号出力期間のうちの初期期間内に選択されるのが好ましい。
初期期間内において、迅速にスライスレベルを決定することにより、例えばプリアンブル信号に対応させることができる。
【００２０】
前記第２のスライスレベル作成器は、入力信号レベルの変化分を検出するレベル変化検出回路と、前記スライスレベルと前記変化分との加算値を新たなスライスレベルとして出力するスライスレベル更新回路とを有し、前記制御信号が出力されている制御信号出力期間のうちの前記初期期間経過後に選択されるのが好ましい。
【００２１】
初期期間経過後は、スライスレベルを精度良く求めることにより、データ全体を精度良く２値化することができる。
さらに、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器との切り替え時に、前記比較回路に対して切り替え前のスライスレベルを出力するスライスレベル初期設定回路を有するのが好ましい。
前記第１のスライスレベル作成器と前記第２のスライスレベル作成器との切り替え時に、スライスレベルの初期値を新たに設定する場合に比べて、より精度の高いスライスレベルを得ることができる。
【００２２】
【発明の実施の形態】
本明細書において、２値化回路をデータスライサ（以下「ＤＳ」と称す。）と称し、ＤＳに加えてＤＳの動作を制御するために付加されたレベル検知回路や制御回路（制御部）などを含む回路をデータスライス回路（以下「ＤＳ回路」と称す）と称する。
【００２３】
以下、本発明の第１の実施の形態によるＤＳ回路について、図１から図４までを参照して説明する。図１は、本発明の第１の実施の形態によるＤＳ回路を含む無線受信回路の回路図である。図２は、図１のＤＳ回路に用いられるレベル検知回路の具体的な回路図である。図３は、ＤＳ回路の回路例を示す図である。図４は、ＤＳ回路の動作波形を示す図である。
【００２４】
図１に示すように、本実施の形態によるＤＳ回路を含む無線受信回路Ａは、アンテナ１００と、ローノイズアンプ（ＬＮＡ）１０１と、ミキサ１０２と、ローカル信号発生器１０３とを含む。さらに、無線受信回路Ａは、バンドパスフィルタ（ＢＰＦ）１０４と、利得制御（ＡＧＣ）アンプ１０５と、復調回路Ｂと、ＤＳ１０９と、レベル検知回路１１０とを含む。復調回路Ｂは、復調回路用ミキサ１０６と、移相回路１０７と、ローパスフィルタ（ＬＰＦ）１０８とを含む。ＤＳ回路は、ＤＳ１０９とレベル検知回路１１０とを含む。
【００２５】
アンテナ１００により受信されたＲＦ受信信号は、ＬＮＡ１０１により増幅される。次いで、ミキサ１０２においてローカル信号発生器１０３からのローカル信号とミキシングされる。ミキシングされた信号は、ＢＰＦ１０４においてダウンコンバージョンされた後にＢＰＦ１０４から出力される。この出力は３分岐される。３分岐された出力信号は、復調回路用ミキサ１０６と、移相回路１０７と、レベル検知回路１１０とに入力される。移相回路１０７に入力した信号は、９０度移相を回転させる。レベル検知回路１１０は、入力信号の有無を調べる。
【００２６】
移相回路１０７の出力と、利得制御（ＡＧＣ）アンプ１０５の出力とが、復調回路用ミキサ１０６に入力されることにより、復調回路用ミキサ１０６からアナログ復調信号が出力される。アナログ復調信号中の高周波成分は、ＬＰＦ１０８において除去され、ＬＰＦ１０８から出力される低周波成分が、ＤＳ１０９に入力される。入力信号は、ＤＳ１０９において２値化される。ＤＳ１０９は、レベル検知回路１１０からの制御信号Ｓ１によりＯＮ／ＯＦＦされる。
【００２７】
図２は、ＤＳ回路のうち、主としてレベル検知回路１１０の具体的な構成を示す図である。併せて、復調回路ＢとＤＳ１０９とを示す。
図２に示すように、ＤＳ回路に含まれるレベル検知回路１１０は、例えば、積分回路１３１とスイッチ１３３とを含む。スイッチ１３３は、例えば図示するＦＥＴである。積分回路１３１の出力はスイッチ（ＦＥＴ）１３３のゲート端子Ｇに接続されている。ＦＥＴ１３３のソース端子Ｓは接地（ＧＮＤ）されており、ドレイン端子Ｄは電源電圧ＶDDに接続されている。ソース端子Ｓと電源電圧ＶDDとの間には、負荷抵抗１３５が設けられている。ＦＥＴ１３３の出力は、ＤＳ１０９に入力される。
積分回路１３１は、入力信号幅に応じてＤＣ電位が変化する回路の例であり、代わりに２乗和回路などを用いることもできる。
【００２８】
図３は、ＤＳ回路のうち主としてＤＳ１０９の具体的な構成を示す図である。併せて、復調回路Ｂとレベル検知回路１１０とを示す。
図３に示すように、ＤＳ１０９は、１つのスライスレベル作成器１２１と１つのコンパレータ（比較回路）１２６とを有している。復調回路Ｂからの出力であるアナログ復調信号と、該アナログ復調信号が入力されるレベル検知回路１１０からの出力である信号レベル検知信号とがスライスレベル作成器１２１に入力される。復調回路Ｂの出力信号とスライスレベル作成器１２１の出力信号とが、コンパレータ１２６の２つの入力端子にそれぞれ入力される。コンパレータ１２６の出力がＤＳ１０９の出力となる。
【００２９】
図４に、本実施の形態によるＤＳ回路を含む無線受信回路の動作を示す。
時間ｔ１において入力変調信号が利得制御（ＡＧＣ）アンプ１０５を介してレベル検知回路１１０に入力されると、レベル検知回路１１０の出力信号は、ロー（Ｌ）からハイ（Ｈ）に変化する。より詳細には、入力変調信号の振幅は、時間ｔ１の前後で大きく変化し、時間ｔ１以後は大きな振幅を持つようになる。積分回路１３１（図２）は、入力信号の振幅幅に応じてＤＣ電位が変化する回路である。積分回路１３１の出力は、スイッチ１３３のゲート端子に入力されている。積分回路１３１のＤＣ電位の変化により、スイッチ１３３がオン／オフし、スイッチ１３３の出力端１３７の電位をハイ又はローに変化させる。
【００３０】
この出力端１３７の電位がＤＳ１０９に入力され、ＤＳ１０９のスライスレベルを、時間ｔ１より前にはＭＩＮ値に固定し、時間ｔ１より後はＭＡＸ値とＭＩＮ値との間の値に保持する。
上記のＤＳ回路においては、無線入力信号がある一定のレベル（受信可能レベル）であることを検知するレベル検知回路１１０を有し、レベル検知回路１１０からの出力信号に連動してＤＳ１０９の動作が制御されるため、受信信号が存在しない場合における誤動作の可能性が低減する。また、信号検知回路により検知された後にスライスレベル作成回路が動作するため、信号の有無による復調アナログ出力ＤＣレベルの急激な変化を緩和することができ、精度の良いスライスレベルを作成することができる。
【００３１】
次に、本発明の第１の実施の形態に第１変形例によるＤＳ回路について、図５を参照して説明する。図５に示すＤＳ回路のうちＤＳ１０９は、図１２に示した一般的なデータスライサ５０１と同様の回路構成を有している。但し、本発明の第１の実施の形態によるＤＳ回路と同様に、ＤＳ１０９に、さらに、レベル検知回路１１０が接続されている。
【００３２】
図５に示すように、本発明の第１の実施の形態の第１変形例によれば、ＤＳ１０９は、ＬＰＦ１５０とコンパレータ１５６とを有している。ＬＰＦ１５０は、抵抗１５１と、該抵抗とソース−ドレイン間が直列接続されるスイッチ１５５を有している。復調回路Ｂからの出力は、抵抗１５１とスイッチ１５５との直列接続と、スイッチ１５５とコンパレータ１５６の入力端子との間の節点と接地ＧＮＤとの間に設けられたキャパシタ１５３を有している。
【００３３】
図５に示すＤＳ回路を用いても、無線受信信号がある一定のレベル（受信可能レベル）であることを検知するレベル検知回路１１０に連動してＤＳの動作を制御する回路により、無線受信信号が存在しない場合における誤動作の可能性が低減する。
次に、本発明の第２の実施の形態によるＤＳ回路について、図６及び図７を参照して説明する。
【００３４】
図６は、本発明の第２の実施の形態によるＤＳ回路を示す図である。図７は、図６のＤＳ回路を含む無線受信装置の動作波形例である。尚、無線受信装置の全体構成は図１と同様である。従って、適宜、図１を参照する。
図６に示すように、ＤＳ回路に含まれるＤＳ２００は、第１のスライスレベル作成器２０１と第２のスライスレベル作成器２０２と、第１のＡＮＤ回路２０３とカウンタ２０４と、切り替えスイッチ２０５と、コンパレータ２０６と、一方の入力にＮＯＴ回路が設けられた第２のＡＮＤ回路２０７とを有している。
【００３５】
例えば、第１のスライスレベル作成器２０１は、短時間でスライスレベルが決定できる。第１のスライスレベル作成器２０１は、スライスレベルの作成精度が高い。
アナログ復調信号は、第１のスライスレベル作成器２０１と、第２のスライスレベル作成器２０２の第２の入力端子と、コンパレータ２０６の第１の入力端子とに入力される。信号レベル検知信号は、第１のＡＮＤ回路２０３の一方の入力端子と、インバータ回路付きの第２のＡＮＤ回路２０７の一方の入力端子とカウンタ２０４の入力端子とに接続されている。切り替えスイッチ２０５は、カウンタ２０４の出力により、第１のスライスレベル作成器２０１と、これとは異なる特性を有する第２のスライスレベル作成器２０２とのいずれの出力をコンパレータ２０６の第２の入力端子に入力するかを決める。
【００３６】
カウンタ２０４の出力は、さらに、第１のＡＮＤ回路２０３の他方の入力端子と、第２のＡＮＤ回路２０７の他方の入力端子とに出力される。第２のスライスレベル作成器２０２の第１入力端子とコンパレータ２０６の出力とが配線Ｌ１により接続されている。
【００３７】
第１のスライスレベル作成回路２０１の出力は、第２のスライスレベル作成回路２０２の第３の入力端子に接続されるとともに、切り替えスイッチ２０５を介してコンパレータの第２の入力端子に接続される。
アナログ変調信号が入力されると、レベル検知回路１１０（図１）が入力信号を検知し、レベル検知回路１１０の出力は、Ｌ（ロー）からＨ（ハイ）に変化する。カウンタ回路２０４が、レベル検知回路１１０の出力信号をトリガとして動作を開始する。カウンタ回路２０４の出力は、動作開始から一定時間が経過するまではＨを出力する。
【００３８】
切り替えスイッチ２０５は、カウンタ回路２０４の出力がＨの間は、第１スライスレベル作成器２０１の出力をコンパレータ２０６に伝える。カウンタ回路２０４の出力がＬの間は、第２のスレベル作成器２０２の出力をコンパレータ２０６に伝える。第１のＡＮＤ回路２０３には、カウンタ２０４の出力と信号レベル検知回路の出力とが入力される。第１のＡＮＤ回路２０３の出力はＨとなり、第１のスライスレベル作成器２０１を動作させる。その結果、第１のスライスレベル作成器２０１の出力とアナログ復調信号とがコンパレータ２０６に入力され、これらの２入力の値を比較することにより、復調データを２値化する。
【００３９】
規定時間経過後は、カウンタ回路２０４の出力がＨからＬになるため、第１のＡＮＤ回路２０３の出力はＨからＬになり、第１のスライスレベル作成器２０１が動作を停止し、第２のスライスレベル作成器２０２が動作し始める。切り替えスイッチ２０５によりコンパレータ２０６に第２のスライスレベル作成器２０２の出力とアナログ復調出力とが入力される。２入力の値を比較することにより、復調データを２値化する。
【００４０】
図７に、上記ＤＳ回路を含む復調回路の動作波形を示す。
初期期間、例えば、プリアンブルを受信中は素早くスライスレベルを決定する第１のスライスレベル作成器２０１が用いられる。第１のスライスレベル作成器２０１が動作している初期期間においては、短時間でスライスレベルが決定できるため、回路動作を早期に安定させることができる。プリアンブル終了後であって、初期期間経過後には、第２のスライスレベル作成器２０２を動作させる。このようにすると、回路動作が安定し精度の高いスライスレベルを作成することができる。
以上のように特性の異なる複数（この場合は２つ）のスライスレベル作成器を用いて動作させることにより、全体として、データの２値化の精度を向上させることができる。
【００４１】
次に、本発明の第３の実施の形態によるＤＳ回路について、図８及び図９を参照して説明する。図８は、本発明の第３の実施の形態によるＤＳ回路のスライスレベル作成器の構成を示す図である。図９は、第３の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。尚、図８に示すスライスレベル作成器は、図６の第１のスライスレベル作成器２０１に適用するのが好ましい。
【００４２】
図８に示すように、本発明の第３の実施の形態によるＤＳ回路中に含まれるスライスレベル作成回路は、ＭＡＸ値検出器３０１と、ＭＩＮ値検出器３０２と、加算回路３０３と、減算回路３０４と、アンプ３０５と、コンパレータ３０６と、ＡＮＤ回路３０７と、Ｄフリップフロップ（Ｄ−ＦＦ）３０８とを含む。
動作ＯＮ／ＯＦＦ信号が、ＭＡＸ値検出器３０１と、ＭＩＮ値検出器３０２と、ＡＮＤ回路３０７とに入力され、これらの回路をオンオフする。
【００４３】
ＭＡＸ値検出器３０１は、スライスレベル作成回路に入力したアナログ復調信号の最大ピーク値を検出し記憶する。ＭＩＮ値検出器３０２は、アナログ復調信号の最小ピーク値を検出し記憶する。記憶されたＭＩＮ値検出器３０２は、アナログ復調信号の値が上記の値を更新するまで保持される。
最大ピーク値と最小ピーク値とが、加算回路３０３において加算される。加算値が、アンプ３０５において１／２され、（ＭＡＸ値＋ＭＩＮ値）／２の値となる。この出力がＤ−ＦＦ３０８を経てスライスレベルとして出力される。
【００４４】
一方、減算回路３０４において（ＭＡＸ値−ＭＩＮ値）が計算され、コンパレータ３０６に入力される。（ＭＡＸ値−ＭＩＮ値）と、同じくコンパレータ３０６に入力されるピークレベル超過基準電圧とが比較される。（ＭＡＸ値−ＭＩＮ値）の値がピークレベル超過基準電圧を越えた場合には、コンパレータ３０６が動作（オン）し、ＡＮＤ回路３０７の出力もオンになる。従って、ＡＮＤ回路３０７の出力であって、Ｄ−ＦＦ３０８に入力される信号により、ＤＦＦ３０８が動作を停止し、前回のスライスレベルを保持する。
【００４５】
図９に示すように、信号振幅の最大ピーク値（ＭＡＸ値）と最小ピーク値（ＭＩＮ値）とを常に更新し、最大ピーク値と最小ピーク値の中間値をスライスレベルとすることで、スライスレベルを更新する。
従って、第１のスライスレベル作成器においては、スライスレベルの決定が迅速にできる。この点において、本発明の第２の実施の形態によるＤＳ回路の第１のスライスレベル作成器に用いるのに適している。
【００４６】
また、入力するアナログ復調信号値の変化に応じて最大ピーク値と最小ピーク値とを更新するため、スライスレベルを最適の値に保つことができる。受信キャリの周波数ドリフトなどの影響によるＤＣレベルの変動に対して出力を追従させることが可能になる。
尚、（ＭＡＸ値−ＭＩＮ値）の値がピークレベル超過基準電圧を越えた場合には、前回のスライスレベルを保持することにより、ノイズなどに起因する突発的なピーク値の変動があっても、その影響を低減することができる。
【００４７】
次に、本発明の第４の実施の形態によるデータスライサについて、図１０及び図１１を参照して説明する。図１０は、本発明の第４の実施の形態によるＤＳ回路のスライスレベル作成回路の構成を示す図である。図１１は、第４の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。尚、図１０に示すスライスレベル作成器は、図６の第２のスライスレベル作成器２０２に適用するのが好ましい。そこで、適宜、図６を参照して説明する。
【００４８】
図１０に示すように、本発明の第４の実施の形態によるＤＳ回路中に含まれるスライスレベル作成器は、レベル変化検出回路４０１と、ゼロクロス検出器４０２と、第１アンプ４０３及び第２アンプ４０５と、加算回路４０４と、コンパレータ４０６と、切り替えスイッチ４０７と、Ｄ−ＦＦ４０８と、ＮＯＲ回路４０９とを有している。
【００４９】
図６に示すＤＳ２００において、第１のスライスレベル作成器２０１から第２のスライスレベル作成器２０２に動作が切り替わった瞬間は、図１０に示す初期値用スイッチ４０７によってスライスレベル作成器２０１で形成されたスライスレベル（スライスレベル初期値）が、第２のスライスレベル作成器２０２に与えられ、コンパレータ２０６（図６）において２値化される。このスライスレベル初期値は、スライスレベル作成器２０２にとっては初期値となる。
【００５０】
それ以後は、図６に示すコンパレータ２０６の出力信号が配線Ｌ１によりゼロクロス検出器４０２に入力する。ゼロクロス検出器４０２は、コンパレータ２０６の出力信号である２値化出力が“１”から“０”又は“０”から“１”へ変化した場合に、その変化の瞬間を検出する。レベル変化検出回路４０１は、ゼロクロス検出器４０２により検出された検出出力を起点として、１ビット時間の１／２前後の時間における復調アナログ信号電圧の変化値を検出する。第１アンプ４０３は、レベル変化検出回路４０１により検出された電圧変化分に相当する第１電圧信号を出力する。第１電圧信号と、以前のスライスレベルであって第２のアンプ４０５を介して得られる第２の信号電圧とを加算回路４０４において加算する。この加算回路４０４の出力が新たなスライスレベルになる。
【００５１】
但し、上記回路にはレベル変化規制回路が付加されている。レベル変化規制回路は、上記の電圧変化分がコンパレータ４０６に入力されているレベル変化超過検出基準電圧を超えると、コンパレータ４０６が動作する。コンパレータ４０６が動作すると、ＮＯＲ回路４０９の出力信号によってＤＦＦ４０８が動作を停止する。従って、以前のスライスレベルを保持する。
【００５２】
図１１に示すように、スライスレベルは、アナログ復調信号のピーク値（ＭＡＸとＭＩＮ）との変動にほぼ忠実に変動していることがわかる。また、レベル変化検知回路は、２値化されたデータのゼロクロスポイントを起点として、ゼロクロスポイントより１ビット時間の１／２だけ遅い時点における信号ピーク値の差（ＭＡＸ−ＭＩＮ）を変化レベルとして出力する。
【００５３】
従って、最大ピーク値（ＭＡＸ）を検出する必要がなく、回路規模も小さくでき、かつ、処理速度を向上させることができる。
加えて、レベル変化規制回路を設けることにより、ノイズ等に起因するアナログ復調信号のピーク値の突発的な変動があっても、上記変化レベルを大きく設定されすぎて、スライスレベルが適切な値に設定されなくなるという問題点を解消することが可能である。
【００５４】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００５５】
【発明の効果】
本発明によるデータスライス回路を有する無線受信回路においては、復調信号を精度良く２値化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＤＳ回路を含む無線受信回路の回路図である。
【図２】図１のＤＳ回路に用いられるレベル検知回路の具体的な回路図である。
【図３】図１のＤＳ回路の回路例を示す図である。
【図４】ＤＳ回路の動作波形を示す図である。
【図５】本発明の第１の実施の形態の変形例によるＤＳ回路の回路図である。
【図６】本発明の第２の実施の形態によるＤＳ回路を示す図である
【図７】図６のＤＳ回路を含む無線受信装置の動作波形例である。
【図８】本発明の第３の実施の形態によるＤＳ回路のスライスレベル作成器の構成を示す図である。
【図９】第３の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。
【図１０】本発明の第４の実施の形態によるＤＳ回路のスライスレベル作成回路の構成を示す図である。
【図１１】第４の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。
【図１２】一般的なデータスライサの回路図である。
【図１３】アナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図である。
【図１４】アナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図である。
【符号の説明】
Ａ…無線受信回路、１００…アンテナ、１０１…ローノイズアンプ（ＬＮＡ）、１０２…ミキサ、１０３…ローカル信号発生器、１０４…バンドパスフィルタ（ＢＰＦ）、１０５…利得制御（ＡＧＣ）アンプ、Ｂ…復調回路、１０９…ＤＳ、１１０…レベル検知回路、２０１…第１のスライスレベル作成器、２０２…第２のスライスレベル作成器、２０３…第１のＡＮＤ回路、２０４…カウンタ、２０５…切り替えスイッチ、２０６…コンパレータ、２０７…第２のＡＮＤ回路、３０１…ＭＡＸ値検出器、３０２…ＭＩＮ値検出器、３０３…加算回路、３０４…減算回路、３０５…アンプ、３０６…コンパレータ、３０７…ＡＮＤ回路、３０８…Ｄフリップフロップ（Ｄ−ＦＦ）、４０１…レベル変化検出回路４０１、４０２…ゼロクロス検出器、４０３…第１アンプ、４０４…加算回路、４０５…第２アンプ４０５、４０６…コンパレータ、４０７…切り替えスイッチ、４０８…Ｄ−ＦＦ、４０９…ＮＯＲ回路。
１５
【発明の属する技術分野】
本発明は、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）等の無線通信装置に用いられるデータスライサに関する。
【０００２】
【従来の技術】
最近、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）や携帯電話など無線通信システムにおいて、スペクトラム拡散技術が利用されている。スペクトラム拡散技術とは、データ信号に依存しない符号を用いることにより、データ伝送に必要な周波数帯域幅よりも広い周波数帯域に信号を拡散して、送信対象のデータ伝送を行う技術である。
【０００３】
一般に、スペクトラム拡散技術を利用した無線通信システムにおいては、送信側において音声等の入力信号が変調回路において変調され、変調信号が形成される。拡散符号を用いて変調信号をスペクトラム拡散させた後、スペクトラム拡散信号を相手側に送信する。受信側においては、送信側と同じ拡散符号を用いてスペクトラム拡散信号を復調する。復調された信号はデータスライサを用いてデジタル信号に変換される。
【０００４】
図１２は、一般的なデータスライサの回路図である。図１２に示すように、データスライサ５０１は、復調器（復調回路）５０２の出力側に接続される。データスライサ５０１は、コンパレータ（電圧比較回路）５０３とローパスフィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）５０４とを含む。
【０００５】
復調回路５０２の出力側は、コンパレータ５０３の第１入力端子Ｔ１に接続されるとともに、ローパスフィルタ５０４の入力側にも接続されている。ローパスフィルタ５０４の出力は、コンパレータ５０３の第２入力端子Ｔ２に接続されている。コンパレータ５０３の出力端子は、データスライサ５０１の出力端子を構成する。ローパスフィルタ５０４は復調回路５０２からの入力のうちの低周波成分のみを通過する。コンパレータ５０３は、復調回路５０２の出力電圧とローパスフィルタ５０４の出力電圧とを比較して高低いずれか一方の信号のみを出力することにより、復調回路５０２の出力を２値化して出力する。
【０００６】
【発明が解決しようとする課題】
図１３及び図１４を参照して、上記のデータスライサ５０１を用いた場合の問題点について説明する。図１３はアナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図であって、スライスレベルが低周波成分に追従する場合の状況を示す図である。スライスレベルが低周波成分に追従すると、データ“１”又は“０”が連続する連続ビットが存在する場合に、これらの連続“１”ビットや連続“０”ビットが低周波成分と見なされてしまう可能性がある。
【０００７】
図１３に示すように、スライスレベルが連続ビットに追従することにより、復調信号を正確には２値化できなくなる可能性がある。例えば、図１３の右端に存在するアナログ信号に対しては、スライスレベルがローレベルとほぼ一致しているため、正確な２値化ができていない。
【０００８】
加えて、スライスレベルがローレベルとほぼ一致すると、様々なノイズの影響を受けやすい。受信信号が全く存在しない場合においても、コンパレータ５０３が動作し、破線で示すように出力ＤＣレベルに“０”，“１”の信号が現れる可能性がある。
【０００９】
図１４は、アナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図であって、スライスレベルの低周波成分に対する追従を少なくした場合の状況を示す図である。図１４に示すように、復調器への入力信号が存在しない場合における復調器の出力ＤＣレベルと、復調器への入力信号が存在する場合における復調器の出力ＤＣレベルとが異なる。従って、ＴＤＭＡ方式やＦＨホッピング方式など、信号が時分割されている方式を用いた場合に、復調器から出力されるＤＣレベルの入力信号の有無による急激な変動にスライスレベルが追随できなくなる可能性がある。
【００１０】
例えば、図１４に示すようにスライスレベルが最適な値に設定されていないため、正確な２値化ができなくなる可能性がある。図１４では、左から３番目のアナログ信号“１”がデータスライサ出力信号では“０”として出力されてしまう。
本発明の目的は、復調信号を精度良く２値化できるデータスライサを提供することにある。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、復調信号に基づいて該復調信号をスライスするためのスライスレベルを作成し出力するスライスレベル作成器と、第１及び第２の入力端子を有する比較回路であって前記第１の入力端子から入力される前記復調信号と前記スライスレベル作成器から出力されるスライスレベルとを比較する比較回路と、を備え、前記復調信号を２値化して出力するデータスライサと、前記復調信号が所定の範囲内の振幅を有している場合に、前記データスライサを動作させる制御信号を出力するレベル検知回路とを有するデータスライス回路が提供される。
【００１２】
上記データスライス回路においては、前記復調信号を受信しない場合には、前記データスライサが動作しない。従って、前記復調信号を受信しない期間内においてノイズなどの影響を受けにくい。加えて、前記データスライサは、前記レベル検知回路の出力に基づいて動作するため、スライスレベルは、復調信号を受信した際のＤＣレベルの変動の影響を受けにくい。
【００１３】
前記スライスレベル作成器は、前記復調信号の最大ピーク値と最小ピーク値とを更新しつつ記憶し、記憶された前記最大ピーク値と前記最小ピーク値との中間値を求めてスライスレベルとするのが好ましい。前記最大ピーク値と前記最小ピーク値との中間値をスライスレベルとするので、スライスレベルの決定が迅速であり、かつ、スライスレベル作成器の構成も簡単になる。前記復調信号の最大ピーク値と最小ピーク値とは常に更新されるため、受信キャリア周波数ドリフト等によるＤＣレベル変動に対して追随することができる。
【００１４】
前記スライスレベル作成器は、さらに、前記最大ピーク値と前記最小ピーク値との差が前記所定の範囲を超えている超過期間中、前記スライスレベルを更新せずに前記超過期間の直前のスライスレベルに保持するスライスレベル保持回路を有するのが好ましい。
【００１５】
ノイズなどの突発的なピーク値の変動があった場合にはピーク値を更新しないため、スライスレベルに対するノイズなどの影響を低減できる。
前記スライスレベル作成器は、入力信号レベルの変化分を検出するレベル変化検出回路と、前記スライスレベルと前記変化分との加算値を新たなスライスレベルとして出力するスライスレベル更新回路とを有するのが好ましい。
【００１６】
ピーク値の変動に対してより忠実にスライスレベルを変動させることができ、スライスレベルの作成精度を高めることができる。
前記レベル変化検出回路は、前記２値化されたデータのゼロクロスポイントを起点とした前後１ビット時間の１／２の時点における前記復調信号の値の差を前記変化分とするのが好ましい。
【００１７】
最大ピーク値を探す必要がなくなり、より簡単に変化分、従ってスライスレベルを求めることができる。
前記スライスレベル作成器は、さらに、前記変化分が規定された値を超えている期間中、前記変化分をゼロとするレベル変化規制回路を有するのが好ましい。
ノイズなどによる突発的なピーク値の変動があり、変化分が大きすぎた場合でも、スライスレベルを適切な値に保つ。
【００１８】
本発明の他の観点によれば、復調信号に基づいて該復調信号をスライスするためのスライスレベル作成回路であって、第１のスライスレベルを作成し出力する第１のスライスレベル作成器と該第１のスライスレベルとは異なる特性を有する第２のスライスレベルを作成し出力する第２のスライスレベル作成器とを有するスライスレベル作成回路と、第１及び第２の入力端子を有する比較回路であって前記第１の入力端子から入力される前記復調信号と前記第１のスライスレベル及び前記第２のスライスレベルのいずれか一方とを比較する比較回路と、を備え、前記復調信号を２値化して出力するデータスライサと、前記復調信号が所定の範囲内の振幅を有している場合に、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器とを動作させることができる制御信号を出力するレベル検知回路と、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器とのいずれに対して前記制御信号を出力するかを選択するとともに、選択された方の出力を前記比較回路の前記第２の端子に入力させるスライスレベル切り替えスイッチとを有するデータスライス回路が提供される。
復調信号が受信されている期間のうちの受信初期と、その後とで異なる特性のスライスレベルを用いてデータの２値化を行うことができる。
【００１９】
前記第１のスライスレベル作成器は、前記復調信号の最大ピーク値と最小ピーク値とを更新しつつ記憶し、記憶された前記最大ピーク値と前記最小ピーク値との中間値を求めてスライスレベルとする回路であり、前記制御信号が出力されている制御信号出力期間のうちの初期期間内に選択されるのが好ましい。
初期期間内において、迅速にスライスレベルを決定することにより、例えばプリアンブル信号に対応させることができる。
【００２０】
前記第２のスライスレベル作成器は、入力信号レベルの変化分を検出するレベル変化検出回路と、前記スライスレベルと前記変化分との加算値を新たなスライスレベルとして出力するスライスレベル更新回路とを有し、前記制御信号が出力されている制御信号出力期間のうちの前記初期期間経過後に選択されるのが好ましい。
【００２１】
初期期間経過後は、スライスレベルを精度良く求めることにより、データ全体を精度良く２値化することができる。
さらに、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器との切り替え時に、前記比較回路に対して切り替え前のスライスレベルを出力するスライスレベル初期設定回路を有するのが好ましい。
前記第１のスライスレベル作成器と前記第２のスライスレベル作成器との切り替え時に、スライスレベルの初期値を新たに設定する場合に比べて、より精度の高いスライスレベルを得ることができる。
【００２２】
【発明の実施の形態】
本明細書において、２値化回路をデータスライサ（以下「ＤＳ」と称す。）と称し、ＤＳに加えてＤＳの動作を制御するために付加されたレベル検知回路や制御回路（制御部）などを含む回路をデータスライス回路（以下「ＤＳ回路」と称す）と称する。
【００２３】
以下、本発明の第１の実施の形態によるＤＳ回路について、図１から図４までを参照して説明する。図１は、本発明の第１の実施の形態によるＤＳ回路を含む無線受信回路の回路図である。図２は、図１のＤＳ回路に用いられるレベル検知回路の具体的な回路図である。図３は、ＤＳ回路の回路例を示す図である。図４は、ＤＳ回路の動作波形を示す図である。
【００２４】
図１に示すように、本実施の形態によるＤＳ回路を含む無線受信回路Ａは、アンテナ１００と、ローノイズアンプ（ＬＮＡ）１０１と、ミキサ１０２と、ローカル信号発生器１０３とを含む。さらに、無線受信回路Ａは、バンドパスフィルタ（ＢＰＦ）１０４と、利得制御（ＡＧＣ）アンプ１０５と、復調回路Ｂと、ＤＳ１０９と、レベル検知回路１１０とを含む。復調回路Ｂは、復調回路用ミキサ１０６と、移相回路１０７と、ローパスフィルタ（ＬＰＦ）１０８とを含む。ＤＳ回路は、ＤＳ１０９とレベル検知回路１１０とを含む。
【００２５】
アンテナ１００により受信されたＲＦ受信信号は、ＬＮＡ１０１により増幅される。次いで、ミキサ１０２においてローカル信号発生器１０３からのローカル信号とミキシングされる。ミキシングされた信号は、ＢＰＦ１０４においてダウンコンバージョンされた後にＢＰＦ１０４から出力される。この出力は３分岐される。３分岐された出力信号は、復調回路用ミキサ１０６と、移相回路１０７と、レベル検知回路１１０とに入力される。移相回路１０７に入力した信号は、９０度移相を回転させる。レベル検知回路１１０は、入力信号の有無を調べる。
【００２６】
移相回路１０７の出力と、利得制御（ＡＧＣ）アンプ１０５の出力とが、復調回路用ミキサ１０６に入力されることにより、復調回路用ミキサ１０６からアナログ復調信号が出力される。アナログ復調信号中の高周波成分は、ＬＰＦ１０８において除去され、ＬＰＦ１０８から出力される低周波成分が、ＤＳ１０９に入力される。入力信号は、ＤＳ１０９において２値化される。ＤＳ１０９は、レベル検知回路１１０からの制御信号Ｓ１によりＯＮ／ＯＦＦされる。
【００２７】
図２は、ＤＳ回路のうち、主としてレベル検知回路１１０の具体的な構成を示す図である。併せて、復調回路ＢとＤＳ１０９とを示す。
図２に示すように、ＤＳ回路に含まれるレベル検知回路１１０は、例えば、積分回路１３１とスイッチ１３３とを含む。スイッチ１３３は、例えば図示するＦＥＴである。積分回路１３１の出力はスイッチ（ＦＥＴ）１３３のゲート端子Ｇに接続されている。ＦＥＴ１３３のソース端子Ｓは接地（ＧＮＤ）されており、ドレイン端子Ｄは電源電圧ＶDDに接続されている。ソース端子Ｓと電源電圧ＶDDとの間には、負荷抵抗１３５が設けられている。ＦＥＴ１３３の出力は、ＤＳ１０９に入力される。
積分回路１３１は、入力信号幅に応じてＤＣ電位が変化する回路の例であり、代わりに２乗和回路などを用いることもできる。
【００２８】
図３は、ＤＳ回路のうち主としてＤＳ１０９の具体的な構成を示す図である。併せて、復調回路Ｂとレベル検知回路１１０とを示す。
図３に示すように、ＤＳ１０９は、１つのスライスレベル作成器１２１と１つのコンパレータ（比較回路）１２６とを有している。復調回路Ｂからの出力であるアナログ復調信号と、該アナログ復調信号が入力されるレベル検知回路１１０からの出力である信号レベル検知信号とがスライスレベル作成器１２１に入力される。復調回路Ｂの出力信号とスライスレベル作成器１２１の出力信号とが、コンパレータ１２６の２つの入力端子にそれぞれ入力される。コンパレータ１２６の出力がＤＳ１０９の出力となる。
【００２９】
図４に、本実施の形態によるＤＳ回路を含む無線受信回路の動作を示す。
時間ｔ１において入力変調信号が利得制御（ＡＧＣ）アンプ１０５を介してレベル検知回路１１０に入力されると、レベル検知回路１１０の出力信号は、ロー（Ｌ）からハイ（Ｈ）に変化する。より詳細には、入力変調信号の振幅は、時間ｔ１の前後で大きく変化し、時間ｔ１以後は大きな振幅を持つようになる。積分回路１３１（図２）は、入力信号の振幅幅に応じてＤＣ電位が変化する回路である。積分回路１３１の出力は、スイッチ１３３のゲート端子に入力されている。積分回路１３１のＤＣ電位の変化により、スイッチ１３３がオン／オフし、スイッチ１３３の出力端１３７の電位をハイ又はローに変化させる。
【００３０】
この出力端１３７の電位がＤＳ１０９に入力され、ＤＳ１０９のスライスレベルを、時間ｔ１より前にはＭＩＮ値に固定し、時間ｔ１より後はＭＡＸ値とＭＩＮ値との間の値に保持する。
上記のＤＳ回路においては、無線入力信号がある一定のレベル（受信可能レベル）であることを検知するレベル検知回路１１０を有し、レベル検知回路１１０からの出力信号に連動してＤＳ１０９の動作が制御されるため、受信信号が存在しない場合における誤動作の可能性が低減する。また、信号検知回路により検知された後にスライスレベル作成回路が動作するため、信号の有無による復調アナログ出力ＤＣレベルの急激な変化を緩和することができ、精度の良いスライスレベルを作成することができる。
【００３１】
次に、本発明の第１の実施の形態に第１変形例によるＤＳ回路について、図５を参照して説明する。図５に示すＤＳ回路のうちＤＳ１０９は、図１２に示した一般的なデータスライサ５０１と同様の回路構成を有している。但し、本発明の第１の実施の形態によるＤＳ回路と同様に、ＤＳ１０９に、さらに、レベル検知回路１１０が接続されている。
【００３２】
図５に示すように、本発明の第１の実施の形態の第１変形例によれば、ＤＳ１０９は、ＬＰＦ１５０とコンパレータ１５６とを有している。ＬＰＦ１５０は、抵抗１５１と、該抵抗とソース−ドレイン間が直列接続されるスイッチ１５５を有している。復調回路Ｂからの出力は、抵抗１５１とスイッチ１５５との直列接続と、スイッチ１５５とコンパレータ１５６の入力端子との間の節点と接地ＧＮＤとの間に設けられたキャパシタ１５３を有している。
【００３３】
図５に示すＤＳ回路を用いても、無線受信信号がある一定のレベル（受信可能レベル）であることを検知するレベル検知回路１１０に連動してＤＳの動作を制御する回路により、無線受信信号が存在しない場合における誤動作の可能性が低減する。
次に、本発明の第２の実施の形態によるＤＳ回路について、図６及び図７を参照して説明する。
【００３４】
図６は、本発明の第２の実施の形態によるＤＳ回路を示す図である。図７は、図６のＤＳ回路を含む無線受信装置の動作波形例である。尚、無線受信装置の全体構成は図１と同様である。従って、適宜、図１を参照する。
図６に示すように、ＤＳ回路に含まれるＤＳ２００は、第１のスライスレベル作成器２０１と第２のスライスレベル作成器２０２と、第１のＡＮＤ回路２０３とカウンタ２０４と、切り替えスイッチ２０５と、コンパレータ２０６と、一方の入力にＮＯＴ回路が設けられた第２のＡＮＤ回路２０７とを有している。
【００３５】
例えば、第１のスライスレベル作成器２０１は、短時間でスライスレベルが決定できる。第１のスライスレベル作成器２０１は、スライスレベルの作成精度が高い。
アナログ復調信号は、第１のスライスレベル作成器２０１と、第２のスライスレベル作成器２０２の第２の入力端子と、コンパレータ２０６の第１の入力端子とに入力される。信号レベル検知信号は、第１のＡＮＤ回路２０３の一方の入力端子と、インバータ回路付きの第２のＡＮＤ回路２０７の一方の入力端子とカウンタ２０４の入力端子とに接続されている。切り替えスイッチ２０５は、カウンタ２０４の出力により、第１のスライスレベル作成器２０１と、これとは異なる特性を有する第２のスライスレベル作成器２０２とのいずれの出力をコンパレータ２０６の第２の入力端子に入力するかを決める。
【００３６】
カウンタ２０４の出力は、さらに、第１のＡＮＤ回路２０３の他方の入力端子と、第２のＡＮＤ回路２０７の他方の入力端子とに出力される。第２のスライスレベル作成器２０２の第１入力端子とコンパレータ２０６の出力とが配線Ｌ１により接続されている。
【００３７】
第１のスライスレベル作成回路２０１の出力は、第２のスライスレベル作成回路２０２の第３の入力端子に接続されるとともに、切り替えスイッチ２０５を介してコンパレータの第２の入力端子に接続される。
アナログ変調信号が入力されると、レベル検知回路１１０（図１）が入力信号を検知し、レベル検知回路１１０の出力は、Ｌ（ロー）からＨ（ハイ）に変化する。カウンタ回路２０４が、レベル検知回路１１０の出力信号をトリガとして動作を開始する。カウンタ回路２０４の出力は、動作開始から一定時間が経過するまではＨを出力する。
【００３８】
切り替えスイッチ２０５は、カウンタ回路２０４の出力がＨの間は、第１スライスレベル作成器２０１の出力をコンパレータ２０６に伝える。カウンタ回路２０４の出力がＬの間は、第２のスレベル作成器２０２の出力をコンパレータ２０６に伝える。第１のＡＮＤ回路２０３には、カウンタ２０４の出力と信号レベル検知回路の出力とが入力される。第１のＡＮＤ回路２０３の出力はＨとなり、第１のスライスレベル作成器２０１を動作させる。その結果、第１のスライスレベル作成器２０１の出力とアナログ復調信号とがコンパレータ２０６に入力され、これらの２入力の値を比較することにより、復調データを２値化する。
【００３９】
規定時間経過後は、カウンタ回路２０４の出力がＨからＬになるため、第１のＡＮＤ回路２０３の出力はＨからＬになり、第１のスライスレベル作成器２０１が動作を停止し、第２のスライスレベル作成器２０２が動作し始める。切り替えスイッチ２０５によりコンパレータ２０６に第２のスライスレベル作成器２０２の出力とアナログ復調出力とが入力される。２入力の値を比較することにより、復調データを２値化する。
【００４０】
図７に、上記ＤＳ回路を含む復調回路の動作波形を示す。
初期期間、例えば、プリアンブルを受信中は素早くスライスレベルを決定する第１のスライスレベル作成器２０１が用いられる。第１のスライスレベル作成器２０１が動作している初期期間においては、短時間でスライスレベルが決定できるため、回路動作を早期に安定させることができる。プリアンブル終了後であって、初期期間経過後には、第２のスライスレベル作成器２０２を動作させる。このようにすると、回路動作が安定し精度の高いスライスレベルを作成することができる。
以上のように特性の異なる複数（この場合は２つ）のスライスレベル作成器を用いて動作させることにより、全体として、データの２値化の精度を向上させることができる。
【００４１】
次に、本発明の第３の実施の形態によるＤＳ回路について、図８及び図９を参照して説明する。図８は、本発明の第３の実施の形態によるＤＳ回路のスライスレベル作成器の構成を示す図である。図９は、第３の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。尚、図８に示すスライスレベル作成器は、図６の第１のスライスレベル作成器２０１に適用するのが好ましい。
【００４２】
図８に示すように、本発明の第３の実施の形態によるＤＳ回路中に含まれるスライスレベル作成回路は、ＭＡＸ値検出器３０１と、ＭＩＮ値検出器３０２と、加算回路３０３と、減算回路３０４と、アンプ３０５と、コンパレータ３０６と、ＡＮＤ回路３０７と、Ｄフリップフロップ（Ｄ−ＦＦ）３０８とを含む。
動作ＯＮ／ＯＦＦ信号が、ＭＡＸ値検出器３０１と、ＭＩＮ値検出器３０２と、ＡＮＤ回路３０７とに入力され、これらの回路をオンオフする。
【００４３】
ＭＡＸ値検出器３０１は、スライスレベル作成回路に入力したアナログ復調信号の最大ピーク値を検出し記憶する。ＭＩＮ値検出器３０２は、アナログ復調信号の最小ピーク値を検出し記憶する。記憶されたＭＩＮ値検出器３０２は、アナログ復調信号の値が上記の値を更新するまで保持される。
最大ピーク値と最小ピーク値とが、加算回路３０３において加算される。加算値が、アンプ３０５において１／２され、（ＭＡＸ値＋ＭＩＮ値）／２の値となる。この出力がＤ−ＦＦ３０８を経てスライスレベルとして出力される。
【００４４】
一方、減算回路３０４において（ＭＡＸ値−ＭＩＮ値）が計算され、コンパレータ３０６に入力される。（ＭＡＸ値−ＭＩＮ値）と、同じくコンパレータ３０６に入力されるピークレベル超過基準電圧とが比較される。（ＭＡＸ値−ＭＩＮ値）の値がピークレベル超過基準電圧を越えた場合には、コンパレータ３０６が動作（オン）し、ＡＮＤ回路３０７の出力もオンになる。従って、ＡＮＤ回路３０７の出力であって、Ｄ−ＦＦ３０８に入力される信号により、ＤＦＦ３０８が動作を停止し、前回のスライスレベルを保持する。
【００４５】
図９に示すように、信号振幅の最大ピーク値（ＭＡＸ値）と最小ピーク値（ＭＩＮ値）とを常に更新し、最大ピーク値と最小ピーク値の中間値をスライスレベルとすることで、スライスレベルを更新する。
従って、第１のスライスレベル作成器においては、スライスレベルの決定が迅速にできる。この点において、本発明の第２の実施の形態によるＤＳ回路の第１のスライスレベル作成器に用いるのに適している。
【００４６】
また、入力するアナログ復調信号値の変化に応じて最大ピーク値と最小ピーク値とを更新するため、スライスレベルを最適の値に保つことができる。受信キャリの周波数ドリフトなどの影響によるＤＣレベルの変動に対して出力を追従させることが可能になる。
尚、（ＭＡＸ値−ＭＩＮ値）の値がピークレベル超過基準電圧を越えた場合には、前回のスライスレベルを保持することにより、ノイズなどに起因する突発的なピーク値の変動があっても、その影響を低減することができる。
【００４７】
次に、本発明の第４の実施の形態によるデータスライサについて、図１０及び図１１を参照して説明する。図１０は、本発明の第４の実施の形態によるＤＳ回路のスライスレベル作成回路の構成を示す図である。図１１は、第４の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。尚、図１０に示すスライスレベル作成器は、図６の第２のスライスレベル作成器２０２に適用するのが好ましい。そこで、適宜、図６を参照して説明する。
【００４８】
図１０に示すように、本発明の第４の実施の形態によるＤＳ回路中に含まれるスライスレベル作成器は、レベル変化検出回路４０１と、ゼロクロス検出器４０２と、第１アンプ４０３及び第２アンプ４０５と、加算回路４０４と、コンパレータ４０６と、切り替えスイッチ４０７と、Ｄ−ＦＦ４０８と、ＮＯＲ回路４０９とを有している。
【００４９】
図６に示すＤＳ２００において、第１のスライスレベル作成器２０１から第２のスライスレベル作成器２０２に動作が切り替わった瞬間は、図１０に示す初期値用スイッチ４０７によってスライスレベル作成器２０１で形成されたスライスレベル（スライスレベル初期値）が、第２のスライスレベル作成器２０２に与えられ、コンパレータ２０６（図６）において２値化される。このスライスレベル初期値は、スライスレベル作成器２０２にとっては初期値となる。
【００５０】
それ以後は、図６に示すコンパレータ２０６の出力信号が配線Ｌ１によりゼロクロス検出器４０２に入力する。ゼロクロス検出器４０２は、コンパレータ２０６の出力信号である２値化出力が“１”から“０”又は“０”から“１”へ変化した場合に、その変化の瞬間を検出する。レベル変化検出回路４０１は、ゼロクロス検出器４０２により検出された検出出力を起点として、１ビット時間の１／２前後の時間における復調アナログ信号電圧の変化値を検出する。第１アンプ４０３は、レベル変化検出回路４０１により検出された電圧変化分に相当する第１電圧信号を出力する。第１電圧信号と、以前のスライスレベルであって第２のアンプ４０５を介して得られる第２の信号電圧とを加算回路４０４において加算する。この加算回路４０４の出力が新たなスライスレベルになる。
【００５１】
但し、上記回路にはレベル変化規制回路が付加されている。レベル変化規制回路は、上記の電圧変化分がコンパレータ４０６に入力されているレベル変化超過検出基準電圧を超えると、コンパレータ４０６が動作する。コンパレータ４０６が動作すると、ＮＯＲ回路４０９の出力信号によってＤＦＦ４０８が動作を停止する。従って、以前のスライスレベルを保持する。
【００５２】
図１１に示すように、スライスレベルは、アナログ復調信号のピーク値（ＭＡＸとＭＩＮ）との変動にほぼ忠実に変動していることがわかる。また、レベル変化検知回路は、２値化されたデータのゼロクロスポイントを起点として、ゼロクロスポイントより１ビット時間の１／２だけ遅い時点における信号ピーク値の差（ＭＡＸ−ＭＩＮ）を変化レベルとして出力する。
【００５３】
従って、最大ピーク値（ＭＡＸ）を検出する必要がなく、回路規模も小さくでき、かつ、処理速度を向上させることができる。
加えて、レベル変化規制回路を設けることにより、ノイズ等に起因するアナログ復調信号のピーク値の突発的な変動があっても、上記変化レベルを大きく設定されすぎて、スライスレベルが適切な値に設定されなくなるという問題点を解消することが可能である。
【００５４】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００５５】
【発明の効果】
本発明によるデータスライス回路を有する無線受信回路においては、復調信号を精度良く２値化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＤＳ回路を含む無線受信回路の回路図である。
【図２】図１のＤＳ回路に用いられるレベル検知回路の具体的な回路図である。
【図３】図１のＤＳ回路の回路例を示す図である。
【図４】ＤＳ回路の動作波形を示す図である。
【図５】本発明の第１の実施の形態の変形例によるＤＳ回路の回路図である。
【図６】本発明の第２の実施の形態によるＤＳ回路を示す図である
【図７】図６のＤＳ回路を含む無線受信装置の動作波形例である。
【図８】本発明の第３の実施の形態によるＤＳ回路のスライスレベル作成器の構成を示す図である。
【図９】第３の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。
【図１０】本発明の第４の実施の形態によるＤＳ回路のスライスレベル作成回路の構成を示す図である。
【図１１】第４の実施の形態によるＤＳ回路を含む信号受信回路の動作波形である。
【図１２】一般的なデータスライサの回路図である。
【図１３】アナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図である。
【図１４】アナログ復調データ信号波形とスライスレベルとの関係と、データスライス出力信号波形とを示す図である。
【符号の説明】
Ａ…無線受信回路、１００…アンテナ、１０１…ローノイズアンプ（ＬＮＡ）、１０２…ミキサ、１０３…ローカル信号発生器、１０４…バンドパスフィルタ（ＢＰＦ）、１０５…利得制御（ＡＧＣ）アンプ、Ｂ…復調回路、１０９…ＤＳ、１１０…レベル検知回路、２０１…第１のスライスレベル作成器、２０２…第２のスライスレベル作成器、２０３…第１のＡＮＤ回路、２０４…カウンタ、２０５…切り替えスイッチ、２０６…コンパレータ、２０７…第２のＡＮＤ回路、３０１…ＭＡＸ値検出器、３０２…ＭＩＮ値検出器、３０３…加算回路、３０４…減算回路、３０５…アンプ、３０６…コンパレータ、３０７…ＡＮＤ回路、３０８…Ｄフリップフロップ（Ｄ−ＦＦ）、４０１…レベル変化検出回路４０１、４０２…ゼロクロス検出器、４０３…第１アンプ、４０４…加算回路、４０５…第２アンプ４０５、４０６…コンパレータ、４０７…切り替えスイッチ、４０８…Ｄ−ＦＦ、４０９…ＮＯＲ回路。
１５
Claims (7)
- 復調信号に基づいて該復調信号をスライスするためのスライスレベルを作成し出力するスライスレベル作成器と、第１及び第２の入力端子を有する比較回路であって前記第１の入力端子から入力される前記復調信号と前記スライスレベル作成器から出力されるスライスレベルとを比較する比較回路と、を備え、前記復調信号を２値化して出力するデータスライサと、前記復調信号が所定の範囲内の振幅を有している場合に、前記データスライサを動作させる制御信号を出力するレベル検知回路とを有し、
前記スライスレベル作成器は、さらに、前記最大ピーク値と前記最小ピーク値との差が前記所定の範囲を超えている超過期間中、前記スライスレベルを更新せずに前記超過期間の直前のスライスレベルに保持するスライスレベル保持回路を有するデータスライス回路。 - 前記スライスレベル作成器は、前記復調信号の最大ピーク値と最小ピーク値とを更新しつつ記憶し、記憶された前記最大ピーク値と前記最小ピーク値との中間値を求めてスライスレベルとする請求項１に記載のデータスライス回路。
- 前記スライスレベル作成器は、入力信号レベルの変化分を検出するレベル変化検出回路と、前記スライスレベルと前記変化分との加算値を新たなスライスレベルとして出力するスライスレベル更新回路とを有する請求項１に記載のデータスライス回路。
- 前記レベル変化検出回路は、前記２値化されたデータのゼロクロスポイントを起点とした前後１ビット時間の１／２の時点における前記復調信号の値の差を前記変化分とする請求項３に記載のデータスライス回路。
- 前記スライスレベル作成器は、さらに、前記変化分が規定された値を超えている期間中、前記変化分をゼロとするレベル変化規制回路を有する請求項３又は４に記載のデータスライス回路。
- 復調信号に基づいて該復調信号をスライスするためのスライスレベル作成回路であって、第１のスライスレベルを作成し出力する第１のスライスレベル作成器と該第１のスライスレベルとは異なる特性を有する第２のスライスレベルを作成し出力する第２のスライスレベル作成器とを有するスライスレベル作成回路と、第１及び第２の入力端子を有する比較回路であって前記第１の入力端子から入力される前記復調信号と前記第１のスライスレベル及び前記第２のスライスレベルのいずれか一方とを比較する比較回路と、を備え、前記復調信号を２値化して出力するデータスライサと、前記復調信号が所定の範囲内の振幅を有している場合に、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器とを動作させることができる制御信号を出力するレベル検知回路と、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器とのいずれに対して前記制御信号を出力するかを選択するとともに、選択された方の出力を前記比較回路の前記第２の端子に入力させるスライスレベル切り替えスイッチとを有し、
前記第１のスライスレベル作成器は、前記復調信号の最大ピーク値と最小ピーク値とを更新しつつ記憶し、記憶された前記最大ピーク値と前記最小ピーク値との中間値を求めてスライスレベルとする回路であり、前記制御信号が出力されている制御信号出力期間のうちの初期期間内に選択され、
前記第２のスライスレベル作成器は、入力信号レベルの変化分を検出するレベル変化検出回路と、前記スライスレベルと前記変化分との加算値を新たなスライスレベルとして出力するスライスレベル更新回路とを有し、前記制御信号が出力されている制御信号出力期間のうちの前記初期期間経過後に選択されるデータスライス回路。 - さらに、前記第１のスライスレベル作成器と前記第２のスライスレベル作成器との切り替え時に、前記比較回路に対して切り替え前のスライスレベルを出力するスライスレベル初期設定回路を有する請求項６に記載のデータスライス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401330A JP3833115B2 (ja) | 2001-12-28 | 2001-12-28 | データスライス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401330A JP3833115B2 (ja) | 2001-12-28 | 2001-12-28 | データスライス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198643A JP2003198643A (ja) | 2003-07-11 |
| JP3833115B2 true JP3833115B2 (ja) | 2006-10-11 |
Family
ID=27605375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001401330A Expired - Fee Related JP3833115B2 (ja) | 2001-12-28 | 2001-12-28 | データスライス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833115B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519075B2 (ja) | 2002-06-13 | 2004-04-12 | 沖電気工業株式会社 | 再生データ信号生成装置 |
-
2001
- 2001-12-28 JP JP2001401330A patent/JP3833115B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003198643A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105453419B (zh) | 具有固有频率解调能力的频率选择性对数放大器 | |
| JPH10313344A (ja) | 直接変換受信機 | |
| US8350746B2 (en) | Anti jamming system | |
| TW201445944A (zh) | 使用對數檢波器放大器（ｌｄａ）解調器之低功耗雜訊不敏感通訊頻道 | |
| AU7314598A (en) | Radio receiver for spread spectrum signal | |
| JPH07336283A (ja) | 線形受信機 | |
| KR100186753B1 (ko) | 직접 변복조 방식이 적용된 디지탈 무선 송수신 시스템 | |
| EP0568939B1 (en) | FSK receiver | |
| US5263187A (en) | Automatic gain control circuit | |
| US8000671B2 (en) | Dual threshold demodulation in an amplitude modulation radio receiver | |
| US20140141737A1 (en) | Anti-jamming system | |
| JP3833115B2 (ja) | データスライス回路 | |
| JP3643364B2 (ja) | 受信装置 | |
| RU2127952C1 (ru) | Схема определения мощности принимаемого сигнала в системе подвижной связи | |
| US6549763B1 (en) | Receiving apparatus and method | |
| WO1983001878A1 (en) | Random frequency offsetting apparatus for multi-transmitter simulcast radio communications systems | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| KR20010093263A (ko) | 개량된 다위상 수신기 | |
| US20070042737A1 (en) | Controllable mixer | |
| US6563361B1 (en) | Method and apparatus for a limiting amplifier with precise output limits | |
| KR20010057146A (ko) | 자동이득제어기능을 구비한 직접 변환 복조장치 | |
| JPH02305087A (ja) | Ｆｍ検波器 | |
| JP4578391B2 (ja) | 信号強度検出回路 | |
| JPH05284142A (ja) | スペクトラム拡散信号受信装置 | |
| KR100818500B1 (ko) | 텔레비전 방송 수신기의 자동 이득 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060117 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060718 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |