JP2003198215A - Transmission line substrate - Google Patents

Transmission line substrate

Info

Publication number
JP2003198215A
JP2003198215A JP2001390325A JP2001390325A JP2003198215A JP 2003198215 A JP2003198215 A JP 2003198215A JP 2001390325 A JP2001390325 A JP 2001390325A JP 2001390325 A JP2001390325 A JP 2001390325A JP 2003198215 A JP2003198215 A JP 2003198215A
Authority
JP
Japan
Prior art keywords
transmission line
substrate
line
dielectric
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001390325A
Other languages
Japanese (ja)
Inventor
Takayuki Hirabayashi
崇之 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001390325A priority Critical patent/JP2003198215A/en
Publication of JP2003198215A publication Critical patent/JP2003198215A/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve signal transmission characteristics between circuit components and realize miniaturization by forming a transmission line or the line on a dielectric substrate, without forming redundant wiring. <P>SOLUTION: A plurality of circuit components 3, 4 are mounted on the dielectric substrate 2, and connected by using many transmission lines 5 different in length which are patterned and formed on the substrate 2. As to the transmission lines 5, a transmission line 5a whose line length is long is formed in a low-permitivity region 6a, and a transmission line 5e whose line-length is short is formed in a high permitivity region 6c, thereby adjusting the transmission rate of signals transmitted, without formation of redundant wiring to be nearly equal. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、誘電体基板上に複
数個の回路部品を搭載するとともに、各回路部品間が誘
電体基板にパターン形成された伝送線路によって接続さ
れて信号伝送が行われる伝送線路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention mounts a plurality of circuit components on a dielectric substrate, and the circuit components are connected by transmission lines patterned on the dielectric substrate for signal transmission. Transmission line substrate.

【0002】[0002]

【従来の技術】パーソナルコンピュータやモバイル機器
等においては、複数個のIC素子(集積回路素子)やL
SI素子(大規模集積回路素子)等の回路部品が誘電体
基板上に搭載されるとともにこれら回路部品を接続する
導体パターンからなる多数本の伝送線路が誘電体基板上
に形成され、これら伝送線路を介して回路部品間の信号
伝送が行われる伝送線路基板が備えられている。パーソ
ナルコンピュータ等においては、搭載されるCPUのめ
ざましい高速動作化が図られており、例えば1GHzを
超えるものも提供されるとともにさらなる高速動作化が
図られている。
2. Description of the Related Art In personal computers, mobile devices, etc., a plurality of IC elements (integrated circuit elements) and L
Circuit components such as SI elements (large-scale integrated circuit elements) are mounted on the dielectric substrate, and a large number of transmission lines made of conductor patterns connecting these circuit components are formed on the dielectric substrate. A transmission line substrate is provided through which signals are transmitted between the circuit components via. In personal computers and the like, the CPUs mounted therein have been remarkably speeded up, and, for example, those exceeding 1 GHz have been provided and further speeded up.

【0003】伝送線路基板においては、回路素子等の高
速動作化に伴い、動作エラーを起こさずに信号を高速で
伝送するために伝送線路の構成が極めて重要となってい
る。例えば、図5に示した従来の伝送線路基板100
は、誘電体基板101にCPU102とメモリ103と
が搭載されるとともに、誘電体基板101上にこれら回
路素子102、103に設けられたそれぞれの入出力部
間を接続する多数本の伝送線路104(104a〜10
4n)がパターン形成されてなる。伝送線路基板100
は、CPU102とメモリ103の高速動作化に伴い、
伝送線路104による信号伝送が高周波化されるように
なる。
In the transmission line substrate, the structure of the transmission line has become extremely important in order to transmit signals at high speed without causing an operation error as the operation speed of circuit elements and the like increases. For example, the conventional transmission line substrate 100 shown in FIG.
The CPU 102 and the memory 103 are mounted on the dielectric substrate 101, and a large number of transmission lines 104 (which connect the respective input / output units provided on the circuit elements 102 and 103 on the dielectric substrate 101) are connected. 104a-10
4n) is patterned. Transmission line board 100
Becomes faster with the CPU 102 and the memory 103.
The frequency of signal transmission through the transmission line 104 is increased.

【0004】伝送線路基板100においては、CPU1
02とメモリ103とを接続する各伝送線路104a〜
104nが、理想的には図5に示すように全て同一長さ
の等長配線を以って形成されることが好ましい。伝送線
路基板100は、誘電体基板101上に搭載するCPU
102やメモリ103が、図5に示すようにそれぞれの
入出力部が対向しかつ同一間隔であるならば各伝送線路
104a〜104nを同一線路長で形成することが可能
である。
In the transmission line board 100, the CPU 1
02 and the memory 103, each transmission line 104a-
Ideally, 104n are formed by equal length wirings having the same length as shown in FIG. The transmission line substrate 100 is a CPU mounted on the dielectric substrate 101.
As shown in FIG. 5, the transmission lines 104a to 104n of the memory 102 and the memory 103 can be formed with the same line length if their input / output sections face each other and have the same intervals.

【0005】しかしながら、伝送線路基板100は、C
PU102やメモリ103が、その外周部全てに入出力
部が形成されることから、実際には各伝送線路104a
〜104nが配線長を異にして誘電体基板101に形成
されることになる。伝送線路基板100においては、各
伝送線路104a〜104nが配線長を異にして形成さ
れている場合に、それぞれに伝送される信号の伝送時間
に差が生じてしまう。伝送線路基板100は、このため
にタイミングのズレによる処理の誤動作や、いわゆる
「ヒゲ」や「グラス」と称されるノイズ分を発生させる
といった問題があった。
However, the transmission line substrate 100 is C
Since the PU 102 and the memory 103 are formed with the input / output section on the entire outer periphery thereof, the transmission lines 104a are actually formed.
To 104n are formed on the dielectric substrate 101 with different wiring lengths. In the transmission line substrate 100, when the transmission lines 104a to 104n are formed with different wiring lengths, a difference occurs in the transmission time of signals transmitted to each. For this reason, the transmission line substrate 100 has a problem in that a processing error occurs due to a timing shift, and a so-called “whisker” or “glass” noise is generated.

【0006】また、図6に示した従来の伝送線路基板1
10は、誘電体基板111に高周波回路素子112とバ
ラン113とが搭載され、これら回路部品に設けられた
入出力部間を接続する平衡線路114(114a、11
4b)がパターン形成された高周波回路基板である。高
周波回路基板110は、バラン113が、高周波回路素
子112からの平衡(差動)入出力信号について差動の
各信号の位相をπシフトして合成する。
Further, the conventional transmission line substrate 1 shown in FIG.
A high-frequency circuit element 112 and a balun 113 are mounted on a dielectric substrate 111, and a balanced line 114 (114a, 11a) connecting between input / output units provided in these circuit components.
4b) is a patterned high-frequency circuit board. In the high-frequency circuit board 110, the balun 113 shifts the phase of each differential signal with respect to the balanced (differential) input / output signal from the high-frequency circuit element 112, and combines the signals.

【0007】[0007]

【発明が解決しようとする課題】伝送線路基板や高周波
回路基板においては、上述した配線長を異にする伝送線
路や平衡線路に起因する問題点を解決するために種々の
検討が図られている。例えば図7に示した伝送線路基板
120は、上述した伝送線路基板100と同様に誘電体
基板121にCPU122とメモリ123とが搭載され
るとともに、誘電体基板121にこれら回路部品12
2、123の相対する入出力部間を接続する多数本の伝
送線路124(124a〜124n)がパターン形成さ
れてなる。伝送線路基板120においては、各伝送線路
124a〜124nがそれぞれの線路長をほぼ同一に形
成されてなる。
In the transmission line substrate and the high frequency circuit substrate, various studies have been made to solve the above-mentioned problems caused by the transmission line and the balanced line having different wiring lengths. . For example, in the transmission line substrate 120 shown in FIG. 7, the CPU 122 and the memory 123 are mounted on the dielectric substrate 121 as with the transmission line substrate 100 described above, and the circuit components 12 are mounted on the dielectric substrate 121.
A large number of transmission lines 124 (124a to 124n) that connect between the input and output units facing each other are patterned. In the transmission line board 120, the transmission lines 124a to 124n are formed to have substantially the same line length.

【0008】すなわち、伝送線路基板120において
は、CPU122やメモリ123の各辺に入出力部が設
けられており、例えばそれぞれの外側の対向辺122
a、123aの入出力部間の直線距離が最大であり、次
に上下辺122b、123bの入出力部間の直線距離が
大きく、内側の対向辺122c、123cの入出力部間
の直線距離が最小となる。伝送線路基板120において
は、CPU122の辺122aに設けた入出力部とメモ
リ123の辺123aに設けた入出力部間とを接続する
第1の伝送線路124aを基準として、上下辺122
b、123bの入出力部間を接続する第2の伝送線路1
24bや対向辺122c、123cの入出力部間を接続
する第3の伝送線路124cがそれぞれの線路長を一致
されるように誘電体基板121にパターン形成されてな
る。
That is, in the transmission line substrate 120, an input / output unit is provided on each side of the CPU 122 and the memory 123. For example, the opposite side 122 on the outer side of each side.
The straight line distance between the input / output portions of a and 123a is the largest, the straight line distance between the upper and lower sides 122b and 123b is larger, and the straight line distance between the input / output portions of the inner opposite sides 122c and 123c is next. It is the smallest. In the transmission line substrate 120, the upper and lower sides 122 are based on the first transmission line 124a that connects between the input / output unit provided on the side 122a of the CPU 122 and the input / output unit provided on the side 123a of the memory 123.
The second transmission line 1 for connecting between the input and output parts of b and 123b
The third transmission line 124c that connects the input / output portions of 24b and the opposite sides 122c and 123c is patterned on the dielectric substrate 121 so that their respective line lengths are matched.

【0009】すなわち、第2の伝送線路124bには、
その一部に屈折部位125aを形成することによって、
その線路長が第1の伝送線路124aの線路長とほぼ同
長とされてなる。また、第3の伝送線路124cは、多
数の折返し部位125bを形成したいわゆるミアンダパ
ターンとされることによって、その線路長が第1の伝送
線路124aや第2の伝送線路124bとほぼ同長とさ
れてなる。
That is, the second transmission line 124b includes
By forming the refraction part 125a in a part thereof,
The line length thereof is substantially the same as the line length of the first transmission line 124a. Further, the third transmission line 124c has a so-called meander pattern in which a large number of folded portions 125b are formed, so that the line length thereof is substantially the same as that of the first transmission line 124a and the second transmission line 124b. It becomes.

【0010】一方、上述した高周波回路基板110にお
いても、高周波回路素子112とバラン113との直線
距離が短い第1の平衡線路114aについて、図6鎖線
で示すようにその一部に折返し部位116を形成するこ
とにより第2の平衡線路114bとほぼ等しい線路長に
形成する対応が図られる。
On the other hand, in the above-described high-frequency circuit board 110 as well, the first balanced line 114a having a short linear distance between the high-frequency circuit element 112 and the balun 113 has a folded-back portion 116 at a part thereof as shown by a chain line in FIG. By forming it, the second balanced line 114b can be formed to have a line length substantially equal to that of the second balanced line 114b.

【0011】しかしながら、かかる伝送線路基板120
や高周波回路基板110は、直線距離の短い伝送線路1
24b、124cや平衡線路114aにわざわざ屈折部
位125a、125bや折返し部位116を形成して等
長配線化を図ることから、線路長が大きくなっていわゆ
る冗長配線構造となる。伝送線路基板等においては、配
線の高密度化による小型化が追求されており、上述した
冗長配線構造の採用は実用的では無い。また、伝送線路
基板等においては、伝送線路の線路長が大きくなること
によってインピーダンス成分が増加し高周波信号の伝送
効率が劣化するといった問題があるばかりでなく、電磁
ノイズを放射したり受けたりしやすくなるため電磁整合
特性(EMC:elctromagnetic compatibility)や電磁妨害
雑音特性(EMI:elctromagnetic interference)が劣化
するといった問題がある。
However, such a transmission line substrate 120
The high-frequency circuit board 110 is a transmission line 1 with a short linear distance.
Since the bent portions 125a and 125b and the folded portion 116 are purposely formed in the 24b and 124c and the balanced line 114a to achieve equal length wiring, the line length increases and a so-called redundant wiring structure is formed. In the transmission line substrate and the like, miniaturization is sought by increasing the wiring density, and the above-described redundant wiring structure is not practical. In addition, in the transmission line board, etc., not only is there a problem that the impedance component increases due to the increase in the line length of the transmission line and the transmission efficiency of high frequency signals deteriorates, but also it is easy to radiate and receive electromagnetic noise. Therefore, there is a problem that the electromagnetic matching characteristics (EMC: elctromagnetic compatibility) and the electromagnetic interference noise characteristics (EMI: elctromagnetic interference) are deteriorated.

【0012】また、かかる高周波回路基板110におい
ては、各平衡線路114a、114bが線路長を異にし
て形成されていると、それぞれに伝送される高周波信号
の位相シフトがπからずれてしまう。このため、高周波
回路基板110は、変換後の高周波信号のロスが大きく
なるといった問題がある。
In the high-frequency circuit board 110, if the balanced lines 114a and 114b are formed with different line lengths, the phase shift of the high-frequency signal transmitted to each line deviates from π. Therefore, the high-frequency circuit board 110 has a problem that the loss of the high-frequency signal after conversion becomes large.

【0013】伝送線路基板120等においては、回路部
品や回路素子等の多機能化、高機能化が図られることに
より入出力端子の数も多くかつ高密度に設けられてい
る。したがって、伝送線路基板120等においては、上
述した対応を図ることが極めて困難であるとともに冗長
配線も複雑かつより長くなり、大型化或いは特性劣化等
の問題がさらに大きい。
The transmission line board 120 and the like are provided with a large number of input / output terminals and a high density due to the multi-functionalization and sophistication of circuit components and circuit elements. Therefore, in the transmission line substrate 120 and the like, it is extremely difficult to take the above-mentioned measures, the redundant wiring becomes complicated and longer, and the problems such as an increase in size and deterioration of characteristics are even greater.

【0014】したがって、本発明は、誘電体基板上に伝
送線路等を冗長配線すること無く形成し、回路部品間等
における信号伝達特性の向上を図り、以って小型化を図
った伝送線路基板を提供することを目的に提案されたも
のである。
Therefore, according to the present invention, transmission lines and the like are formed on a dielectric substrate without redundant wiring to improve signal transmission characteristics between circuit components and the like, thereby reducing the size of the transmission line substrate. It was proposed for the purpose of providing.

【0015】[0015]

【課題を解決するための手段】上述した目的を達成する
本発明にかかる伝送線路基板は、誘電体基板に複数の回
路部品を実装するとともに、これら回路部品が誘電体基
板にパターン形成された線路長を異にする多数の伝送線
路によって接続されてなる。伝送線路基板は、各伝送線
路が、線路長が長い伝送線路を低誘電率領域に形成する
とともに、線路長の短い伝送線路を高誘電率領域に形成
するように、それぞれの線路長に応じて誘電率を異にす
る領域に形成されてなる。
A transmission line substrate according to the present invention that achieves the above-mentioned object is a line in which a plurality of circuit components are mounted on a dielectric substrate and these circuit components are patterned on the dielectric substrate. It is connected by many transmission lines having different lengths. The transmission line board is configured so that each transmission line forms a transmission line with a long line length in the low dielectric constant region and a transmission line with a short line length in the high dielectric constant region according to each line length. It is formed in regions having different dielectric constants.

【0016】以上のように構成された本発明にかかる伝
送線路基板によれば、誘電体基板に形成された伝送線路
が誘電体基板の誘電率が大きくなるにしたがって伝送線
路を伝送する信号の伝送速度が遅くなる特性を有するこ
とから、低誘電率領域に形成された線路長が長い伝送線
路の信号伝送速度と高誘電率領域に形成された線路長の
短い伝送線路の信号伝送速度とがそれぞれ略同等とな
る。したがって、伝送線路基板によれば、誘電体基板上
に伝送線路を冗長配線することなく自由に形成すること
が可能となり、小型化が図られるとともに信号伝達特性
の向上が図られるようになる。
According to the transmission line substrate of the present invention having the above-described structure, the transmission line formed on the dielectric substrate transmits a signal transmitted through the transmission line as the dielectric constant of the dielectric substrate increases. Since it has a characteristic that the speed becomes slow, the signal transmission speed of the transmission line having a long line length formed in the low dielectric constant region and the signal transmission speed of the transmission line having a short line length formed in the high dielectric constant region are respectively It is almost the same. Therefore, according to the transmission line substrate, it is possible to freely form the transmission line on the dielectric substrate without redundant wiring, and it is possible to reduce the size and improve the signal transfer characteristic.

【0017】[0017]

【発明の実施の形態】以下、図面に示した本発明の実施
の形態について詳細について説明する。第1の実施の形
態として図1及び図2に示した伝送線路基板1は、例え
ばモバイル機器等の無線通信機能を備える通信端末機器
に搭載される。伝送線路基板1は、誘電体基板2に形成
された図示しないランド上に入出力端子をそれぞれ接続
されてCPU3やメモリ4とが搭載されるとともに、こ
れらCPU3やメモリ4の相対する入出力部間を接続す
る多数本の伝送線路5がパターン形成されてなる。伝送
線路基板1は、高速動作化が図られたCPU3とメモリ
4との間で、伝送線路5を介して高周波信号が高速伝送
されて所定の処理が行われるようにする。なお、伝送線
路基板1には、図示しないが誘電体基板2の主面上にC
PU3やメモリ4ばかりでなく適宜の回路素子も実装さ
れるとともに素子パターン等も形成されている。
BEST MODE FOR CARRYING OUT THE INVENTION The embodiments of the present invention shown in the drawings will be described in detail below. The transmission line substrate 1 shown in FIGS. 1 and 2 as the first embodiment is mounted on a communication terminal device having a wireless communication function such as a mobile device. The transmission line substrate 1 is mounted with a CPU 3 and a memory 4 by connecting input / output terminals to lands (not shown) formed on the dielectric substrate 2 respectively, and between the input / output portions of the CPU 3 and the memory 4 facing each other. A large number of transmission lines 5 that connect to each other are patterned. The transmission line substrate 1 allows a high-frequency signal to be transmitted at a high speed through the transmission line 5 between the CPU 3 and the memory 4, which have been operated at high speed, to perform a predetermined process. Although not shown, the transmission line substrate 1 has a C on the main surface of the dielectric substrate 2.
Not only the PU 3 and the memory 4, but also appropriate circuit elements are mounted and element patterns and the like are formed.

【0018】CPU3やメモリ4は、詳細を省略するが
それぞれの各辺3a〜3d、4a〜4dに入出力部が設
けられており、相対する入出力端子間を伝送線路5によ
って接続されている。CPU3とメモリ4は、外側の対
向辺3a、4aの入出力部間の直線距離が最大であり、
線路長が最大となる第1の伝送線路5a及び第2の伝送
線路5bによって接続される。CPU3とメモリ4は、
上下辺3b、3cと上下辺4b、4cの入出力部間の直
線距離がやや短く、それぞれ第3の伝送線路5c及び第
4の伝送線路5dによって接続される。CPU3とメモ
リ4は、内側の対向辺3d、4dの入出力部間の直線距
離が最小であり、線路長が最小となる第6の伝送線路5
eによって接続される。
Although not described in detail, the CPU 3 and the memory 4 are provided with input / output units on their respective sides 3a to 3d and 4a to 4d, and the opposing input / output terminals are connected by a transmission line 5. . The CPU 3 and the memory 4 have the maximum linear distance between the input and output portions of the outer facing sides 3a and 4a,
They are connected by the first transmission line 5a and the second transmission line 5b having the maximum line length. The CPU 3 and the memory 4 are
The straight line distances between the input / output portions of the upper and lower sides 3b and 3c and the upper and lower sides 4b and 4c are slightly short, and they are connected by the third transmission line 5c and the fourth transmission line 5d, respectively. In the CPU 3 and the memory 4, the sixth transmission line 5 in which the straight line distance between the input and output portions of the inner facing sides 3d and 4d is minimum and the line length is minimum.
connected by e.

【0019】勿論、CPU3やメモリ4は、各辺3a〜
3d、4a〜4dに多数個の入出力端子が形成されてお
り、各辺3a〜3d、4a〜4dの入出力部を接続する
伝送線路5a〜5eが多数本からなる。伝送線路5a〜
5eは、詳細には各辺3a〜3d、4a〜4dの同一辺
間の入出力部間を接続する伝送線路であってもそれぞれ
の線路長を異にしているが、説明の便宜上略同長とみな
すものとする。
Of course, the CPU 3 and the memory 4 are provided on each side 3a ...
A large number of input / output terminals are formed on 3d, 4a-4d, and a large number of transmission lines 5a-5e connecting the input / output portions of the sides 3a-3d, 4a-4d are formed. Transmission line 5a-
In detail, 5e has different line lengths even for the transmission lines that connect the input and output parts between the same sides 3a to 3d and 4a to 4d, but for the sake of convenience of explanation, the transmission lines have substantially the same length. Shall be considered.

【0020】誘電体基板2は、低誘電率で低Tanδの
特性、すなわち高周波特性に優れた誘電絶縁材によって
所定の厚みを有して形成されている。誘電体基板2は、
具体例として例えばポリフェニレンエーテル(PP
E)、ビスマレイドトリアジン(BT−resin)、
ポリテトラフルオロエチレン(商標名テフロン)、ポリ
イミド、液晶ポリマ(LCP)、ポリノルボルネン(P
NB)、ポリオレフィン樹脂、フェノール樹脂等の樹脂
材からなる有機基材によって形成される。また、誘電体
基板2は、例えばセラミック等の無機基材或いは無機基
材とガラスエポキシ等の有機基材との混合体によって形
成される。
The dielectric substrate 2 is formed of a dielectric insulating material having a low dielectric constant and a low Tan δ characteristic, that is, a high frequency characteristic and having a predetermined thickness. The dielectric substrate 2 is
As a specific example, for example, polyphenylene ether (PP
E), bismaleide triazine (BT-resin),
Polytetrafluoroethylene (Teflon brand name), polyimide, liquid crystal polymer (LCP), polynorbornene (P
It is formed of an organic base material made of a resin material such as NB), a polyolefin resin, and a phenol resin. The dielectric substrate 2 is formed of, for example, an inorganic base material such as ceramics or a mixture of an inorganic base material and an organic base material such as glass epoxy.

【0021】誘電体基板2には、従来一般に行われてい
るパターン形成法により、各伝送線路5や多数個のラン
ド或いはスルーホールの形成が行われる。誘電体基板2
は、必要に応じて内層に配線パターンやグランドパター
ン等を形成した多層構造によって構成してもよく、また
両面基板で構成してもよいことは勿論である。誘電体基
板2は、全面に銅箔等が接合されたベース基材にドリル
やレーザによる穿孔加工を施して多数個の貫通孔が形成
され、この貫通孔の内壁にメッキ等により導通処理を施
した後に導電ペーストを埋め込みかつメッキ等により蓋
形成を行ってスルーホールが形成される。誘電体基板2
は、銅箔層に対してフォトリソグラフィ処理を施した後
に湿式エッチング処理を施して不要な銅箔を除去するこ
とによりパターニングが行われる。勿論、誘電体基板2
は、その他適宜な方法によって各伝送線路5等のパター
ニングが行われる。
On the dielectric substrate 2, each transmission line 5 and a large number of lands or through holes are formed by a pattern forming method which is generally used in the past. Dielectric substrate 2
Needless to say, it may have a multi-layer structure in which a wiring pattern, a ground pattern, or the like is formed in the inner layer as necessary, or a double-sided substrate. The dielectric substrate 2 has a large number of through holes formed by drilling or laser-drilling a base material having copper foil or the like bonded to the entire surface, and the inner wall of the through holes is subjected to conduction treatment by plating or the like. After that, a conductive paste is embedded and a lid is formed by plating or the like to form a through hole. Dielectric substrate 2
Is patterned by performing a photolithography process on the copper foil layer and then performing a wet etching process to remove unnecessary copper foil. Of course, the dielectric substrate 2
The other transmission lines 5 and the like are patterned by other appropriate methods.

【0022】伝送線路基板1においては、詳細を後述す
るように上述した各伝送線路5が、誘電体基板2に対し
てそれぞれ誘電率εを異にした第1のパターン形成領域
6a乃至第3のパターン形成領域6cにパターン形成さ
れている。伝送線路基板1においては、第1のパターン
形成領域6a(図1において1点鎖線で囲んだ領域)の
誘電率ε1が第2のパターン形成領域6b(同図におい
て2点鎖線で囲んだ領域)の誘電率ε2よりも小さく、
第2のパターン形成領域6bの誘電率ε2が第3のパタ
ーン形成領域6c(同図において点線で囲んだ領域)の
誘電率ε3よりも小さく構成されている。
In the transmission line substrate 1, each of the above-mentioned transmission lines 5 has a different dielectric constant ε from the dielectric substrate 2 as will be described later in detail. The pattern is formed in the pattern forming region 6c. In the transmission line substrate 1, the dielectric constant ε1 of the first pattern formation region 6a (the region surrounded by the one-dot chain line in FIG. 1) is the second pattern formation region 6b (the region surrounded by the two-dot chain line in the same figure). Smaller than the dielectric constant ε2 of
The dielectric constant ε2 of the second pattern formation region 6b is smaller than the dielectric constant ε3 of the third pattern formation region 6c (region surrounded by a dotted line in the figure).

【0023】ところで、伝送線路5を伝播する正弦波の
位相速度vpは、 vp=2πf/kz・・・式1 但し、kz:位相定数(伝播定数の虚数項)、f:周波
数で表される。
By the way, the phase velocity vp of the sine wave propagating through the transmission line 5 is represented by vp = 2πf / kz (1) where kz is a phase constant (propagation constant imaginary term), and f is a frequency. .

【0024】正弦波について、真空中を伝播する位相速
度vp、位相定数をkzとし、波長をλとする
と、式1から vp=2πf/kz=fλ・・・式2 となる。
For a sine wave, assuming that the phase velocity vp 0 propagating in a vacuum, the phase constant kz 0 , and the wavelength λ 0 , vp 0 = 2πf / kz 0 = fλ 0 ... Become.

【0025】位相定数kzは、伝送線路が、誘電率εr
の誘電体基板上にマイクロストリップ線路で形成されて
いる場合に、 kz=√εw×kz・・・式3 となる。
The phase constant kz is such that the transmission line has a dielectric constant εr.
When the microstrip line is formed on the dielectric substrate of, kz = √εw × kz 0 ( 3)

【0026】ここで、εwは、実効誘電率であり、マイ
クロストリップ線路が形成される誘電体基板と空気との
電界分布により決まる充填立qを用いると、 εw=1+q(εr−1)・・・式4 で表される。ストリップ線路は、電界が全て誘電体に存
在し、q=1であるから、式4よりεw=εrとなる。
Here, εw is an effective permittivity, and using a filling vertical q determined by the electric field distribution between the dielectric substrate on which the microstrip line is formed and the air, εw = 1 + q (εr-1). -Represented by Formula 4. In the strip line, since the electric field is entirely present in the dielectric and q = 1, from Equation 4, εw = εr.

【0027】誘電率εrの誘電体基板上にマイクロスト
リップ線路で形成された伝送線路の位相速度vpは、式
1乃至式4から、 vp=2πf/kz=fλ vp=2πf/(√εw×kz)=fλ vp=vp/√εw=fλ/√εw・・・式5 となる。
The phase velocity vp of the transmission line formed by the microstrip line on the dielectric substrate having the permittivity εr can be calculated from Equations 1 to 4 as follows: vp = 2πf / kz = fλ vp = 2πf / (√εw × kz 0 ) = fλ vp = vp 0 / √εw = fλ 0 / √εw (5)

【0028】したがって、誘電体基板上に形成された伝
送線路は、式5から明らかなように誘電率が大きくなる
にしたがって、信号の伝播速度が次第に遅くなる特性を
有している。伝送線路基板1においては、伝送線路5を
介してCPU3とメモリ4との間を伝送される信号が当
然デジタル変調信号であるが、様々な高周波正弦波の集
合体からなる電気信号と見なすことができる。
Therefore, the transmission line formed on the dielectric substrate has a characteristic that the propagation speed of the signal gradually decreases as the dielectric constant increases, as is clear from the equation (5). In the transmission line substrate 1, the signal transmitted between the CPU 3 and the memory 4 via the transmission line 5 is naturally a digital modulation signal, but can be regarded as an electric signal composed of various high frequency sine wave aggregates. it can.

【0029】伝送線路基板1においては、上述したよう
に線路長が最大の第1の伝送線路5aと第2の伝送線路
5bとが低誘電率ε1の第1のパターン形成領域6aに
形成され、第3の伝送線路5cと第4の伝送線路5dと
が中誘電率ε2の第2のパターン形成領域6bに形成さ
れ、さらに線路長が最小となる第6の伝送線路5eが高
誘電率ε3の第3のパターン形成領域6cに形成されて
いる。伝送線路基板1においては、かかる構成によって
CPU3とメモリ4間を接続する各伝送線路5がそれぞ
れ線路長を異にしているが、誘電率εを異にした各パタ
ーン形成領域に形成されることによって伝送される高周
波信号の伝送速度が調整されてあたかも擬似的に等長の
伝送線路を構成する。
In the transmission line substrate 1, as described above, the first transmission line 5a and the second transmission line 5b having the maximum line length are formed in the first pattern forming region 6a having the low dielectric constant ε1, The third transmission line 5c and the fourth transmission line 5d are formed in the second pattern formation region 6b having the medium dielectric constant ε2, and the sixth transmission line 5e having the minimum line length has the high dielectric constant ε3. It is formed in the third pattern formation region 6c. In the transmission line substrate 1, the transmission lines 5 that connect the CPU 3 and the memory 4 have different line lengths due to such a configuration, but are formed in the respective pattern formation regions having different permittivity ε. The transmission speed of the high frequency signal to be transmitted is adjusted to form a pseudo transmission line of equal length.

【0030】したがって、伝送線路基板1においては、
各伝送線路5を伝送される高周波信号の伝送時間差が抑
制され、タイミングのズレによる処理の誤動作や、いわ
ゆる「ヒゲ」や「グラス」と称されるノイズ分の発生が
抑制されて精度の向上が図られる。また、伝送線路基板
1においては、CPU3とメモリ4間を接続する各伝送
線路5が最短で形成されることから、誘電基板2の小型
化が図られるとともに各伝送線路5のパターンの簡易化
或いは高密度化を図ることが可能となる。さらに、伝送
線路基板1においては、各伝送線路5の短縮化により、
電磁ノイズの放射や吸収も低減され、電磁整合特性や電
磁妨害雑音特性の向上が図られるようになる。
Therefore, in the transmission line substrate 1,
The transmission time difference of the high-frequency signals transmitted through the respective transmission lines 5 is suppressed, the malfunction of the processing due to the timing shift and the generation of noise components called so-called “whiskers” and “glasses” are suppressed, and the accuracy is improved. Planned. Further, in the transmission line substrate 1, since each transmission line 5 connecting between the CPU 3 and the memory 4 is formed in the shortest length, the dielectric substrate 2 can be downsized and the pattern of each transmission line 5 can be simplified or It is possible to increase the density. Furthermore, in the transmission line substrate 1, by shortening each transmission line 5,
Radiation and absorption of electromagnetic noise are also reduced, and electromagnetic matching characteristics and electromagnetic interference noise characteristics can be improved.

【0031】伝送線路基板10においては、上述した伝
送線路の線路長と誘電体基板の誘電率とに基づいて、各
伝送線路5の線路長とパターン形成領域6の誘電率とを
ファクタとしてシミュレーションを行って最適となるよ
うにパターン形成領域6の誘電率が設定される。勿論、
伝送線路基板10においては、全ての各伝送線路5につ
いて、伝送速度が同一となるようにパターン形成領域6
の誘電率を精密に決定する必要は無く、ある程度の許容
範囲でグループ化等することによってパターン形成領域
6を形成するようにしてもよい。
In the transmission line substrate 10, a simulation is performed with the line length of each transmission line 5 and the dielectric constant of the pattern forming region 6 as factors, based on the above-mentioned line length of the transmission line and the dielectric constant of the dielectric substrate. Then, the dielectric constant of the pattern formation region 6 is set to be optimum. Of course,
In the transmission line substrate 10, the pattern forming regions 6 are formed so that all the transmission lines 5 have the same transmission speed.
It is not necessary to precisely determine the dielectric constant of the pattern forming region 6 and the pattern forming region 6 may be formed by grouping within a certain allowable range.

【0032】伝送線路基板1は、上述した第1のパター
ン形成領域6a乃至第3のパターン形成領域6cが種々
の方法によって形成される。例えば図2に示した伝送線
路基板10は、誘電体基板11の主面上にそれぞれ線路
長を異にして複数組の伝送線路12〜15がパターン形
成される。伝送線路基板10は、第1の伝送線路12の
線路長が最大であり、第2の伝送路13から第4の伝送
路15にしたがってそれぞれの線路長が次第に短くなっ
ている。第1の伝送線路12乃至第5の伝送線路15
は、同図に示すようにそれぞれ第1の誘電絶縁層16乃
至第5の誘電絶縁層19によって被覆されている。
In the transmission line substrate 1, the above-mentioned first pattern forming region 6a to third pattern forming region 6c are formed by various methods. For example, in the transmission line substrate 10 shown in FIG. 2, a plurality of sets of transmission lines 12 to 15 having different line lengths are patterned on the main surface of the dielectric substrate 11. In the transmission line substrate 10, the line length of the first transmission line 12 is the maximum, and the line lengths of the second transmission line 13 to the fourth transmission line 15 are gradually shortened. First transmission line 12 to fifth transmission line 15
Are covered with a first dielectric insulating layer 16 to a fifth dielectric insulating layer 19, respectively, as shown in FIG.

【0033】第1の誘電絶縁層16乃至第5の誘電絶縁
層19は、それぞれ誘電率εを異にする誘電絶縁材によ
って形成される。誘電絶縁層は、第1の誘電絶縁層16
が第2の誘電絶縁層17よりも低誘電率の誘電絶縁材に
よって形成され、第2の誘電絶縁層17が第3の誘電絶
縁層18よりも低誘電率の誘電絶縁材によって形成さ
れ、第3の誘電絶縁層18が第4の誘電絶縁層19より
も低誘電率の誘電絶縁材によって形成されている。第1
の誘電絶縁層16乃至第5の誘電絶縁層19は、それぞ
れの誘電率εが各伝送線路12〜15の線路長の差異に
よる高周波信号の伝送時間の差を補正するように規定さ
れてなる。
The first dielectric insulating layer 16 to the fifth dielectric insulating layer 19 are formed of dielectric insulating materials having different permittivities ε. The dielectric insulating layer is the first dielectric insulating layer 16
Is made of a dielectric insulating material having a lower dielectric constant than the second dielectric insulating layer 17, the second dielectric insulating layer 17 is made of a dielectric insulating material having a lower dielectric constant than the third dielectric insulating layer 18, and The third dielectric insulating layer 18 is formed of a dielectric insulating material having a lower dielectric constant than that of the fourth dielectric insulating layer 19. First
Each of the dielectric insulating layers 16 to 19 has a dielectric constant ε so defined as to correct the difference in the transmission time of the high frequency signal due to the difference in the line lengths of the transmission lines 12 to 15.

【0034】伝送線路基板10においては、図2に示す
ように誘電体基板11の内層に空洞部20を形成するこ
とにより誘電率εを異にしたパターン形成領域を構成す
るようにしてもよい。伝送線路基板10は、パターン形
成領域が空洞部20によって低誘電率領域となり、この
空洞部20に跨って形成された線路長が大きな伝送線路
16を伝送される高周波信号の伝送速度が他のパターン
形成領域に形成された伝送線路17〜19を伝送される
高周波信号の伝送速度よりも速くなる。
In the transmission line substrate 10, as shown in FIG. 2, the cavity portion 20 may be formed in the inner layer of the dielectric substrate 11 to form pattern forming regions having different permittivities ε. In the transmission line substrate 10, the pattern forming region is a low dielectric constant region due to the cavity 20, and the transmission speed of the high frequency signal transmitted through the transmission line 16 formed over the cavity 20 and having a large line length has another pattern. It becomes faster than the transmission speed of the high frequency signal transmitted through the transmission lines 17 to 19 formed in the formation region.

【0035】上述した第1の誘電絶縁層16乃至第5の
誘電絶縁層19は、例えば図3に示すように誘電体基板
11上に各伝送線路12〜15をパターン形成した後
に、全面に亘って誘電絶縁材が塗布されて誘電絶縁層2
1が成膜形成される。誘電絶縁層21は、第3の伝送線
路14を被覆する第3の誘電絶縁層18を形成する例え
ば感光性の誘電絶縁材からなる。誘電絶縁層21には、
同図(A)に示すように第3の伝送線路14の形成領域
に対向して遮光マスク22が配置され、露光・現像処理
が施される。誘電絶縁層21は、同図(B)に示すよう
に露光部位が除去されるとともに未露光部位が残されて
第3の伝送線路14を被覆する第3の誘電絶縁層18を
形成する。伝送線路基板10は、以下同様の方法によっ
て誘電率εを異にする誘電絶縁材を用いて各伝送線路1
2〜15を被覆する第1の誘電絶縁層16乃至第5の誘
電絶縁層19が形成される。
The first to fifth dielectric insulating layers 16 to 19 described above are formed over the entire surface after the transmission lines 12 to 15 are patterned on the dielectric substrate 11 as shown in FIG. 3, for example. By applying a dielectric insulating material, the dielectric insulating layer 2
1 is formed into a film. The dielectric insulating layer 21 is made of, for example, a photosensitive dielectric insulating material that forms the third dielectric insulating layer 18 that covers the third transmission line 14. The dielectric insulating layer 21 includes
As shown in FIG. 3A, a light-shielding mask 22 is arranged so as to face the formation region of the third transmission line 14, and an exposure / development process is performed. The dielectric insulating layer 21 forms a third dielectric insulating layer 18 that covers the third transmission line 14 by removing the exposed portion and leaving the unexposed portion as shown in FIG. The transmission line substrate 10 will be described below in the same manner by using dielectric insulating materials having different permittivities ε.
First dielectric insulating layer 16 to fifth dielectric insulating layer 19 covering 2 to 15 are formed.

【0036】なお、誘電絶縁層21については、上述し
た感光性の誘電絶縁材ばかりでなく他の材料、例えばレ
ジスト材が用いられ、所定領域をマスキングした状態で
エッチング法によって不要部位を除去して各伝送線路1
2〜15を被覆する第1の誘電絶縁層16乃至第5の誘
電絶縁層19を形成するようにしてもよい。また、各マ
スキング誘電絶縁層16〜19は、例えばシルクスクリ
ーン印刷法等によって形成することも可能である。
For the dielectric insulating layer 21, not only the above-mentioned photosensitive dielectric insulating material but also another material such as a resist material is used, and unnecessary portions are removed by an etching method while masking a predetermined region. Each transmission line 1
You may make it form the 1st dielectric insulating layer 16 thru | or 5th dielectric insulating layer 19 which coat | covers 2-15. The masking dielectric insulating layers 16 to 19 can also be formed by, for example, a silk screen printing method or the like.

【0037】伝送線路基板1は、上述したように誘電体
基板2に各伝送線路5をパターン形成したが、例えば銅
張り有機基板からなり配線層が多層形成されるとともに
最上層に平坦化処理を施してなるベース基板部と、この
ベース基板部上に積層形成された高周波回路部とからな
る通信モジュール基板に内蔵するようにしてもよい。通
信モジュール基板は、ベース基板部に電源回路や制御回
路が形成されるとともに、高周波回路部にBPF回路や
高周波信号回路或いは処理回路が形成されている。
In the transmission line substrate 1, each transmission line 5 is pattern-formed on the dielectric substrate 2 as described above. For example, a copper-clad organic substrate is used to form a plurality of wiring layers and a flattening process is performed on the uppermost layer. It may be built in a communication module substrate including a base substrate part formed by applying the high frequency circuit part and a high frequency circuit part formed on the base substrate part. In the communication module substrate, a power supply circuit and a control circuit are formed on the base substrate portion, and a BPF circuit, a high frequency signal circuit or a processing circuit is formed on the high frequency circuit portion.

【0038】通信モジュール基板は、ベース基板部に電
源回路やグランドが充分な面積を以って形成することが
可能であり各回路部に対してレギュレーションの高い電
源供給を行うことが可能である。また、通信モジュール
基板は、ベース基板部と高周波回路部との電気的分離が
図られて相互の干渉の発生が抑制された構成であること
から、特性の向上が図られている。通信モジュール基板
は、比較的廉価な有機基板をベースとしてその最上層に
平坦化処理を施した状態で絶縁誘電体層が積層形成され
る。通信モジュール基板は、絶縁誘電体層に薄膜技術に
より適宜の伝送線路やインダクタ素子、キャパシタ素子
或いはレジスタ素子等の受動態素子が成膜形成される。
したがって、通信モジュール基板には、各伝送線路を高
精度にかつ高密度化して形成することが可能となる。
In the communication module substrate, the power supply circuit and the ground can be formed on the base substrate with a sufficient area, and it is possible to supply power with high regulation to each circuit. Further, since the communication module substrate has a configuration in which the base substrate portion and the high frequency circuit portion are electrically separated from each other and the occurrence of mutual interference is suppressed, the characteristics are improved. The communication module substrate has a relatively inexpensive organic substrate as a base, and an insulating dielectric layer is laminated on the uppermost layer in a planarized state. In the communication module substrate, an appropriate transmission line and a passive element such as an inductor element, a capacitor element or a resistor element are formed on the insulating dielectric layer by thin film technology.
Therefore, each transmission line can be formed on the communication module substrate with high precision and high density.

【0039】第2の実施の形態として図4に示した高周
波回路基板30は、誘電体基板31に高周波回路素子3
2とバラン33とが搭載され、これら高周波回路素子3
2とバラン33とにそれぞれ設けられた入出力部間を接
続する第1の平衡線路34と第2の平衡線路35とがパ
ターン形成されてなる。高周波回路基板30は、バラン
33が、高周波回路素子32からの平衡(差動)入出力
信号について差動の各信号の位相をπシフトして合成す
る。
In the high frequency circuit board 30 shown in FIG. 4 as the second embodiment, the high frequency circuit element 3 is formed on the dielectric substrate 31.
2 and balun 33 are mounted, and these high frequency circuit elements 3
The first balanced line 34 and the second balanced line 35, which connect between the input / output units provided on the 2 and the balun 33, are patterned. In the high frequency circuit board 30, the balun 33 synthesizes the balanced (differential) input / output signals from the high frequency circuit element 32 by shifting the phase of each differential signal by π.

【0040】高周波回路基板30は、誘電体基板31が
上述した伝送線路基板1の誘電体基板2と同様の誘電絶
縁材によって所定の厚みを有して形成されている。高周
波回路基板30は、第1の平衡線路34が第2の平衡線
路35に対して短い線路長を以って形成されている。高
周波回路基板30は、第1の平衡線路34と第2の平衡
線路35とが、誘電体基板31に対してそれぞれ誘電率
εを異にした第1のパターン形成領域37(図4におい
て1点鎖線で囲んだ領域)と第2のパターン形成領域3
8(同図において2点鎖線で囲んだ領域)にパターン形
成されている。高周波回路基板30においては、第1の
パターン形成領域37の誘電率εが第2のパターン形成
領域38の誘電率εよりも大きく構成されている。
The high frequency circuit board 30 is formed of a dielectric substrate 31 made of the same dielectric insulating material as that of the dielectric substrate 2 of the transmission line board 1 described above and having a predetermined thickness. In the high frequency circuit board 30, the first balanced line 34 is formed with a line length shorter than that of the second balanced line 35. In the high-frequency circuit board 30, the first balanced line 34 and the second balanced line 35 have a first pattern formation region 37 (one point in FIG. 4) in which the dielectric constant ε is different from that of the dielectric substrate 31. Area surrounded by chain line) and second pattern formation area 3
8 (a region surrounded by a chain double-dashed line in the figure). In the high frequency circuit board 30, the dielectric constant ε of the first pattern forming region 37 is configured to be larger than the dielectric constant ε of the second pattern forming region 38.

【0041】なお、高周波回路基板30は、誘電体基板
31上に複数個の高周波回路素子32とバラン33とを
実装し、それぞれ異なる線路長を有する平衡線路で接続
される場合にも適用される。また、高周波回路素子32
については、ダイポールアンテナとすることも可能であ
る。
The high frequency circuit board 30 is also applied when a plurality of high frequency circuit elements 32 and a balun 33 are mounted on a dielectric substrate 31 and are connected by balanced lines having different line lengths. . In addition, the high frequency circuit element 32
For, it is also possible to use a dipole antenna.

【0042】以上のように構成された高周波回路基板3
0においては、上述した伝送線路の線路長と誘電体基板
の誘電率とによる伝送速度特性によって、第1の平衡線
路34と第2の平衡線路35とを伝送される高周波信号
の伝送速度が調整されてあたかも擬似的に等長の伝送線
路を構成する。したがって、高周波回路基板30におい
ては、高周波信号の位相シフトがπからずれるといった
不都合の発生が抑制されるとともに、変換後の高周波信
号のロスも無く特性の向上が図られるようになる。ま
た、高周波回路基板30においては、第1の平衡線路3
4の冗長配線による誘電体基板31の大型化も抑制され
ることで、小型化が図られるとともに各平衡線路34、
35のパターンの簡易化或いは高密度化を図ることが可
能となる。さらに、高周波回路基板30においては、各
平衡線路34、35の短縮化によって電磁ノイズの放射
や吸収も低減され、電磁整合特性や電磁妨害雑音特性の
向上が図られるようになる。
High frequency circuit board 3 constructed as described above
At 0, the transmission rate of the high-frequency signal transmitted through the first balanced line 34 and the second balanced line 35 is adjusted by the transmission rate characteristic due to the line length of the transmission line and the dielectric constant of the dielectric substrate described above. As a result, the transmission line having a pseudo equal length is constructed. Therefore, in the high-frequency circuit board 30, it is possible to prevent the disadvantage that the phase shift of the high-frequency signal deviates from π and to improve the characteristics without loss of the high-frequency signal after conversion. Further, in the high frequency circuit board 30, the first balanced line 3
By suppressing the increase in size of the dielectric substrate 31 due to the redundant wiring of 4, the miniaturization is achieved and the balanced lines 34,
It is possible to simplify the pattern of 35 or to increase the density. Further, in the high-frequency circuit board 30, the shortening of each of the balanced lines 34, 35 also reduces the emission and absorption of electromagnetic noise, thereby improving the electromagnetic matching characteristic and the electromagnetic interference noise characteristic.

【0043】[0043]

【発明の効果】以上詳細に説明したように本発明にかか
る伝送線路基板によれば、線路長が長い伝送線路を低誘
電率領域に形成するとともに線路長の短い伝送線路を高
誘電率領域に形成することによってこれら伝送線路を伝
送される信号の伝送速度がほぼ同等に調整されるように
なることから、誘電体基板上に伝送線路を冗長配線する
ことなく自由な配線パターンを以って高密度に形成する
ことが可能となり、小型化が図られるとともに電磁整合
特性や電磁妨害雑音特性の向上或いはインダクタンス成
分の低減により信号伝達特性の向上が図られるようにな
る。
As described in detail above, according to the transmission line substrate of the present invention, the transmission line having a long line length is formed in the low dielectric constant region and the transmission line having a short line length is formed in the high dielectric constant region. Since the transmission speeds of the signals transmitted through these transmission lines are adjusted to be almost equal by forming the transmission lines, it is possible to increase the transmission line on the dielectric substrate without using redundant wiring and by using a free wiring pattern. The density can be formed, the size can be reduced, and the signal transfer characteristic can be improved by improving the electromagnetic matching characteristic and the electromagnetic interference noise characteristic or reducing the inductance component.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態として示す伝送線路基板の
要部平面図である。
FIG. 1 is a plan view of a main part of a transmission line board shown as an embodiment of the present invention.

【図2】伝送線路基板に形成される伝送線路の構成を説
明する要部縦断面図である。
FIG. 2 is a longitudinal sectional view of an essential part for explaining a configuration of a transmission line formed on a transmission line substrate.

【図3】同伝送線路を被覆する誘電絶縁層の形成工程の
説明図である。
FIG. 3 is an explanatory diagram of a process of forming a dielectric insulating layer that covers the transmission line.

【図4】バランを有する高周波回路基板の要部平面図で
ある。
FIG. 4 is a plan view of a main part of a high-frequency circuit board having a balun.

【図5】従来の伝送線路基板の要部平面図である。FIG. 5 is a plan view of a main part of a conventional transmission line board.

【図6】従来の高周波回路基板の要部平面図である。FIG. 6 is a plan view of a main part of a conventional high-frequency circuit board.

【図7】冗長配線化により信号伝送速度の調整を図った
伝送線路基板の要部平面図である。
FIG. 7 is a plan view of a main part of a transmission line substrate in which a signal transmission speed is adjusted by using redundant wiring.

【符号の説明】[Explanation of symbols]

1 伝送線路基板、2 誘電体基板、3 CPU、4
メモリ、5 伝送線路、6 パターン形成領域、10
伝送線路基板、11 誘電体基板、12 第1の伝送線
路、13 第2の伝送線路、14 第3の伝送線路、1
5 第4の伝送線路、16 第1の誘電絶縁層、17
第2の誘電絶縁層、18 第3の誘電絶縁層、19 第
4の誘電絶縁層、20 空洞部、21 誘電絶縁層、2
2 マスク、30 高周波回路基板、31 誘電体基
板、32 高周波回路素子、33バラン、34 第1の
平衡線路、35 第2の平衡線路、36 入出力端子、
37 第1のパターン形成領域、38 第2のパターン
形成領域
1 transmission line substrate, 2 dielectric substrate, 3 CPU, 4
Memory, 5 transmission lines, 6 pattern formation areas, 10
Transmission line substrate, 11 dielectric substrate, 12 first transmission line, 13 second transmission line, 14 third transmission line, 1
5 4th transmission line, 16 1st dielectric insulating layer, 17
2nd dielectric insulating layer, 18 3rd dielectric insulating layer, 19 4th dielectric insulating layer, 20 cavity part, 21 dielectric insulating layer, 2
2 mask, 30 high frequency circuit board, 31 dielectric substrate, 32 high frequency circuit element, 33 balun, 34 first balanced line, 35 second balanced line, 36 input / output terminal,
37 first pattern formation region, 38 second pattern formation region

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E314 AA24 AA31 AA32 BB06 BB11 CC01 CC07 DD07 FF05 FF16 GG26 5E338 AA16 BB63 BB80 CC01 CD12 EE11 5J014 CA06 CA07    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5E314 AA24 AA31 AA32 BB06 BB11                       CC01 CC07 DD07 FF05 FF16                       GG26                 5E338 AA16 BB63 BB80 CC01 CD12                       EE11                 5J014 CA06 CA07

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 誘電体基板の主面上に複数の回路部品を
実装するとともに、これら回路部品が上記誘電体基板に
線路長を異にしてパターン形成された多数の伝送線路に
より接続されてなり、 上記各伝送線路が、線路長が長い伝送線路を低誘電率領
域に形成するとともに線路長の短い伝送線路を高誘電率
領域に形成するように、それぞれの線路長に応じて誘電
率を異にする領域に形成することにより、 上記各伝送線路の信号伝送速度が略同等となるように構
成されたことを特徴とする伝送線路基板。
1. A plurality of circuit components are mounted on a main surface of a dielectric substrate, and these circuit components are connected to the dielectric substrate by a large number of transmission lines patterned with different line lengths. , Each of the above transmission lines forms a transmission line having a long line length in the low dielectric constant region and a transmission line having a short line length in the high dielectric constant region, and has a different dielectric constant according to each line length. The transmission line substrate is characterized in that the signal transmission speeds of the above-mentioned transmission lines are made substantially equal by being formed in the region.
【請求項2】 上記低誘電率領域が線路長の長い上記伝
送線路を低誘電率からなる誘電絶縁材により被覆するこ
とによって構成されるとともに、上記高誘電率領域が線
路長の短い上記伝送線路を高誘電率からなる誘電絶縁材
により被覆することによって構成されることを特徴とす
る請求項1に記載の伝送線路基板。
2. The low dielectric constant region is formed by coating the long transmission line of the transmission line with a dielectric insulating material having a low dielectric constant, and the high dielectric constant region has a short transmission line length. The transmission line substrate according to claim 1, wherein the transmission line substrate is formed by coating the dielectric insulating material having a high dielectric constant.
【請求項3】 上記誘電絶縁材に、有機誘電絶縁材、無
機誘電絶縁材又は有機無機複合誘電絶縁材のいずれか1
が用いられることを特徴とする請求項2に記載の伝送線
路基板。
3. The dielectric insulating material is any one of an organic dielectric insulating material, an inorganic dielectric insulating material, and an organic-inorganic composite dielectric insulating material.
The transmission line substrate according to claim 2, wherein:
【請求項4】 上記誘電体基板の内部に空洞部を形成す
ることによって上記低誘電率領域を構成し、上記空洞部
に跨って線路長の長い上記伝送線路を形成したことを特
徴とする請求項1又は請求項2のいずれか1項に記載の
伝送線路基板。
4. The low dielectric constant region is formed by forming a cavity inside the dielectric substrate, and the transmission line having a long line length is formed across the cavity. The transmission line board according to claim 1.
【請求項5】 上記回路部品が高周波CPUやメモリか
らなり、上記伝送線路を介してデジタル信号が伝送され
ることによって高速デジタル回路を構成することを特徴
とする請求項1に記載の伝送線路基板。
5. The transmission line board according to claim 1, wherein the circuit component includes a high frequency CPU and a memory, and a high speed digital circuit is configured by transmitting a digital signal through the transmission line. .
【請求項6】 上記回路部品がアンプの差動入出力部や
ダイポールアンテナの入出力部に接続されるバランから
なり、上記伝送線路を介して高周波信号が伝送されるこ
とによって高周波差動回路を構成することを特徴とする
請求項1に記載の伝送線路基板。
6. The circuit component comprises a balun connected to a differential input / output section of an amplifier or an input / output section of a dipole antenna, and a high frequency signal is transmitted through the transmission line to form a high frequency differential circuit. The transmission line board according to claim 1, which is configured.
JP2001390325A 2001-12-21 2001-12-21 Transmission line substrate Pending JP2003198215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001390325A JP2003198215A (en) 2001-12-21 2001-12-21 Transmission line substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390325A JP2003198215A (en) 2001-12-21 2001-12-21 Transmission line substrate

Publications (1)

Publication Number Publication Date
JP2003198215A true JP2003198215A (en) 2003-07-11

Family

ID=27598290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390325A Pending JP2003198215A (en) 2001-12-21 2001-12-21 Transmission line substrate

Country Status (1)

Country Link
JP (1) JP2003198215A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266113A (en) * 2006-03-27 2007-10-11 Kyocera Corp Manufacturing method for electronic-component mounting substrate
CN101959366A (en) * 2009-07-17 2011-01-26 日东电工株式会社 Wired circuit board and manufacture method thereof
US7902938B2 (en) 2004-03-29 2011-03-08 Nec Corporation Data transmitter, data transmission line, and data transmission method
US8890764B2 (en) 2009-12-21 2014-11-18 Nec Corporation Array antenna apparatus having shortest wiring distance to antenna elements
JP2015126011A (en) * 2013-12-25 2015-07-06 日本メクトロン株式会社 Printed-wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902938B2 (en) 2004-03-29 2011-03-08 Nec Corporation Data transmitter, data transmission line, and data transmission method
JP2007266113A (en) * 2006-03-27 2007-10-11 Kyocera Corp Manufacturing method for electronic-component mounting substrate
JP4693676B2 (en) * 2006-03-27 2011-06-01 京セラ株式会社 Manufacturing method of electronic component mounting board
CN101959366A (en) * 2009-07-17 2011-01-26 日东电工株式会社 Wired circuit board and manufacture method thereof
JP2011040420A (en) * 2009-07-17 2011-02-24 Nitto Denko Corp Printed circuit board and method of manufacturing the same
US8853546B2 (en) 2009-07-17 2014-10-07 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
US8890764B2 (en) 2009-12-21 2014-11-18 Nec Corporation Array antenna apparatus having shortest wiring distance to antenna elements
JP2015126011A (en) * 2013-12-25 2015-07-06 日本メクトロン株式会社 Printed-wiring board

Similar Documents

Publication Publication Date Title
JP4529262B2 (en) High frequency module device and manufacturing method thereof
KR100917508B1 (en) High-frequency module board device
JP3649183B2 (en) Filter circuit device and manufacturing method thereof
US8094429B2 (en) Multilayer capacitors and methods for making the same
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
KR100895208B1 (en) High-frequency module substrate device
JP2003188338A (en) Circuit board and its manufacturing method
JP3941416B2 (en) High frequency module device and manufacturing method thereof
JP2003264348A (en) High frequency module
JPH1154921A (en) Multilayered wiring board
US7291916B2 (en) Signal transmission structure and circuit substrate thereof
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2003198215A (en) Transmission line substrate
JP2012526371A (en) High impedance trace
JP2002368428A (en) Board unit for high-frequency module, high-frequency module unit and their manufacturing methods
JP4608794B2 (en) High frequency module device and manufacturing method thereof
JP4595240B2 (en) High frequency module substrate device and manufacturing method thereof
CN112447533A (en) Glass substrate structure and packaging method
JP2004274267A (en) Multi-antenna device
JP4377725B2 (en) High frequency wiring board
JP2002374069A (en) High-frequency module device and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041104

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20061108

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20061121

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313