JP2002368428A - Board unit for high-frequency module, high-frequency module unit and their manufacturing methods - Google Patents

Board unit for high-frequency module, high-frequency module unit and their manufacturing methods

Info

Publication number
JP2002368428A
JP2002368428A JP2001176350A JP2001176350A JP2002368428A JP 2002368428 A JP2002368428 A JP 2002368428A JP 2001176350 A JP2001176350 A JP 2001176350A JP 2001176350 A JP2001176350 A JP 2001176350A JP 2002368428 A JP2002368428 A JP 2002368428A
Authority
JP
Japan
Prior art keywords
layer
frequency
wiring
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001176350A
Other languages
Japanese (ja)
Other versions
JP4604398B2 (en
Inventor
Takeshi Ogawa
剛 小川
Akihiko Okuhora
明彦 奥洞
Hirokazu Nakayama
浩和 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001176350A priority Critical patent/JP4604398B2/en
Publication of JP2002368428A publication Critical patent/JP2002368428A/en
Application granted granted Critical
Publication of JP4604398B2 publication Critical patent/JP4604398B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce in size and cost of a package by thinning the package with a high accuracy and a high function. SOLUTION: A board unit for a high-frequency module comprises a base board 2 formed by flattening an uppermost layer by multilayer wiring on an organic base board 5 to a build-up forming surface 3, and a high-frequency circuit 4 formed with multilayer wiring layers 32 and 34 having passive elements via insulating layers 31 and 33 according to a thin film technique and a thick film technique on the build-up forming surface 3. An inductor element 37 for a high frequency is formed in an inner layer side wiring layer 31 of the circuit 4, and an inductor element 338 for a low frequency is formed in the front layer side wiring layer 34 formed thicker than the inner layer side wiring layer 31.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばパーソナル
コンピュータ、オーディオ機器或いは各種のモバイル機
器や携帯電話機等の各種電子機器等に好適に用いられ、
情報通信機能やストレージ機能等を有して超小型通信機
能モジュールを構成する高周波モジュール用基板装置と
その製造方法及び高周波モジュール装置とその製造方法
に関する。
The present invention is suitable for use in, for example, personal computers, audio equipment or various electronic devices such as various mobile devices and mobile phones.
The present invention relates to a high-frequency module substrate device having an information communication function, a storage function and the like to constitute a microminiature communication function module, a method for manufacturing the same, a high-frequency module device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】例えば、音楽、音声或いは画像等の各種
情報は、近年、データのデジタル化に伴ってパーソナル
コンピュータやモバイルコンピュータ等によっても手軽
に扱えるようになっている。また、これらの情報は、音
声コーデック技術や画像コーデック技術により帯域圧縮
が図られて、デジタル通信やデジタル放送により各種の
通信端末機器に対して容易にかつ効率的に配信される環
境が整いつつある。例えば、オーディオ・ビデオデータ
(AVデータ)は、携帯電話機を介して屋内外での受信
も可能である。
2. Description of the Related Art In recent years, various types of information such as music, voice, images, etc., can be easily handled by a personal computer, a mobile computer, and the like with the digitization of data. In addition, such information is band-compressed by an audio codec technology or an image codec technology, and an environment for easily and efficiently distributing to various communication terminal devices by digital communication or digital broadcasting is being prepared. . For example, audio / video data (AV data) can be received indoors and outdoors via a mobile phone.

【0003】ところで、データ等の送受信システムは、
家庭を始めとして小規模な地域内においても好適なネッ
トワークシステムの提案によって、様々に活用されるよ
うになっている。ネットワークシステムとしては、例え
ばIEEE802.1aで提案されているような5GHz帯域の狭
域無線通信システム、IEEE802.1bで提案されているよう
な2.45帯域の無線LANシステム或いはBluetoohと
称される近距離無線通信システム等の種々の次世代ワイ
ヤレスシステムが注目されている。データ等の送受信シ
ステムは、かかるワイヤレスネットワークシステムを有
効に利用して、家庭内や屋外等の様々な場所において手
軽にかつ中継装置等を介することなく様々なデータの授
受、インターネット網へのアクセスやデータの送受信が
可能となる。
[0003] By the way, a data transmission / reception system includes:
Proposal of a suitable network system even in a small area such as a home has been utilized in various ways. As the network system, for example, a short-range wireless communication system in a 5 GHz band as proposed in IEEE 802.1a, a wireless LAN system in a 2.45 band as proposed in IEEE 802.1b, or a short-term called Bluetooh. Various next-generation wireless systems, such as a distance wireless communication system, have received attention. The data transmission / reception system makes effective use of such a wireless network system to easily transmit and receive various data at various places such as at home or outdoors without using a relay device, and to access the Internet network. Data can be transmitted and received.

【0004】一方、データ等の送受信システムにおいて
は、小型軽量で携帯可能であり上述した通信機能を有す
る通信端末機器の実現が必須となる。通信端末機器にお
いては、送受信部においてアナログの高周波信号の変復
調処理を行うことが必要であることから、一般に図35
に示すような送受信信号からいったん中間周波数に変換
するようにしたスーパーへテロダイン方式による無線通
信送受信回路100が備えられる。
On the other hand, in a data transmission / reception system, it is essential to realize a communication terminal device which is small, lightweight, portable and has the above-described communication function. In a communication terminal device, since it is necessary to perform a modulation / demodulation process of an analog high-frequency signal in a transmission / reception unit, generally, FIG.
The wireless communication transmission / reception circuit 100 according to the super heterodyne system for temporarily converting a transmission / reception signal as shown in FIG.

【0005】無線通信送受信回路100には、アンテナ
や切替スイッチを有して情報信号を受信或いは送信する
アンテナ部101と、送信と受信との切替を行う送受信
切替器102とが備えられる。無線通信送受信回路10
0には、周波数変換回路部103や復調回路部104等
からなる受信回路部105が備えられる。無線通信送受
信回路100には、パワーアンプ106やドライブアン
プ107及び変調回路部108等からなる送信回路部1
09が備えられる。無線通信送受信回路100には、受
信回路部105や送信回路部109に基準周波数を供給
する基準周波数生成回路部100aが備えられる。
[0005] The wireless communication transmitting / receiving circuit 100 includes an antenna unit 101 having an antenna and a changeover switch for receiving or transmitting an information signal, and a transmission / reception switch 102 for switching between transmission and reception. Wireless communication transmitting / receiving circuit 10
In 0, a reception circuit unit 105 including a frequency conversion circuit unit 103, a demodulation circuit unit 104, and the like is provided. The wireless communication transmission / reception circuit 100 includes a transmission circuit unit 1 including a power amplifier 106, a drive amplifier 107, a modulation circuit unit 108, and the like.
09 is provided. The wireless communication transmission / reception circuit 100 includes a reference frequency generation circuit unit 100a that supplies a reference frequency to the reception circuit unit 105 and the transmission circuit unit 109.

【0006】かかる無線通信送受信回路100において
は、詳細を省略するが、各段間にそれぞれ介挿された種
々のフィルタ、局発装置(VCO:voltage contolled osci
llator)、SAWフィルタ(saw tooth waveform filte
r)等の大型機能部品や、整合回路或いはバイアス回路
等の高周波アナログ回路に特有なインダクタ、抵抗、キ
ャパシタ等の受動部品の点数が非常に多い構成となって
いる。無線通信送受信回路100においては、各回路部
のIC化が図られるが、各段間に介挿されるフィルタを
IC中に取り込むことが困難であり、またこのために整
合回路も外付けとして必要となる。したがって、無線通
信送受信回路100は、全体に大型となり、通信端末機
器の小型軽量化に大きな障害となっていた。
[0006] In the wireless communication transmitting / receiving circuit 100, although not described in detail, various filters and local oscillators (VCOs) inserted between the respective stages are provided.
llator), SAW filter (saw tooth waveform filter)
r), and the number of passive components such as inductors, resistors, and capacitors specific to high-frequency analog circuits such as a matching circuit or a bias circuit are extremely large. In the wireless communication transmitting and receiving circuit 100, each circuit section is integrated into an IC, but it is difficult to incorporate a filter inserted between each stage into the IC, and therefore, an external matching circuit is also required. Become. Therefore, the wireless communication transmission / reception circuit 100 becomes large in size as a whole, which has been a major obstacle to reducing the size and weight of the communication terminal device.

【0007】一方、通信端末機器には、図36に示すよ
うに中間周波数への変換を行わずに情報信号の送受信を
行うようにしたダイレクトコンバージョン方式による無
線通信送受信回路110も用いられる。無線通信送受信
回路110においては、アンテナ部111によって受信
された情報信号が送受信切替器112を介して復調回路
部113に供給されて直接ベースバンド処理が行われ
る。無線通信送受信回路110においては、ソース源で
生成された情報信号が変調回路部114において中間周
波数に変換されることなく直接所定の周波数帯域に変調
され、アンプ115と送受信切替器112を介してアン
テナ部111から送信される。
On the other hand, as shown in FIG. 36, a radio communication transmission / reception circuit 110 of a direct conversion system for transmitting / receiving an information signal without performing conversion to an intermediate frequency is used for the communication terminal equipment. In the wireless communication transmission / reception circuit 110, the information signal received by the antenna unit 111 is supplied to the demodulation circuit unit 113 via the transmission / reception switch 112, and the baseband processing is directly performed. In the wireless communication transmitting / receiving circuit 110, the information signal generated by the source is directly modulated into a predetermined frequency band without being converted to the intermediate frequency in the modulation circuit section 114, and is transmitted to the antenna 115 via the amplifier 115 and the transmission / reception switch 112. It is transmitted from the unit 111.

【0008】かかる無線通信送受信回路110は、情報
信号について中間周波数の変換を行うことなくダイレク
ト検波を行うことによって送受信する構成であることか
ら、フィルタ等の部品点数が低減されて全体構成の簡易
化が図られ、より1チップ化に近い構成が見込まれるよ
うになる。しかしながら、無線通信送受信回路110に
おいても、後段に配置されたフィルタ或いは整合回路の
対応が必要となる。また、無線通信送受信回路110に
おいては、高周波段で一度の増幅を行うことから充分な
ゲインを得ることが困難となり、ベースバンド部でも増
幅操作を行う必要がある。したがって、無線通信送受信
回路110は、DCオフセットのキャンセル回路や余分
なローパスフィルタを必要とし、さらに全体の消費電力
が大きくなるといった問題がある。
Since the wireless communication transmitting / receiving circuit 110 transmits and receives information signals by performing direct detection without converting the intermediate frequency, the number of components such as filters is reduced and the overall configuration is simplified. Therefore, a configuration closer to one chip can be expected. However, the wireless communication transmitting / receiving circuit 110 also needs to be compatible with a filter or a matching circuit arranged at a subsequent stage. Further, in the wireless communication transmitting and receiving circuit 110, it is difficult to obtain a sufficient gain because the amplification is performed once in the high frequency stage, and it is necessary to perform the amplification operation also in the baseband section. Therefore, the wireless communication transmitting and receiving circuit 110 requires a DC offset canceling circuit and an extra low-pass filter, and further has a problem that the entire power consumption increases.

【0009】[0009]

【発明が解決しようとする課題】従来の無線通信送受信
回路は、上述したようにスーパーへテロダイン方式及び
ダイレクトコンバージョン方式のいずれにおいても、通
信端末機器の小型軽量化等の要求仕様に対して充分な特
性を満足し得ないものであった。このため、無線通信送
受信回路については、例えばSi−CMS回路等をベー
スとして簡易な構成によって小型化を図ったモジュール
化について種々の試みが図られている。すなわち、試み
の1つは、例えば特性の良い受動素子をSi基板上に形
成するとともにフィルタ回路や共振器等をLSI上に作
り込み、さらにベースバンド部分のロジックLSIも集
積化することによって、いわゆる1チップ化高周波送受
信モジュールを製作する方法である。
As described above, the conventional wireless communication transmitting / receiving circuit is sufficient in both the superheterodyne system and the direct conversion system for the required specifications such as reduction in size and weight of communication terminal equipment. The properties could not be satisfied. For this reason, various attempts have been made for a wireless communication transmitting and receiving circuit to be miniaturized with a simple configuration based on, for example, a Si-CMS circuit or the like. That is, one of the attempts is to form a passive element having good characteristics on a Si substrate, to form a filter circuit, a resonator, and the like on an LSI, and to integrate a logic LSI in a baseband portion, so-called, This is a method of manufacturing a one-chip high frequency transmitting / receiving module.

【0010】しかしながら、かかるSi基板高周波送受
信モジュールにおいては、いかにして特性の良い受動素
子、特にインダクタをLSI上に形成するかが極めて重
要となる。例えば図37に示した高周波送受信モジュー
ル120においては、Si基板121及びSiO絶縁
層122のインダクタ形成部位123に対応して大きな
凹部124を形成してなる。高周波送受信モジュール1
20は、凹部124に臨ませて第1の配線層125を形
成するとともに凹部124を閉塞する第2の配線層12
6が形成されてインダクタ部127を構成する。
However, in such a Si-substrate high-frequency transceiver module, it is extremely important how to form a passive element having good characteristics, particularly an inductor, on an LSI. For example, in the high-frequency transmitting / receiving module 120 shown in FIG. 37, a large concave portion 124 is formed corresponding to the inductor forming portion 123 of the Si substrate 121 and the SiO 2 insulating layer 122. High frequency transceiver module 1
Reference numeral 20 denotes a second wiring layer 12 which forms the first wiring layer 125 facing the recess 124 and closes the recess 124.
6 are formed to form the inductor section 127.

【0011】高周波送受信モジュール120は、上述し
たようにインダクタ部127を凹部124に臨ませて空
中に浮かせた構成となっており、これによって回路内干
渉が低減されて特性向上が図られてなる。しかしなが
ら、高周波送受信モジュール120は、インダクタ部1
27を形成する工程が極めて面倒であり、工程数も増加
してコストアップとなるといった問題があった。
As described above, the high-frequency transmitting / receiving module 120 has a structure in which the inductor portion 127 is floated in the air facing the concave portion 124, thereby reducing interference in the circuit and improving characteristics. However, the high-frequency transmitting / receiving module 120 includes the inductor unit 1
There is a problem in that the process of forming 27 is extremely troublesome, and the number of processes is increased, resulting in an increase in cost.

【0012】また、高周波送受信モジュールにおいて
は、他の対応として配線パターンの一部を基板表面から
立ち上げて空中に浮かすといった対応を図ることによっ
てインダクタ部を形成する対応も図られている。しかし
ながら、かかる高周波送受信モジュールも、インダクタ
部を形成する工程が極めて面倒であり、工程の増加によ
ってコストがアップするといった問題があった。
In the high-frequency transmitting / receiving module, as another measure, a part of the wiring pattern is raised from the substrate surface and floated in the air to form the inductor portion. However, such a high-frequency transmission / reception module also has a problem that the step of forming the inductor section is extremely troublesome, and the number of steps increases the cost.

【0013】一方、1チップ化高周波送受信モジュール
においては、アナログ回路の高周波回路部と、デジタル
回路のベースバンド回路部との間に介在するSi基板の
電気的干渉が大きな問題となる。このため、高周波送受
信モジュールについては、例えば図38に示したSi基
板高周波送受信モジュール130や、図39に示したガ
ラス基板高周波送受信モジュール140が提案されてい
る。
On the other hand, in the one-chip high-frequency transmitting / receiving module, electric interference of the Si substrate interposed between the high-frequency circuit portion of the analog circuit and the baseband circuit portion of the digital circuit poses a serious problem. For this reason, as the high frequency transmitting / receiving module, for example, a Si substrate high frequency transmitting / receiving module 130 shown in FIG. 38 and a glass substrate high frequency transmitting / receiving module 140 shown in FIG. 39 have been proposed.

【0014】高周波送受信モジュール130は、Si基
板131上にSiO層132を形成した後に、リソグ
ラフィ技術によって受動素子形成層133が成膜形成さ
れてなる。高周波送受信モジュール130は、受動素子
形成層133の内部に、詳細を省略するが配線パターン
とともにインダクタ部、抵抗体部或いはキャパシタ部等
の受動素子が薄膜形成技術や厚膜形成技術によって多層
に形成されている。高周波送受信モジュール130は、
受動素子形成層133上に中継スルーホールとなるビア
ホール134等を介して層内配線パターンと接続された
端子部135が形成され、これら端子部135にフリッ
プチップ実装法等により高周波ICやLSI等の回路素
子136が直接実装されて構成される。
The high-frequency transmission / reception module 130 is formed by forming a SiO 2 layer 132 on a Si substrate 131 and then forming a passive element forming layer 133 by lithography. In the high-frequency transmission / reception module 130, passive elements such as an inductor, a resistor, and a capacitor are formed in multiple layers by a thin-film forming technique or a thick-film forming technique together with a wiring pattern inside a passive element forming layer 133, although not described in detail. ing. The high-frequency transmitting / receiving module 130
Terminal portions 135 connected to the wiring pattern in the layer are formed on the passive element forming layer 133 via via holes 134 serving as relay through holes and the like, and these terminal portions 135 are formed by flip-chip mounting or the like such as a high-frequency IC or LSI. The circuit element 136 is directly mounted.

【0015】高周波送受信モジュール130は、例えば
ベースバンド回路部を設けたマザー基板等に実装するこ
とにより、Si基板131により高周波回路部とベース
バンド回路部とを区分して両者間の電磁的干渉を抑制す
ることが可能とされるようになる。しかしながら、かか
る高周波送受信モジュール130においては、導電性を
有するSi基板131が受動素子形成層133内に精度
の高い各受動素子を形成するために有効に機能するが、
このSi基板131が各受動素子の良好な高周波特性に
とって邪魔になり特性が劣化するといった問題がある。
The high-frequency transmitting / receiving module 130 is mounted on, for example, a mother board provided with a baseband circuit section, so that the high-frequency circuit section and the baseband circuit section are separated by the Si substrate 131 and electromagnetic interference between the two is prevented. It becomes possible to suppress. However, in such a high-frequency transmitting / receiving module 130, the conductive Si substrate 131 effectively functions to form each highly accurate passive element in the passive element forming layer 133.
There is a problem that the Si substrate 131 hinders good high-frequency characteristics of each passive element, and the characteristics are deteriorated.

【0016】一方、高周波送受信モジュール140は、
上述した高周波送受信モジュール130のSi基板13
1に起因する問題を解決するために、ベース基板にガラ
ス基板141が用いられて構成されている。高周波送受
信モジュール140も、ガラス基板141上にリソグラ
フィ技術によって受動素子形成層142が成膜形成され
てなる。高周波送受信モジュール140にも、詳細を省
略するが受動素子形成層142の内部に、配線パターン
とともにインダクタ部、抵抗体部或いはキャパシタ部等
の受動素子が薄膜形成技術や厚膜形成技術によって多層
に形成されている。高周波送受信モジュール140は、
受動素子形成層142上にビアホール143等を介して
内部配線パターンと接続された端子部144が形成さ
れ、これら端子部144にフリップチップ実装法等によ
り高周波ICやLSI等の回路素子145が直接実装さ
れて構成される。
On the other hand, the high-frequency transmitting / receiving module 140
Si substrate 13 of high-frequency transceiver module 130 described above
In order to solve the problem caused by No. 1, a glass substrate 141 is used as a base substrate. The high-frequency transmitting / receiving module 140 also includes a passive element forming layer 142 formed on a glass substrate 141 by lithography. In the high-frequency transmitting / receiving module 140 as well, although not described in detail, passive elements such as an inductor portion, a resistor portion or a capacitor portion are formed in multiple layers inside the passive element forming layer 142 together with a wiring pattern by a thin film forming technique or a thick film forming technique. Have been. The high-frequency transmitting / receiving module 140
Terminal portions 144 connected to the internal wiring patterns via via holes 143 and the like are formed on the passive element forming layer 142, and circuit elements 145 such as high-frequency ICs and LSIs are directly mounted on these terminal portions 144 by a flip-chip mounting method or the like. It is composed.

【0017】高周波送受信モジュール140は、導電性
を有しないガラス基板141を用いることで、ガラス基
板141と受動素子形成層142との容量的結合度が抑
制され受動素子形成層142内に良好な高周波特性を有
する受動素子を形成することを可能とする。高周波送受
信モジュール140は、例えばマザー基板等に実装する
ために、受動素子形成層142の表面に端子パターンを
形成するとともにワイヤボンディング法等によってマザ
ー基板との接続が行われる。したがって、高周波送受信
モジュール140は、端子パターン形成工程やワイヤボ
ンディング工程が必要となり、また小型化にも不利とな
る。
Since the high-frequency transmitting / receiving module 140 uses the glass substrate 141 having no conductivity, the degree of capacitive coupling between the glass substrate 141 and the passive element forming layer 142 is suppressed, and a good high-frequency It is possible to form a passive element having characteristics. In order to mount the high-frequency transmitting / receiving module 140 on a mother board, for example, a terminal pattern is formed on the surface of the passive element forming layer 142, and the high-frequency transmitting / receiving module 140 is connected to the mother board by a wire bonding method or the like. Therefore, the high-frequency transmission / reception module 140 requires a terminal pattern forming step and a wire bonding step, and is disadvantageous for downsizing.

【0018】1チップ化高周波送受信モジュールにおい
ては、上述したようにベース基板上に高精度の受動素子
形成層が形成される。ベース基板には、受動素子形成層
を薄膜形成する際に、スパッタリング時の表面温度の上
昇に対する耐熱特性、リソグラフィ時の焦点深度の保
持、マスキング時のコンタクトアライメント特性が必要
となる。ベース基板は、このために高精度の平坦性が必
要とされるとともに、絶縁性、耐熱性或いは耐薬品性等
が要求される。
In the one-chip high-frequency transceiver module, a high-precision passive element forming layer is formed on the base substrate as described above. When a passive element formation layer is formed as a thin film on a base substrate, heat resistance against surface temperature rise during sputtering, retention of depth of focus during lithography, and contact alignment characteristics during masking are required. For this reason, the base substrate is required to have high-precision flatness and to have insulation, heat resistance, chemical resistance, and the like.

【0019】Si基板131やガラス基板141は、か
かる特性を有しておりLSIと別プロセスにより低コス
トで低損失な受動素子の形成を可能とする。また、Si
基板131やガラス基板141は、従来のセラミックモ
ジュール技術で用いられる印刷によるパターン等の形成
方法或いはプリント配線基板に配線パターンを形成する
湿式エッチング法等と比較して、高精度の受動素子の形
成が可能であるとともに、素子サイズをその面積が1/
100程度まで縮小することを可能とする。さらに、S
i基板131やガラス基板141は、受動素子の使用限
界周波数帯域を20GHzまで高めることも可能とす
る。
The Si substrate 131 and the glass substrate 141 have such characteristics, and enable the formation of low-cost and low-loss passive elements by a separate process from the LSI. In addition, Si
The substrate 131 and the glass substrate 141 can form a passive element with higher precision than a method of forming a pattern by printing used in the conventional ceramic module technology or a wet etching method of forming a wiring pattern on a printed wiring board. It is possible to reduce the element size by 1 /
It is possible to reduce the size to about 100. Furthermore, S
The i-substrate 131 and the glass substrate 141 can also increase the useable frequency band of the passive element to 20 GHz.

【0020】しかしながら、かかる高周波送受信モジュ
ールにおいては、上述したようなSi基板131やガラ
ス基板141上に形成した配線層を介して高周波信号系
のパターン形成と、電源やグランド部の供給配線或いは
制御系信号配線が行われる。高周波送受信モジュールに
おいては、このために各配線間に電気的干渉が生じると
ともに、配線層を多層に形成することによるコストアッ
プの問題が生じる。
However, in such a high-frequency transmitting / receiving module, a pattern of a high-frequency signal system is formed via a wiring layer formed on the Si substrate 131 or the glass substrate 141 as described above, and a supply wiring or a control system of a power supply or a ground portion is formed. Signal wiring is performed. In the high-frequency transmission / reception module, this causes electric interference between the wirings, and causes a problem of an increase in cost due to the formation of the wiring layers in multiple layers.

【0021】さらに、上述した高周波送受信モジュール
130、140は、図40に示すようにインターポーザ
基板151上に搭載されてパッケージ150を形成す
る。パッケージ150は、インターポーザ基板151の
一方主面上に高周波送受信モジュール130を搭載する
とともに全体を絶縁樹脂152によって封装してなる。
パッケージ150は、インターポーザ基板151の表裏
主面にパターン配線層153や入出力端子154をそれ
ぞれ形成するとともに、高周波送受信モジュール130
の搭載領域の周囲に多数の電極部155が形成されてな
る。
Further, the above-mentioned high frequency transmitting / receiving modules 130 and 140 are mounted on an interposer substrate 151 to form a package 150 as shown in FIG. The package 150 has the high-frequency transmitting / receiving module 130 mounted on one main surface of the interposer substrate 151 and is entirely sealed with an insulating resin 152.
The package 150 includes a pattern wiring layer 153 and input / output terminals 154 formed on the front and back main surfaces of the interposer substrate 151, respectively.
A large number of electrode portions 155 are formed around the mounting area.

【0022】パッケージ150は、インターポーザ基板
151上に高周波送受信モジュール130を搭載した状
態で、この高周波送受信モジュール130と電極部15
5とをワイヤボンディング法によりワイヤ156によっ
て電気的に接続して電源供給や信号の送受を行うように
する。したがって、高周波送受信モジュール130に
は、高周波IC136やチップ部品137等を実装した
表面層に、端子部135とともに実装部品を接続する配
線パターンやワイヤ156が接続される電極138等が
形成される。なお、高周波送受信モジュール140につ
いても、同様にしてパッケージ化が図られる。
The package 150 includes a high-frequency transmitting / receiving module 130 mounted on an interposer substrate 151 and
5 is electrically connected by a wire 156 by a wire bonding method so as to supply power and transmit / receive a signal. Therefore, in the high-frequency transmission / reception module 130, a wiring pattern for connecting the mounted component together with the terminal portion 135, an electrode 138 to which the wire 156 is connected, and the like are formed on the surface layer on which the high-frequency IC 136, the chip component 137, and the like are mounted. The high-frequency transmitting / receiving module 140 can be packaged in the same manner.

【0023】高周波送受信モジュール130、140
は、上述したようにインターポーザ基板151上に搭載
されてパッケージ化が図られるが、パッケージ150の
厚みや面積を大きくさせるといった問題があった。ま
た、高周波送受信モジュール130、140は、パッケ
ージ150のコストをアップさせるといった問題もあ
る。
High frequency transmitting / receiving modules 130 and 140
Is mounted on the interposer substrate 151 and packaged as described above, but there is a problem that the thickness and area of the package 150 are increased. Further, the high-frequency transmitting / receiving modules 130 and 140 have a problem that the cost of the package 150 is increased.

【0024】また、パッケージ150には、高周波送受
信モジュール130、140に搭載した高周波ICやL
SI等の回路素子を覆って、電磁波ノイズの影響を低減
するシールドカバーが取り付けられる。パッケージ15
0において、回路素子から発生する熱がシールドカバー
内にこもって特性を劣化させることから、放熱構造を設
ける必要がある。パッケージ150においては、高周波
送受信モジュール130、140にSi基板121やガ
ラス基板131が用いられることによって、これら基板
側からの放熱を行う放熱構造を設けることが困難である
とともに大型化するといった問題もある。さらに、パッ
ケージ150は、高周波送受信モジュール130、14
0に比較的高価なSi基板121やガラス基板131が
用いられることで、コストがアップするといった問題が
あった。
The package 150 includes a high-frequency IC mounted on the high-frequency transmitting / receiving
A shield cover that covers the circuit elements such as SI and reduces the influence of electromagnetic wave noise is attached. Package 15
In the case of No. 0, since heat generated from the circuit element is trapped in the shield cover and deteriorates the characteristics, it is necessary to provide a heat radiation structure. In the package 150, since the Si substrate 121 and the glass substrate 131 are used for the high-frequency transmitting / receiving modules 130 and 140, it is difficult to provide a heat radiation structure for dissipating heat from the substrate side, and there is a problem that the size increases. . Further, the package 150 includes the high-frequency transmitting / receiving modules 130, 14
However, the use of the relatively expensive Si substrate 121 or glass substrate 131 increases the cost.

【0025】したがって、本発明は、ベース基板上に高
精度の受動素子や高密度配線層を形成して高精度化及び
薄型化、小型化、低価格化を図り、特に周波数帯域に応
じてインダクタ素子の機能特性がそれぞれに発揮される
ようにする高周波モジュール用基板装置とその製造方法
及び高周波モジュール装置とその製造方法を提供するこ
とを目的に提案されたものである。
Accordingly, the present invention provides a high-precision passive element and a high-density wiring layer on a base substrate to achieve high-precision, low-profile, small-sized, and low-priced inductors. The present invention has been proposed for the purpose of providing a high-frequency module substrate device, a method of manufacturing the same, and a high-frequency module device and a method of manufacturing the same, which allow the functional characteristics of the elements to be exhibited.

【0026】[0026]

【課題を解決するための手段】上述した目的を達成する
本発明に係る高周波モジュール用基板装置は、ベース基
板の主面上に多層の配線層が形成されるとともに平坦な
最上層の主面がビルドアップ形成面を形成してなるベー
ス基板部と、このベース基板部のビルドアップ形成面上
にビルドアップ形成された多層の配線部からなりそれぞ
れの配線部に誘電絶縁層を介して配線パターンが形成さ
れるとともに受動素子が成膜形成されてなる高周波回路
部とから構成される。高周波モジュール用基板装置に
は、高周波回路部の内層側配線部内に高周波帯域用のイ
ンダクタ素子が成膜形成されるとともに、内層側配線部
よりも層厚とされた表層側配線部内に低周波帯域用のイ
ンダクタ素子が成膜形成されてなる。
According to the present invention, there is provided a high-frequency module substrate device according to the present invention, in which a multilayer wiring layer is formed on a main surface of a base substrate and a flat main surface of an uppermost layer is formed. A wiring pattern is composed of a base substrate portion having a build-up forming surface formed thereon, and a multilayer wiring portion formed by build-up on the build-up forming surface of the base substrate portion. And a high-frequency circuit section on which a passive element is formed. In the high-frequency module substrate device, an inductor element for a high-frequency band is formed and formed in an inner-layer wiring portion of a high-frequency circuit portion, and a low-frequency band is formed in a surface-layer wiring portion that is thicker than the inner-layer wiring portion. Is formed by film formation.

【0027】また、本発明に係る高周波モジュール用基
板装置は、有機基板からなるベース基板の主面上に多層
の配線層が形成されるとともにその最上層に平坦化処理
を施してビルドアップ形成面を形成してなるベース基板
部と、このベース基板部のビルドアップ形成面上にビル
ドアップ形成された多層の配線部からなりそれぞれの配
線部に誘電絶縁層を介して配線パターンが形成されると
ともに受動素子が成膜形成されてなる高周波回路部とか
ら構成される。高周波モジュール用基板装置には、高周
波回路部の内層側配線部内に高周波帯域用のインダクタ
素子が成膜形成されるとともに、内層側配線部よりも層
厚とされた表層側配線部内に低周波数帯域用のインダク
タ素子が成膜形成されてなる。
In the substrate device for a high-frequency module according to the present invention, a multi-layer wiring layer is formed on a main surface of a base substrate made of an organic substrate, and the uppermost layer is subjected to a flattening process to form a build-up forming surface. A wiring pattern is formed on each of the wiring portions via a dielectric insulating layer, comprising a base substrate portion formed by forming a multi-layered wiring portion formed on the build-up forming surface of the base substrate portion. And a high-frequency circuit section in which a passive element is formed as a film. In the high-frequency module substrate device, an inductor element for a high-frequency band is formed and formed in an inner-layer wiring portion of a high-frequency circuit portion, and a low-frequency band is formed in a surface-layer wiring portion that is thicker than the inner-layer wiring portion. Is formed by film formation.

【0028】以上のように構成された本発明に係る高周
波モジュール用基板装置によれば、層薄の内層側配線部
をベースとして表層側配線部を積層形成することから高
精度の高周波回路部を形成することが可能となる。ま
た、高周波モジュール用基板装置によれば、内層側配線
部内に高周波帯域用のインダクタ素子を成膜形成し、表
層側配線部内に充分な厚みを有する低周波帯域用のイン
ダクタ素子が成膜形成される。
According to the high frequency module substrate device of the present invention configured as described above, since the surface layer side wiring portion is formed by laminating the thin inner layer side wiring portion, a high precision high frequency circuit portion can be formed. It can be formed. According to the high frequency module substrate device, a high frequency band inductor element is formed and formed in the inner layer side wiring portion, and a low frequency band inductor element having a sufficient thickness is formed and formed in the surface layer side wiring portion. You.

【0029】インダクタ素子は、形成される配線部の層
の厚みが大きいほど損失が少なく高いQ値(共振バロメ
ータ)を出力して特性の向上が図られるようになる。一
方、インダクタ素子は、表皮効果によって、周波数に依
存する表皮効果厚み以上では伝播損失がほとんど変化し
ない特性を有している。インダクタ素子の表皮効果厚み
は、周波数が高ければ高いほど小さくなる。
As the thickness of the layer of the wiring portion to be formed is larger, the loss is reduced and a high Q value (resonance barometer) is output to improve the characteristics of the inductor element. On the other hand, the inductor element has such a characteristic that the propagation loss hardly changes above the skin effect thickness depending on the frequency due to the skin effect. The skin effect thickness of the inductor element decreases as the frequency increases.

【0030】したがって、高周波モジュール用基板装置
によれば、薄膜の内層側配線部内に成膜形成された高周
波帯域用のインダクタ素子と、厚膜の表層側配線部内に
充分な厚みを有して成膜形成された低周波帯域用のイン
ダクタ素子とが、高周波信号と低周波信号とにそれぞれ
適応したインダクタとして機能する。高周波モジュール
用基板装置によれば、かかる構成によって小型化、薄型
化が図られるとともに高精度化及び高機能化が図られる
ようになる。
Therefore, according to the high frequency module substrate device, the high frequency band inductor element formed in the thin film inner layer side wiring portion and the thick film surface layer side wiring portion having sufficient thickness are formed. The film-formed inductor element for the low frequency band functions as an inductor adapted to the high frequency signal and the low frequency signal, respectively. According to the high-frequency module substrate device, such a configuration achieves miniaturization and thinning, and also achieves high accuracy and high functionality.

【0031】また、高周波モジュール用基板装置によれ
ば、ベース基板として比較的廉価な有機基板を用いるこ
とで、全体コストの低減が図られる。また、高周波モジ
ュール装置によれば、ベース基板部を電源やグランド部
の配線部や制御系の配線部として構成することにより、
高周波回路部との電気的分離が図られるようになる。し
たがって、高周波モジュール装置によれば、高周波回路
部の電気的干渉の発生が抑制されて特性の向上が図ら
れ、また充分な面積を有する電源やグランド部の配線が
ベース基板部に形成することが可能であることからレギ
ュレーションの高い電源供給が行われるようになる。
According to the high-frequency module substrate device, the use of a relatively inexpensive organic substrate as the base substrate reduces the overall cost. Further, according to the high-frequency module device, by configuring the base substrate portion as a wiring portion of a power supply or a ground portion or a wiring portion of a control system,
Electrical isolation from the high-frequency circuit is achieved. Therefore, according to the high-frequency module device, the occurrence of electrical interference in the high-frequency circuit portion is suppressed, and the characteristics are improved. In addition, a power supply or a ground portion having a sufficient area can be formed on the base substrate portion. Since it is possible, power supply with high regulation is performed.

【0032】また、上述した目的を達成する本発明に係
る高周波モジュール用基板装置の製造方法は、少なくと
も一方主面上に多層の配線層が形成されてなる多層基板
からなるベース基板の最上層に平坦化処理を施して平坦
なビルドアップ形成面を形成する工程を有するベース基
板部製作工程と、ベース基板のビルドアップ形成面上に
それぞれ誘電絶縁層を介して配線パターンを形成すると
ともに受動素子を成膜形成してなる配線部を多層に形成
して高周波回路部をビルドアップ形成する高周波回路部
製作工程とを有する。高周波モジュール用基板装置の製
造方法においては、高周波回路部製作工程において、内
層側配線部の形成工程で誘電絶縁層上に高周波帯域用の
インダクタ素子を成膜形成するとともに、表層側配線部
の形成工程で内層側配線部の誘電絶縁層よりも層厚とさ
れた誘電絶縁層上に低周波帯域用のインダクタ素子を成
膜形成する。
Further, a method of manufacturing a high-frequency module substrate device according to the present invention, which achieves the above-mentioned object, is a method for manufacturing a high-frequency module substrate device comprising a multi-layer substrate having at least one main surface having a multi-layer wiring layer formed thereon. A base substrate part manufacturing step having a step of forming a flat build-up forming surface by performing a planarization process, and forming a wiring pattern on the build-up forming surface of the base substrate via a dielectric insulating layer and forming a passive element. A high-frequency circuit section manufacturing step of forming a multi-layered wiring section formed by film formation to build up the high-frequency circuit section. In a method of manufacturing a high-frequency module substrate device, in a high-frequency circuit part manufacturing process, an inductor element for a high-frequency band is formed and formed on a dielectric insulating layer in a step of forming an inner-layer wiring portion, and a surface-layer wiring portion is formed. In the step, an inductor element for a low frequency band is formed and formed on the dielectric insulating layer having a thickness greater than that of the inner layer side wiring portion.

【0033】上述した工程を有する本発明に係る高周波
モジュール用基板装置の製造方法によれば、平坦化され
たビルドアップ形成面上に層薄の内層側配線部を形成
し、この内層側配線部をベースとして表層側配線部を積
層形成することから高精度の高周波回路部を積層形成す
ることが可能となる。高周波モジュール用基板装置の製
造方法によれば、内層側配線部内に高周波帯域用のイン
ダクタ素子を成膜形成するとともに表層側配線部内に充
分な厚みを有する低周波帯域用のインダクタ素子を成膜
形成することから、各インダクタ素子が高周波信号と低
周波信号とにそれぞれ適応したインダクタとして機能す
る小型化、薄型化が図られるとともに高精度化及び高機
能化が図られた高周波モジュール用基板装置の製造を可
能とする。高周波モジュール用基板装置の製造方法によ
れば、ベース基板として比較的廉価な有機基板を用いる
ことで、全体コストの低減が図られる。また、高周波モ
ジュール装置の製造方法によれば、ベース基板部を電源
やグランド部の配線部や制御系の配線部として構成する
ことにより、電気的分離が図られた高周波回路部の電気
的干渉の発生が抑制されて特性の向上が図られ、また充
分な面積を有する電源やグランド部の配線がベース基板
部に形成することが可能であることからレギュレーショ
ンの高い電源供給が行われるようになる高周波モジュー
ル装置を製造することが可能とする。
According to the method of manufacturing a substrate device for a high-frequency module according to the present invention having the above-described steps, a thin inner wiring portion is formed on the flattened build-up forming surface, and the inner wiring portion is formed. The surface layer side wiring section is formed by lamination based on the above, so that a high-precision high-frequency circuit section can be formed by lamination. According to the method of manufacturing a substrate device for a high-frequency module, an inductor element for a high-frequency band is formed and formed in the inner wiring portion, and an inductor element for a low-frequency band having a sufficient thickness is formed and formed in the surface wiring portion. Therefore, manufacturing of a high-frequency module substrate device that has been reduced in size and thickness and has higher accuracy and higher functionality, in which each inductor element functions as an inductor adapted to a high-frequency signal and a low-frequency signal, respectively. Is possible. According to the method of manufacturing a high-frequency module substrate device, the use of a relatively inexpensive organic substrate as the base substrate can reduce the overall cost. Further, according to the method of manufacturing the high-frequency module device, by configuring the base substrate portion as a wiring portion of a power supply or a ground portion or a wiring portion of a control system, electric interference of a high-frequency circuit portion in which electrical isolation is achieved is achieved. The generation is suppressed to improve the characteristics, and the power supply with sufficient area and the wiring of the ground part can be formed on the base substrate part, so that the power supply with high regulation is performed. A module device can be manufactured.

【0034】さらに、上述した目的を達成する本発明に
係る高周波モジュール装置は、高周波モジュール基板
と、この高周波モジュール基板の表層側配線部の誘電絶
縁層上に形成された配線パターンの入出力端子部と接続
されて実装された少なくとも1個以上の高周波集積回路
素子と、高周波モジュール基板の第2の主面に形成され
た配線パターンの入力端子部が接続されることによって
高周波モジュール基板を実装するマザー基板とを備えて
なる。高周波モジュール基板は、有機基板からなるベー
ス基板の主面上に多層の配線層が形成されるとともに平
坦化された最上層の主面がビルドアップ形成面を構成し
かつこのビルドアップ形成面と対向する第2の主面に電
源入力端子部や信号入力端子部を有する配線パターンが
形成されてなるベース基板部と、このベース基板部のビ
ルドアップ形成面上にビルドアップ形成された多層の配
線部からなりそれぞれの配線部に誘電絶縁層を介して配
線パターンが形成されるとともに受動素子が成膜形成さ
れてなる高周波回路部とから構成される。高周波回路部
には、内層側の配線部内に高周波帯域用のインダクタ素
子が成膜形成されるとともに、内層側配線部よりも層厚
とされた表層側の配線部内に低周波帯域用のインダクタ
素子が成膜形成されてなる。
Further, the high-frequency module device according to the present invention, which achieves the above-mentioned object, comprises a high-frequency module substrate and an input / output terminal portion of a wiring pattern formed on a dielectric insulating layer of a surface wiring portion of the high-frequency module substrate. A mother for mounting the high-frequency module substrate by connecting at least one high-frequency integrated circuit element connected and mounted to the input terminal of a wiring pattern formed on the second main surface of the high-frequency module substrate; And a substrate. In the high-frequency module substrate, a multilayer wiring layer is formed on a main surface of a base substrate made of an organic substrate, and a flattened main surface of the uppermost layer forms a build-up forming surface and faces the build-up forming surface. A base substrate in which a wiring pattern having a power input terminal portion and a signal input terminal portion is formed on a second main surface to be formed, and a multilayer wiring portion formed by build-up on a build-up forming surface of the base substrate portion And a high-frequency circuit section in which a passive element is formed and a wiring pattern is formed on each wiring section via a dielectric insulating layer. In the high-frequency circuit portion, an inductor element for a high-frequency band is formed and formed in a wiring portion on an inner layer side, and an inductor element for a low-frequency band is formed in a wiring portion on a surface layer which is thicker than the wiring portion on the inner layer side. Is formed as a film.

【0035】以上のように構成された本発明に係る高周
波モジュール装置には、ベース基板部の平坦なビルドア
ップ形成面上に層薄の内層側配線部が形成されこの内層
側配線部をベースとして表層側配線部を積層形成するこ
とから高精度かつ薄型に形成された高周波回路部を有す
る高周波モジュール基板が備えられる。また、高周波モ
ジュール装置には、内層側配線部内に高周波帯域用のイ
ンダクタ素子を成膜形成するとともに表層側配線部内に
充分な厚みを有する低周波帯域用のインダクタ素子を成
膜形成することにより各インダクタ素子が高周波信号と
低周波信号とにそれぞれ適応したインダクタとして機能
する高周波回路部を有する高機能かつ高性能の高周波モ
ジュール基板が備えられる。さらに、高周波モジュール
装置は、廉価な有機基板からなるベース基板部が充分な
面積を有する電源やグランド部の配線部や制御系の配線
部として構成され、このベース基板部と高精度に形成さ
れた高周波回路部との電気的分離を図って電気的干渉の
発生を抑制し特性の向上を図った高周波モジュール基板
が備えられる。
In the high-frequency module device according to the present invention configured as described above, a thin inner layer side wiring portion is formed on the flat build-up forming surface of the base substrate portion, and the inner layer side wiring portion is used as a base. A high-frequency module substrate having a high-precision and thin high-frequency circuit section is provided by laminating the surface layer side wiring section. Further, in the high-frequency module device, a high-frequency band inductor element is formed and formed in the inner layer side wiring portion, and a low-frequency band inductor element having a sufficient thickness is formed and formed in the surface layer side wiring portion. A high-performance and high-performance high-frequency module substrate having a high-frequency circuit section in which an inductor element functions as an inductor adapted to a high-frequency signal and a low-frequency signal, respectively, is provided. Further, in the high-frequency module device, a base substrate portion made of an inexpensive organic substrate is configured as a wiring portion of a power supply or a ground portion having a sufficient area or a wiring portion of a control system, and is formed with high precision with this base substrate portion. There is provided a high-frequency module substrate which is electrically separated from the high-frequency circuit section to suppress the occurrence of electric interference and improve the characteristics.

【0036】高周波モジュール装置は、上述した特性を
有する高周波モジュール基板に高周波集積回路素子が直
接搭載されるとともに、これをマザー基板に実装して構
成される。したがって、高周波モジュール装置は、高精
度化及び薄型化、小型化、低価格化を図った通信モジュ
ールパッケージを構成し、携帯型電子機器等に好適に用
いられる。
The high-frequency module device is constructed by directly mounting a high-frequency integrated circuit element on a high-frequency module substrate having the above-described characteristics, and mounting this on a mother substrate. Therefore, the high-frequency module device constitutes a communication module package that achieves high precision, thinness, small size, and low cost, and is suitably used for portable electronic devices and the like.

【0037】さらにまた、上述した目的を達成する本発
明に係る高周波モジュール装置の製造方法は、ベース基
板部製作工程と高周波回路部製作工程とからなる高周波
モジュール基板製作工程と、高周波モジュール実装工程
とを有する。高周波モジュール基板製作工程のベース基
板部製作工程は、少なくとも一方主面上に多層の配線層
が形成されてなる多層有機基板からなるベース基板の最
上層に平坦化処理を施して平坦なビルドアップ形成面を
形成する。高周波モジュール基板製作工程の高周波回路
部製作工程は、ベース基板部のビルドアップ形成面上
に、それぞれ誘電絶縁層を介して配線パターンを形成す
るとともに受動素子を成膜形成してなる配線部を多層に
形成してなる高周波回路部をビルドアップ形成する。高
周波回路部製作工程では、内層側配線部の誘電絶縁層上
に高周波帯域用のインダクタ素子を成膜形成するととも
に、内層側配線部の誘電絶縁層よりも層厚とされた表層
側配線部の誘電絶縁層上に低周波帯域用のインダクタ素
子を成膜形成する。高周波モジュール装置の製造方法
は、高周波モジュール実装工程が、ベース基板部のビル
ドアップ形成面と対向する第2の主面に形成された入出
力端子部に対応して主面上に接続端子部が形成されたマ
ザー基板に対して、相対する上記入出力端子部と接続端
子部とを接続することにより高周波モジュール基板が実
装される。
Furthermore, a method for manufacturing a high-frequency module device according to the present invention, which achieves the above-described object, includes a high-frequency module substrate manufacturing step including a base substrate section manufacturing step and a high-frequency circuit section manufacturing step, and a high-frequency module mounting step. Having. The base substrate part manufacturing step of the high-frequency module substrate manufacturing step is to form a flat build-up by performing a flattening process on a top layer of a multi-layer organic substrate having a multilayer wiring layer formed on at least one main surface. Form a surface. In the high-frequency circuit part manufacturing process of the high-frequency module substrate manufacturing process, a wiring pattern is formed by forming a wiring pattern and a passive element on the build-up forming surface of the base substrate portion via a dielectric insulating layer. The high-frequency circuit section formed as described above is build-up formed. In the high-frequency circuit part manufacturing process, an inductor element for a high-frequency band is formed and formed on the dielectric insulating layer of the inner layer wiring part, and the surface layer side wiring part which is thicker than the dielectric insulating layer of the inner layer wiring part is formed. An inductor element for a low frequency band is formed on the dielectric insulating layer. In the method of manufacturing a high-frequency module device, the high-frequency module mounting step includes connecting terminal portions on the main surface corresponding to input / output terminal portions formed on the second main surface facing the build-up forming surface of the base substrate portion. The high frequency module substrate is mounted by connecting the input / output terminal portion and the connection terminal portion facing each other to the formed mother substrate.

【0038】以上の工程を有する本発明に係る高周波モ
ジュール装置の製造方法によれば、ベース基板部の平坦
なビルドアップ形成面上に層薄の内層側配線部が形成さ
れこの内層側配線部をベースとして表層側配線部を積層
形成することから高精度かつ薄型に形成された高周波回
路部を有する高周波モジュール基板が製作される。ま
た、高周波モジュール装置の製造方法によれば、内層側
配線部内に高周波帯域用のインダクタ素子を成膜形成す
るとともに表層側配線部内に充分な厚みを有する低周波
帯域用のインダクタ素子を成膜形成することにより各イ
ンダクタ素子が高周波信号と低周波信号とにそれぞれ適
応したインダクタとして機能する高周波回路部を有する
高機能かつ高性能の高周波モジュール基板が製作され
る。さらに、高周波モジュール装置の製造方法によれ
ば、廉価な有機基板からなるベース基板部が充分な面積
を有する電源やグランド部の配線部や制御系の配線部と
して構成されて、このベース基板部と高精度に形成され
た高周波回路部との電気的分離を図って電気的干渉の発
生を抑制し特性の向上を図った高周波モジュール基板が
製作される。高周波モジュール装置の製造方法によれ
ば、上述した高特性を有する高周波モジュール基板に高
周波集積回路素子が直接形成されて搭載されるととも
に、これをマザー基板に実装することから、高精度化及
び薄型化、小型化、低価格化が図られ、携帯型電子機器
等に好適に用いられる通信モジュールパッケージの製造
が可能となる。
According to the method of manufacturing a high-frequency module device according to the present invention having the above-described steps, a thin inner wiring portion is formed on the flat build-up forming surface of the base substrate portion, and this inner wiring portion is formed. A high-frequency module substrate having a high-precision and thin high-frequency circuit portion is manufactured by laminating a surface-side wiring portion as a base. According to the method of manufacturing a high-frequency module device, a high-frequency band inductor element is formed and formed in the inner layer side wiring portion, and a low-frequency band inductor element having a sufficient thickness is formed and formed in the surface layer side wiring portion. By doing so, a high-performance and high-performance high-frequency module substrate having a high-frequency circuit section in which each inductor element functions as an inductor adapted to a high-frequency signal and a low-frequency signal, respectively, is manufactured. Furthermore, according to the method of manufacturing the high-frequency module device, the base substrate portion made of an inexpensive organic substrate is configured as a power supply or ground portion wiring portion or a control system wiring portion having a sufficient area. A high-frequency module substrate is manufactured, which is electrically separated from a high-precision formed high-frequency circuit portion to suppress occurrence of electric interference and improve characteristics. According to the method of manufacturing the high-frequency module device, the high-frequency integrated circuit element is directly formed and mounted on the high-frequency module substrate having the above-described high characteristics, and the high-frequency integrated circuit element is mounted on the mother substrate. In addition, miniaturization and cost reduction are achieved, and it becomes possible to manufacture a communication module package suitably used for portable electronic devices and the like.

【0039】[0039]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図1に示した高周波モジュール用基板装置(以下、モジ
ュール基板と略称する。)1は、ベース基板部製作工程
によって最上層が高精度の平坦面に形成されてビルドア
ップ形成面3として構成されたベース基板部2と、この
ベース基板部2をベースとして高周波回路部製作工程に
よってビルドアップ形成面3上に積層形成された高周波
回路部4とから構成される。
Embodiments of the present invention will be described below in detail with reference to the drawings. In a high-frequency module substrate device (hereinafter abbreviated as a module substrate) 1 shown in FIG. 1 as an embodiment, a top-up layer is formed on a high-precision flat surface by a base substrate portion manufacturing process, and a build-up forming surface 3 And a high-frequency circuit unit 4 laminated on the build-up forming surface 3 by a high-frequency circuit unit manufacturing process using the base substrate unit 2 as a base.

【0040】モジュール基板1は、ベース基板部2が、
ビルドアップ形成面3上に形成された高周波回路部4に
対する電源系や制御系の配線部或いはマザー基板93に
対する実装面を構成している。モジュール基板1には、
図1に示すように、高周波回路部4の表面4aを実装面
として高周波IC90やチップ部品91が実装されると
ともに、シールドカバー92が組み付けられて表面全体
が封装される。モジュール基板1は、いわゆる1チップ
部品としてマザー基板93上に実装され、携帯機器等に
好適に用いられて無線送受信機能を奏する高周波モジュ
ール装置94を構成する。
The module substrate 1 has a base substrate 2
It constitutes a wiring section of a power supply system and a control system for the high-frequency circuit section 4 formed on the build-up formation surface 3 or a mounting surface for a mother board 93. Module board 1 has
As shown in FIG. 1, the high-frequency IC 90 and the chip component 91 are mounted using the surface 4 a of the high-frequency circuit unit 4 as a mounting surface, and the shield cover 92 is assembled to seal the entire surface. The module substrate 1 is mounted on a mother substrate 93 as a so-called one-chip component, and constitutes a high-frequency module device 94 which is suitably used for a portable device or the like and has a wireless transmission / reception function.

【0041】ベース基板部2は、図3に示す両面基板か
らなるベース基板5をコアとして、後述する各工程を経
てその第1の主面5a側に高周波回路部4が積層形成さ
れる第1のパターン配線層6が形成される。ベース基板
部2は、ベース基板5の第1の主面5a及び第2の主面
5bに電源回路部やグランド部等を構成する第1のパタ
ーン配線層6及び第2のパターン配線層7が形成される
とともに、第2のパターン配線層7がマザー基板93へ
の実装部を構成する。
The base substrate portion 2 has a base substrate 5 made of a double-sided substrate shown in FIG. 3 as a core, and a high-frequency circuit portion 4 on which the high-frequency circuit portion 4 is formed by lamination on the first main surface 5a side through respective steps described later. Is formed. The base substrate section 2 includes a first pattern wiring layer 6 and a second pattern wiring layer 7 constituting a power supply circuit section, a ground section, and the like on the first main surface 5a and the second main surface 5b of the base substrate 5. While being formed, the second pattern wiring layer 7 constitutes a mounting portion on the motherboard 93.

【0042】ベース基板部2には、ベース基板5に対し
て第1の樹脂付銅箔8乃至第4の樹脂付銅箔11が接合
される。第1の樹脂付銅箔8は、図5に示すようにベー
ス基板5の第1の主面5a側に接合されてこのベース基
板5とともに、ベース基板部2に2層の第1のパターン
配線層6を形成する。第2の樹脂付銅箔9は、同図に示
すようにベース基板5の第2の主面5b側に接合されて
このベース基板5とともに、ベース基板部2に2層の第
2のパターン配線層7を形成する。第3の樹脂付銅箔1
0と第4の樹脂付銅箔11は、それぞれ第1のパターン
配線層6と第2のパターン配線層7とに接合される。
The first to fourth resin-coated copper foils 8 to 11 are joined to the base substrate 2 with respect to the base substrate 5. As shown in FIG. 5, the first resin-coated copper foil 8 is joined to the first main surface 5 a side of the base substrate 5, and together with the base substrate 5, two layers of first pattern wiring are provided on the base substrate portion 2. The layer 6 is formed. The second copper foil 9 with resin is joined to the second main surface 5b side of the base substrate 5 as shown in FIG. The layer 7 is formed. Third copper foil with resin 1
The 0 and fourth copper foils 11 with resin are respectively bonded to the first pattern wiring layer 6 and the second pattern wiring layer 7.

【0043】ベース基板5には、低誘電率で低いTan
δ、すなわち高周波特性に優れかつ耐熱温度が160℃
以上である有機基材、例えばポリフェニールエチレン
(PPE)、ビスマレイドトリアジン(BT−resi
n)、ポリテトラフルオロエチレン(商標名テフロ
ン)、ポリイミド、液晶ポリマ(LCP)、ポリノルボ
ルネン(PNB)、ガラスエポキシ、フェノール樹脂、
ポリオレフィン、セラミック或いはセラミックと有機基
材の混合体等からなる基材が用いられて形成される。ベ
ース基板5は、機械的剛性とともに耐熱性、耐薬品性を
有し、例えば上述した基材よりもさらに廉価なエポキシ
系基板FR−5等を用いてもよい。ベース基板5は、上
述した一般的な配線基板装置に用いられる廉価な有機基
材を素材として形成されるが、高精度に形成されること
によって比較的高価となるSi基板やガラス基板と比較
して廉価であり材料コストの低減が図られる。勿論、ベ
ース基板5は、素材としてSi基板やガラス基板を用い
てもよい。
The base substrate 5 has a low dielectric constant and a low Tan.
δ, ie, excellent high frequency characteristics and heat resistant temperature of 160 ° C
The above organic substrates, for example, polyphenylethylene (PPE), bismaleid triazine (BT-resi
n), polytetrafluoroethylene (trade name: Teflon), polyimide, liquid crystal polymer (LCP), polynorbornene (PNB), glass epoxy, phenol resin,
It is formed by using a base material made of polyolefin, ceramic or a mixture of ceramic and organic base material. The base substrate 5 has heat resistance and chemical resistance as well as mechanical rigidity. For example, an epoxy-based substrate FR-5 or the like that is more inexpensive than the above-described base material may be used. The base substrate 5 is formed by using an inexpensive organic base material used in the above-described general wiring substrate device, but compared with a Si substrate or a glass substrate which is relatively expensive due to being formed with high precision. Inexpensive, and material cost can be reduced. Of course, the base substrate 5 may use a Si substrate or a glass substrate as a material.

【0044】ベース基板部2の構成並びに製作工程につ
いて、以下図2に示した製作工程図及び図3乃至図10
を参照して詳細に説明する。ベース基板部製作工程は、
図3に示すように表裏主面5a、5bに銅箔が接合され
たベース基板5に、適宜のパターン形状の第1配線層1
2a、12bを形成する第1配線層形成工程s−1を第
1の工程とする。ベース基板5には、ドリルやレーザに
よる孔穿加工が施されて所定の位置に複数個のビアホー
ル13が形成される。ベース基板5には、メッキ等によ
って内壁に導通処理が施された各ビアホール13内に、
導電ペーストを埋め込んだ後にメッキ法によって蓋形成
が行われる。ベース基板5には、銅箔層に対してフォト
リソグラフ処理が施され、図4に示すように表裏主面5
a、5bとにそれぞれ第1配線層12a、12bが形成
される。第1配線層12a、12bは、電源系や制御系
の配線部或いはグランド面等を構成する。
The structure and manufacturing process of the base substrate portion 2 will be described below with reference to the manufacturing process diagram shown in FIG. 2 and FIGS.
This will be described in detail with reference to FIG. The base substrate part manufacturing process
As shown in FIG. 3, the first wiring layer 1 having an appropriate pattern
The first wiring layer forming step s-1 for forming 2a and 12b is defined as a first step. Drilling or laser drilling is performed on the base substrate 5 to form a plurality of via holes 13 at predetermined positions. The base substrate 5 has a via hole 13 in which an inner wall is subjected to conduction processing by plating or the like.
After the conductive paste is embedded, a lid is formed by a plating method. Photolithographic processing is performed on the copper foil layer on the base substrate 5, and as shown in FIG.
The first wiring layers 12a and 12b are formed on the layers a and b, respectively. The first wiring layers 12a and 12b constitute a wiring portion or a ground plane of a power supply system or a control system.

【0045】ベース基板部製作工程は、図5に示すよう
に第1配線層12a、12bが形成されたベース基板5
の表裏主面5a、5bに、第1の樹脂付銅箔8と第2の
樹脂付銅箔9とをそれぞれ接合する第1の樹脂付銅箔接
合工程s−2を第2工程とする。第1の樹脂付銅箔8及
び第2の樹脂付銅箔9は、それぞれ銅箔層8a、9aの
一方主面の全体に樹脂層8b、9bが裏打ちされてな
り、樹脂層側を接合面としてベース基板5の表裏主面5
a、5bとに接着樹脂(プリプレグ)によって接合され
る。なお、これら第1の樹脂付銅箔8及び第2の樹脂付
銅箔9は、樹脂層8b、9bがLCP等の熱可塑性樹脂
によって形成される場合には接着樹脂を不要としてベー
ス基板5に接合される。
As shown in FIG. 5, the base substrate portion manufacturing process is performed on the base substrate 5 on which the first wiring layers 12a and 12b are formed.
The first resin-attached copper foil joining step s-2 for joining the first resin-attached copper foil 8 and the second resin-attached copper foil 9 to the front and back principal surfaces 5a and 5b is referred to as a second step. The first resin-coated copper foil 8 and the second resin-coated copper foil 9 each have a resin layer 8b, 9b lined over one main surface of each of the copper foil layers 8a, 9a. Front and back principal surfaces 5 of base substrate 5
a and 5b with an adhesive resin (prepreg). In addition, when the resin layers 8b and 9b are formed of a thermoplastic resin such as LCP, the first resin-coated copper foil 8 and the second resin-coated copper foil 9 do not require an adhesive resin. Joined.

【0046】ベース基板部製作工程は、接合した第1の
樹脂付銅箔8及び第2の樹脂付銅箔9に対して、図6に
示すようにそれぞれ第1配線層12a、12bに接続さ
れる複数のビアホール8c、9cを形成するビアホール
形成工程s−3を第3の工程とする。ビアホール形成工
程s−3においては、第1の樹脂付銅箔8及び第2の樹
脂付銅箔9に対してフォトリソグラフ処理を施した後に
湿式エッチングを行って図6に示すようにそれぞれ開口
を形成し、これら開口をマスクとしてレーザ加工を施こ
すことによって第1配線層12a、12bの電極部が受
けとなって各樹脂層8b、9bにそれぞれホールを形成
する。ビアホール形成工程s−3においては、各ホール
にビアメッキ等により内壁に導通処理を施すとともにメ
ッキ法や導電ペーストの埋め込みによって導電材が充填
されてビアホール8c、9cを形成する。
In the base substrate part manufacturing process, the first copper foil with resin 8 and the second copper foil 9 with resin are joined to the first wiring layers 12a and 12b, respectively, as shown in FIG. A via hole forming step s-3 for forming a plurality of via holes 8c and 9c is referred to as a third step. In the via-hole forming step s-3, the first resin-coated copper foil 8 and the second resin-coated copper foil 9 are subjected to photolithographic processing and then wet-etched to form openings as shown in FIG. The first wiring layers 12a and 12b are formed as a receiving hole by performing laser processing using these openings as masks, and holes are formed in the respective resin layers 8b and 9b. In the via hole forming step s-3, each hole is subjected to conduction processing by via plating or the like, and a conductive material is filled by plating or filling of a conductive paste to form via holes 8c and 9c.

【0047】ベース基板部製作工程は、第1の樹脂付銅
箔8及び第2の樹脂付銅箔9の銅箔層8a、9aに所定
のパターンからなる第2配線層14a、14bを形成す
る第2配線層形成工程s−4を第4の工程とする。第2
配線層形成工程s−4においては、銅箔層8a、9aに
対してフォトリソグラフ処理を施こして、図7に示すよ
うに第2配線層14a、14bが形成されたベース基板
部中間体15を製作する。ベース基板部中間体15は、
第2配線層14a、14bは、上述した第1配線層12
a、12bと同様に電源系や制御系の配線部或いはグラ
ンド面等を構成する。ベース基板部中間体15には、表
裏主面にそれぞれ第1配線層12aと第2配線層14a
との2層からなる第1のパターン配線層6と、第1配線
層12bと第2配線層14bとの2層からなる第2のパ
ターン配線層7とが形成されてなる。
In the base substrate part manufacturing process, the second wiring layers 14a and 14b having a predetermined pattern are formed on the copper foil layers 8a and 9a of the first resin-coated copper foil 8 and the second resin-coated copper foil 9, respectively. The second wiring layer forming step s-4 is referred to as a fourth step. Second
In the wiring layer forming step s-4, photolithographic processing is performed on the copper foil layers 8a and 9a, and the base substrate intermediate 15 on which the second wiring layers 14a and 14b are formed as shown in FIG. To produce The base substrate part intermediate body 15
The second wiring layers 14a and 14b correspond to the first wiring layer 12 described above.
Similar to a and 12b, a wiring section or a ground plane of a power supply system and a control system is configured. The base substrate intermediate 15 has a first wiring layer 12a and a second wiring layer 14a on the front and back main surfaces, respectively.
A first pattern wiring layer 6 composed of two layers, and a second pattern wiring layer 7 composed of two layers of a first wiring layer 12b and a second wiring layer 14b.

【0048】ベース基板部製作工程においては、上述し
た工程を経て製作されたベース基板部中間体15の表裏
主面を高精度の平坦面とするための平坦化工程が施され
る。ベース基板部2は、後述するようにベース基板部中
間体15の第1のパターン配線層6が高周波回路部4の
実装面を構成する。ベース基板部2は、ベース基板5に
有機基板を基材とした廉価な両面基板を用いて上述した
工程を経てベース基板部中間体15を製作することか
ら、ベース基板5の面精度が直接第1のパターン配線層
6に転写されて高精度の平坦性が保持し得ない。
In the base substrate part manufacturing process, a flattening step is performed to make the front and back main surfaces of the base substrate part intermediate body 15 manufactured through the above-described steps a flat surface with high precision. In the base substrate part 2, the first pattern wiring layer 6 of the base substrate part intermediate body 15 forms a mounting surface of the high-frequency circuit part 4 as described later. The base substrate part 2 is manufactured by using the inexpensive double-sided substrate having the organic substrate as the base substrate 5 and manufacturing the base substrate part intermediate body 15 through the above-described process. The pattern is transferred to the first pattern wiring layer 6 and high precision flatness cannot be maintained.

【0049】したがって、ベース基板部製作工程におい
ては、ベース基板部中間体15の表裏主面を高精度の平
坦面とする平坦化工程が施される。すなわち、ベース基
板部製作工程は、ベース基板部中間体15の表裏主面に
対して、図8に示すように第3の樹脂付銅箔10と第4
の樹脂付銅箔11とを接合する第2の樹脂付銅箔接合工
程s−5を第5工程とする。これら第3の樹脂付銅箔1
0及び第4の樹脂付銅箔11も、上述した第1の樹脂付
銅箔8及び第2の樹脂付銅箔9と同様に銅箔層10a、
11aの一方主面の全体に樹脂層10b、11bが裏打
ちされてなる。第3の樹脂付銅箔10及び第4の樹脂付
銅箔11は、図9に示すように樹脂層10b、11b側
を接合面として第2配線層14a、14b上にそれぞれ
接着樹脂によって接合される。
Therefore, in the base substrate part manufacturing process, a flattening step for making the front and back main surfaces of the base substrate part intermediate body 15 a highly accurate flat surface is performed. That is, as shown in FIG. 8, the third substrate-attached copper foil 10 and the fourth
The second resin-coated copper foil bonding step s-5 for bonding the resin-coated copper foil 11 to the above-described resin-coated copper foil 11 is defined as a fifth step. These third resin-coated copper foils 1
The copper foil with resin 0 and the fourth resin foil 11 also have the same copper foil layer 10a as the copper foil with resin 8 and the copper foil with second resin 9 described above.
Resin layers 10b and 11b are lined on the entire one main surface of 11a. As shown in FIG. 9, the third resin-coated copper foil 10 and the fourth resin-coated copper foil 11 are bonded to the second wiring layers 14a and 14b with an adhesive resin using the resin layers 10b and 11b as bonding surfaces. You.

【0050】ベース基板部製作工程は、第3の樹脂付銅
箔10及び第4の樹脂付銅箔11に対して研磨処理を施
こして最上層に高精度の平坦面としたビルドアップ形成
面3を形成する研磨工程s−6を第6の工程とする。研
磨工程s−6は、例えばアルミナとシリカの混合液から
なる研磨材により第3の樹脂付銅箔10と第4の樹脂付
銅箔11の全体を研磨することによってベース基板中間
体15の表裏主面を精度の高い平坦面に形成する。研磨
工程s−6においては、図10に示すように、第3の樹
脂付銅箔10側、換言すればビルドアップ形成面3につ
いては第2配線層14aが外方に露出するまで研磨を施
す。また、研磨工程s−6においては、第4の樹脂付銅
箔11側については第2配線層14bを外方に露出させ
ずに樹脂層11bに所定の厚みΔxを残すようにして研
磨を施す。
In the base substrate part manufacturing process, the third resin-coated copper foil 10 and the fourth resin-coated copper foil 11 are polished to form a high-precision flat surface on the uppermost layer. The polishing step s-6 for forming No. 3 is referred to as a sixth step. The polishing step s-6 is to polish the entire surface of the base substrate intermediate body 15 by polishing the entirety of the third resin-coated copper foil 10 and the fourth resin-coated copper foil 11 with an abrasive made of a mixed solution of alumina and silica, for example. The main surface is formed as a highly accurate flat surface. In the polishing step s-6, as shown in FIG. 10, polishing is performed on the third resin-coated copper foil 10 side, in other words, on the build-up forming surface 3 until the second wiring layer 14a is exposed to the outside. . In the polishing step s-6, polishing is performed on the fourth resin-coated copper foil 11 side such that the second wiring layer 14b is not exposed to the outside and a predetermined thickness Δx is left on the resin layer 11b. .

【0051】ベース基板部2は、上述したようにベース
基板5の主面5b側に第2配線層14bが形成されると
ともに、この第2配線層14bが第4の樹脂付銅箔11
の樹脂層11bの研削量を制限することによって外方に
露出されない構造となっている。ベース基板部2は、か
かる構成によって後述する高周波回路部製作工程におい
て、誘電体層からなる樹脂層11bが第2配線層14b
を薬品や機械的或いは熱的負荷から保護する。第2配線
層14bは、高周波回路部4を形成した後に上述した樹
脂層11bが外方に露出するまで切削除去され、マザー
基板93上に形成した各電極部と接続されて入出力端子
部を構成する。
As described above, the base substrate portion 2 has the second wiring layer 14b formed on the main surface 5b side of the base substrate 5 and the second wiring layer 14b is
By limiting the grinding amount of the resin layer 11b, the structure is not exposed to the outside. With this configuration, in the high-frequency circuit part manufacturing process described below, the base substrate part 2 is configured such that the resin layer 11b made of a dielectric layer is used as the second wiring layer 14b.
From chemicals and mechanical or thermal loads. After the high-frequency circuit section 4 is formed, the second wiring layer 14b is cut and removed until the above-mentioned resin layer 11b is exposed to the outside, and is connected to each electrode section formed on the motherboard 93 to form an input / output terminal section. Constitute.

【0052】ベース基板部製作工程は、上述した各工程
によりベース基板5からベース基板中間体15を経て、
良好な平坦精度を有するビルドアップ形成面3が形成さ
れてなるベース基板部2を製作する。ベース基板部製作
工程は、ベース基板中間体15を製作する工程を従来の
多層基板の製作工程と同様とすることで、多層基板の製
作プロセスをそのまま適用可能であるとともに、量産性
も高い。なお、ベース基板部製作工程については、上述
した工程に限定されるものではなく、従来採用されてい
る種々の多層基板の製作工程が採用されてもよいことは
勿論である。
In the base substrate part manufacturing process, the base substrate 5 passes through the base substrate intermediate 15 through the above-described steps.
The base substrate section 2 on which the build-up forming surface 3 having good flatness accuracy is formed is manufactured. In the base substrate part manufacturing process, by making the process of manufacturing the base substrate intermediate body 15 the same as the conventional process of manufacturing a multilayer substrate, the manufacturing process of the multilayer substrate can be applied as it is, and mass productivity is high. It should be noted that the manufacturing process of the base substrate portion is not limited to the above-described process, and it is a matter of course that various conventional manufacturing processes of a multilayer substrate may be employed.

【0053】なお、ベース基板部製作工程においては、
ベース基板5に対して第2の樹脂付銅箔9を介して接合
される第4の樹脂付銅箔11が、銅箔部11aを研磨さ
れることになる。ベース基板部製作工程においては、接
合された各構成部材がプレス機によってプレスされて一
体化される。ベース基板部製作工程においては、金属製
のプレス面と第4の樹脂付銅箔11とのなじみがよく、
精度のよいプレスが行われるようになる。したがって、
第4の樹脂付銅箔11については、銅箔部が配線層を構
成しないことから、銅貼りでなく他の樹脂付金属箔であ
ってもよい。
In the manufacturing process of the base substrate portion,
The fourth resin-coated copper foil 11 bonded to the base substrate 5 via the second resin-coated copper foil 9 is polished at the copper foil portion 11a. In the base substrate part manufacturing process, the joined constituent members are pressed by a press to be integrated. In the base substrate part manufacturing process, the familiarity between the metal press surface and the fourth resin-coated copper foil 11 is good,
High-precision pressing is performed. Therefore,
The fourth resin-attached copper foil 11 may be another resin-attached metal foil instead of copper-bonded since the copper foil portion does not constitute a wiring layer.

【0054】他の実施の形態として図11乃至図17に
示したベース基板部製作工程は、2枚の両面基板17、
18を用いて上述したベース基板部2と同様のベース基
板部16を製作することを特徴とする。両面基板17、
18は、従来の多層基板の製造工程に一般的に用いられ
ている上述したベース基板5と同様の素材からなる基板
が用いられる。なお、ベース基板部製作工程は、個別の
工程を上述したベース基板部2の各製作工程と同様とす
ることから、個別の構成についての詳細な説明を省略す
る。
As another embodiment, the base substrate part manufacturing process shown in FIGS.
The method is characterized in that a base substrate 16 similar to the above-described base substrate 2 is manufactured by using the base 18. Double-sided board 17,
A substrate 18 is made of the same material as the base substrate 5 described above, which is generally used in a conventional multi-layer substrate manufacturing process. In the base substrate part manufacturing process, since the individual steps are the same as the respective manufacturing steps of the base substrate part 2 described above, detailed description of the individual components is omitted.

【0055】ベース基板部製作工程は、図11に示した
両面基板17に対して、その基材17aの表裏主面に接
合された導体部17b,17cにフォトリソグラフ処理
を施すことによってそれぞれ所定のパターンニングを行
うとともにエッチング処理を施して図12に示すように
所定の回路パターン19a、19bを形成する。両面基
板17には、同図に示すようにビアホール20aがそれ
ぞれ形成される。第1の回路パターン19aと第2の回
路パターン19bとは、上述したベース基板部2の第1
配線層12a及び第2配線層14aとにそれぞれ対応す
る。なお、第2の両面基板18についても、同様にその
基材18aの表裏主面の導体部18b,18cに所定の
回路パターン21a、21b及びビアホール22をそれ
ぞれ形成する。これら第1の回路パターン21aと第2
の回路パターン21bとは、上述したベース基板部2の
第1配線層12b及び第2配線層14bとにそれぞれ対
応する。
In the base substrate part manufacturing process, the conductor parts 17b and 17c bonded to the front and back main surfaces of the base material 17a are subjected to photolithographic processing on the double-sided substrate 17 shown in FIG. By performing patterning and etching, predetermined circuit patterns 19a and 19b are formed as shown in FIG. Via holes 20a are formed in the double-sided substrate 17 as shown in FIG. The first circuit pattern 19a and the second circuit pattern 19b correspond to the first circuit pattern of the base substrate 2 described above.
It corresponds to the wiring layer 12a and the second wiring layer 14a, respectively. In the second double-sided board 18 as well, predetermined circuit patterns 21a and 21b and via holes 22 are respectively formed on the conductor portions 18b and 18c on the front and back main surfaces of the base material 18a. These first circuit pattern 21a and second
The circuit pattern 21b corresponds to the first wiring layer 12b and the second wiring layer 14b of the base substrate portion 2 described above, respectively.

【0056】ベース基板部製作工程は、図13に示すよ
うに2枚の両面基板17、18を例えば中間樹脂材23
を介して接合する。ベース基板部製作工程は、これによ
って図14に示したベース基板中間体24を製作する。
ベース基板中間体24は、中間樹脂材23の表裏主面に
それぞれ両面基板17、18により2層の配線層からな
る第1のパターン配線層と第2のパターン配線層とが形
成されてなる。
As shown in FIG. 13, in the base substrate part manufacturing process, the two double-sided substrates 17 and 18 are
To join. In the base substrate part manufacturing process, the base substrate intermediate body 24 shown in FIG. 14 is thereby manufactured.
The base substrate intermediate body 24 is formed by forming a first pattern wiring layer and a second pattern wiring layer composed of two wiring layers on the front and back main surfaces of the intermediate resin material 23 by the double-sided substrates 17 and 18, respectively.

【0057】ベース基板部製作工程においては、上述し
たベース基板部2の製作工程と同様に、ベース基板中間
体24に対して平坦化の処理工程が施される。ベース基
板部製作工程においては、図15に示すようにベース基
板中間体24の表裏主面にそれぞれ熱プレスにより第1
の樹脂付銅箔25と第2の樹脂付銅箔26とを接合す
る。第1の樹脂付銅箔25と第2の樹脂付銅箔26も、
銅箔層25a、26aの一方主面の全体に樹脂層25
b、26bが裏打ちされてなる。第1の樹脂付銅箔25
と第2の樹脂付銅箔26とは、図15に示すように樹脂
層25b、26b側を接合面として第2配線層19b、
21b上にそれぞれ接着樹脂によって接合される。
In the base substrate part manufacturing step, a flattening processing step is performed on the base substrate intermediate body 24 in the same manner as in the above-described base substrate part 2 manufacturing step. In the base substrate part manufacturing process, as shown in FIG.
Of the resin-attached copper foil 25 and the second resin-attached copper foil 26. The first copper foil 25 with resin and the second copper foil 26 with resin also
A resin layer 25 is formed on the entire one main surface of the copper foil layers 25a and 26a.
b, 26b are lined. First copper foil 25 with resin
And the second resin-coated copper foil 26, as shown in FIG. 15, the second wiring layer 19b, with the resin layers 25b and 26b side as the joining surface.
21b are respectively bonded by an adhesive resin.

【0058】ベース基板部製作工程においては、第1の
樹脂付銅箔25と第2の樹脂付銅箔26とに対して研磨
加工が施される。ベース基板部製作工程においては、図
16に示すように第1の両面基板17側については、第
2配線層19bが外方に露出するように第1の樹脂付銅
箔25の研磨加工を施すことによって高精度に平坦化さ
れたビルドアップ形成面27を構成する。ベース基板部
製作工程においては、第2の両面基板18側について
は、樹脂層26bにより回路パターン21bが外方に露
出されないように第2の樹脂付銅箔26の研磨加工が行
われる。ベース基板部製作工程においては、上述した工
程を経て、ベース基板部16を製作する。
In the base substrate part manufacturing process, the first copper foil with resin 25 and the second copper foil with resin 26 are polished. In the base substrate part manufacturing process, as shown in FIG. 16, on the first double-sided substrate 17 side, the first resin-coated copper foil 25 is polished so that the second wiring layer 19b is exposed to the outside. Thus, the build-up forming surface 27 which is flattened with high precision is formed. In the base substrate part manufacturing step, the second resin-coated copper foil 26 is polished on the second double-sided substrate 18 side so that the circuit pattern 21b is not exposed to the outside by the resin layer 26b. In the base substrate part manufacturing process, the base substrate part 16 is manufactured through the above-described steps.

【0059】ベース基板部製作工程は、上述したように
ベース基板中間体に対してその表裏主面に樹脂付銅箔を
接合した後に、これら樹脂付銅箔に研磨加工を施して平
坦化処理を行うようにしたが、かかる工程に限定される
ものではない。第3の実施の形態として図17乃至図1
9に示したベース基板部製作工程は、上述した各製作工
程を経て製作されたベース基板中間体15に対してディ
ップコート法によって樹脂材28を塗布形成する工程を
有することを特徴とする。すなわち、ベース基板部製作
工程においては、ディップ槽29内に適当な溶媒によっ
て液状に溶かした樹脂材28が貯められおり、図17に
示すようにこのディップ槽29内にベース基板中間体1
5を漬ける工程が施される。
In the base substrate portion manufacturing process, as described above, after bonding the resin-coated copper foil to the front and back principal surfaces of the base substrate intermediate body, these resin-coated copper foils are polished to perform a flattening process. Although it was performed, it is not limited to such a step. FIGS. 17 to 1 show a third embodiment.
The base substrate part manufacturing process shown in FIG. 9 is characterized by including a process of applying a resin material 28 to the base substrate intermediate body 15 manufactured through the above-described manufacturing processes by dip coating. That is, in the base substrate part manufacturing process, the resin material 28 dissolved in a liquid state with an appropriate solvent is stored in the dip tank 29, and as shown in FIG.
5 is applied.

【0060】ベース基板部製作工程においては、ベース
基板中間体15が、適当な漬け置き時間を経て適当な引
上げ速度を以ってディップ槽29から取り出される。ベ
ース基板部製作工程においては、ディップ槽29から取
り出されたベース基板中間体15の表裏主面に、図18
に示すように液状樹脂材が硬化して樹脂層28a、28
bを同時に形成する。ベース基板部製作工程において
は、このようにして樹脂層28a、28bを形成したベ
ース基板中間体15を水平状態に保持してベーキング処
理を施し、余分な有機成分を蒸発させる工程を施す。ベ
ース基板部製作工程においては、ベース基板中間体15
に対して上述した研磨加工を施して各樹脂層28a、2
8bを所定量研磨することで、図19に示したベース基
板部30を製作する。
In the base substrate part manufacturing process, the base substrate intermediate 15 is taken out of the dip tank 29 at an appropriate pulling speed after an appropriate immersion time. In the base substrate part manufacturing process, the front and back main surfaces of the base substrate intermediate 15 taken out of the dip tank 29 are
The liquid resin material is hardened as shown in FIG.
b is formed at the same time. In the base substrate part manufacturing process, the base substrate intermediate body 15 on which the resin layers 28a and 28b are formed is held in a horizontal state and subjected to a baking process to evaporate excess organic components. In the base substrate part manufacturing process, the base substrate intermediate 15
Is subjected to the above-mentioned polishing, and the respective resin layers 28a,
By polishing a predetermined amount of 8b, the base substrate unit 30 shown in FIG. 19 is manufactured.

【0061】ベース基板部製作工程においては、液状と
された樹脂材28の濃度、漬け置き時間或いは引上げ速
度を制御することによってベース基板中間体15に対し
て所定の膜厚精度の樹脂層28a、28bを形成するこ
とが可能とされる。なお、樹脂材28については、例え
ば方向性化学エッチング法(RIE:Reactive Ion Etchi
ng)やプラズマエッチング法(PE:Plasma Etching)等
のドライエッチング法により、その平坦化を行うように
してもよい。
In the manufacturing process of the base substrate portion, the resin layer 28a having a predetermined film thickness accuracy with respect to the base substrate intermediate body 15 is controlled by controlling the concentration of the liquid resin material 28, the immersion time or the pulling speed. 28b can be formed. For the resin material 28, for example, a directional chemical etching method (RIE: Reactive Ion Etchi
ng) or a dry etching method such as a plasma etching method (PE: Plasma Etching).

【0062】上述した工程を経て製作されたベース基板
部2には、後述するように高周波素子層形成工程を経て
ビルドアップ形成面3上に多層の高周波回路部4が形成
される。高周波回路部4は、図1に示すように第1の絶
縁層31と、第1の配線層32と、第2の絶縁層33
と、第2の配線層34とが積層形成されてなる。高周波
回路部4は、詳細を後述するように第1の配線層32の
厚みtに対して第2の配線層34の厚みTが大きく形成
され、第1の配線層32内に詳細を後述する形成工程を
経て抵抗素子部35と、キャパシタ素子部36及び高周
波用インダクタ素子部37とが形成されてなる。高周波
回路部4には、第2の配線層34内に詳細を後述する形
成工程を経て低周波用インダクタ素子部38が形成され
てなる。
In the base substrate 2 manufactured through the above-described steps, a multilayer high-frequency circuit section 4 is formed on the build-up forming surface 3 through a high-frequency element layer forming step as described later. As shown in FIG. 1, the high-frequency circuit unit 4 includes a first insulating layer 31, a first wiring layer 32, and a second insulating layer 33.
And the second wiring layer 34 are formed by lamination. In the high-frequency circuit section 4, the thickness T of the second wiring layer 34 is formed to be larger than the thickness t of the first wiring layer 32 as described in detail later, and the details will be described later in the first wiring layer 32. Through the formation process, the resistance element section 35, the capacitor element section 36, and the high-frequency inductor element section 37 are formed. In the high-frequency circuit section 4, a low-frequency inductor element section 38 is formed in a second wiring layer 34 through a forming process described in detail later.

【0063】高周波回路部4は、上述したようにベース
基板部2のビルドアップ形成面3を高精度に平坦化する
ことによって、抵抗素子部35、キャパシタ素子部3
6、高周波用インダクタ素子部37或いは低周波用イン
ダクタ素子部38が高精度に成膜形成されてなる。一般
的な有機基板は、その表面に形成される導体パターンの
厚みが数十μmと比較的大きく、その上部に成膜形成さ
れる厚みが数μmの素子部の精度が劣化する。高周波回
路部4は、上述したように高精度に平坦化されたベース
基板部2のビルドアップ形成面3上に各素子部を高精度
に成膜形成することが可能である。
As described above, the high-frequency circuit section 4 flattens the build-up forming surface 3 of the base substrate section 2 with high precision, thereby forming the resistance element section 35 and the capacitor element section 3.
6. The high-frequency inductor element section 37 or the low-frequency inductor element section 38 is formed with high precision. In a general organic substrate, the thickness of a conductor pattern formed on the surface thereof is relatively large, several tens of μm, and the accuracy of an element portion having a thickness of several μm formed thereon is deteriorated. The high-frequency circuit section 4 can form each element section with high precision on the build-up forming surface 3 of the base substrate section 2 which has been flattened with high precision as described above.

【0064】高周波回路部4は、図1に示すように第2
の配線層34に形成した電極部39を除いて全体が第1
の保護層40によって被覆されてなる。ベース基板部2
は、ビルドアップ形成面3上に上述した高周波回路部4
を形成するとともに、第2配線層14bを覆った第4の
樹脂付銅箔11の樹脂層11bが除去されて第2配線層
14bに形成した接続電極部41を除いて全体が第2の
保護層42によって被覆されてなる。ベース基板部2と
高周波回路部4とは、モジュール基板1を構成する。モ
ジュール基板1は、ベース基板2のビルドアップ形成面
3と対向する主面(実装面)2a側を実装面として電極
部41を介してマザー基板93に実装されるとともに、
高周波回路部4の第2の配線層34に形成された電極部
39に接続されて高周波IC90やチップ部品91が実
装されかつ全体がシールドカバー92によって覆われて
図1に示す高周波モジュール装置94を構成する。
As shown in FIG. 1, the high-frequency circuit section 4
Except for the electrode portion 39 formed on the wiring layer 34 of FIG.
Of the protective layer 40. Base board part 2
Is the high-frequency circuit unit 4 described above on the build-up forming surface 3.
Is formed, and the resin layer 11b of the fourth resin-coated copper foil 11 covering the second wiring layer 14b is removed, and the entirety is removed except for the connection electrode portion 41 formed on the second wiring layer 14b. It is covered by a layer 42. The base substrate 2 and the high-frequency circuit 4 constitute a module substrate 1. The module substrate 1 is mounted on the mother substrate 93 via the electrode portion 41 with the main surface (mounting surface) 2a facing the build-up forming surface 3 of the base substrate 2 as a mounting surface,
The high-frequency IC 90 and the chip component 91 are connected to the electrode portion 39 formed on the second wiring layer 34 of the high-frequency circuit portion 4, and the high-frequency module device 94 shown in FIG. Constitute.

【0065】次に、高周波回路部4の製作工程につい
て、以下図2及び図20乃至図30に示した製作工程図
を参照して詳細に説明する。高周波回路部4の製作工程
は、上述した工程を経て製作されたベース基板部2の平
坦化されたビルドアップ形成面3上に、第1の絶縁層3
1を形成する第1の絶縁層形成工程s−7と、この第1
の絶縁層31上に各素子部を有する第1の配線層32を
形成するための下地処理を施す下地処理工程s−8と、
第1の配線層32を形成する第1の配線層形成工程s−
9とを有してモジュール基板中間体43を製作する。
Next, the manufacturing process of the high-frequency circuit section 4 will be described in detail with reference to the manufacturing process diagrams shown in FIG. 2 and FIGS. The manufacturing process of the high-frequency circuit unit 4 is such that the first insulating layer 3 is formed on the flattened build-up forming surface 3 of the base substrate unit 2 manufactured through the above-described process.
1 and a first insulating layer forming step s-7 for forming
A base treatment step s-8 of performing a base treatment for forming a first wiring layer 32 having each element portion on the insulating layer 31 of FIG.
A first wiring layer forming step s- for forming the first wiring layer 32;
9 to manufacture the module substrate intermediate 43.

【0066】高周波回路部4の製作工程は、上述したモ
ジュール基板中間体43に対して、第1の配線層32上
に第2の絶縁層33を積層形成する第2の絶縁層形成工
程sー10と、この第2の絶縁層33上に第2の配線層
34を形成する第2の配線層形成工程sー11と、電極
部39を除いて第2の配線層34を被覆する保護層40
を形成する第1の保護層形成工程sー12とを経てモジ
ュール基板1を製作する。なお、高周波回路部4の製作
工程においては、ベース基板部2の第2配線層14bを
被覆した樹脂層28bを研磨して電極部41を外方に露
出させる研磨工程と、電極部41を除いて第2配線層1
4bを被覆する第2の保護層42を形成する保護層形成
工程とを有する。
The manufacturing process of the high-frequency circuit section 4 includes a second insulating layer forming step of laminating and forming a second insulating layer 33 on the first wiring layer 32 with respect to the module substrate intermediate 43 described above. 10, a second wiring layer forming step s-11 for forming a second wiring layer 34 on the second insulating layer 33, and a protective layer for covering the second wiring layer 34 except for the electrode portions 39. 40
The module substrate 1 is manufactured through a first protective layer forming step s-12 for forming a substrate. Note that, in the manufacturing process of the high-frequency circuit unit 4, the polishing step of polishing the resin layer 28 b covering the second wiring layer 14 b of the base substrate unit 2 to expose the electrode unit 41 to the outside, and excluding the electrode unit 41 And the second wiring layer 1
And a protective layer forming step of forming a second protective layer 42 covering the first protective layer 4b.

【0067】なお、高周波回路部4は、ベース基板部2
のビルドアップ形成面3上に形成された第1の配線層3
2と第2の配線層34との2層構造によって構成される
が、さらに多層の配線層によって構成されるようにして
もよい。かかる高周波回路部4においては、内層側配線
層に高周波用インダクタ素子部37が成膜形成されると
ともに、表層側配線層に低周波用インダクタ素子部38
が成膜形成される。
The high-frequency circuit section 4 includes the base substrate section 2
Wiring layer 3 formed on build-up forming surface 3 of FIG.
Although it is configured with a two-layer structure of the second and second wiring layers 34, it may be configured with a multi-layered wiring layer. In the high-frequency circuit section 4, the high-frequency inductor element section 37 is formed and formed on the inner wiring layer, and the low-frequency inductor element section 38 is formed on the surface layer wiring layer.
Is formed as a film.

【0068】第1の絶縁層形成工程s−7においては、
ベース基板部2のビルドアップ形成面3上に絶縁性誘電
材が供給されて、図20に示すように第1の絶縁層31
が成膜形成される。絶縁性誘電材には、ベース基板5と
同様に低誘電率で低いTanδ、すなわち高周波特性に
優れかつ耐熱性や耐薬品性及び少なくとも160℃以上
の高耐熱性に優れた有機基材が用いられる。絶縁性誘電
材には、具体的には、ベンゾシクロブテン(BCB)、
ポリイミド、ポリノルボルネン(PNB)、液晶ポリマ
(LCP)、ビスマレイドトリアジン(BT−レジ
ン)、ポリフェニールエチレン(PPE)或いはエポキ
シ樹脂やアクリル系樹脂が用いられる。成膜方法として
は、塗布均一性、厚み制御性が保持されるスピンコート
法、カーテンコート法、ロールコート法或いはディップ
コート法等が適用される。
In the first insulating layer forming step s-7,
An insulating dielectric material is supplied on the build-up forming surface 3 of the base substrate portion 2 to form a first insulating layer 31 as shown in FIG.
Is formed as a film. An organic base material having a low dielectric constant and a low Tanδ like the base substrate 5, that is, excellent in high-frequency characteristics and excellent in heat resistance and chemical resistance and high heat resistance of at least 160 ° C. or more is used as the insulating dielectric material. . Specific examples of the insulating dielectric material include benzocyclobutene (BCB),
Polyimide, polynorbornene (PNB), liquid crystal polymer (LCP), bismaleide triazine (BT-resin), polyphenylethylene (PPE), epoxy resin, or acrylic resin is used. As a film forming method, a spin coating method, a curtain coating method, a roll coating method, a dip coating method, or the like that maintains uniformity of application and thickness controllability is applied.

【0069】第1の絶縁層形成工程s−7においては、
図21に示すようにベース基板部2上に成膜された第1
の絶縁層31に対して多数のビアホール44が形成され
る。各ビアホール44は、ビルドアップ形成面3に露出
された第2配線層14aの所定の電極部に対応してそれ
ぞれ形成され、これら電極部を外方へと臨ませる。各ビ
アホール44は、絶縁性誘電材として感光性樹脂を用い
た場合には、所定のパターンニングに形成されたマスク
を第1の絶縁層31に取り付けてフォトリソグラフ法に
より形成される。各ビアホール44は、絶縁性誘電材と
して非感光性樹脂を用いた場合には、例えばフォトレジ
ストや金等の金属膜等をマスクとして、方向性化学エッ
チング(RIE:reactive ion etching)等のドライエッチ
ング法によってホール形成が行われる。
In the first insulating layer forming step s-7,
As shown in FIG. 21, the first film formed on the base substrate portion 2
A large number of via holes 44 are formed in the insulating layer 31 of FIG. Each via hole 44 is formed corresponding to a predetermined electrode portion of the second wiring layer 14a exposed on the build-up formation surface 3, and exposes these electrode portions to the outside. When a photosensitive resin is used as the insulating dielectric material, each via hole 44 is formed by a photolithographic method by attaching a mask formed in a predetermined pattern to the first insulating layer 31. When a non-photosensitive resin is used as an insulating dielectric material, each via hole 44 is dry-etched such as directional chemical etching (RIE) using a photoresist or a metal film such as gold as a mask. Hole formation is performed by the method.

【0070】下地処理工程s−8においては、第1の絶
縁層31上に例えばスパッタ法等によって後述する第1
の配線層32を形成する金属薄膜を薄膜形成し、この金
属薄膜にエッチング処理を施して図22に示すように抵
抗素子部35の受電極35a及びキャパシタ素子部36
の下電極36aを成膜形成する。金属薄膜は、例えばC
u、Al、Pt、Au等の金属材料によって成膜形成さ
れる。なお、金属薄膜は、第1の絶縁層31との密着性
を向上させるために、バリア層として例えばCr、N
i、Ti等の金属薄膜を形成してこれら金属薄膜上に成
膜形成するようにしてもよい。
In the underlayer treatment step s-8, a first insulating layer 31 is formed on the first insulating layer 31 by, for example, a sputtering method.
A thin metal film for forming the wiring layer 32 is formed, and this metal thin film is subjected to an etching process to receive the receiving electrode 35a of the resistance element portion 35 and the capacitor element portion 36 as shown in FIG.
The lower electrode 36a is formed as a film. The metal thin film is, for example, C
A film is formed by a metal material such as u, Al, Pt, and Au. The metal thin film may be formed of, for example, Cr, N
A metal thin film of i, Ti, or the like may be formed and formed on these metal thin films.

【0071】金属薄膜は、後述する第1の配線層32や
キャパシタ素子部36の上電極36bをウェットエッチ
ングによってパターン形成する際に、エッチングの選択
性が得られることが好ましい。金属薄膜は、後述するよ
うに第1の配線層32がCu薄膜に対して硝酸、硫酸及
び酢酸系の混合酸からなるエッチング液を用いてウェッ
トエッチングを施されてパターン形成されるので、Cu
薄膜で成膜形成された場合には同時にエッチングされて
しまう。したがって、金属薄膜は、上述したエッチング
液に耐性を有するAl、Pt或いはAuの金属材料を用
いることが好ましく、特にパターニング処理が比較的容
易なAlが好適である。
The metal thin film preferably has etching selectivity when the first wiring layer 32 and the upper electrode 36b of the capacitor element portion 36 to be described later are patterned by wet etching. Since the first wiring layer 32 is subjected to wet etching using a mixed acid of nitric acid, sulfuric acid and acetic acid based on the Cu thin film as will be described later, the metal thin film is patterned and formed.
If the film is formed as a thin film, it is etched at the same time. Therefore, the metal thin film is preferably made of a metal material of Al, Pt, or Au having resistance to the above-described etching solution, and particularly, Al, which is relatively easy to pattern, is suitable.

【0072】金属薄膜は、例えばAlを用いる場合に、
スパッタリング法により2000Å程度の厚みを以って
第1の絶縁層31上に全面に亘って形成される。金属薄
膜には、リソグラフ処理によりフォトレジストをパター
ン形成し、リン酸等のエッチング液を用いたウェットエ
ッチングによって上述した抵抗素子部35の受電極35
a及びキャパシタ素子部36の下電極36aを形成す
る。
For example, when Al is used as the metal thin film,
It is formed over the entire surface of the first insulating layer 31 with a thickness of about 2000 ° by a sputtering method. On the metal thin film, a photoresist is patterned by lithographic processing, and the receiving electrode 35 of the resistance element portion 35 is wet-etched using an etching solution such as phosphoric acid.
a and the lower electrode 36a of the capacitor element portion 36 are formed.

【0073】第1の配線層形成工程s−9においては、
図23に示すように第1の絶縁層31及び各電極を被覆
する窒化タンタル(TaN)層45を成膜形成する。T
aN層45は、抵抗体として作用するとともに、キャパ
シタ素子部36を成膜形成する際に陽極酸化により形成
される酸化タンタル(TaO)誘電体膜のベースとして
作用する。TaN層45は、例えばスパッタリング法に
よって2000Å程度の厚みを以って成膜形成される。
なお、TaN層45は、Ta薄膜であってもよい。
In the first wiring layer forming step s-9,
As shown in FIG. 23, a first insulating layer 31 and a tantalum nitride (TaN) layer 45 covering each electrode are formed. T
The aN layer 45 functions not only as a resistor but also as a base of a tantalum oxide (TaO) dielectric film formed by anodic oxidation when forming the capacitor element portion 36 as a film. The TaN layer 45 is formed to a thickness of about 2000 ° by, for example, a sputtering method.
The TaN layer 45 may be a Ta thin film.

【0074】第1の配線層形成工程s−9においては、
図24に示すようにキャパシタ素子部36の下電極36
aを開口部46aによって外方に臨ませその他の部位を
被覆する陽極酸化用マスク層46が形成される。陽極酸
化用マスク層46は、例えば容易にパターニングが可能
なフォトレジストを用い、次工程の陽極酸化処理時の印
加電圧に対して被覆部位が充分な絶縁性を保持すること
が可能であればよく数μm乃至数十μmの厚みを以って
形成される。なお、陽極酸化用マスク層46について
は、薄膜形成が可能であるその他の絶縁材料、例えば酸
化シリコン材(SiO)を用いてパターニング形成し
てもよい。
In the first wiring layer forming step s-9,
As shown in FIG. 24, the lower electrode 36 of the capacitor element portion 36
a is exposed to the outside through the opening 46a to form an anodizing mask layer 46 for covering other portions. The mask layer 46 for anodization may be made of, for example, a photoresist that can be easily patterned, as long as the coated portion can maintain sufficient insulation with respect to an applied voltage at the time of anodization in the next step. It is formed with a thickness of several μm to several tens μm. The anodic oxidation mask layer 46 may be patterned using another insulating material capable of forming a thin film, for example, a silicon oxide material (SiO 2 ).

【0075】第1の配線層形成工程s−9においては、
陽極酸化用マスク層46を成膜形成した後に陽極酸化処
理を行って、開口部46aから露出したキャパシタ素子
部36の下電極36aに対応するTaN層45を選択的
に陽極酸化する。陽極酸化処理は、例えば電解液として
ホウ酸アンモニウムが用いられ、50v乃至200vの
電圧印加が行われる。印加電圧は、陽極酸化用マスク層
46の開口部45aに対応して形成されるTaO誘電体
膜の膜厚を所望の厚みに形成するために適宜調整され
る。第1の配線層形成工程s−9においては、陽極酸化
用マスク層46を除去することにより開口部46aに対
応したTaN層45を選択的に酸化して、図25に示す
ように後述するキャパシタ素子部36の誘電体材料とな
るTaO層46が形成される。
In the first wiring layer forming step s-9,
After forming the anodic oxidation mask layer 46, anodization is performed to selectively anodize the TaN layer 45 corresponding to the lower electrode 36a of the capacitor element portion 36 exposed from the opening 46a. In the anodizing treatment, for example, ammonium borate is used as an electrolytic solution, and a voltage of 50 V to 200 V is applied. The applied voltage is appropriately adjusted so that the TaO dielectric film formed corresponding to the opening 45a of the mask layer 46 for anodic oxidation has a desired thickness. In the first wiring layer forming step s-9, the TaN layer 45 corresponding to the opening 46a is selectively oxidized by removing the mask layer 46 for anodic oxidation, and as shown in FIG. A TaO layer 46 serving as a dielectric material of the element section 36 is formed.

【0076】第1の配線層形成工程s−9においては、
全面に成膜形成されているTaN層45に例えばフォト
リソグラフ処理とドライエッチング処理とを施すことに
よって、図26に示すように所望の抵抗体素子部35と
キャパシタ素子部36の大きさにパターニングする。第
1の配線層形成工程s−9においては、上述した処理を
施すことにより、抵抗体素子部35とキャパシタ素子部
36とを成膜形成するための適宜にパターニングされた
TaN層45を同時に形成する。なお、第1の配線層形
成工程s−9においては、上述したTaN層45に陽極
酸化処理を施す際に、陽極酸化用マスク層46を用いず
にTaN層45を全面に亘って陽極酸化させた後にTa
N+TaO層をパターニングするようにしてもよい。第
1の配線層形成工程s−9は、かかる処理を施す場合に
抵抗体素子部35に設けられるTaN層も表面が陽極酸
化されることにより、この酸化膜が保護膜として抵抗体
素子部35を長期的に安定した状態に保持する。
In the first wiring layer forming step s-9,
The TaN layer 45 formed on the entire surface is subjected to, for example, photolithography and dry etching to be patterned into desired sizes of the resistor element portion 35 and the capacitor element portion 36 as shown in FIG. . In the first wiring layer forming step s-9, an appropriately patterned TaN layer 45 for forming a film of the resistor element portion 35 and the capacitor element portion 36 is simultaneously formed by performing the above-described processing. I do. In the first wiring layer forming step s-9, when performing the anodic oxidation treatment on the TaN layer 45 described above, the TaN layer 45 is anodized over the entire surface without using the anodic oxidation mask layer 46. After Ta
The N + TaO layer may be patterned. In the first wiring layer forming step s-9, the surface of the TaN layer provided in the resistor element portion 35 is also anodically oxidized when such a process is performed. Is kept stable for a long time.

【0077】第1の配線層形成工程s−9においては、
図27に示すように、第1の配線層32と、TaN層4
5を介して下電極36aと対向するキャパシタ素子部3
6の上電極36bと、高周波用インダクタ素子部37と
を成膜形成してモジュール基板中間体43を製作する。
第1の配線層32は、高周波回路部4の第1層を構成す
ることから、高周波帯域において損失の小さいCu配線
で構成される。また、第1の配線層32は、例えばメッ
キ法、スパッタリング法或いは蒸着法等によって、厚み
が約10μmの第1の絶縁層31上に0.2μm乃至5
μmの厚みを以って形成される。第1の配線層32は、
後述する第2の配線層34に対して薄厚の配線層として
形成される。高周波用インダクタ素子部37は、上述し
たようにインダクタが、周波数に依存する表皮効果厚み
以上では伝播損失がほとんど変わらずかつ周波数が高け
れば高いほど薄くなる表皮効果特性により、薄厚の第1
の配線層32に形成されることによって特性の向上が図
られる。モジュール基板中間体43には、第2の絶縁層
形成工程s−10が施されることにより、図28に示す
ように上述した第1の配線層32上に第2の絶縁層33
が積層形成される。第2の絶縁層形成工程s−10は、
上述した第1の絶縁層形成工程s−7と同様の工程であ
り、低誘電率で低いtanδ、すなわち高周波特性に優
れかつ耐熱性や耐薬品性に優れた上述した有機基材が供
給されて、塗布均一性、厚み制御性が保持されるスピン
コート法、カーテンコート法、ロールコート法或いはデ
ィップコート法等の成膜方法によって成膜形成される。
第2の絶縁層33は、上述したように薄膜形成された第
1の配線層32に形成されることから、高厚み精度を以
って形成することが可能とされる。
In the first wiring layer forming step s-9,
As shown in FIG. 27, the first wiring layer 32 and the TaN layer 4
5, the capacitor element portion 3 facing the lower electrode 36a
The upper electrode 36b and the high-frequency inductor element portion 37 are formed to form a module substrate intermediate 43.
Since the first wiring layer 32 forms the first layer of the high-frequency circuit section 4, it is formed of a Cu wiring having a small loss in a high-frequency band. The first wiring layer 32 is formed on the first insulating layer 31 having a thickness of about 10 μm by, for example, a plating method, a sputtering method, or a vapor deposition method.
It is formed with a thickness of μm. The first wiring layer 32
It is formed as a thin wiring layer with respect to a second wiring layer 34 described later. As described above, the high-frequency inductor element section 37 has a thin first effect due to a skin effect characteristic in which the propagation loss hardly changes when the frequency is greater than the frequency-dependent skin effect thickness and the inductor becomes thinner as the frequency increases.
The characteristics are improved by being formed in the wiring layer 32 of FIG. By performing the second insulating layer forming step s-10 on the module substrate intermediate body 43, the second insulating layer 33 is formed on the first wiring layer 32 as shown in FIG.
Are formed by lamination. The second insulating layer forming step s-10 includes:
This is a step similar to the above-described first insulating layer forming step s-7, in which the above-described organic base material having a low dielectric constant and a low tan δ, that is, excellent in high-frequency characteristics and excellent in heat resistance and chemical resistance is supplied. The film is formed by a film forming method such as a spin coating method, a curtain coating method, a roll coating method, or a dip coating method which maintains the coating uniformity and the thickness controllability.
Since the second insulating layer 33 is formed on the first wiring layer 32 formed as a thin film as described above, it can be formed with high thickness accuracy.

【0078】第2の絶縁層形成工程s−10において
は、図28に示すように第2の絶縁層33に多数のビア
ホール47が形成される。各ビアホール47は、第1の
配線層32に形成された所定の電極部やキャパシタ素子
部36の上電極36b或いは高周波用インダクタ素子部
37をそれぞれ第2の絶縁層33の外方に露出させる。
なお、各ビアホール47も、上述した第1の絶縁層31
のビアホール44と同様に形成される。
In the second insulating layer forming step s-10, a large number of via holes 47 are formed in the second insulating layer 33 as shown in FIG. Each via hole 47 exposes a predetermined electrode portion formed on the first wiring layer 32, an upper electrode 36 b of the capacitor element portion 36 or the high-frequency inductor element portion 37 to the outside of the second insulating layer 33.
Note that each via hole 47 is also provided in the first insulating layer 31 described above.
Is formed in the same manner as the via hole 44 of FIG.

【0079】第2の絶縁層33には、第2の配線層形成
工程s−11によって、図29に示すように第2の配線
層34が形成される。第2の配線層34も、高周波帯域
において損失の小さいCu配線層からなり、また低周波
用インダクタ素子部38が形成されることからこの低周
波用インダクタ素子部38の損失が充分に小さくなるよ
うに大きな層厚を以って形成される。すなわち、低周波
用インダクタ素子部38は、上述したようにインダクタ
の表皮効果が、周波数に依存する表皮効果厚み以上では
伝播損失がほとんどかわらずかつ周波数が高いほど薄く
なる特性があることから、厚みの大きな第2の配線層3
4に形成されることにより特性向上が図られるようにな
る。第2の配線層34は、モジュール基板1が高周波モ
ジュール装置94に用いられ、低周波用インダクタ素子
部38が例えば数百MHz程度の周波数帯域で機能する
場合に厚みが5μm以上、好ましくは10μm以上であ
ることが好ましい。
The second wiring layer 34 is formed on the second insulating layer 33 by the second wiring layer forming step s-11 as shown in FIG. The second wiring layer 34 is also formed of a Cu wiring layer having a small loss in the high frequency band, and since the low frequency inductor element section 38 is formed, the loss of the low frequency inductor element section 38 is sufficiently reduced. Is formed with a large layer thickness. That is, as described above, the low frequency inductor element section 38 has a characteristic that the skin effect of the inductor has a characteristic that the propagation loss hardly occurs when the skin effect is greater than the frequency-dependent skin effect thickness, and that the higher the frequency, the thinner the skin effect. Large second wiring layer 3
4, the characteristics can be improved. The second wiring layer 34 has a thickness of 5 μm or more, preferably 10 μm or more when the module substrate 1 is used for the high-frequency module device 94 and the low-frequency inductor element section 38 functions in a frequency band of about several hundred MHz, for example. It is preferred that

【0080】第2の配線層形成工程s−11は、上述し
た第2の配線層34を例えば銅電解メッキ法によって形
成する。銅電解メッキ法による第2の配線層34の形成
方法について、図31に示した工程図を参照して説明す
る。銅電解メッキ工程においては、第1の絶縁層34上
に、同図(A)に示すように全面に亘って電解取出用の
電極として作用する厚みが約5000Å程度の銅薄膜層
48を成膜形成する。銅電解メッキ工程においては、形
成される銅薄膜層48の密着性の向上を図るために、第
2の絶縁層34上に例えば厚みが約250Å程度のNi
層等のバリア層をあらかじめ形成しておくことが好まし
い。
In the second wiring layer forming step s-11, the above-described second wiring layer 34 is formed by, for example, a copper electrolytic plating method. A method for forming the second wiring layer 34 by the copper electrolytic plating method will be described with reference to the process chart shown in FIG. In the copper electrolytic plating step, a copper thin film layer 48 having a thickness of about 5000 ° acting as an electrode for electrolytic extraction is formed over the entire surface of the first insulating layer 34 as shown in FIG. Form. In the copper electrolytic plating step, for example, a Ni film having a thickness of about 250 ° is formed on the second insulating layer 34 in order to improve the adhesion of the formed copper thin film layer 48.
Preferably, a barrier layer such as a layer is formed in advance.

【0081】銅電解メッキ工程においては、形成された
銅薄膜層48に、同図(B)に示すように、厚みが約1
2μm程度のメッキ用レジスト層49をパターン形成す
る。銅電解メッキ工程においては、銅薄膜層48を電解
取出用電極として電解銅メッキを行って、同図(C)に
示すようにメッキ用レジスト層49の開口部位49aに
約10μm以上の銅メッキ層50をリフトアップ形成す
る。銅電解メッキ工程においては、メッキ用レジスト層
49を洗浄除去するとともに、例えばウエットエッチン
グ処理を施して同図(D)に示すように不要な銅薄膜層
48を除去することで銅メッキ層50により所定のパタ
ーンからなる第2の配線層34を成膜形成する。なお、
銅電解メッキ工程においては、上述したように所定パタ
ーンの第2の配線層34とともに低周波用インダクタ素
子部38が成膜形成される。低周波用インダクタ素子部
38も、上述した特性を有する充分な膜厚を以って成膜
形成される。
In the copper electrolytic plating step, as shown in FIG.
A plating resist layer 49 of about 2 μm is patterned. In the copper electrolytic plating step, electrolytic copper plating is performed using the copper thin film layer 48 as an electrode for electrolytic extraction, and a copper plating layer of about 10 μm or more is formed on the opening 49a of the plating resist layer 49 as shown in FIG. 50 is formed by lift-up. In the copper electrolytic plating step, the plating resist layer 49 is washed and removed, and an unnecessary copper thin film layer 48 is removed by, for example, a wet etching process as shown in FIG. A second wiring layer 34 having a predetermined pattern is formed. In addition,
In the copper electrolytic plating step, as described above, the low-frequency inductor element section 38 is formed along with the second wiring layer 34 having a predetermined pattern. The low frequency inductor element section 38 is also formed with a sufficient thickness having the above-described characteristics.

【0082】第2の配線層34は、図30に示すように
保護層形成工程s−12により成膜形成される第1の保
護層40によって被覆される。保護層形成工程s−12
は、保護層形成のために一般に用いられる例えばソルダ
レジストや層間絶縁層材料等の保護層材が用いられ、ス
ピンコート法等の適宜の方法によって第2の配線層34
の全面を被覆する保護膜層を形成する。保護層形成工程
s−12においては、保護膜層に対してマスクコーティ
ング、フォトリソグラフ処理を施して第2の配線層34
の電極部51を開口部として外方に露出させる第1の保
護層40を形成する。第1の保護層40は、その表面が
上述したように実装面4aを構成する。保護層形成工程
s−12においては、追加工工程として露出された電極
部51に無電解Ni−Auメッキ或いはNi−Cuメッ
キ等を施して電極形成を行う。
As shown in FIG. 30, the second wiring layer 34 is covered with a first protective layer 40 formed in a protective layer forming step s-12. Protective layer forming step s-12
The second wiring layer 34 is formed by using a protective layer material generally used for forming the protective layer, such as a solder resist or an interlayer insulating layer material, and by an appropriate method such as spin coating.
Is formed to cover the entire surface of the substrate. In the protection layer forming step s-12, the protection film layer is subjected to mask coating and photolithography to form the second wiring layer 34.
The first protective layer 40 that exposes the outside of the electrode portion 51 as an opening is formed. The surface of the first protective layer 40 constitutes the mounting surface 4a as described above. In the protective layer forming step s-12, an electrode is formed by performing electroless Ni-Au plating or Ni-Cu plating on the exposed electrode portion 51 as an additional processing step.

【0083】ベース基板部2のベース基板5には、上述
したように第2の主面5b側に第2配線層14bが形成
され、この第2配線層14bが露出する寸前まで樹脂層
11bによって被覆されてなる。ベース基板部2には、
上述した工程を経てビルドアップ形成面3上に高周波回
路部4を積層形成した後に、保護層形成工程s−12の
前工程で樹脂層11bを研磨する研磨処理が施されて第
2配線層14bが露出される。ベース基板部2には、上
述した保護層形成工程s−12において第2の主面5b
の全面に第2の保護層42が形成される。ベース基板部
2は、第2の保護層42に対してマスクコーティング、
フォトリソグラフ処理を施して電極部41を開口部とし
て外方に露出させ、これらに無電解Ni−Auメッキ等
を施して電極形成を行う。
As described above, the second wiring layer 14b is formed on the side of the second main surface 5b of the base substrate 5 of the base substrate portion 2, and the resin layer 11b is used just before the second wiring layer 14b is exposed. Be coated. In the base substrate part 2,
After laminating and forming the high-frequency circuit section 4 on the build-up forming surface 3 through the above-described steps, a polishing process for polishing the resin layer 11b is performed in a step before the protective layer forming step s-12, and the second wiring layer 14b Is exposed. The base substrate portion 2 has the second main surface 5b in the above-described protective layer forming step s-12.
A second protective layer 42 is formed on the entire surface of the substrate. The base substrate 2 is mask-coated on the second protective layer 42,
Photolithography treatment is performed to expose the electrode portion 41 to the outside as an opening, and these are subjected to electroless Ni-Au plating or the like to form an electrode.

【0084】以上の工程を経て製作されたモジュール基
板1は、上述したように高周波回路部4の実装面4a上
に、電極部39を介して高周波IC90やチップ部品9
1がフリップチップ実装法等の適宜の実装方法によって
搭載される。また、モジュール基板1は、ベース基板部
2の実装面2aが、電極部41を介してフリップチップ
実装法や半田ボール等によりマザー基板93に搭載され
る。モジュール基板1は、高周波IC90等を実装した
状態において、電磁ノイズの影響を排除するためのシー
ルドカバー92が組み付けられて高周波回路部4の実装
面4aが覆われて高周波モジュール装置94を構成す
る。
The module substrate 1 manufactured through the above steps is mounted on the mounting surface 4a of the high-frequency circuit section 4 via the electrode section 39 and the high-frequency IC 90 and the chip component 9 as described above.
1 is mounted by an appropriate mounting method such as a flip chip mounting method. In addition, the mounting surface 2a of the base substrate 2 of the module substrate 1 is mounted on the mother substrate 93 via the electrode portion 41 by a flip-chip mounting method or a solder ball. When the high-frequency IC 90 and the like are mounted on the module substrate 1, a shield cover 92 for eliminating the influence of electromagnetic noise is assembled, and the mounting surface 4a of the high-frequency circuit unit 4 is covered to form a high-frequency module device 94.

【0085】ところで、高周波モジュール装置94にお
いては、上述したようにモジュール基板1の高周波回路
部4をシールドカバー92によって被覆した構造である
ことから、高周波回路部4上に実装された高周波IC9
0やチップ部品91から発生した熱がシールドカバー9
2内に籠もって特性に悪影響を及ぼすことがある。した
がって、高周波モジュール装置94には、適宜の放熱構
造を設けることが好ましい。
Since the high-frequency module device 94 has a structure in which the high-frequency circuit section 4 of the module substrate 1 is covered with the shield cover 92 as described above, the high-frequency IC 9 mounted on the high-frequency circuit section 4
0 and the heat generated from the chip component 91
2 may adversely affect the characteristics. Therefore, it is preferable to provide the high-frequency module device 94 with an appropriate heat dissipation structure.

【0086】図32に示した高周波モジュール装置95
は、発熱量が大きな高周波IC90の上面とシールドカ
バー92の内面との間に熱伝導性樹脂材70を充填して
放熱構造を構成してなる。高周波モジュール装置95に
おいては、高周波IC90からの発熱が熱伝導性樹脂材
70を介してシールドカバー92へと伝達され、このシ
ールドカバー92を介して放熱されることで熱が内部に
籠もって特性に悪影響を及ぼすことが防止される。な
お、高周波モジュール装置95においては、比較的大型
の高周波IC90を熱伝導性樹脂材70とシールドカバ
ー92とによって保持することで、機械的な実装剛性の
向上も図られるようになる。
The high-frequency module device 95 shown in FIG.
Is formed by filling a heat conductive resin material 70 between the upper surface of the high-frequency IC 90 and the inner surface of the shield cover 92 which generate a large amount of heat to form a heat dissipation structure. In the high-frequency module device 95, heat generated from the high-frequency IC 90 is transmitted to the shield cover 92 via the heat conductive resin material 70, and is radiated through the shield cover 92. The adverse effects are prevented. In the high-frequency module device 95, the relatively large-sized high-frequency IC 90 is held by the heat conductive resin material 70 and the shield cover 92, so that the mechanical mounting rigidity can be improved.

【0087】図33に示した高周波モジュール装置96
は、高周波IC90やチップ部品91から発生する熱を
さらに効率的に放熱するように構成してなり、上述した
熱伝導性樹脂材70に加えて高周波IC90の搭載領域
に対応してベース基板部2と高周波回路部4とに連通す
る多数の冷却用ビアホール71が形成されてなる。各冷
却用ビアホール71は、ベース基板部2や高周波回路部
4に上述した回路接続用の各ビアホールを形成する際に
同様の工程によって形成される。
The high-frequency module device 96 shown in FIG.
Is configured to more efficiently radiate the heat generated from the high-frequency IC 90 and the chip component 91. In addition to the above-described heat conductive resin material 70, the base substrate 2 And a large number of cooling via holes 71 communicating with the high-frequency circuit section 4. Each cooling via hole 71 is formed by the same process when forming the above-described circuit connecting via holes in the base substrate portion 2 and the high-frequency circuit portion 4.

【0088】高周波モジュール装置96においては、高
周波IC90から発生した熱が、上述したように熱伝導
性樹脂材70を介してシールドカバー92から放熱され
るとともに、冷却用ビアホール71を介してベース基板
部2の底面に伝達されて外部へと放熱される。高周波モ
ジュール装置96は、モジュール基板1の上下からの放
熱が行われることでより効率的な放熱が行われるように
なる。なお、高周波モジュール装置96は、冷却用ビア
ホール71のみによって放熱構造を構成するようにして
もよい。また、高周波モジュール装置96は、例えばベ
ース基板5に形成される銅箔部72が例えば50nmと
厚みを大きくして形成したものを用いるようにし、この
銅箔部72に対して冷却用ビアホール71がそれぞれ接
続されるようにすることによってベース基板5からの放
熱が行われるようにしてもよい。
In the high-frequency module device 96, the heat generated from the high-frequency IC 90 is radiated from the shield cover 92 via the heat conductive resin material 70 as described above, and the base substrate portion via the cooling via hole 71. The heat is transmitted to the bottom surface of the device 2 and radiated to the outside. The high-frequency module device 96 performs more efficient heat radiation by radiating heat from above and below the module substrate 1. In addition, the high-frequency module device 96 may constitute a heat dissipation structure only with the cooling via hole 71. Further, the high-frequency module device 96 uses, for example, a copper foil portion 72 formed on the base substrate 5 with a large thickness of, for example, 50 nm, and a cooling via hole 71 is formed in the copper foil portion 72. By connecting them, heat radiation from the base substrate 5 may be performed.

【0089】図34に示した高周波モジュール装置97
は、例えば銅や42アロイ等の導電性が良好なメタルコ
アを基材としたベース基板73によってベース基板部2
が形成されてなる。高周波モジュール装置97は、この
ベース基板73に対して上述した多数の冷却用ビアホー
ル71がそれぞれ接続されるように構成する。高周波モ
ジュール装置97においては、冷却用ビアホール71を
介してベース基板73からの放熱も行われ、上述した放
熱用の導電樹脂材70や冷却用ビアホール71の構成と
によってさらに効率的な放熱が行われるようになり信頼
性の向上が図られる。
High-frequency module device 97 shown in FIG.
The base substrate portion 2 is formed by a base substrate 73 made of a metal core having good conductivity such as copper or 42 alloy.
Is formed. The high-frequency module device 97 is configured such that the plurality of cooling via holes 71 described above are connected to the base substrate 73, respectively. In the high-frequency module device 97, heat is also radiated from the base substrate 73 through the cooling via hole 71, and more efficient heat radiation is performed by the configuration of the conductive resin material 70 for heat radiation and the structure of the cooling via hole 71 described above. And reliability is improved.

【0090】[0090]

【発明の効果】以上詳細に説明したように、本発明によ
れば、平坦化されたビルドアップ形成面を有するベース
基板部に受動素子を成膜形成した高周波回路部を積層形
成してなり、高周波回路部の内層側配線層に高周波用イ
ンダクタ素子が成膜形成されるとともに内層側配線層よ
りも層厚に形成される表層側配線層に低周波用インダク
タ素子が成膜形成されることから、各インダクタ素子が
各配線層の厚みに伴う損失特性と表皮効果特性にマッチ
ングして特性向上が図られるようになる。本発明によれ
ば、内層側配線層を層薄とすることによって、表層側配
線部に高精度の受動素子の薄膜形成を可能とし、小型
化、薄型化が図られるとともに高精度化及び高機能化が
図られるようになる。
As described above in detail, according to the present invention, a high-frequency circuit section in which passive elements are formed and formed on a base substrate section having a flattened build-up formation surface is formed. Since the high-frequency inductor element is formed and formed on the inner wiring layer of the high-frequency circuit portion, and the low-frequency inductor element is formed and formed on the surface wiring layer formed to be thicker than the inner wiring layer. In addition, each inductor element matches the loss characteristic and the skin effect characteristic associated with the thickness of each wiring layer to improve the characteristics. According to the present invention, by making the inner wiring layer thinner, it is possible to form a high-precision thin film of a passive element on the surface wiring portion. Can be achieved.

【0091】本発明によれば、ベース基板部に電源やグ
ランド部等の配線部や制御系の配線部が構成されるとと
もに高周波回路部に高周波信号回路部が構成されること
で、両者の電気的分離が図られ電気的干渉の発生が抑制
されて特性の向上が図られた廉価なモジュール基板及び
高周波モジュール装置が得られるようになる。本発明に
よれば、ベース基板部に充分な面積を有する電源やグラ
ンド部の配線を形成することが可能であることから、レ
ギュレーションの高い電源供給が行われるモジュール基
板及び高周波モジュール装置が得られるようになる。
According to the present invention, a wiring portion such as a power supply and a ground portion and a wiring portion for a control system are formed on the base substrate portion, and a high-frequency signal circuit portion is formed on the high-frequency circuit portion. An inexpensive module substrate and a high-frequency module device, which achieve proper separation and suppress the occurrence of electrical interference to improve characteristics, can be obtained. According to the present invention, a power supply having a sufficient area and a wiring of a ground portion can be formed on a base substrate portion, so that a module substrate and a high-frequency module device that perform power supply with high regulation can be obtained. become.

【0092】本発明によれば、特に絶縁性を有するとと
もに比較的廉価な有機基板をベース基板として用いてベ
ース基板部の主面に高精度の平坦化処理を施してビルド
アップ形成面として構成し、このビルドアップ形成面上
に薄膜技術或いは厚膜技術により形成される高周波素子
や配線層を有する高周波回路部が直接形成されること
で、高周波回路部の層内に高精度でかつ高周波特性が良
好な受動素子が簡易な工程によって形成される。本発明
によれば、廉価な材料からなるベース基板上に従来の多
層基板のプロセスと同様にして多層の配線層を形成して
ベース基板部が低コストで形成されることで、全体コス
トの低減が図られたモジュール基板及び高周波モジュー
ル装置が得られるようになる。
According to the present invention, the main surface of the base substrate portion is subjected to high-precision flattening processing by using a relatively inexpensive organic substrate having a particularly insulative property as the base substrate to form a build-up forming surface. By directly forming a high-frequency circuit portion having a high-frequency element or a wiring layer formed by a thin-film technology or a thick-film technology on the build-up forming surface, high-precision and high-frequency characteristics are provided in a layer of the high-frequency circuit portion. Good passive elements are formed by a simple process. According to the present invention, the overall cost can be reduced by forming a multi-layer wiring layer on a base substrate made of an inexpensive material in the same manner as in a conventional multi-layer substrate process and forming the base substrate portion at low cost. The module substrate and the high-frequency module device having the above-mentioned structure can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる高周波モジュール装置の要部縦
断面図である。
FIG. 1 is a longitudinal sectional view of a main part of a high-frequency module device according to the present invention.

【図2】同高周波モジュール装置に備えられるモジュー
ル基板の製造工程図である。
FIG. 2 is a manufacturing process diagram of a module substrate provided in the high-frequency module device.

【図3】同モジュール基板に用いられるベース基板の縦
断面図である。
FIG. 3 is a longitudinal sectional view of a base substrate used for the module substrate.

【図4】同ベース基板に対するパターニング工程説明図
である。
FIG. 4 is an explanatory view of a patterning step for the base substrate.

【図5】第1の樹脂付銅箔及び第2の樹脂付銅箔の接合
工程説明図である。
FIG. 5 is an explanatory view of a joining process of a first resin-attached copper foil and a second resin-attached copper foil.

【図6】ビア形成の工程説明図である。FIG. 6 is a diagram illustrating a process of forming a via;

【図7】第1のパターン配線層及び第2のパターン配線
層の形成工程説明図である。
FIG. 7 is an explanatory diagram of a step of forming a first pattern wiring layer and a second pattern wiring layer.

【図8】第3の樹脂付銅箔及び第4の樹脂付銅箔の接合
工程説明図である。
FIG. 8 is an explanatory view of a joining process of a third resin-attached copper foil and a fourth resin-attached copper foil.

【図9】第3の樹脂付銅箔及び第4の樹脂付銅箔を接合
した状態の工程説明図である。
FIG. 9 is a process explanatory view in a state where a third resin-attached copper foil and a fourth resin-attached copper foil are joined.

【図10】第3の樹脂付銅箔及び第4の樹脂付銅箔の研
磨工程説明図である。
FIG. 10 is an explanatory view of a polishing step of a third resin-attached copper foil and a fourth resin-attached copper foil.

【図11】モジュール基板に用いられる他のベース基板
の縦断面図である。
FIG. 11 is a longitudinal sectional view of another base substrate used for a module substrate.

【図12】同ベース基板に対するパターニング工程説明
図である。
FIG. 12 is an explanatory diagram of a patterning step for the base substrate.

【図13】ベース基板の接合工程説明図である。FIG. 13 is an explanatory diagram of a joining process of the base substrate.

【図14】ベース基板中間体の縦断面図である。FIG. 14 is a longitudinal sectional view of a base substrate intermediate.

【図15】ベース基板中間体に樹脂付銅箔を接合する工
程説明図である。
FIG. 15 is an explanatory diagram of a step of bonding a resin-attached copper foil to a base substrate intermediate.

【図16】研磨処理を施したベース基板部の縦断面図で
ある。
FIG. 16 is a longitudinal sectional view of a base substrate portion subjected to a polishing process.

【図17】ディップ工程の説明図である。FIG. 17 is an explanatory diagram of a dipping step.

【図18】ベース基板中間体の縦断面図である。FIG. 18 is a longitudinal sectional view of a base substrate intermediate.

【図19】研磨処理を施したベース基板部の縦断面図で
ある。
FIG. 19 is a longitudinal sectional view of a base substrate portion subjected to a polishing process.

【図20】ベース基板部に対して第1の絶縁層を形成す
る第1の絶縁層形成工程の説明図である。
FIG. 20 is an explanatory diagram of a first insulating layer forming step of forming a first insulating layer on a base substrate portion.

【図21】ビアホール形成工程の説明図である。FIG. 21 is an explanatory diagram of a via hole forming step.

【図22】抵抗素子部の受電極及びキャパシタ素子部の
下電極を成膜形成する工程の説明図である。
FIG. 22 is an explanatory diagram of a step of forming a film of a receiving electrode of the resistance element portion and a lower electrode of the capacitor element portion.

【図23】窒化タンタル層を成膜形成する工程の説明図
である。
FIG. 23 is an explanatory diagram of a step of forming a tantalum nitride layer.

【図24】陽極酸化用マスク層を形成する工程の説明図
である。
FIG. 24 is an explanatory diagram of a step of forming a mask layer for anodic oxidation.

【図25】TaO層を形成する工程の説明図である。FIG. 25 is an explanatory diagram of a step of forming a TaO layer.

【図26】抵抗体素子部とキャパシタ素子部のパターニ
ング工程の説明図である。
FIG. 26 is an explanatory diagram of a patterning step of a resistor element portion and a capacitor element portion.

【図27】モジュール基板中間体の縦断面図である。FIG. 27 is a longitudinal sectional view of a module substrate intermediate.

【図28】ビアホールを形成する工程の説明図である。FIG. 28 is an explanatory diagram of a step of forming a via hole.

【図29】第2の配線層を形成する工程の説明図であ
る。
FIG. 29 is an explanatory diagram of a step of forming a second wiring layer.

【図30】モジュール基板の縦断面図である。FIG. 30 is a vertical sectional view of a module substrate.

【図31】第2の配線層を形成する銅電解メッキ法の工
程説明図である。
FIG. 31 is a process explanatory view of a copper electrolytic plating method for forming a second wiring layer.

【図32】放熱構造を備えた高周波モジュール装置の要
部縦断面図である。
FIG. 32 is a longitudinal sectional view of a main part of a high-frequency module device provided with a heat dissipation structure.

【図33】他の放熱構造を備えた高周波モジュール装置
の要部縦断面図である。
FIG. 33 is a vertical sectional view of a main part of a high-frequency module device provided with another heat dissipation structure.

【図34】他の放熱構造を備えた高周波モジュール装置
の要部縦断面図である。
FIG. 34 is a longitudinal sectional view of a main part of a high-frequency module device provided with another heat dissipation structure.

【図35】スーパーへテロダイン方式による高周波送受
信回路の構成図である。
FIG. 35 is a configuration diagram of a high-frequency transmission / reception circuit based on a super heterodyne system.

【図36】ダイレクトコンバージョン方式による高周波
送受信回路の構成図である。
FIG. 36 is a configuration diagram of a high-frequency transmitting / receiving circuit using a direct conversion method.

【図37】従来の高周波送受信モジュールに備えられる
インダクタ部の説明図である。
FIG. 37 is an explanatory diagram of an inductor unit provided in a conventional high-frequency transceiver module.

【図38】従来のシリコン基板を用いた高周波送受信モ
ジュールの縦断面図である。
FIG. 38 is a longitudinal sectional view of a conventional high-frequency transceiver module using a silicon substrate.

【図39】従来のガラス基板を用いた高周波送受信モジ
ュールの縦断面図である。
FIG. 39 is a longitudinal sectional view of a high-frequency transmitting / receiving module using a conventional glass substrate.

【図40】従来のモジュール基板をインターポーザ基板
に実装したパッケージの縦断面図である。
FIG. 40 is a longitudinal sectional view of a package in which a conventional module substrate is mounted on an interposer substrate.

【符号の説明】[Explanation of symbols]

1 モジュール基板、2 ベース基板部、3 ビルドア
ップ形成面、4 高周波回路部、5 ベース基板、6
第1のパターン配線層、7 第2のパターン配線層、8
乃至11 樹脂付銅箔、12 第1層パターン配線層、
13 ビアホール、14 第2層配線層、15 ベース
基板部中間体、16 ベース基板部、17,18 両面
基板、19 回路パターン、20 ビアホール、21
回路パターン、22 ビアホール、23 中間樹脂部
材、24 ベース基板部中間体、25,26 樹脂付銅
箔、27 ビルドアップ形成面、28 樹脂層、29
ディップ槽、30 ベース基板部、31 第1の絶縁
層、32 第1の配線層、33第2の絶縁層、34 第
2の配線層、35 抵抗体素子部、36 キャパシタ素
子部、37 高周波用インダクタ素子部、38 低周波
用インダクタ素子部、39 電極部、40 第1の保護
層、41 電極部、42 第2の保護層、43モジュー
ル基板中間体、44 ビアホール、45 窒化タンタル
層(TaN層)、46 酸化タンタル層(TaO層)、
47 ビアホール、48 銅薄膜層、49 メッキレジ
スト層、50 銅メッキ層、70 熱伝導性樹脂材、7
1 放熱用ビアホール、72 銅箔部、73 ベース基
板、90 高周波IC、91チップ部品、92 シール
ドカバー、93 マザー基板、94乃至97 高周波モ
ジュール装置
1 module board, 2 base board section, 3 build-up forming surface, 4 high frequency circuit section, 5 base board, 6
First pattern wiring layer, 7 Second pattern wiring layer, 8
To 11 copper foil with resin, 12 first layer pattern wiring layer,
Reference Signs List 13 via hole, 14 second wiring layer, 15 base substrate part intermediate, 16 base substrate part, 17, 18 double-sided substrate, 19 circuit pattern, 20 via hole, 21
Circuit pattern, 22 Via hole, 23 Intermediate resin member, 24 Base substrate intermediate, 25, 26 Copper foil with resin, 27 Build-up forming surface, 28 Resin layer, 29
Dipping bath, 30 base substrate section, 31 first insulating layer, 32 first wiring layer, 33 second insulating layer, 34 second wiring layer, 35 resistor element section, 36 capacitor element section, 37 for high frequency Inductor element part, 38 Low frequency inductor element part, 39 electrode part, 40 first protective layer, 41 electrode part, 42 second protective layer, 43 module substrate intermediate, 44 via hole, 45 tantalum nitride layer (TaN layer) ), 46 tantalum oxide layer (TaO layer),
47 via hole, 48 copper thin film layer, 49 plating resist layer, 50 copper plating layer, 70 thermal conductive resin material, 7
DESCRIPTION OF SYMBOLS 1 Heat dissipation via hole, 72 copper foil part, 73 base substrate, 90 high frequency IC, 91 chip parts, 92 shield cover, 93 mother board, 94 to 97 high frequency module device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 301 H01L 23/12 B (72)発明者 中山 浩和 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5E346 AA02 AA13 AA14 AA15 AA43 BB06 CC08 CC09 CC10 CC13 CC16 CC21 CC32 DD03 DD12 DD17 DD24 DD32 DD33 DD47 DD48 EE32 EE33 FF07 FF14 FF18 GG15 GG17 GG22 HH04 HH06 HH17 HH22 HH24 HH32──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 23/12 301 H01L 23/12 B (72) Inventor Hirokazu Nakayama 6-7 Kita Shinagawa, Shinagawa-ku, Tokyo No. 35 Sony Corporation F term (reference)

Claims (56)

【特許請求の範囲】[Claims] 【請求項1】 ベース基板の主面上に多層の配線層が形
成されるとともに平坦な最上層の主面がビルドアップ形
成面を形成してなるベース基板部と、 上記ベース基板部のビルドアップ形成面上にビルドアッ
プ形成された多層の配線部からなり、それぞれの配線部
に誘電絶縁層を介して配線パターンが形成されるととも
に受動素子が成膜形成されてなる高周波回路部とから構
成され、 上記高周波回路部には、内層側の配線部内に高周波帯域
用のインダクタ素子が成膜形成されるとともに、上記内
層側配線部よりも層厚とされた表層側の配線部内に低周
波帯域用のインダクタ素子が成膜形成されることを特徴
とする高周波モジュール用基板装置。
A base substrate having a multilayer wiring layer formed on a main surface of the base substrate and a flat main surface of the uppermost layer forming a build-up forming surface; and a build-up of the base substrate. It is composed of a multi-layer wiring part formed build-up on the formation surface, and a high-frequency circuit part in which a wiring pattern is formed on each wiring part via a dielectric insulating layer and a passive element is formed and formed. In the high-frequency circuit portion, an inductor element for a high-frequency band is formed and formed in a wiring portion on an inner layer side, and a low-frequency band inductor element is formed in a wiring portion on a surface layer which is thicker than the wiring portion on the inner layer side. A substrate device for a high-frequency module, wherein the inductor element is formed as a film.
【請求項2】 有機基板からなるベース基板の主面上に
多層の配線層が形成されるとともに、その最上層に平坦
化処理を施してビルドアップ形成面を形成してなるベー
ス基板部と、 上記ベース基板部のビルドアップ形成面上にビルドアッ
プ形成された多層の配線部からなり、それぞれの配線部
に誘電絶縁層を介して配線パターンが形成されるととも
に受動素子が成膜形成されてなる高周波回路部とから構
成され、 上記高周波回路部には、内層側の配線部内に高周波帯域
用のインダクタ素子が成膜形成されるとともに、上記内
層側配線部よりも層厚とされた表層側の配線部内に低周
波帯域用のインダクタ素子が成膜形成されることを特徴
とする高周波モジュール用基板装置。
2. A base substrate portion having a multi-layered wiring layer formed on a main surface of a base substrate made of an organic substrate, and a top-up layer subjected to a flattening process to form a build-up formation surface; It is composed of a multi-layer wiring portion formed by build-up on the build-up formation surface of the base substrate portion, and a wiring pattern is formed on each wiring portion via a dielectric insulating layer and a passive element is formed by film formation. A high-frequency circuit portion, wherein the high-frequency circuit portion has an inductor element for a high-frequency band formed in a film on the inner layer side wiring portion, and a surface layer on the surface layer side which is thicker than the inner layer side wiring portion. A substrate device for a high-frequency module, wherein an inductor element for a low-frequency band is formed and formed in a wiring portion.
【請求項3】 上記ベース基板が、ポリフェニールエチ
レン、ビスマレイドトリアジン、ポリイミド、液晶ポリ
マ、ポリノルボルネン、ベンゾシクロブテンを基材とし
て形成された両面基板、セラミックと有機材料の混合物
によって形成された両面基板或いはエポキシ系両面基板
から選択される有機基板であることを特徴とする請求項
2に記載の高周波モジュール用基板装置。
3. A double-sided substrate formed on the basis of polyphenylethylene, bismaleidotriazine, polyimide, liquid crystal polymer, polynorbornene, benzocyclobutene, and a double-sided substrate formed of a mixture of a ceramic and an organic material. The high frequency module substrate device according to claim 2, wherein the substrate device is an organic substrate selected from a substrate and an epoxy-based double-sided substrate.
【請求項4】 上記高周波回路部の誘電絶縁層が、ポリ
フェニールエチレン、ビスマレイドトリアジン、ポリイ
ミド、液晶ポリマ、ポリノルボルネン、ベンゾシクロブ
テンから選択される有機材、エポキシ系樹脂材、アクリ
ル系樹脂材によって形成されることを特徴とする請求項
1又は請求項2に記載の高周波モジュール用基板装置。
4. The dielectric insulating layer of the high-frequency circuit section is made of an organic material selected from polyphenylethylene, bismaleidotriazine, polyimide, liquid crystal polymer, polynorbornene, benzocyclobutene, an epoxy resin material, and an acrylic resin material. The high frequency module substrate device according to claim 1, wherein the substrate device is formed by:
【請求項5】 上記高周波回路部の配線部は、上記配線
パターンが銅パターンによって形成されることを特徴と
する請求項1又は請求項2に記載の高周波モジュール用
基板装置。
5. The high-frequency module substrate device according to claim 1, wherein the wiring portion of the high-frequency circuit portion has the wiring pattern formed of a copper pattern.
【請求項6】 上記高周波回路部の配線部は、上記内層
側配線部のパターンが薄膜技術によって形成された薄膜
の銅パターンであるとともに、上記表層側配線部のパタ
ーンが厚膜技術によって形成された厚膜の銅パターンで
あることを特徴とする請求項5に記載の高周波モジュー
ル用基板装置。
6. The wiring part of the high-frequency circuit part is a thin-film copper pattern in which the pattern of the inner layer side wiring part is formed by a thin film technique, and the pattern of the surface layer side wiring part is formed by a thick film technique. The high-frequency module substrate device according to claim 5, wherein the substrate is a thick copper pattern.
【請求項7】 上記高周波回路部の内層側配線部には、
上記誘電絶縁層上に薄膜形成技術によって薄膜抵抗体素
子部を形成し、この薄膜抵抗体素子部の一部を陽極酸化
法により酸化物化することによって薄膜キャパシタ素子
の高誘電膜として薄膜キャパシタ素子と薄膜抵抗体素子
とが形成されることを特徴とする請求項1又は請求項2
に記載の高周波モジュール用基板装置。
7. The internal wiring part of the high-frequency circuit part includes:
A thin film resistor element portion is formed on the dielectric insulating layer by a thin film forming technique, and a part of the thin film resistor element portion is oxidized by anodic oxidation to form a thin film capacitor element as a high dielectric film. 3. A thin film resistor element is formed.
The substrate device for a high-frequency module according to item 1.
【請求項8】 上記高周波回路部の内層側配線部には、
上記誘電絶縁層上に薄膜形成技術によって薄膜抵抗体素
子部を形成し、この薄膜抵抗体素子部の全面が陽極酸化
法により酸化されてなる酸化薄膜が薄膜キャパシタ素子
の高誘電膜と上記薄膜抵抗体素子の保護膜としてパター
ニングされることにより、薄膜キャパシタ素子と薄膜抵
抗体素子とが同時工程で形成されることを特徴とする請
求項1又は請求項2に記載の高周波モジュール用基板装
置。
8. The wiring portion on the inner layer side of the high-frequency circuit portion,
A thin-film resistor element portion is formed on the dielectric insulating layer by a thin-film forming technique, and the entire surface of the thin-film resistor element portion is oxidized by anodic oxidation to form an oxide thin film with the high dielectric film of the thin-film capacitor element and the thin-film resistor. The high frequency module substrate device according to claim 1 or 2, wherein the thin film capacitor element and the thin film resistor element are formed in a simultaneous process by being patterned as a protective film of the body element.
【請求項9】 上記薄膜抵抗体層を構成する薄膜が、窒
化タンタル又はタンタルであることを特徴とする請求項
7又は請求項8に記載の高周波モジュール用基板装置。
9. The high-frequency module substrate device according to claim 7, wherein the thin film constituting the thin-film resistor layer is tantalum nitride or tantalum.
【請求項10】 上記高周波回路部には、上記表層側配
線部の誘電絶縁層上に形成された配線パターンの入出力
端子部を外方に露出させて保護層が形成されることを特
徴とする請求項1又は請求項2に記載の高周波モジュー
ル用基板装置。
10. A protection layer is formed in the high-frequency circuit section by exposing an input / output terminal section of a wiring pattern formed on a dielectric insulating layer of the surface layer side wiring section to the outside. The high frequency module substrate device according to claim 1 or 2, wherein
【請求項11】 上記ベース基板には、上記ビルドアッ
プ形成面と対向する第2の主面に電源入力端子部や信号
入出力端子部を有する配線パターンが形成されるととも
に、これら入出力端子部を外方に露出させて保護層が形
成されることを特徴とする請求項1又は請求項2に記載
の高周波モジュール用基板装置。
11. A wiring pattern having a power input terminal portion and a signal input / output terminal portion on a second main surface opposite to the build-up formation surface, and the input / output terminal portion is formed on the base substrate. 3. The substrate device for a high-frequency module according to claim 1, wherein a protective layer is formed by exposing the protective layer to the outside.
【請求項12】 上記保護層が、上記配線部の誘電絶縁
層と同一材料又はソルダレジストによって形成されるこ
とを特徴とする請求項10又は請求項11に記載の高周
波モジュール用基板装置。
12. The high frequency module substrate device according to claim 10, wherein the protective layer is formed of the same material or a solder resist as the dielectric insulating layer of the wiring portion.
【請求項13】 有機基板からなるベース基板の主面上
に多層の配線層が形成されるとともに平坦化された最上
層の主面がビルドアップ形成面を構成しかつこのビルド
アップ形成面と対向する第2の主面に電源入力端子部や
信号入力端子部を有する配線パターンが形成されてなる
ベース基板部と、このベース基板部の上記ビルドアップ
形成面上にビルドアップ形成された多層の配線部からな
りそれぞれの配線部に誘電絶縁層を介して配線パターン
が形成されるとともに受動素子が成膜形成されてなる高
周波回路部とから構成された高周波モジュール基板と、 上記高周波モジュール基板の表層側配線部の誘電絶縁層
上に形成された配線パターンの入出力端子部と接続され
て実装された少なくとも1個以上の高周波集積回路素子
と、 上記高周波モジュール基板の第2の主面に形成された上
記配線パターンの入力端子部が接続されることによって
上記高周波モジュール基板を実装するマザー基板とを備
え、 上記高周波回路部には、内層側の配線部内に高周波帯域
用のインダクタ素子が成膜形成されるとともに、上記内
層側配線部よりも層厚とされた表層側の配線部内に低周
波帯域用のインダクタ素子が成膜形成されることを特徴
とする高周波モジュール装置。
13. A multi-layer wiring layer is formed on a main surface of a base substrate made of an organic substrate, and a flattened main surface of the uppermost layer forms a build-up formation surface and faces the build-up formation surface. A base substrate in which a wiring pattern having a power input terminal portion and a signal input terminal portion is formed on a second main surface to be formed; and a multilayer wiring formed by build-up on the build-up formation surface of the base substrate portion A high-frequency module substrate comprising: a high-frequency circuit portion comprising a wiring pattern formed on each wiring portion via a dielectric insulating layer and a passive element formed on each wiring portion; and a surface layer side of the high-frequency module substrate. At least one high-frequency integrated circuit element connected to and mounted on the input / output terminal of the wiring pattern formed on the dielectric insulating layer of the wiring part; A mother board on which the high-frequency module substrate is mounted by connecting the input terminal of the wiring pattern formed on the second main surface of the module substrate; A high frequency band inductor element is formed and formed, and a low frequency band inductor element is formed and formed in a surface layer side wiring portion having a thickness greater than that of the inner layer side wiring portion. High-frequency module device.
【請求項14】 上記高周波モジュール基板のベース基
板が、ポリフェニールエチレン、ビスマレイドトリアジ
ン、ポリイミド、液晶ポリマ、ポリノルボルネン、ベン
ゾシクロブテンを基材として形成された両面基板、セラ
ミックと有機材料の混合物によって形成された両面基板
或いはエポキシ系両面基板から選択される有機基板であ
り、 主面上に多層に形成された配線層の最上層が平坦化処理
を施されて平坦なビルドアップ形成面として構成される
ることを特徴とする請求項13に記載の高周波モジュー
ル装置。
14. A high-frequency module substrate comprising: a base substrate formed of polyphenylethylene, bismaleidotriazine, polyimide, liquid crystal polymer, polynorbornene, and benzocyclobutene; and a mixture of a ceramic and an organic material. An organic substrate selected from a formed double-sided substrate or an epoxy-based double-sided substrate. The uppermost layer of a multilayer wiring layer formed on a main surface is subjected to a flattening process to form a flat build-up forming surface. The high-frequency module device according to claim 13, wherein:
【請求項15】 上記高周波モジュール基板の高周波回
路部が、上記誘電絶縁層を、ポリフェニールエチレン、
ビスマレイドトリアジン、ポリイミド、液晶ポリマ、ポ
リノルボルネン、ベンゾシクロブテンから選択される有
機材、エポキシ系樹脂材、アクリル系樹脂材によって形
成されることを特徴とする請求項13に記載の高周波モ
ジュール装置。
15. The high-frequency circuit section of the high-frequency module substrate, wherein the dielectric insulating layer is formed of polyphenylethylene,
The high-frequency module device according to claim 13, wherein the high-frequency module device is formed of an organic material selected from bismaleide triazine, polyimide, liquid crystal polymer, polynorbornene, and benzocyclobutene, an epoxy resin material, and an acrylic resin material.
【請求項16】 上記高周波モジュール基板の高周波回
路部が、上記配線部の配線パターンを銅パターンによっ
て形成されることを特徴とする請求項13に記載の高周
波モジュール装置。
16. The high-frequency module device according to claim 13, wherein the high-frequency circuit portion of the high-frequency module substrate has a wiring pattern of the wiring portion formed by a copper pattern.
【請求項17】 上記高周波モジュール基板の高周波回
路部が、上記内層側配線部の銅パターンを薄膜技術によ
って形成されるとともに、上記表層側配線部の銅パター
ンが厚膜技術によって形成されることを特徴とする請求
項16に記載の高周波モジュール装置。
17. A high-frequency circuit portion of the high-frequency module substrate, wherein a copper pattern of the inner layer side wiring portion is formed by a thin film technology, and a copper pattern of the surface layer side wiring portion is formed by a thick film technology. The high-frequency module device according to claim 16, wherein:
【請求項18】 上記高周波モジュール基板の高周波回
路部には、上記内層側配線部に、上記誘電絶縁層上に薄
膜形成技術により薄膜抵抗体素子部を形成し、この薄膜
抵抗体素子部の一部を陽極酸化法によって酸化物化して
薄膜キャパシタ素子の高誘電膜とすることにより、薄膜
キャパシタ素子と薄膜抵抗体素子とが形成されることを
特徴とする請求項13に記載の高周波モジュール装置。
18. A high-frequency circuit portion of the high-frequency module substrate, wherein a thin-film resistor element portion is formed on the inner-layer side wiring portion on the dielectric insulating layer by a thin-film forming technique. 14. The high-frequency module device according to claim 13, wherein the thin film capacitor element and the thin film resistor element are formed by oxidizing the part by an anodizing method to form a high dielectric film of the thin film capacitor element.
【請求項19】 上記高周波モジュール基板の高周波回
路部には、内層側配線部に、上記誘電絶縁層上に薄膜形
成技術により薄膜抵抗体素子部を形成し、この薄膜抵抗
体素子部の全面が陽極酸化法によって酸化されてなる酸
化薄膜が薄膜キャパシタ素子の高誘電膜と前記薄膜抵抗
体素子の保護膜としてパターニングされることによっ
て、薄膜キャパシタ素子と薄膜抵抗体素子とが同時工程
で形成されることを特徴とする請求項13に記載の高周
波モジュール装置。
19. A high-frequency circuit section of the high-frequency module substrate, wherein a thin-film resistor element section is formed on the dielectric layer by an inner-layer wiring section by a thin-film forming technique. An oxide thin film oxidized by the anodic oxidation method is patterned as a high dielectric film of the thin film capacitor element and a protective film of the thin film resistor element, so that the thin film capacitor element and the thin film resistor element are formed in a simultaneous process. The high-frequency module device according to claim 13, wherein:
【請求項20】 上記薄膜抵抗体層を構成する薄膜が、
窒化タンタル又はタンタルであることを特徴とする請求
項18又は請求項19に記載の高周波モジュール装置。
20. A thin film constituting the thin film resistor layer,
20. The high-frequency module device according to claim 18, wherein the high-frequency module device is tantalum nitride or tantalum.
【請求項21】 上記高周波モジュール基板の高周波回
路部には、上記表層側配線部に形成された上記配線パタ
ーンの入出力端子部を外方に露出させる保護層が形成さ
れることを特徴とする請求項13に記載の高周波モジュ
ール装置。
21. A high-frequency circuit portion of the high-frequency module substrate, wherein a protection layer for exposing an input / output terminal portion of the wiring pattern formed on the surface layer side wiring portion to the outside is formed. The high-frequency module device according to claim 13.
【請求項22】 上記高周波モジュール基板のベース基
板には、上記第2の主面に形成された上記配線パターン
の入出力端子部を外方に露出させて保護層が形成される
ことを特徴とする請求項13に記載の高周波モジュール
装置。
22. A protection layer formed on the base substrate of the high-frequency module substrate by exposing an input / output terminal portion of the wiring pattern formed on the second main surface to the outside. The high-frequency module device according to claim 13.
【請求項23】 上記保護層が、上記配線部の誘電絶縁
層と同一材料又はソルダレジストによって形成されるこ
とを特徴とする請求項21又は請求項22に記載の高周
波モジュール装置。
23. The high-frequency module device according to claim 21, wherein the protection layer is formed of the same material or a solder resist as the dielectric insulating layer of the wiring portion.
【請求項24】 上記高周波モジュール基板の高周波回
路部には、上記高周波集積回路素子を含んで全面を覆う
シールドカバーが取り付けられていることを特徴とする
請求項13に記載の高周波モジュール装置。
24. The high-frequency module device according to claim 13, wherein a shield cover covering the entire surface including the high-frequency integrated circuit element is attached to the high-frequency circuit portion of the high-frequency module substrate.
【請求項25】 上記高周波モジュール基板の高周波回
路部には、上記高周波集積回路素子とシールドカバーと
の間に、熱伝導性を有する樹脂材が充填されていること
を特徴とする請求項13に記載の高周波モジュール装
置。
25. The high frequency circuit portion of the high frequency module substrate is filled with a resin material having thermal conductivity between the high frequency integrated circuit element and the shield cover. The high-frequency module device as described in the above.
【請求項26】 上記高周波モジュール基板の高周波回
路部には、上記高周波集積回路素子の搭載領域に対応位
置して上記ベース基板に貫通する多数個の放熱ビアホー
ルが形成され、 上記ベース基板には上記各放熱ビアホールが接続される
放熱手段が設けられていることを特徴とする請求項13
に記載の高周波モジュール装置。
26. A high-frequency circuit portion of the high-frequency module substrate, wherein a plurality of heat-radiating via holes penetrating through the base substrate are formed at positions corresponding to the mounting area of the high-frequency integrated circuit element. 14. A heat radiating means connected to each heat radiating via hole is provided.
A high-frequency module device according to item 1.
【請求項27】 上記放熱手段が、上記ベース基板に形
成された厚みが大きな放熱パターンによって構成される
ことを特徴とする請求項26に記載の高周波モジュール
装置。
27. The high-frequency module device according to claim 26, wherein said heat radiation means is constituted by a heat radiation pattern having a large thickness formed on said base substrate.
【請求項28】 上記ベース基板が、金属板を内蔵した
多層基板からなり、上記金属板が放熱手段を構成するこ
とを特徴とする請求項26に記載の高周波モジュール装
置。
28. The high-frequency module device according to claim 26, wherein the base substrate is formed of a multilayer substrate including a metal plate, and the metal plate constitutes a heat radiating unit.
【請求項29】 少なくとも一方主面上に多層の配線層
が形成されてなる多層基板からなるベース基板の最上層
に平坦化処理を施して平坦なビルドアップ形成面を形成
する工程を有するベース基板部製作工程と、 上記ベース基板のビルドアップ形成面上に、それぞれ誘
電絶縁層を介して配線パターンを形成するとともに受動
素子を成膜形成してなる配線部を多層に形成して高周波
回路部をビルドアップ形成する高周波回路部製作工程と
を有し、 上記高周波回路部製作工程において、内層側配線部の形
成工程では上記誘電絶縁層上に高周波帯域用のインダク
タ素子が成膜形成されるとともに、上記表層側配線部の
形成工程では上記内層側配線部の誘電絶縁層よりも層厚
とされた上記誘電絶縁層上に低周波帯域用のインダクタ
素子が成膜形成されることを特徴とする高周波モジュー
ル用基板装置の製造方法。
29. A base substrate having a step of forming a flat build-up formation surface by performing a flattening process on an uppermost layer of a multi-layer substrate having a multi-layer wiring layer formed on at least one main surface. Part manufacturing process, on the build-up forming surface of the base substrate, forming a wiring pattern through a dielectric insulating layer, respectively, and forming a wiring part formed by forming a passive element into a multilayer to form a high-frequency circuit part. And a high-frequency circuit part manufacturing step of build-up formation.In the high-frequency circuit part manufacturing step, in the step of forming an inner layer side wiring part, a high-frequency band inductor element is formed and formed on the dielectric insulating layer, In the step of forming the surface-side wiring portion, an inductor element for a low-frequency band is formed and formed on the dielectric insulating layer having a thickness greater than the dielectric insulating layer of the inner-layer side wiring portion. Method for producing a high frequency module substrate and wherein the.
【請求項30】 上記ベース基板部製作工程における上
記ビルドアップ形成面の平坦化処理工程が、表層配線層
を覆って樹脂付銅箔を貼り合わせる工程と、上記樹脂付
銅箔に上記高周波回路部との接続用のビアホールを形成
する工程とを経て、表面研磨法によって上記表層配線層
の表面電極部を露出させるように上記樹脂付銅箔を研磨
する工程であることを特徴とする請求項29に記載の高
周波モジュール用基板装置の製造方法。
30. A step of flattening the build-up forming surface in the step of manufacturing the base substrate portion, the step of bonding a resin-coated copper foil covering a surface wiring layer, and the step of bonding the high-frequency circuit portion to the resin-coated copper foil. Forming a via hole for connection with the substrate and polishing the resin-coated copper foil so as to expose a surface electrode portion of the surface wiring layer by a surface polishing method. 3. The method for manufacturing a substrate device for a high-frequency module according to item 1.
【請求項31】 上記ベース基板部製作工程における最
上層の平坦化処理工程が、表層配線層の全面を絶縁樹脂
で被覆する工程と、表面研磨によって上記表層配線層の
表面電極部を露出させるように上記絶縁樹脂層を研磨す
る工程であることを特徴とする請求項29に記載の高周
波モジュール用基板装置の製造方法。
31. A step of flattening the uppermost layer in the step of manufacturing the base substrate portion, the step of covering the entire surface of the surface wiring layer with an insulating resin, and the step of exposing the surface electrode portion of the surface wiring layer by surface polishing. 30. The method according to claim 29, further comprising the step of polishing the insulating resin layer.
【請求項32】 上記高周波回路部製作工程において、
上記内層側配線部のパターンを絶縁樹脂層上に薄膜技術
によって薄膜の銅パターンとして形成する工程と、上記
表層側配線部のパターンを絶縁樹脂層上に厚膜技術によ
って厚膜の銅パターンとして形成する工程とを有するこ
とを特徴とする請求項29に記載の高周波モジュール用
基板装置の製造方法。
32. In the high frequency circuit part manufacturing process,
A step of forming the pattern of the inner wiring portion on the insulating resin layer as a thin copper pattern by a thin film technique, and a step of forming the pattern of the surface wiring portion on the insulating resin layer as a thick copper pattern by a thick film technique 30. The method of manufacturing a high-frequency module substrate device according to claim 29, further comprising:
【請求項33】 上記高周波回路部製作工程における内
層側配線部の形成工程が、下層の配線層上に誘電絶縁材
によって誘電絶縁層を形成する工程と、上記誘電絶縁層
の所定位置に層間接続ビアホールを形成する工程と、上
記誘電絶縁層上に薄膜形成技術により薄膜抵抗体素子を
形成する工程と、この薄膜抵抗体素子の一部を陽極酸化
法により酸化膜化する工程とを有し、 上記酸化膜を薄膜キャパシタ素子の高誘電膜として、同
時工程で上記内層側配線部内に薄膜キャパシタ素子と薄
膜抵抗体素子とを形成することを特徴とする請求項29
に記載の高周波モジュール用基板装置の製造方法。
33. A step of forming an inner-layer wiring portion in the step of manufacturing a high-frequency circuit portion, comprising the steps of: forming a dielectric insulating layer on a lower wiring layer with a dielectric insulating material; Forming a via hole, forming a thin-film resistor element on the dielectric insulating layer by a thin-film formation technique, and forming a part of the thin-film resistor element into an oxide film by anodic oxidation. 30. A thin film capacitor element and a thin film resistor element are formed in the inner layer side wiring portion in a simultaneous step by using the oxide film as a high dielectric film of a thin film capacitor element.
3. The method for manufacturing a substrate device for a high-frequency module according to item 1.
【請求項34】 上記高周波回路部製作工程における内
層側配線部の形成工程が、下層の配線層上に誘電絶縁材
によって誘電絶縁層を形成する工程と、上記誘電絶縁層
の所定位置に層間接続ビアホールを形成する工程と、上
記誘電絶縁層上に薄膜形成技術により薄膜抵抗体素子を
形成する工程と、この薄膜抵抗体素子の全面を陽極酸化
法により酸化膜化する工程とを有し、 上記酸化膜を薄膜キャパシタ素子の高誘電膜と上記薄膜
抵抗体素子の保護膜として、同時工程で上記内層側配線
部内に薄膜キャパシタ素子と薄膜抵抗体素子とを形成す
ることを特徴とする請求項29に記載の高周波モジュー
ル用基板装置の製造方法。
34. The step of forming the inner layer side wiring part in the step of manufacturing the high frequency circuit part includes the step of forming a dielectric insulating layer on a lower wiring layer with a dielectric insulating material, and the step of forming an interlayer connection at a predetermined position of the dielectric insulating layer. Forming a via hole, forming a thin film resistor element on the dielectric insulating layer by a thin film forming technique, and forming an oxide film by anodic oxidation on the entire surface of the thin film resistor element. 30. The thin film capacitor element and the thin film resistor element are formed in the inner layer side wiring portion at the same time by using an oxide film as a high dielectric film of the thin film capacitor element and a protective film of the thin film resistor element. 3. The method for manufacturing a substrate device for a high-frequency module according to item 1.
【請求項35】 上記上記高周波回路部製作工程におい
て、上記各配線部の誘電絶縁層を、ポリフェニールエチ
レン、ビスマレイドトリアジン、ポリイミド、液晶ポリ
マ、ポリノルボルネン、ベンゾシクロブテンから選択さ
れる有機材、エポキシ系樹脂材、アクリル系樹脂材によ
って形成することを特徴とする請求項29に記載の高周
波モジュール用基板装置の製造方法。
35. In the step of manufacturing the high-frequency circuit section, the dielectric insulating layer of each of the wiring sections is formed of an organic material selected from polyphenylethylene, bismaleidotriazine, polyimide, liquid crystal polymer, polynorbornene, and benzocyclobutene; 30. The method for manufacturing a high-frequency module substrate device according to claim 29, wherein the substrate device is formed of an epoxy resin material or an acrylic resin material.
【請求項36】 上記高周波回路部の表層配線部上にそ
の配線パターンの入出力端子部を外方に露出させる保護
層を形成する保護層形成工程を有することを特徴とする
請求項29に記載の高周波モジュール用基板装置の製造
方法。
36. The method according to claim 29, further comprising the step of forming a protective layer on a surface wiring portion of the high-frequency circuit portion, the protective layer exposing an input / output terminal portion of the wiring pattern to the outside. Of manufacturing a substrate device for a high-frequency module.
【請求項37】 上記ビルドアップ形成面と対向する第
2の主面に電源入力端子部や信号入出力端子部を有する
配線パターンが形成された上記ベース基板に、上記入出
力端子部を外方に露出させる保護層を形成する保護層形
成工程を有することを特徴とする請求項29に記載の高
周波モジュール用基板装置の製造方法。
37. The base substrate having a wiring pattern having a power input terminal portion and a signal input / output terminal portion formed on a second main surface opposite to the build-up formation surface, wherein the input / output terminal portion is disposed outside. 30. The method for manufacturing a substrate device for a high-frequency module according to claim 29, further comprising a protective layer forming step of forming a protective layer exposed to the substrate.
【請求項38】 上記保護層を、上記各配線部の誘電絶
縁層に用いられるポリフェニールエチレン、ビスマレイ
ドトリアジン、ポリイミド、液晶ポリマ、ポリノルボル
ネン、ベンゾシクロブテンから選択される有機材、エポ
キシ系樹脂材、アクリル系樹脂材又はソルダレジストに
よって形成することを特徴とする請求項36又は請求項
37に記載の高周波モジュール用基板装置の製造方法。
38. An organic material selected from polyphenylethylene, bismaleidotriazine, polyimide, liquid crystal polymer, polynorbornene, and benzocyclobutene used for the dielectric insulating layer of each of the wiring portions, and an epoxy resin. 38. The method for manufacturing a high-frequency module substrate device according to claim 36, wherein the substrate device is formed of a material, an acrylic resin material, or a solder resist.
【請求項39】 上記高周波回路部の表層配線部に、誘
電絶縁層と所定の配線パターンを有する上部配線部を形
成する工程と、上記配線パターンの所定の電極部を露出
させて保護層を形成する工程とを有する上部配線部形成
工程と、 上記上部配線部上に、上記電極部と接続される少なくと
も1個以上の高周波集積回路素子を直接搭載する高周波
集積回路素子搭載工程とを有することを特徴とする請求
項29に記載の高周波モジュール用基板装置の製造方
法。
39. A step of forming an upper wiring portion having a dielectric insulating layer and a predetermined wiring pattern on a surface wiring portion of the high-frequency circuit portion, and forming a protective layer by exposing a predetermined electrode portion of the wiring pattern. Forming an upper wiring portion, and a high frequency integrated circuit device mounting step of directly mounting at least one high frequency integrated circuit device connected to the electrode portion on the upper wiring portion. A method for manufacturing a high-frequency module substrate device according to claim 29.
【請求項40】 上記高周波集積回路素子とシールドカ
バーとの間に熱伝導性樹脂材を充填する工程と、 上記高周波回路部に、上記高周波集積回路素子を含んで
その全面を覆うシールドカバーを取り付けるシールドカ
バー取付工程とを有することを特徴とする請求項39に
記載の高周波モジュール用基板装置の製造方法。
40. A step of filling a heat conductive resin material between the high frequency integrated circuit element and the shield cover, and attaching a shield cover covering the entire surface including the high frequency integrated circuit element to the high frequency circuit portion. The method for manufacturing a high-frequency module substrate device according to claim 39, further comprising a shield cover attaching step.
【請求項41】 上記高周波回路部製作工程において、
上記高周波集積回路素子の搭載領域に対応位置して上記
ベース基板に貫通する多数個の放熱ビアホールを形成す
る工程を有し、 上記放熱ビアホールが、上記ベース基板部製作工程にお
いて上記ベース基板に設けられた放熱手段と接続される
ことを特徴とする請求項39に記載の高周波モジュール
用基板装置の製造方法。
41. In the high frequency circuit part manufacturing process,
Forming a plurality of heat radiation via holes penetrating through the base substrate at positions corresponding to the mounting region of the high frequency integrated circuit element, wherein the heat radiation via holes are provided on the base substrate in the base substrate part manufacturing step 40. The method for manufacturing a high-frequency module substrate device according to claim 39, wherein the substrate device is connected to a heat radiating unit.
【請求項42】 上記ベース基板部製作工程において、
表層配線部に厚みが大きな放熱パターンを形成すること
を特徴とする請求項41に記載の高周波モジュール用基
板装置の製造方法。
42. In the base substrate part manufacturing process,
42. The method for manufacturing a high-frequency module substrate device according to claim 41, wherein a heat radiation pattern having a large thickness is formed on the surface wiring portion.
【請求項43】 少なくとも一方主面上に多層の配線層
が形成されてなる多層有機基板からなるベース基板の最
上層に平坦化処理を施して平坦なビルドアップ形成面を
形成する工程を有するベース基板部製作工程と、 上記ベース基板部のビルドアップ形成面上に、それぞれ
誘電絶縁層を介して配線パターンを形成するとともに受
動素子を成膜形成してなる配線部を多層に形成してなる
高周波回路部がビルドアップ形成され、内層側配線部に
は上記誘電絶縁層上に高周波帯域用のインダクタ素子を
成膜形成するとともに、上記表層側配線部には上記内層
側配線部の誘電絶縁層よりも層厚とされた上記誘電絶縁
層上に低周波帯域用のインダクタ素子を成膜形成する高
周波回路部製作工程とを経て高周波モジュール基板を製
作する高周波モジュール基板製作工程と、 上記ベース基板のビルドアップ形成面と対向する第2の
主面に形成された入出力端子部に対応して主面上に接続
端子部が形成されたマザー基板に対して、相対する上記
入出力端子部と接続端子部とを接続することにより上記
高周波モジュール基板を実装する高周波モジュール実装
工程とを有することを特徴とする高周波モジュール装置
の製造方法。
43. A base having a step of forming a flat build-up formation surface by performing a flattening process on an uppermost layer of a base substrate made of a multi-layer organic substrate having a multi-layer wiring layer formed on at least one main surface. A substrate part manufacturing process, and a high frequency formed by forming a wiring part on a build-up forming surface of the base substrate part through a dielectric insulating layer, and forming a multilayer wiring part formed by forming passive elements. The circuit portion is formed by build-up, and the inner layer side wiring portion is formed by forming an inductor element for a high frequency band on the dielectric insulating layer, and the surface layer side wiring portion is formed from the dielectric insulating layer of the inner layer side wiring portion. A high-frequency module for manufacturing a high-frequency module substrate through a high-frequency circuit part manufacturing process of forming a low-frequency band inductor element on the dielectric insulating layer having a large thickness. A board manufacturing process, and a mother board having connection terminal portions formed on the main surface corresponding to input / output terminal portions formed on the second main surface facing the build-up formation surface of the base substrate, A high-frequency module mounting step of mounting the high-frequency module substrate by connecting the opposing input / output terminal portion and connection terminal portion to each other.
【請求項44】 上記ベース基板部製作工程における上
記ビルドアップ形成面の平坦化処理工程が、表層配線層
を覆って樹脂付銅箔を貼り合わせる工程と、上記樹脂付
銅箔に上記高周波回路部との接続用のビアホールを形成
する工程とを経て、表面研磨法によって上記表層配線層
の表面電極部を露出させるように上記樹脂付銅箔を研磨
する工程であることを特徴とする請求項43に記載の高
周波モジュール装置の製造方法。
44. The step of flattening the build-up forming surface in the step of manufacturing the base substrate portion, the step of bonding a resin-coated copper foil covering a surface wiring layer, and the step of bonding the high-frequency circuit portion to the resin-coated copper foil. Forming a via hole for connection to the substrate and polishing the resin-coated copper foil so as to expose a surface electrode portion of the surface wiring layer by a surface polishing method. 3. The method for manufacturing a high-frequency module device according to item 1.
【請求項45】 上記ベース基板部製作工程における最
上層の平坦化処理工程が、表層配線層の全面を絶縁樹脂
で被覆する工程と、表面研磨によって上記表層配線層の
表面電極部を露出させるように上記絶縁樹脂層を研磨す
る工程であることを特徴とする請求項43に記載の高周
波モジュール装置の製造方法。
45. A step of flattening the uppermost layer in the step of manufacturing the base substrate portion, the step of covering the entire surface of the surface wiring layer with an insulating resin, and the step of exposing the surface electrode portion of the surface wiring layer by surface polishing. 44. The method for manufacturing a high-frequency module device according to claim 43, further comprising a step of polishing the insulating resin layer.
【請求項46】 上記高周波回路部製作工程において、
上記内層側配線部のパターンを絶縁樹脂層上に薄膜技術
によって薄膜の銅パターンとして形成する工程と、上記
表層側配線部のパターンを絶縁樹脂層上に厚膜技術によ
って厚膜の銅パターンとして形成する工程とを有するこ
とを特徴とする請求項43に記載の高周波モジュール装
置の製造方法。
46. In the high frequency circuit part manufacturing process,
A step of forming the pattern of the inner wiring portion on the insulating resin layer as a thin copper pattern by a thin film technique, and a step of forming the pattern of the surface wiring portion on the insulating resin layer as a thick copper pattern by a thick film technique The method of manufacturing a high-frequency module device according to claim 43, further comprising:
【請求項47】 上記高周波回路部製作工程における内
層側配線部の形成工程が、下層の配線層上に誘電絶縁材
によって誘電絶縁層を形成する工程と、上記誘電絶縁層
の所定位置に層間接続ビアホールを形成する工程と、上
記誘電絶縁層上に薄膜形成技術により薄膜抵抗体素子を
形成する工程と、この薄膜抵抗体素子の一部を陽極酸化
法により酸化膜化する工程とを有し、 上記酸化膜を薄膜キャパシタ素子の高誘電膜として、同
時工程で上記内層側配線部内に薄膜キャパシタ素子と薄
膜抵抗体素子とを形成することを特徴とする請求項43
に記載の高周波モジュール装置の製造方法。
47. The step of forming an inner-layer side wiring portion in the step of manufacturing a high-frequency circuit portion includes a step of forming a dielectric insulating layer with a dielectric insulating material on a lower wiring layer and an interlayer connection at a predetermined position of the dielectric insulating layer. Forming a via hole, forming a thin-film resistor element on the dielectric insulating layer by a thin-film formation technique, and forming a part of the thin-film resistor element into an oxide film by anodic oxidation. 44. The thin film capacitor element and the thin film resistor element are formed in the inner layer side wiring portion in a simultaneous step by using the oxide film as a high dielectric film of the thin film capacitor element.
3. The method for manufacturing a high-frequency module device according to item 1.
【請求項48】 上記高周波回路部製作工程における内
層側配線部の形成工程が、下層の配線層上に誘電絶縁材
によって誘電絶縁層を形成する工程と、上記誘電絶縁層
の所定位置に層間接続ビアホールを形成する工程と、上
記誘電絶縁層上に薄膜形成技術により薄膜抵抗体素子を
形成する工程と、この薄膜抵抗体素子の全面を陽極酸化
法により酸化膜化する工程とを有し、 上記酸化膜を薄膜キャパシタ素子の高誘電膜と上記薄膜
抵抗体素子の保護膜として、同時工程で上記内層側配線
部内に薄膜キャパシタ素子と薄膜抵抗体素子とを形成す
ることを特徴とする請求項43に記載の高周波モジュー
ル装置の製造方法。
48. The step of forming an inner-layer wiring portion in the step of manufacturing a high-frequency circuit portion includes a step of forming a dielectric insulating layer on a lower wiring layer with a dielectric insulating material, and an interlayer connection at a predetermined position of the dielectric insulating layer. Forming a via hole, forming a thin film resistor element on the dielectric insulating layer by a thin film forming technique, and forming an oxide film by anodic oxidation on the entire surface of the thin film resistor element. 44. A thin film capacitor element and a thin film resistor element are formed in the inner layer side wiring portion at the same time by using an oxide film as a high dielectric film of the thin film capacitor element and a protective film of the thin film resistor element. 3. The method for manufacturing a high-frequency module device according to item 1.
【請求項49】 上記上記高周波回路部製作工程におい
て、上記各配線部の誘電絶縁層を、ポリフェニールエチ
レン、ビスマレイドトリアジン、ポリイミド、液晶ポリ
マ、ポリノルボルネン、ベンゾシクロブテンから選択さ
れる有機材、エポキシ系樹脂材、アクリル系樹脂材によ
って形成することを特徴とする請求項43に記載の高周
波モジュール装置の製造方法。
49. In the high frequency circuit part manufacturing process, an organic material selected from the group consisting of polyphenylethylene, bismaleidotriazine, polyimide, liquid crystal polymer, polynorbornene, and benzocyclobutene; The method for manufacturing a high-frequency module device according to claim 43, wherein the high-frequency module device is formed of an epoxy resin material or an acrylic resin material.
【請求項50】 上記高周波回路部の表層配線部上にそ
の配線パターンの入出力端子部を外方に露出させる保護
層を形成する保護層形成工程を有することを特徴とする
請求項43に記載の高周波モジュール装置の製造方法。
50. The method according to claim 43, further comprising a protective layer forming step of forming a protective layer on a surface wiring portion of the high-frequency circuit portion to expose an input / output terminal portion of the wiring pattern outward. Of manufacturing a high-frequency module device.
【請求項51】 上記ビルドアップ形成面と対向する第
2の主面に電源入力端子部や信号入出力端子部を有する
配線パターンが形成された上記ベース基板に、上記入出
力端子部を外方に露出させる保護層を形成する保護層形
成工程を有することを特徴とする請求項43に記載の高
周波モジュール装置の製造方法。
51. A base substrate having a wiring pattern having a power input terminal portion and a signal input / output terminal portion formed on a second main surface opposite to the build-up forming surface, wherein the input / output terminal portion is disposed outside. The method for manufacturing a high-frequency module device according to claim 43, further comprising a protective layer forming step of forming a protective layer exposed to the outside.
【請求項52】 上記保護層を、上記各配線部の誘電絶
縁層に用いられるポリフェニールエチレン、ビスマレイ
ドトリアジン、ポリイミド、液晶ポリマ、ポリノルボル
ネン、ベンゾシクロブテンから選択される有機材、エポ
キシ系樹脂材、アクリル系樹脂材又はソルダレジストに
よって形成することを特徴とする請求項50又は請求項
51に記載の高周波モジュール装置の製造方法。
52. An organic material selected from polyphenylethylene, bismaleidotriazine, polyimide, liquid crystal polymer, polynorbornene, and benzocyclobutene used for the dielectric insulating layer of each of the wiring portions, and an epoxy resin. 52. The method for manufacturing a high-frequency module device according to claim 50, wherein the high-frequency module device is formed of a material, an acrylic resin material, or a solder resist.
【請求項53】 上記高周波回路部の表層配線部に、誘
電絶縁層と所定の配線パターンを有する上部配線部を形
成する工程と、上記配線パターンの所定の電極部を露出
させて保護層を形成する工程とを有する上部配線部形成
工程と、 上記上部配線部上に、上記電極部と接続される少なくと
も1個以上の高周波集積回路素子を直接搭載する高周波
集積回路素子搭載工程とを有することを特徴とする請求
項43に記載の高周波モジュール装置の製造方法。
53. A step of forming an upper wiring portion having a dielectric insulating layer and a predetermined wiring pattern on a surface wiring portion of the high-frequency circuit portion, and forming a protective layer by exposing a predetermined electrode portion of the wiring pattern. Forming an upper wiring portion, and a high frequency integrated circuit device mounting step of directly mounting at least one high frequency integrated circuit device connected to the electrode portion on the upper wiring portion. A method for manufacturing a high-frequency module device according to claim 43.
【請求項54】 上記高周波集積回路素子とシールドカ
バーとの間に熱伝導性樹脂材を充填する工程と、 上記高周波回路部に、上記高周波集積回路素子を含んで
その全面を覆うシールドカバーを取り付けるシールドカ
バー取付工程とを有することを特徴とする請求項43に
記載の高周波モジュール装置の製造方法。
54. A step of filling a heat conductive resin material between the high frequency integrated circuit element and the shield cover, and attaching a shield cover covering the entire surface including the high frequency integrated circuit element to the high frequency circuit portion. The method for manufacturing a high-frequency module device according to claim 43, further comprising a shield cover attaching step.
【請求項55】 上記高周波回路部製作工程において、
上記高周波集積回路素子の搭載領域に対応位置して上記
ベース基板に貫通する多数個の放熱ビアホールを形成す
る工程を有し、 上記放熱ビアホールが、上記ベース基板部製作工程にお
いて上記ベース基板に設けられた放熱手段と接続される
ことを特徴とする請求項43に記載の高周波モジュール
装置の製造方法。
55. In the high frequency circuit part manufacturing process,
Forming a plurality of heat radiation via holes penetrating through the base substrate at positions corresponding to the mounting region of the high frequency integrated circuit element, wherein the heat radiation via holes are provided on the base substrate in the base substrate part manufacturing step 44. The method for manufacturing a high-frequency module device according to claim 43, wherein the method is connected to a heat radiating unit.
【請求項56】 上記ベース基板部製作工程において、
表層配線部に厚みが50um以上の放熱パターンを形成
することを特徴とする請求項43に記載の高周波モジュ
ール装置の製造方法。
56. The method of manufacturing a base substrate part according to claim
The method for manufacturing a high-frequency module device according to claim 43, wherein a heat radiation pattern having a thickness of 50 µm or more is formed on the surface wiring portion.
JP2001176350A 2001-06-11 2001-06-11 High frequency module substrate device, high frequency module device and manufacturing method thereof Expired - Fee Related JP4604398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001176350A JP4604398B2 (en) 2001-06-11 2001-06-11 High frequency module substrate device, high frequency module device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001176350A JP4604398B2 (en) 2001-06-11 2001-06-11 High frequency module substrate device, high frequency module device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002368428A true JP2002368428A (en) 2002-12-20
JP4604398B2 JP4604398B2 (en) 2011-01-05

Family

ID=19017354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176350A Expired - Fee Related JP4604398B2 (en) 2001-06-11 2001-06-11 High frequency module substrate device, high frequency module device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4604398B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319561A (en) * 2003-04-11 2004-11-11 Toppan Printing Co Ltd Substrate with built-in element and its manufacturing method
JP2006019340A (en) * 2004-06-30 2006-01-19 Tdk Corp Board with built-in semiconductor ic
JP2006032658A (en) * 2004-07-16 2006-02-02 Toppan Printing Co Ltd Manufacturing method of multilayer wiring board with built-in capacitor
JP2006148062A (en) * 2004-10-18 2006-06-08 Fujitsu Ltd Plating method, manufacturing method of semiconductor device, and manufacturing method of circuit substrate
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP2009043978A (en) * 2007-08-09 2009-02-26 Shinko Electric Ind Co Ltd Semiconductor apparatus
JP2013531385A (en) * 2010-06-29 2013-08-01 クアルコム,インコーポレイテッド Integrated voltage regulator including embedded passive devices for stacked ICs
JP2015035569A (en) * 2013-08-08 2015-02-19 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Multilayer electronic structures with embedded filters
JP2021174803A (en) * 2020-04-20 2021-11-01 株式会社村田製作所 Integrated passive component
CN117156661A (en) * 2023-10-30 2023-12-01 四川龙裕天凌电子科技有限公司 High-frequency microwave printed circuit board and processing and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235554A (en) * 1992-02-25 1993-09-10 Hitachi Ltd Multilayer wiring board with printed inductor
JPH0897564A (en) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd Multilayer wiring board and its manufacturing method
JPH09162357A (en) * 1995-12-08 1997-06-20 Hitachi Ltd High frequency semiconductor device
JPH1098269A (en) * 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd Circuit board
JPH11150374A (en) * 1997-11-18 1999-06-02 Sony Corp Multilayer wiring board and manufacture thereof
JP2001077315A (en) * 1999-06-30 2001-03-23 Toshiba Corp Ic device and its manufacturing method, and circuit board and its manufacturing method
JP2002334806A (en) * 2001-05-07 2002-11-22 Sony Corp High-frequency module device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235554A (en) * 1992-02-25 1993-09-10 Hitachi Ltd Multilayer wiring board with printed inductor
JPH0897564A (en) * 1994-09-27 1996-04-12 Matsushita Electric Works Ltd Multilayer wiring board and its manufacturing method
JPH09162357A (en) * 1995-12-08 1997-06-20 Hitachi Ltd High frequency semiconductor device
JPH1098269A (en) * 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd Circuit board
JPH11150374A (en) * 1997-11-18 1999-06-02 Sony Corp Multilayer wiring board and manufacture thereof
JP2001077315A (en) * 1999-06-30 2001-03-23 Toshiba Corp Ic device and its manufacturing method, and circuit board and its manufacturing method
JP2002334806A (en) * 2001-05-07 2002-11-22 Sony Corp High-frequency module device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP2004319561A (en) * 2003-04-11 2004-11-11 Toppan Printing Co Ltd Substrate with built-in element and its manufacturing method
JP2006019340A (en) * 2004-06-30 2006-01-19 Tdk Corp Board with built-in semiconductor ic
JP4501570B2 (en) * 2004-07-16 2010-07-14 凸版印刷株式会社 Manufacturing method of multilayer wiring board with built-in capacitor
JP2006032658A (en) * 2004-07-16 2006-02-02 Toppan Printing Co Ltd Manufacturing method of multilayer wiring board with built-in capacitor
JP4671802B2 (en) * 2004-10-18 2011-04-20 富士通株式会社 Plating method, semiconductor device manufacturing method, and circuit board manufacturing method
US7927998B2 (en) 2004-10-18 2011-04-19 Fujitsu Limited Plating method, semiconductor device fabrication method and circuit board fabrication method
JP2006148062A (en) * 2004-10-18 2006-06-08 Fujitsu Ltd Plating method, manufacturing method of semiconductor device, and manufacturing method of circuit substrate
US8058110B2 (en) 2004-10-18 2011-11-15 Fujitsu Limited Plating method, semiconductor device fabrication method and circuit board fabrication method
JP2009043978A (en) * 2007-08-09 2009-02-26 Shinko Electric Ind Co Ltd Semiconductor apparatus
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
JP2013531385A (en) * 2010-06-29 2013-08-01 クアルコム,インコーポレイテッド Integrated voltage regulator including embedded passive devices for stacked ICs
US9349692B2 (en) 2010-06-29 2016-05-24 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
JP2015035569A (en) * 2013-08-08 2015-02-19 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Multilayer electronic structures with embedded filters
US10014843B2 (en) 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
JP2021174803A (en) * 2020-04-20 2021-11-01 株式会社村田製作所 Integrated passive component
JP7283434B2 (en) 2020-04-20 2023-05-30 株式会社村田製作所 integrated passive components
CN117156661A (en) * 2023-10-30 2023-12-01 四川龙裕天凌电子科技有限公司 High-frequency microwave printed circuit board and processing and manufacturing method thereof
CN117156661B (en) * 2023-10-30 2024-02-02 四川龙裕天凌电子科技有限公司 High-frequency microwave printed circuit board and processing and manufacturing method thereof

Also Published As

Publication number Publication date
JP4604398B2 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
JP4529262B2 (en) High frequency module device and manufacturing method thereof
KR101010126B1 (en) Method for fabricating high frequency module
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
JP4318417B2 (en) High frequency module board device
US7599190B2 (en) High-frequency module, and method of producing same
US7244656B2 (en) Thin film circuit board device and method for manufacturing the same
JP3941416B2 (en) High frequency module device and manufacturing method thereof
JP4604398B2 (en) High frequency module substrate device, high frequency module device and manufacturing method thereof
JP2004079736A (en) Substrate device with built-in chip and manufacturing method therefor
JP4608794B2 (en) High frequency module device and manufacturing method thereof
JP2003051567A (en) High-frequency module substrate unit therefor and manufacturing method therefor
JP2002374069A (en) High-frequency module device and manufacturing method therefor
JP4595240B2 (en) High frequency module substrate device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100920

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees