JP4608794B2

JP4608794B2 - High frequency module device and manufacturing method thereof

Info

Publication number: JP4608794B2
Application number: JP2001081727A
Authority: JP
Inventors: 崇之平林; 孝彦小瀬村; 剛小川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-03-21
Filing date: 2001-03-21
Publication date: 2011-01-12
Anticipated expiration: 2021-03-21
Also published as: JP2002280745A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばパーソナルコンピュータ、携帯電話機、オーディオ機器等の各種電子機器に好適に搭載され、情報通信機能やストレージ機能等を有して超小型通信機能モジュールを構成する高周波モジュール装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易にかつ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ（ＡＶデータ）は、携帯電話機によって屋外での受信も可能である。
【０００３】
ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばＩＥＥＥ８０２．１１ａで提案されているような５ＧＨｚ帯域の狭域無線通信システム、ＩＥＥＥ８０２．１１ｂで提案されているような２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いはＢｌｕｅｔｏｏｔｈと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。
【０００４】
データ等の送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となっている。
【０００５】
一方、データ等の送受信システムにおいては、小型軽量で携帯可能であり上述した通信機能を有する通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に図２７に示すような送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路１００が備えられる。
【０００６】
高周波送受信回路１００には、アンテナや切替スイッチを有して情報信号を受信或いは送信するアンテナ部１０１と、送信と受信との切替を行う送受信切替器１０２とが備えられる。高周波送受信回路１００には、周波数変換回路部１０３や復調回路部１０４等からなる受信回路部１０５が備えられる。高周波送受信回路１００には、パワーアンプ１０６やドライブアンプ１０７及び変調回路部１０８等からなる送信回路部１０９が備えられる。高周波送受信回路１００には、受信回路部１０５や送信回路部１０９に基準周波数を供給する基準周波数生成回路部が備えられる。
【０００７】
以上のような構成の高周波送受信回路１００においては、詳細を省略するが、各段間にそれぞれ介挿された種々のフィルタ、局発装置（ＶＣＯ）、ＳＡＷフィルタ等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、抵抗、キャパシタ等の受動部品の点数が非常に多い構成となっている。したがって、高周波送受信回路１００は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。
【０００８】
一方、通信端末機器には、図２８に示すように中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路１１０も用いられる。高周波送受信回路１１０においては、アンテナ部１１１によって受信された情報信号が送受信切替器１１２を介して復調回路部１１３に供給されて直接ベースバンド処理が行われる。高周波送受信回路１１０においては、ソース源で生成された情報信号が変調回路部１１４において中間周波数に変換されることなく直接所定の周波数帯域に変調され、アンプ１１５と送受信切替器１１２を介してアンテナ部１１１から送信される。
【０００９】
以上のような構成の高周波送受信回路１１０においては、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より１チップ化に近い構成が見込まれるようになる。しかしながら、高周波送受信回路１１０においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路１１０は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路１１０は、ＤＣオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題があった。
【００１０】
【発明が解決しようとする課題】
従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばＳｉ−ＣＭＯＳ回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、試みの１つは、例えば特性のよい受動素子をＳｉ基板上に形成するとともにフィルタ回路や共振器等をＬＳＩ上に作り込み、さらにベースバンド部分のロジックＬＳＩも集積化することで、いわゆる１チップ化高周波モジュールを製作する方法である。
【００１１】
しかしながら、この１チップ化高周波モジュールにおいては、図２９に示すように、いかにして性能のよいインダクタ部１２０をＬＳＩ上に形成するかが極めて重要となる。かかる１チップ化高周波モジュールでは、Ｓｉ基板１２１及びＳｉＯ_２絶縁層１２２のインダクタ部形成部位１２３に対応して大きな凹部１２４を形成する。１チップ化高周波モジュールは、凹部１２４に臨ませて第１の配線層１２５を形成するとともに凹部１２４を閉塞する第２の配線層１２６が形成されてコイル部１２７を構成する。また、１チップ化高周波モジュールは、他の対応として配線パターンの一部を基板表面から立ち上げて空中に浮かすといった対応を図ることによってインダクタ部１２０が形成されていた。しかしながら、この１チップ化高周波モジュールは、いずれもインダクタ部１２０を形成する工程が極めて面倒であり、工程の増加によってコストがアップするといった問題があった。
【００１２】
また、この１チップ化高周波モジュールにおいては、アナログ回路の高周波回路部と、デジタル回路のベースバンド回路部との間に介在するＳｉ基板の電気的干渉が大きな問題となった。
【００１３】
以上のような欠点を改善する高周波モジュールとしては、例えば図３０に示したＳｉ基板をベース基板に用いた高周波モジュール１３０や、図３１に示したガラス基板をベース基板に用いた高周波モジュール１４０が提案されている。
【００１４】
この高周波モジュール１３０は、Ｓｉ基板１３１上にＳｉＯ_２層１３２を形成した後に、リソグラフィ技術によって受動素子形成層１３３が成膜形成されてなる。
【００１５】
受動素子形成層１３３には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。
【００１６】
高周波モジュール１３０は、受動素子形成層１３３上にビア（中継スルーホール）等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の回路素子１３４が直接実装されて構成される。この高周波モジュール１３０は、例えばマザー基板等に実装することで、高周波回路部とベースバンド回路部とを区分して両者の電気的干渉を抑制することが可能とされる。
【００１７】
ところで、かかる高周波モジュール１３０においては、導電性を有するＳｉ基板１３１が、受動素子形成層１３３内に各受動素子を形成する際に機能するが、各受動素子の良好な高周波特性にとって邪魔になるといった問題があった。
【００１８】
一方、高周波モジュール１４０は、上述した高周波モジュール１３０におけるＳｉ基板１３１の問題を解決するために、ベース基板にガラス基板１４１が用いられている。高周波モジュール１４０も、ガラス基板１４１上にリソグラフィ技術によって受動素子形成層１４２が成膜形成されてなる。受動素子形成層１４２には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。
【００１９】
高周波モジュール１４０は、受動素子形成層１４２上にビア等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の回路素子１４３が直接実装されて構成される。この高周波モジュール１４０は、導電性を有しないガラス基板１４１を用いることで、ガラス基板１４１と受動素子形成層１４２との容量的結合度が抑制され受動素子形成層１４２内に良好な高周波特性を有する受動素子を形成することが可能である。
【００２０】
ところで、高周波モジュール１４０においては、例えばマザー基板等に実装するために、受動素子形成層１４２の表面に端子パターンを形成するとともにワイヤボンディング法等によってマザー基板との接続が行われる。したがって、高周波モジュール１４０は、端子パターン形成工程やワイヤボンディング工程が必要となる。
【００２１】
これらの１チップ化高周波モジュールにおいては、上述したようにベース基板上に高精度の受動素子形成層が形成される。ベース基板には、受動素子形成層を薄膜形成する際に、スパッタリング時の表面温度の上昇に対する耐熱特性、リソグラフィ時の焦点深度の保持、マスキング時のコンタクトアライメント特性が必要となる。ベース基板は、このために高精度の平坦性が必要とされるとともに、絶縁性、耐熱性或いは耐薬品性等が要求される。
【００２２】
上述したＳｉ基板１３１やガラス基板１４１は、かかる特性を有しておりＬＳＩと別プロセスにより低コストで低損失な受動素子の形成を可能とする。また、Ｓｉ基板１３１やガラス基板１４１は、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターンを形成する湿式エッチング法等と比較して、高精度の受動素子の形成が可能であるとともに、素子サイズをその面積が１／１００程度まで縮小することを可能とする。さらに、Ｓｉ基板１３１やガラス基板１４１は、受動素子の使用限界周波数帯域を２０ＧＨｚまで高めることも可能とする。
【００２３】
ところで、かかる１チップ化高周波モジュールにおいては、上述したようなＳｉ基板１３１やガラス基板１４１上に受動素子とともに配線やグランド等が薄膜形成技術や厚膜形成技術によって多層に形成されている。このため、図３２に示す高周波モジュール２００においては、Ｓｉ基板１３１やガラス基板１４１上に形成された受動素子とグランド部２０１、ここでは主に、インダクタ部２０２とグランド部２０１との間の距離が近いことから寄生容量の影響によりインダクタ部２０２のインダクタンスのＱ値が劣化するといった問題があった。
【００２４】
高周波モジュール２００においては、かかる問題を防止するために、例えば第１の薄膜層２０３及び第２の薄膜層２０４を厚くしてインダクタ部２０２とグランド部２０１との距離を離し、インダクタ部２０２に対する寄生容量の影響を低減する方法が提案されている。また、高周波モジュール２００においては、図３３に示すように、インダクタ部２０２の下方にグランド部２０１が形成されない配線禁止領域Ａを施すことによりインダクタ部２０２に対する寄生容量の影響を低減する方法も提案されている。
【００２５】
しかしながら、第１の方法は、インダクタ部２０２と配線２０５とを配線するためのビア２０６を形成する際に第１の薄膜層２０３が厚くなったためにビア２０６の径が大きくなってしまい、高周波モジュール２００の厚みや面積が大型化するといった問題がある。
【００２６】
一方、第２の方法は、グランド部２０１がマイクロストリップ線路のシールド、ＲＦ電流が他の配線への干渉や不要な結合をすることを防ぐシールドとして機能していることから、配線禁止領域Ａでこれらのシールドが機能しなくなる。また、第２の方法は、グランド部２０１を電源や受動素子を電気的に接続させる配線としても機能させていることから、配線禁止領域Ａを避けて配線を施すことにより、高周波モジュール２００の面積が大型化するといった問題がある。
【００２７】
そこで、本発明は、ベース基板上に形成された配線層の受動素子に対する寄生容量の影響を低減するとともに、高機能化及び小面積化、小型化を図った高周波モジュール装置及びその製造方法を提供することを目的に提案されたものである。
【００２８】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる高周波モジュール装置は、主面上に配線層を有するベース基板と、ベース基板上に、誘電絶縁材料をスピンコート法で塗布することにより形成された誘電絶縁層と、当該誘電絶縁層上に薄膜形成された受動素子とを有する高周波素子部とを備え、誘電絶縁層の形成面上に設けた誘電絶縁材料の流れを抑制する流動抑制部により、誘電絶縁層に厚みが部分的に大となる肉厚部が形成され、この誘電絶縁層の肉厚部上に受動素子が形成されていることを特徴としている。
【００２９】
以上のように構成された本発明にかかる高周波モジュール装置によれば、ベース基板の誘電絶縁層の形成面上に流動抑制部が設けられたことにより、回転操作された状態のベース基板に滴下された誘電絶縁材料の周面へと広がる流れが流動抑制部により抑制されて、誘電絶縁層に厚みが部分的に大となる肉厚部が形成される。したがって、高周波モジュール装置によれば、誘電絶縁層の肉厚部上に形成された受動素子とベース基板上に形成された配線層との距離が保持され、受動素子に対する配線層からの寄生容量の影響が低減される。
【００３０】
また、上述した目的を達成する本発明にかかる高周波モジュール装置の製造方法は、主面上に配線層を有するベース基板を形成するベース基板形成工程と、ベース基板上にスピンコート法により誘電絶縁材料を塗布することにより形成された誘電絶縁層と、当該誘電絶縁層上に薄膜形成される受動素子とを有する高周波素子部を形成する高周波素子部形成工程とを経て高周波モジュール装置を製造する。高周波素子部形成工程は、ベース基板上にスピンコート法により塗布される誘電絶縁材料の流れを抑制する流動抑制部を形成する流動抑制部形成工程と、流動抑制部が形成されたベース基板上に、スピンコート法により塗布された誘電絶縁材料の流れが流動抑制部により抑制されることで部分的に厚みが大となる肉厚部を有する誘電絶縁層を形成する誘電絶縁層形成工程と、誘電絶縁層の肉厚部上に受動素子を形成する受動素子形成工程とを有することを特徴とする。
【００３１】
以上のように構成された本発明にかかる高周波モジュール装置の製造方法によれば、流動抑制部形成工程によりベース基板上に形成された流動抑制部が、誘電絶縁層形成工程でスピンコート法により塗布された誘電絶縁材料の流れを抑制して誘電絶縁層に部分的な肉厚部を形成する。これにより、高周波モジュール装置の製造方法では、受動素子形成工程により誘電絶縁層の肉厚部上に形成された受動素子とベース基板上に形成された配線層との距離が保持され、受動素子に対する配線層からの寄生容量が低減された高周波モジュール装置が製造される。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として図１に示した高周波モジュール装置１は、詳細を後述するベース基板部製作工程で形成されたベース基板部２の最上層が高精度の平坦面からなる高周波素子層形成面３として構成されているとともに、この高周波素子層形成面３上に詳細を後述する高周波素子層部製作工程によって高周波素子層部４が形成されてなる。高周波モジュール装置１は、ベース基板部２が、上層に形成された高周波素子層部４に対する電源系の配線部や制御系の配線部或いはグランド部を構成する。高周波モジュール装置１には、図１に示すように、高周波素子層部４の上面に高周波ＩＣ９０やチップ部品９１が実装されるとともにシールドカバー９２によって封装される。高周波モジュール装置１は、いわゆる１チップ部品としてマザー基板９３上に実装される。
【００３３】
ベース基板部２は、両面基板からなるコア基板５と、このコア基板５をコアとしてその第１の主面５ａ側に形成された第１のパターン配線層６と、第２の主面５ｂ側に形成された第２のパターン配線層７とからなる。ベース基板部２には、コア基板５に対して第１の樹脂付銅箔８及び第２の樹脂付銅箔９が接合される。第１の樹脂付銅箔８は、コア基板５の第１の主面５ａ側に接合されて、このコア基板５とともに２層からなる第１のパターン配線層６を形成する。第２の樹脂付銅箔９は、コア基板５の第２の主面５ｂ側に接合されて、このコア基板５とともに２層からなる第２のパターン配線層７を形成する。
【００３４】
ベース基板部２の構成並びに作製工程について、以下図２乃至図１０を参照しながら詳細に説明する。
【００３５】
ベース基板部２の製作工程は、図２に示すように、コア基板５の第１の主面５ａ及び第２の主面５ｂに適宜の第１のパターン配線層１２及び第２のパターン配線層１３やコア基板５を貫く複数のビアホール１４を形成する第１のパターン配線層形成工程ｓ−１と、コア基板５の第１の主面５ａ及び第２の主面５ｂに第１の樹脂付銅箔８と第２の樹脂付銅箔９とをそれぞれ接合する第１の銅箔接合工程ｓ−２と、これら樹脂付銅箔８、９とにビア１５、１６を形成するビア形成工程ｓ−３とを有する。ベース基板部２の製作工程は、接合された樹脂付銅箔８、９にそれぞれ適宜の第３のパターン配線層１７及び第４のパターン配線層１８とを形成する第２のパターン配線層形成工程ｓ−４とを経て、ベース基板中間体１９を製作する。
【００３６】
ベース基板部２の製作工程は、ベース基板中間体１９に対して第３のパターン配線層１７及び第４のパターン配線層１８を被覆する第３の樹脂付銅箔１０と第２の樹脂付銅箔１１とをそれぞれ接合する第２の銅箔接合工程ｓ−５を有する。ベース基板部２の製作工程は、第３の樹脂付銅箔１０と第４の樹脂付銅箔１１とに対して研磨処理を施して第１の主面５ａ側の最上層に高周波素子層形成面３を形成する研磨工程ｓ−６を経てベース基板部２を製作する。
【００３７】
コア基板５は、低誘電率で低いＴａｎδ、すなわち高周波特性に優れた基材、例えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン（商標名テフロン）、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、セラミック或いはセラミックと有機基材の混合体等が用いられて形成される。コア基板５は、機械的剛性とともに耐熱性、耐薬品性を有し、例えば上述した基材よりもさらに廉価なエポキシ系基板ＦＲ−５等も用いられる。コア基板５は、上述した基材によって形成されることで、高精度に形成されることによって比較的高価となるＳｉ基板やガラス基板と比較して廉価であり、材料コストの低減が図られる。
【００３８】
コア基板５には、図３に示すように、第１の主面５ａと第２の主面５ｂの全面に銅箔層２０ａ、２０ｂが形成されている。コア基板５には、図４に示すように、第１のパターン配線層形成工程ｓ−１が施される。コア基板５は、ドリルやレーザによる孔穿加工が施されて所定の位置にそれぞれビアホール１４が形成される。コア基板５には、メッキ等によって内壁に導通処理が施されたビアホール１４内に、導電ペースト２１を埋め込んだ後にメッキ法によって蓋形成が行われる。コア基板５は、銅箔層２０ａ、２０ｂに対してフォトリソグラフ処理が施されることによって、第１の主面５ａと第２の主面５ｂとにそれぞれ所定の第１のパターン配線層１２及び第２のパターン配線層１３とが形成される。
【００３９】
以上の工程を経たコア基板５には、第１の銅箔接合工程ｓ−２によって、図５に示すように、第１のパターン配線層１２及び第２のパターン配線層１３をそれぞれ被覆して第１の樹脂付銅箔８と第２の樹脂付銅箔９とが第１の主面５ａと第２の主面５ｂに接合される。第１の樹脂付銅箔８と第２の樹脂付銅箔９には、それぞれ銅箔層８ａ、９ａの一方主面の全体に樹脂層８ｂ、９ｂが裏打ちされたいわゆる樹脂付銅箔が用いられる。
【００４０】
第１の樹脂付銅箔８及び第２の樹脂付銅箔９は、樹脂層８ｂ、９ｂ側を接合面として、コア基板５の第１の主面５ａと第２の主面５ｂとに接着樹脂（プリプレグ）によって接合される。なお、これら第１の樹脂付銅箔８及び第２の樹脂付銅箔９は、樹脂層８ｂ、９ｂが熱可塑性樹脂によって形成される場合には、接着樹脂を不要としてコア基板５に接合される。
【００４１】
第１の樹脂付銅箔８と第２樹脂付銅箔９には、コア基板５に接合された状態においてビア形成工程ｓ−３が施されて、図６に示すように、上述した各ビアホール１４に対応する部位に対してフォトリソグラフ処理が施されることにより、それぞれビア１５、１６が形成される。ビア形成工程ｓ−３は、ビア１５、１６の形成部位にフォトリソグラフ処理を施した後、湿式エッチングを行って第１の樹脂付銅箔８と第２樹脂付銅箔９とに開口部２２ａ、２２ｂを形成し、これら開口部２２ａ、２２ｂをマスクとしてレーザ加工を施こすことによって第１のパターン配線層１２或いは第２のパターン配線層１３のランド部が受けとなってそれぞれにビア１５、１６を形成する。
【００４２】
第１の樹脂付銅箔８と第２樹脂付銅箔９には、図７に示すように、ビアメッキ等によりビア１５、１６の内壁に導通処理が施されるとともにメッキ法や導電ペーストの埋め込みにより導電材２３ａ、２３ｂが充填される。第１の樹脂付銅箔８及び第２樹脂付銅箔９には、第２のパターン配線層形成工程ｓ−４により、銅箔層８ａ、９ａにそれぞれ所定のパターンニングが施されて、第３のパターン配線層１７及び第４のパターン配線層１８とが形成される。第２のパターン配線層形成工程ｓ−４は、上述した第１のパターン配線層形成工程ｓ−１と同様に、銅箔層８ａ、９ａに対してフォトリソグラフ処理を施こすことにより樹脂層８ｂ、９ｂ上にそれぞれ第３のパターン配線層１７と第４のパターン配線層１８とを形成してベース基板中間体１９を製作する。
【００４３】
ベース基板部製作工程においては、ベース基板部２に後述する高周波素子層部４を形成するために、ベース基板中間体１９に対して高精度の平坦性を有する高周波素子層形成面３を形成する研磨工程が施される。ベース基板中間体１９には、第２の銅箔接合工程ｓ−５により、図８に示すように第３のパターン配線層１７及び第４のパターン配線層１８をそれぞれ被覆して第３の樹脂付銅箔１０と第４の樹脂付銅箔１１とが第１の主面５ａ及び第２の主面５ｂにそれぞれ接合される。第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１も、上述した第１の樹脂付銅箔８や第２の樹脂付銅箔９と同様に、それぞれ銅箔層１０ａ、１１ａの一方主面の全体に亘って樹脂層１０ｂ、１１ｂが裏打ちされたいわゆる樹脂付銅箔が用いられる。
【００４４】
第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１は、図９に示すように、樹脂層１０ｂ、１１ｂを接合面として、ベース基板中間体１９の表裏主面に接着樹脂（プリプレグ）によって接合される。なお、第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１も、樹脂層１０ｂ、１１ｂが熱可塑性樹脂によって形成される場合には、接着樹脂を不要としてベース基板中間体１９に接合される。
【００４５】
ベース基板中間体１９には、研磨工程ｓ−６により、接合した第３の樹脂付銅箔１０と第４の樹脂付銅箔１０とに対して研磨処理が施される。研磨工程ｓ−６は、例えばアルミナとシリカの混合液からなる研磨材により第３の樹脂付銅箔１０と第４の樹脂付銅箔１１の全体を研磨することによってベース基板中間体１９の両面を精度の高い平坦面に形成する。研磨工程ｓ−６においては、図１０に示すように、第３の樹脂付銅箔１０側、換言すれば高周波素子層形成面３については第３のパターン配線層１７が露呈するまでの研磨を施す。また、研磨工程ｓ−６においては、第４の樹脂付銅箔１１側については第４のパターン配線層１８を露呈させずに樹脂層１１ｂが所定の厚みΔｘを残すようにして研磨を施す。
【００４６】
ベース基板部製作工程は、上述した各工程によりコア基板５からベース基板中間体１９を経て、良好な平坦精度を有する高周波素子層形成面３が形成されてなるベース基板部２を製作する。ベース基板部製作工程は、ベース基板中間体１９を製作する工程を従来の多層基板の製作工程と同様とすることで、多層基板の製作プロセスをそのまま適用可能であるとともに、量産性も高いといった特徴を有している。なお、ベース基板部製作工程については、上述した工程に限定されるものではなく、従来採用されている種々の多層基板の製作工程が採用されてもよいことは勿論である。
【００４７】
ベース基板部２は、上述したようにコア基板５の第１の主面５ａ側に接合された第１の樹脂付銅箔８によって、第３のパターン配線層１７が形成されている。ベース基板部２は、この第３のパターン配線層１７が、第３の樹脂付銅箔１０の樹脂層１０ｂを第３のパターン配線層１７が露呈するまで研磨が施された構造となっている。ベース基板部２は、後述する高周波素子層部製作工程において、第３のパターン配線層１７上に高周波素子層部４を形成することで、第３のパターン配線層１７を薬品、機械的或いは熱的負荷から保護する樹脂層１０ｂが不要となる。ベース基板部２は、かかる構成によって後述する高周波素子層部製作工程において、第３のパターン配線層１７が高周波素子層部に対する電源系の配線部や制御系の配線部或いはグランド部を構成する。
【００４８】
ベース基板部２は、上述したようにコア基板５の第２の主面５ｂ側に接合された第２の樹脂付銅箔９によって、第４のパターン配線層１８が形成されている。ベース基板部２は、この第４のパターン配線層１８が、第４の樹脂付銅箔１１の樹脂層１１ｂの研削量を制限することによって第４のパターン配線層１８が露呈されない構造となっている。ベース基板部２は、かかる構成によって後述する高周波素子層部製作工程において、第４のパターン配線層１８が残された樹脂層１１ｂ（誘電体層）によって薬品や機械的或いは熱的負荷から保護されるようにする。第４のパターン配線層１８は、高周波素子層部４を形成した後に、上述した樹脂層１１ｂが切削除去されることで露呈されて入出力端子部２４を構成する。
【００４９】
以上のようにして製作されたベース基板部２には、後述する高周波素子層形成工程を経て高周波素子層形成面３上に高周波素子層部４が積層形成される。高周波素子層部４には、平坦化されたベース基板部２の高周波素子層形成面３上に、誘電絶縁材料からなる第１の誘電絶縁層３０乃至第３の誘電絶縁層３２と、誘電絶縁材料の流れを抑制する流動抑制部３３と、薄膜形成技術を用いて形成されたキャパシタ部２６、レジスタ部２７等の受動素子が内蔵された素子形成層部２８と、一部にインダクタ部２５が形成された配線層部２９とが形成されてなる。高周波素子層部４には、配線層部２９上に高周波ＩＣ９０やチップ部品９１が実装されるとともに、全体がシールドカバー９２によって覆われる。
【００５０】
なお、ベース基板部製作工程においては、コア基板５に対して第２の樹脂付銅箔９を介して接合される第４の樹脂付銅箔１１が、銅箔部１１ａを研磨されることになる。ベース基板部製作工程においては、接合された各構成部材がプレス機によってプレスされて一体化される。ベース基板部製作工程においては、金属製のプレス面と第４の樹脂付銅箔１１とのなじみがよく、精度のよいプレスが行われるようになる。したがって、第４の樹脂付銅箔１１については、銅箔部が配線層を構成しないことから、銅貼りでなく他の樹脂付金属箔であってもよい。
【００５１】
上述したベース基板部製作工程においては、両面基板からなるコア基板５をコアとしてその第１の主面５ａと第２の主面５ｂとに第１の樹脂付銅箔８乃至第４の樹脂付銅箔１１とを接合して４層構成のベース基板部２を製作する工程を採用したが、本発明はかかるベース基板部の製作工程に限定されるものではないことは勿論である。ベース基板部の製作工程としては、例えば２枚の両面基板を接着樹脂（プリプレグ）によって接合されることで上述したベース基板部２と同様のベース基板部が製作される。
【００５２】
高周波素子層部４の構成並びに作製工程について、以下図１１乃至図２０を参照しながら詳細に説明する。
【００５３】
高周波素子層部４の製作工程は、上述した工程を経て製作されたベース基板部２の平坦化された高周波素子層形成面３上に、第１の誘電絶縁層３０を成膜形成する第１の誘電絶縁層形成工程ｓ−７と、第１の誘電絶縁層３０上に誘電絶縁材料の流れを抑制する流動抑制部３３を形成する流動抑制部形成工程ｓ−８と、流動抑制部３３が形成された第１の誘電絶縁層３０上に第２の誘電絶縁層３１を成膜形成する第２の誘電絶縁層形成工程ｓ−９と、第２の誘電絶縁層３１上に素子形成層部２８を形成するための下地処理を施す下地処理工程ｓ−１０と、素子形成層部２８内に各受動素子を形成する受動素子形成工程ｓ−１１との工程を経る。高周波素子層部４の製作工程は、素子形成層部２８を被覆するとともに配線層部２９を形成するための第３の誘電絶縁層３２を成膜形成する第３の誘電絶縁層形成工程ｓ−１２と、配線層部２９に所定のパターン配線３４や受動素子を形成する配線層形成工程ｓ−１３と、表裏主面を被覆するレジスト層３５ａ、３５ｂを形成するレジスト層形成工程ｓ−１４とを経て、高周波モジュール装置１を製作する。
【００５４】
ベース基板部２には、第１の誘電絶縁層形成工程ｓ−７において、図１２に示すように、高周波素子層形成面３上に誘電絶縁材料が供給されて例えばスピンコート法により第１の誘電絶縁層３０が成膜形成される。誘電絶縁材料には、コア基板５と同様に低誘電率で低いＴａｎδ、すなわち高周波特性に優れかつ耐熱性や耐薬品性に優れた基材が用いられる。誘電絶縁材料には、具体的には、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或いはエポキシ樹脂やアクリル系樹脂が用いられる。
【００５５】
第１の誘電絶縁層３０上には、流動抑制部作製工程ｓ−８において、図１３に示すように、例えばメッキ法により金属膜からなる流動抑制部３３が厚膜形成される。流動抑制部３３は、詳細な構成については後述するが、厚みが５０μｍ乃至１００μｍ程度に厚膜形成されてなる。なお、流動抑制部３３の作製は、必ずしもメッキ法に限定されることはなく、金属膜の厚膜形成が可能とされる、例えばスクリーン印刷法等を適用して成膜してもよい。
【００５６】
第１の誘電絶縁層の主面に形成された流動抑制部３３上には、第２の誘電絶縁層形成工程ｓ−９において、図１４に示すように、誘電絶縁材料が供給されて例えばスピンコート法により第２の誘電絶縁層３１が成膜形成される。誘電絶縁材料には、第１の誘電絶縁層３０と同様に低誘電率で低いＴａｎδ、すなわち高周波特性に優れかつ耐熱性や耐薬品性に優れた基材が用いられる。
【００５７】
第２の誘電絶縁層形成工程ｓ−９においては、図１４に示すように、回転操作されるベース基板部２に滴下された誘電絶縁材料が外周方向へと広がる際に、第１の誘電絶縁層３０上に形成された流動抑制部３３によって流れが抑制されて部分的に厚みが大となる肉厚部３６を有する第２の誘電絶縁層３１が形成される。第２の誘電絶縁層形成工程ｓ−９においては、第２の誘電絶縁層３１に対して第１の誘電絶縁層３０を貫通する多数のビア３７が形成される。各ビア３７は、高周波素子層形成面３に露呈された第３のパターン配線層１７の所定のランド１７ａに対応して形成され、ランド１７ａを外方に臨ませる。各ビア３７は、誘電絶縁材料として感光性樹脂を用いた場合には、所定のパターンニングに形成されたマスクを第２の誘電絶縁層３１に取り付けてフォトリソグラフ法により形成される。各ビア３７は、その他適宜の方法によっても形成される。
【００５８】
下地処理工程ｓ−１０においては、図１５に示すように、各ビア３７を含む第２の誘電絶縁層３１の表面上に、例えばスパッタリング法等によって全面に亘って例えばニッケル層と銅層とからなる配線層３８が成膜形成されて素子形成層部２８となる。配線層３８は、ニッケル層と銅層の厚みがそれぞれ５０ｎｍ乃至５００ｎｍ程度に成膜されてなる。下地処理工程ｓ−１０においては、配線層３８のレジスタ部２７の形成部位をレジストでマスキングした状態で硝酸／硫酸／酢酸の混合液からなるエッチング液によってエッチング処理を施すことにより、配線層３８を除去する処理を行う。
【００５９】
配線層３８には、受動素子層形成工程ｓ−１１が施されてレジスタ部２７やキャパシタ部２６が形成される。配線層３８には、図１５に示すように、除去された部位にリフトオフ法によって窒化タンタル層３９が形成される。この窒化タンタル層３９は、レジスト処理された全面に窒化タンタル（ＴａＮ）がスパッタリングされ、レジスト層部分の窒化タンタルが取り去られることにより配線層３８が除去されたレジスタ部２７の対応部位にのみ形成される。
【００６０】
配線層３８には、図１５に示すようにキャパシタ部２６の形成部位にも窒化タンタル層４０が形成される。配線層３８には、キャパシタ部形成部位を除く全面にレジストコーティングが行われた状態で、ホウ酸アンモニウム等の電解液中で窒化タンタルが陽極となるように電界がかけられる、いわゆる陽極酸化が施される。この陽極酸化処理は、１００Ｖ、３０分程度の電界印加により行われることにより、窒化タンタル層４０が酸化して、タンタルオキサイト（ＴａＯ２）層４１を形成する。
【００６１】
配線層３８には、必要な配線パターンだけを残すようにフォトリソグラフ処理によってレジストパターンニングが行われる。タンタルオキサイト層４１には、レジストを取り去った後にマスキングが施され、例えばリフトオフ法によってニッケル層と銅層とからなる上部電極４２が形成される。高周波素子層部製作工程においては、以上の工程を経て、図１６に示すベース基板部２上に流動抑制部３３や受動素子等が形成された高周波モジュール装置中間体４３が製作される。
【００６２】
高周波素子層部製作工程においては、以上の工程を経て製作された高周波モジュール装置中間体４３に対して、第３の誘電絶縁層形成工程ｓ−１２によって図１７に示すように第３の誘電絶縁層３２が成膜形成される。第３の誘電絶縁層形成工程ｓ−１２は、上述した第１の誘電絶縁層３０及び第２の誘電絶縁層３１と同様の方法によって第３の誘電絶縁層３２を形成するとともに、この第３の誘電絶縁層３２に配線層３８に形成された所定のパターンやキャパシタ部２６の上部電極４２を外方に臨ませる複数のビアホール４４を形成する。
【００６３】
高周波素子層部製作工程においては、配線層形成工程ｓ−１３により、第３の誘電絶縁層３２上にパターン配線３４が形成される。配線層形成工程ｓ−１３は、具体的にはスパッタリング法等によって第３の誘電絶縁層３２上にニッケル層及び銅層とかなるスパッタ層を成膜形成し、このスパッタ層に対してフォトリソグラフ処理を施して所定のパターンニングを行う。配線層形成工程ｓ−１３は、さらにスパッタ層に対して電界メッキにより数μｍ程度の厚みを有する銅メッキを選択的に行った後に、メッキ用レジストを除去しさらにスパッタ層を全面的にエッチングすることによって図１８に示すように配線層部２９を形成する。
【００６４】
配線層部２９の一部には、第２の誘電絶縁層作製工程ｓ−９にて形成された肉厚部３６の上方にインダクタ部２５が形成される。インダクタ部２５は、肉厚部３６の上方に形成されることで、電源系の配線部や制御系の配線部或いはグランド部を構成する第３のパターン配線層１７に対する距離が大となり、第３のパターン配線層１７から受ける寄生容量の影響が低減されてインダクタンスのＱ値の劣化が抑制される。インダクタ部２５は、直列抵抗値が問題となるが、上述したようにスパッタ層に対して電解メッキを施す厚膜形成技術によって形成することで充分な厚みを以って形成され、損失の低下が抑制される。
【００６５】
高周波素子層部製作工程においては、後述するレジスト層形成工程ｓ−１４により第４のパターン配線層１８の主面にレジスト層３５ｂを形成することで、第４のパターン配線層１８を薬品、機械的或いは熱的負荷から保護する樹脂層１１ｂが不要となる。高周波素子層部製作工程においては、樹脂層１１ｂに対して研磨加工を施すことにより、第４のパターン配線層１８を露呈させる。
【００６６】
高周波素子層部製作工程においては、レジスト層形成工程ｓ−１４により、図１９に示すように、高周波素子層部４の表面全体とベース基板部２の第４のパターン配線層１８とにレジスト層３５ａ、３５ｂをそれぞれコーティングする。高周波素子層部製作工程においては、これらレジスト層３５ａ、３５ｂに対してマスクパータンを介してフォトリソグラフ処理を施し、所定の位置に開口部４５ａ、４５ｂを形成する。高周波素子層部製作工程においては、図２０に示すように、これら開口部４５ａ、４５ｂに無電解ニッケル／銅メッキを施してそれぞれ電極端子４６ａ、４６ｂを形成することにより、ベース基板部２上に高周波素子層部４が形成された高周波モジュール装置１を製作する。
【００６７】
高周波モジュール装置１は、図１に示すように、高周波素子層部４側に形成された電極端子４６ａが、高周波ＩＣ９０やチップ部品９１を搭載して接続する接続端子を構成する。高周波モジュール装置１は、ベース基板部２の第４のパターン配線層１８側に形成された電極端子４６ｂが、例えばマザー基板９３に搭載される際の接続端子及び入出力端子部２４を構成する。高周波ＩＣ９０は、例えばフリップチップ９４を介するフリップチップ法によって実装される。
【００６８】
なお、高周波モジュール装置１は、高周波素子層部４の表面に搭載される高周波ＩＣ９０やチップ部品９１が、シールドカバー９２によって覆われている。このため、高周波モジュール装置１においては、高周波ＩＣ９０やチップ部品９１からの発熱がシールドカバー９２内にこもるために、例えば図２１に示すような高周波ＩＣ９０の上面とシールドカバー９２の内面との間に、熱伝導性樹脂材７０等を充填する放熱構造を設けることが好ましい。
【００６９】
以上のように構成される高周波モジュール装置１においては、上述したように、第１の誘電絶縁層３０上に誘電絶縁材料の流れを抑制する流動抑制部３３が形成されることにより、第２の誘電絶縁層３１の厚みが部分的に大となる肉厚部３６が形成される。高周波モジュール装置１においては、第２の誘電絶縁層３１の肉厚部３６の上方にインダクタ部２５が形成されていることから、インダクタ部２５とグランド部を構成する第３のパターン配線層１７との距離が大となる。したがって、高周波モジュール装置１においては、第３のパターン配線層１７のインダクタ部２５に対する寄生容量の影響が低減されることから、インダクタ部２５のインダクタンスのＱ値の劣化が抑制される。なお、高周波モジュール装置１においては、肉厚部３６の上方に形成される受動素子をインダクタ部２５にすることに必ずしも限定されず、例えば、キャパシタ素子、レジスタ素子、分布定数素子等を形成してもこれらの受動素子に対する寄生容量の影響を低減することが可能である。
【００７０】
高周波モジュール装置１においては、メッキ法により厚膜形成された金属膜からなる流動抑制部３３が形成されている。このため、流動抑制部３３は、ベース基板部２及び高周波素子層部４の金属配線層と電気的に接続させた場合、配線として機能させてもよい。これにより、高周波モジュール装置１においては、流動抑制部３３を配線として例えば受動素子等の電源供給配線をして用いることができることから、余剰な配線を削減でき小面積化、小型化が図られる。
【００７１】
高周波モジュール装置１において、流動抑制部３３が、図２２に示すように、インダクタ部２５を形成する領域の周囲を囲む略矩形をなす枠状に形成されている。これにより、流動抑制部３３は、第２の誘電絶縁層３１を形成する際に、インダクタ部２５が形成される領域に肉厚部３６が適切に形成されるように誘電絶縁材料の流れを抑制する。また、流動抑制部３３は、インダクタ部２５を形成する領域の周囲を囲む形状が略矩形をなす枠状であることに必ずしも限定されるものでなく、例えば図２３乃至図２５に示すようなインダクタ部２５が形成される領域で誘電絶縁材料の流れを抑制する枠の周壁が不連続に形成される流動抑制部３３ａ乃至流動抑制部３３ｃであってもよい。これにより、高周波モジュール装置１においては、流動抑制部３３ａ乃至流動抑制部３３ｃを配線としても用いた際に、所望の配線パターンの一部を構成することができることから、小面積化、小型化が図られる。なお、流動抑制部３３は、インダクタ部２５が形成される領域に肉厚部３６が適切に形成されるように誘電絶縁材料の流れを抑制する例えば図２６に示すような略円環をなす枠状を呈する流動抑制部３３ｄであっても良い。この流動抑制部３３ｄは、略円環をなす枠の周壁が不連続に形成された形状であっても良いことは勿論である。
【００７２】
高周波モジュール装置１においては、配線層３８とインダクタ部２５との距離を大となることなく、第２の誘電絶縁層３１における肉厚部３６だけでインダクタ部２５とグランド部を構成する第３のパターン配線層１７との距離が大となるようにしている。これにより、高周波モジュール装置１においては、配線層３８とインダクタ部２５とを電気的に接続させるビアホール４４の径を大きくすることなく小面積化、小型化が図られる。
【００７３】
高周波モジュール装置１においては、従来のように、インダクタ部２５とグランド部を構成する第３のパターン配線層１７との距離を離すためのグランド部における配線禁止領域Ａを施すことがないことから、第３のパターン配線層１７をマイクロストリップ線路のシールド、ＲＦ電流が他の配線への干渉や不要な結合をすることを防ぐシールドとして十分に機能させることができる。また、高周波モジュール装置１においては、第３のパターン配線層１７に配線禁止領域Ａがなく配線の引き回しに制約がないことから小面積化、小型化が図られる。
【００７４】
高周波モジュール装置１においては、有機基材等からなるベース基板部２上に形成された高周波素子層部４がインダクタ部２５と第３のパターン配線層１７との距離を大とすることから、インダクタ部２５に対するインダクタンスのＱ値の劣化を抑制するとともに、小面積化、小型化を図ることができる。これにより、高周波モジュール装置１においては、高周波素子層部４が形成されるベース基板部２として上述した有機基材等を用いることに必ずしも限定されることはなく、ベース基板部２に例えば、Ｓｉ基板、ガラス基板等を用いてもインダクタ部２５に対するインダクタンスのＱ値の劣化を抑制するとともに、小面積化、小型化を図ることができる。
【００７５】
【発明の効果】
以上で説明したように、本発明によれば、ベース基板の誘電絶縁層の形成面上に流動抑制部が設けられたことにより、回転操作された状態のベース基板に滴下された誘電絶縁材料の周面へと広がる流れが流動抑制部により抑制されて、誘電絶縁層に厚みが部分的に大となる肉厚部が形成された高周波モジュール装置が得られるようになる。したがって、本発明によれば、誘電絶縁層の肉厚部上に形成された受動素子とベース基板上に形成された配線層との距離が保持され、受動素子に対する配線層からの寄生容量の影響が低減されることから、特性の良い受動素子を有する高周波モジュール装置が得られるようになる。本発明によれば、受動素子を形成する領域だけが誘電絶縁層の肉厚部であることから、ベース基板及び高周波素子部の電気的な接続を担うビアの径を大きくすることなく小面積化、小型化が図られた高周波モジュール装置が得られるようになる。本発明によれば、グランド部に配線禁止領域を施すことなく配線の引き回しに制約がないことから小面積化、小型化が図られた高周波モジュール装置が得られるようになる。本発明によれば、高周波素子部を形成する際に、メッキ法といった簡易な厚膜形成工程を追加するだけで、簡便に高機能化及び小面積化、小型化が図られた高周波モジュール装置が得られるようになる。
【図面の簡単な説明】
【図１】本発明にかかる高周波モジュール装置の縦断面図である。
【図２】同高周波モジュール装置のベース基板部製作工程図である。
【図３】同高周波モジュール装置に用いられるコア基板の縦断面図である。
【図４】コア基板のパターンニング工程説明図である。
【図５】第１の樹脂付銅箔及び第２の樹脂付銅箔の接合工程説明図である。
【図６】ビア形成の工程説明図である。
【図７】第１のパターン配線層及び第２のパターン配線層の形成工程説明図である。
【図８】第３の樹脂付銅箔及び第４の樹脂付銅箔の接合工程説明図である。
【図９】第３の樹脂付銅箔及び第４の樹脂付銅箔を接合した状態の工程説明図である。
【図１０】第３の樹脂付銅箔及び第４の樹脂付銅箔の研磨工程説明図である。
【図１１】同高周波モジュール装置の高周波素子層部製作工程図である。
【図１２】第１の誘電絶縁層の形成工程説明図である。
【図１３】流動抑制部の形成工程説明図である。
【図１４】第２の誘電絶縁層の形成工程説明図である。
【図１５】配線層の形成工程説明図である。
【図１６】受動素子の形成工程説明図である。
【図１７】第３の誘電絶縁層の形成工程説明図である。
【図１８】配線層部の形成工程説明図である。
【図１９】レジスト層の形成工程説明図である。
【図２０】高周波モジュール装置の縦断面図である。
【図２１】放熱構造を備えた高周波モジュール装置の縦断面図である。
【図２２】高周波モジュール装置のインダクタ部の下層における流動抑制部の配置の一例を示した透視平面図である。
【図２３】高周波モジュール装置のインダクタ部の下層における流動抑制部の配置の一例を示した透視平面図である。
【図２４】高周波モジュール装置のインダクタ部の下層における流動抑制部の配置の一例を示した透視平面図である。
【図２５】高周波モジュール装置のインダクタ部の下層における流動抑制部の配置の一例を示した透視平面図である。
【図２６】高周波モジュール装置のインダクタ部の下層における流動抑制部の配置の一例を示した透視平面図である。
【図２７】スーパーへテロダイン方式による高周波送受信回路の構成図である。
【図２８】ダイレクトコンバージョン方式による高周波送受信回路の構成図である。
【図２９】従来の高周波モジュールに備えられるインダクタ部の説明図であり、同図（ａ）は要部斜視図、同図（ｂ）は要部縦断面図である。
【図３０】従来のシリコン基板を用いた高周波モジュールの縦断面図である。
【図３１】従来のガラス基板を用いた高周波モジュールの縦断面図である。
【図３２】従来の高周波モジュールの要部を示した縦断面図である。
【図３３】従来の高周波モジュールのグランド部に配線禁止領域が施された状態を示す要部縦断面図である。
【符号の説明】
１高周波モジュール装置、２ベース基板部、３高周波素子層形成面、４高周波素子層部、５コア基板、６第１のパターン配線層、７第２のパターン配線層、８第１の樹脂付銅箔、９第２の樹脂付銅箔、１０第３の樹脂付銅箔、１１第４の樹脂付銅箔、１２第１のパターン配線層、１３第２のパターン配線層、１４ビアホール、１５，１６ビア、１７第３のパターン配線層、１７ａランド、１８第４のパターン配線層、１９ベース基板中間体、２０ａ，２０ｂ銅箔層、２１導電ペースト、２２ａ，２２ｂ開口部、２３ａ，２３ｂ導電材、２４入出力端子部、２５インダクタ部、２６キャパシタ部、２７レジスタ部、２８素子形成層部、２９配線層部、３０第１の誘電絶縁層、３１第２の誘電絶縁層、３２第３の誘電絶縁層、３３，３３ａ，３３ｂ，３３ｃ，３３ｄ流動抑制部、３４パターン配線、３５ａ，３５ｂレジスト層、３６肉厚部、３７ビア、３８配線層、３９，４０窒化タンタル層、４１タンタルオキサイト層、４２上部電極、４３高周波モジュール装置中間体、４４ビアホール、４５ａ，４５ｂ開口部、４６ａ，４６ｂ電極端子、７０導電性樹脂材、９０高周波ＩＣ、９１チップ部品、９２シールドカバー、９３マザー基板[0001]
BACKGROUND OF THE INVENTION
The present invention is suitably mounted on various electronic devices such as a personal computer, a mobile phone, and an audio device, and has a data communication function, a storage function, etc., and constitutes a microminiature communication function module, and a method for manufacturing the same About.
[0002]
[Prior art]
For example, various types of information such as music, voice, and images can be easily handled by personal computers, mobile computers, and the like in recent years as data is digitized. In addition, these information are band-compressed by audio codec technology and image codec technology, and an environment is being prepared in which digital communication and digital broadcasting are easily and efficiently distributed to various communication terminal devices. . For example, audio / video data (AV data) can be received outdoors by a mobile phone.
[0003]
By the way, a data transmission / reception system has been used in various ways by proposing a suitable network system even in a small area such as a home. As the network system, for example, a narrow band wireless communication system of 5 GHz band proposed in IEEE802.11a, a wireless LAN system of 2.45 GHz band as proposed in IEEE802.11b, or a near-field called Bluetooth. Various next-generation wireless systems such as distance wireless communication systems are attracting attention.
[0004]
A data transmission / reception system effectively uses such a wireless network system to easily send and receive various data in various places such as homes and outdoors, without using a relay device, and to access the Internet network. Data can be sent and received.
[0005]
On the other hand, in a data transmission / reception system, it is essential to realize a communication terminal device that is small and light and portable and has the communication function described above. In a communication terminal device, since it is necessary to perform modulation / demodulation processing of an analog high-frequency signal in a transmission / reception unit, in general, a superheterodyne method in which a transmission / reception signal as shown in FIG. 27 is once converted to an intermediate frequency is used. A high frequency transmission / reception circuit 100 is provided.
[0006]
The high-frequency transmission / reception circuit 100 includes an antenna unit 101 that has an antenna and a changeover switch to receive or transmit an information signal, and a transmission / reception switcher 102 that switches between transmission and reception. The high frequency transmission / reception circuit 100 includes a reception circuit unit 105 including a frequency conversion circuit unit 103, a demodulation circuit unit 104, and the like. The high frequency transmission / reception circuit 100 includes a transmission circuit unit 109 including a power amplifier 106, a drive amplifier 107, a modulation circuit unit 108, and the like. The high-frequency transmission / reception circuit 100 includes a reference frequency generation circuit unit that supplies a reference frequency to the reception circuit unit 105 and the transmission circuit unit 109.
[0007]
In the high-frequency transmission / reception circuit 100 having the above-described configuration, although not described in detail, various functional filters such as various filters, local oscillators (VCO), SAW filters, and matching circuits inserted between the stages, and a matching circuit Alternatively, the number of passive components such as an inductor, a resistor, and a capacitor that are characteristic of a high-frequency analog circuit such as a bias circuit is very large. Therefore, the high-frequency transmission / reception circuit 100 is large in size as a whole, which has been a major obstacle to reducing the size and weight of communication terminal devices.
[0008]
On the other hand, as shown in FIG. 28, a high-frequency transmission / reception circuit 110 using a direct conversion method that transmits and receives an information signal without performing conversion to an intermediate frequency is used for the communication terminal device. In the high frequency transmission / reception circuit 110, the information signal received by the antenna unit 111 is supplied to the demodulation circuit unit 113 via the transmission / reception switch 112, and direct baseband processing is performed. In the high frequency transmission / reception circuit 110, the information signal generated by the source source is directly modulated to a predetermined frequency band without being converted to the intermediate frequency in the modulation circuit unit 114, and the antenna unit is connected via the amplifier 115 and the transmission / reception switch 112. 111.
[0009]
In the high-frequency transmission / reception circuit 110 configured as described above, since the information signal is transmitted / received by performing direct detection without converting the intermediate frequency, the number of components such as a filter is reduced and the entire configuration is reduced. Simplification is achieved, and a configuration closer to one chip is expected. However, also in the high frequency transmission / reception circuit 110, it is necessary to cope with a filter or a matching circuit arranged in a subsequent stage. Further, since the high frequency transmission / reception circuit 110 performs amplification once at the high frequency stage, it is difficult to obtain a sufficient gain, and it is necessary to perform an amplification operation also in the baseband portion. Therefore, the high-frequency transmission / reception circuit 110 requires a DC offset cancel circuit and an extra low-pass filter, and has a problem that the overall power consumption increases.
[0010]
[Problems to be solved by the invention]
As described above, conventional high-frequency transmission / reception circuits cannot satisfy sufficient characteristics with respect to required specifications such as miniaturization and weight reduction of communication terminal equipment in both the superheterodyne method and the direct conversion method. . For this reason, various attempts have been made to make the high-frequency transmission / reception circuit into a module that is reduced in size with a simple configuration based on, for example, a Si-CMOS circuit. That is, one of the trials is to form a passive element with good characteristics on the Si substrate, build a filter circuit, a resonator, etc. on the LSI, and also integrate a logic LSI in the baseband part, so-called This is a method of manufacturing a one-chip high-frequency module.
[0011]
However, in this one-chip high-frequency module, as shown in FIG. 29, how to form a high-performance inductor 120 on the LSI is extremely important. In such a one-chip high-frequency module, the Si substrate 121 and the SiO 2 ₂ A large concave portion 124 is formed corresponding to the inductor portion forming portion 123 of the insulating layer 122. In the one-chip high-frequency module, the first wiring layer 125 is formed so as to face the recess 124, and the second wiring layer 126 that closes the recess 124 is formed to constitute the coil unit 127. In addition, in the one-chip high-frequency module, the inductor portion 120 is formed by taking a measure such that a part of the wiring pattern is raised from the substrate surface and floated in the air as another measure. However, each of the one-chip high-frequency modules has a problem that the process of forming the inductor portion 120 is extremely troublesome and the cost increases due to an increase in the number of processes.
[0012]
Further, in this one-chip high-frequency module, electrical interference between the Si substrate interposed between the high-frequency circuit section of the analog circuit and the baseband circuit section of the digital circuit has become a serious problem.
[0013]
For example, a high frequency module 130 using a Si substrate as shown in FIG. 30 as a base substrate and a high frequency module 140 using a glass substrate as shown in FIG. Has been.
[0014]
This high frequency module 130 is formed on a Si substrate 131 with SiO. ₂ After the layer 132 is formed, the passive element formation layer 133 is formed by lithography.
[0015]
Although details are omitted in the passive element formation layer 133, passive elements such as an inductor part, a resistor part, or a capacitor part are formed in a multilayer structure by a thin film formation technique or a thick film formation technique in the inside thereof.
[0016]
In the high frequency module 130, terminal portions connected to the internal wiring pattern through vias (relay through holes) or the like are formed on the passive element forming layer 133, and high frequency ICs or LSIs are formed on these terminal portions by a flip chip mounting method or the like. The circuit element 134 is directly mounted. The high-frequency module 130 is mounted on, for example, a mother board, so that the high-frequency circuit unit and the baseband circuit unit can be divided to suppress electrical interference therebetween.
[0017]
By the way, in such a high frequency module 130, the conductive Si substrate 131 functions when forming each passive element in the passive element forming layer 133, but it is an obstacle to the good high frequency characteristics of each passive element. There was a problem.
[0018]
On the other hand, the high frequency module 140 uses a glass substrate 141 as a base substrate in order to solve the problem of the Si substrate 131 in the high frequency module 130 described above. The high-frequency module 140 is also formed by forming a passive element forming layer 142 on a glass substrate 141 by lithography. Although details are omitted in the passive element formation layer 142, passive elements such as an inductor portion, a resistor portion, or a capacitor portion are formed in a multilayer structure by a thin film formation technique or a thick film formation technique in the inside thereof.
[0019]
In the high frequency module 140, terminal portions connected to the internal wiring pattern through vias or the like are formed on the passive element forming layer 142, and circuit elements such as high frequency ICs and LSIs are formed on these terminal portions by a flip chip mounting method or the like. 143 Is implemented and configured directly. The high-frequency module 140 uses a non-conductive glass substrate 141 to suppress the capacitive coupling between the glass substrate 141 and the passive element formation layer 142 and has good high-frequency characteristics in the passive element formation layer 142. Passive elements can be formed.
[0020]
By the way, in the high frequency module 140, for example, a terminal pattern is formed on the surface of the passive element formation layer 142 and connected to the mother substrate by a wire bonding method or the like for mounting on a mother substrate or the like. Therefore, the high frequency module 140 requires a terminal pattern forming process and a wire bonding process.
[0021]
In these one-chip high-frequency modules, a highly accurate passive element forming layer is formed on a base substrate as described above. When forming a passive element formation layer as a thin film on the base substrate, it is necessary to have heat resistance characteristics against an increase in surface temperature during sputtering, maintenance of the depth of focus during lithography, and contact alignment characteristics during masking. For this reason, the base substrate is required to have high precision flatness, and is required to have insulation, heat resistance, chemical resistance, and the like.
[0022]
The above-described Si substrate 131 and glass substrate 141 have such characteristics, and can form a low-cost and low-loss passive element by a separate process from the LSI. In addition, the Si substrate 131 and the glass substrate 141 are high-precision passive elements as compared with a conventional pattern forming method such as a printing pattern used in ceramic module technology or a wet etching method that forms a wiring pattern on a printed wiring board. Can be formed, and the area of the element can be reduced to about 1/100. Further, the Si substrate 131 and the glass substrate 141 can increase the use limit frequency band of the passive element to 20 GHz.
[0023]
By the way, in such a one-chip high-frequency module, wirings, grounds, etc. are formed in multiple layers on the Si substrate 131 and the glass substrate 141 as described above, along with passive elements, by thin film formation technology and thick film formation technology. For this reason, in the high-frequency module 200 shown in FIG. 32, the distance between the passive element formed on the Si substrate 131 or the glass substrate 141 and the ground portion 201, mainly here, the inductor portion 202 and the ground portion 201 is small. There is a problem that the Q value of the inductance of the inductor unit 202 deteriorates due to the influence of the parasitic capacitance because of the proximity.
[0024]
In the high-frequency module 200, in order to prevent such a problem, for example, the first thin film layer 203 and the second thin film layer 204 are thickened to increase the distance between the inductor unit 202 and the ground unit 201, so A method for reducing the influence of the capacity has been proposed. In the high-frequency module 200, as shown in FIG. 33, a method of reducing the influence of parasitic capacitance on the inductor section 202 by providing a wiring prohibition area A in which the ground section 201 is not formed is provided below the inductor section 202. ing.
[0025]
However, in the first method, the first thin film layer is formed when the via 206 for wiring the inductor section 202 and the wiring 205 is formed. 203 Therefore, there is a problem that the diameter of the via 206 is increased and the thickness and area of the high-frequency module 200 are increased.
[0026]
On the other hand, in the second method, the ground portion 201 functions as a shield for the microstrip line, and functions as a shield for preventing the RF current from interfering with other wiring and unnecessary coupling. These shields will not work. In the second method, since the ground portion 201 also functions as a wiring for electrically connecting a power source and a passive element, the area of the high-frequency module 200 is obtained by performing the wiring while avoiding the wiring prohibited area A. There is a problem that size increases.
[0027]
Accordingly, the present invention provides a high-frequency module device that reduces the influence of parasitic capacitance on the passive elements of the wiring layer formed on the base substrate, and that achieves higher functionality, smaller area, and smaller size, and a method for manufacturing the same. It was proposed for the purpose of doing.
[0028]
[Means for Solving the Problems]
A high-frequency module device according to the present invention that achieves the above-described object includes a base substrate having a wiring layer on a main surface, and a dielectric insulating layer formed by applying a dielectric insulating material on the base substrate by a spin coating method. And a high-frequency element portion having a passive element formed as a thin film on the dielectric insulating layer, and the dielectric insulating layer is formed by a flow suppressing portion that suppresses the flow of the dielectric insulating material provided on the formation surface of the dielectric insulating layer. A thick portion having a partially increased thickness is formed, and a passive element is formed on the thick portion of the dielectric insulating layer.
[0029]
According to the high-frequency module device of the present invention configured as described above, the flow suppression unit is provided on the surface of the base substrate on which the dielectric insulating layer is formed, so that it is dropped on the base substrate in the rotated state. The flow that spreads to the peripheral surface of the dielectric insulating material is suppressed by the flow suppressing portion, and a thick portion having a partially increased thickness is formed in the dielectric insulating layer. Therefore, according to the high frequency module device, the distance between the passive element formed on the thick portion of the dielectric insulating layer and the wiring layer formed on the base substrate is maintained, and the parasitic capacitance from the wiring layer to the passive element is maintained. Impact is reduced.
[0030]
In addition, a method of manufacturing a high-frequency module device according to the present invention that achieves the above-described object includes a base substrate forming step of forming a base substrate having a wiring layer on a main surface, and a dielectric insulating material by spin coating on the base substrate. A high-frequency module device is manufactured through a high-frequency element part forming step of forming a high-frequency element part having a dielectric insulating layer formed by coating and a passive element formed as a thin film on the dielectric insulating layer. The high-frequency element unit forming step includes a flow suppressing unit forming step for forming a flow suppressing unit that suppresses the flow of the dielectric insulating material applied by spin coating on the base substrate, and the base substrate on which the flow suppressing unit is formed. A dielectric insulating layer forming step of forming a dielectric insulating layer having a thick portion that is partially thickened by suppressing a flow of the dielectric insulating material applied by a spin coating method by the flow suppressing portion; A passive element forming step of forming a passive element on the thick part of the insulating layer.
[0031]
According to the method of manufacturing a high-frequency module device according to the present invention configured as described above, the flow suppressing portion formed on the base substrate by the flow suppressing portion forming step is applied by the spin coat method in the dielectric insulating layer forming step. The partial thickness of the dielectric insulating layer is formed by suppressing the flow of the dielectric insulating material. Thus, in the method of manufacturing the high frequency module device, the distance between the passive element formed on the thick portion of the dielectric insulating layer and the wiring layer formed on the base substrate by the passive element forming step is maintained, and A high-frequency module device with reduced parasitic capacitance from the wiring layer is manufactured.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The high-frequency module device 1 shown in FIG. 1 as an embodiment is a high-frequency element layer forming surface 3 in which the uppermost layer of the base substrate portion 2 formed in the base substrate portion manufacturing process, which will be described in detail later, is a high-precision flat surface. The high-frequency element layer portion 4 is formed on the high-frequency element layer forming surface 3 by a high-frequency element layer manufacturing process described later in detail. In the high frequency module device 1, the base substrate unit 2 constitutes a power supply system wiring unit, a control system wiring unit, or a ground unit for the high frequency element layer unit 4 formed in the upper layer. As shown in FIG. 1, the high frequency module device 1 is mounted with a high frequency IC 90 and a chip component 91 on the upper surface of the high frequency element layer portion 4 and sealed with a shield cover 92. The high-frequency module device 1 is mounted on the mother board 93 as a so-called one-chip component.
[0033]
The base substrate unit 2 includes a core substrate 5 composed of a double-sided substrate, a first pattern wiring layer 6 formed on the first main surface 5a side using the core substrate 5 as a core, and a second main surface 5b side. The second pattern wiring layer 7 is formed. The base substrate portion 2 includes a first resin-attached copper foil 8 with respect to the core substrate 5. as well as First 2 The copper foil with resin 9 is joined. The first resin-attached copper foil 8 is bonded to the first main surface 5 a side of the core substrate 5 to form a first patterned wiring layer 6 composed of two layers together with the core substrate 5. The second resin-attached copper foil 9 is bonded to the second main surface 5 b side of the core substrate 5 to form a second patterned wiring layer 7 composed of two layers together with the core substrate 5.
[0034]
The configuration and manufacturing process of the base substrate unit 2 will be described in detail below with reference to FIGS.
[0035]
As shown in FIG. 2, the manufacturing process of the base substrate unit 2 includes the core substrate 5. First Main surface 5a And the second main surface A first pattern wiring layer forming step s-1 for forming a plurality of via holes 14 penetrating the appropriate first pattern wiring layer 12 and second pattern wiring layer 13 and the core substrate 5 in 5b; First Main surface 5a And the second main surface The first copper foil bonding step s-2 for bonding the first resin-coated copper foil 8 and the second resin-coated copper foil 9 to 5b, and vias 15 and 16 to the resin-coated copper foils 8 and 9, respectively. A via formation step s-3 for forming The manufacturing process of the base substrate part 2 is a second pattern wiring layer forming process in which appropriate third pattern wiring layers 17 and fourth pattern wiring layers 18 are formed on the bonded copper foils 8 and 9 with resin, respectively. Through step s-4, the base substrate intermediate 19 is manufactured.
[0036]
The manufacturing process of the base substrate unit 2 includes the third resin-coated copper foil 10 and the second resin-coated copper that cover the base substrate intermediate body 19 with the third pattern wiring layer 17 and the fourth pattern wiring layer 18. It has the 2nd copper foil joining process s-5 which joins the foil 11, respectively. The manufacturing process of the base substrate portion 2 is performed by polishing the third resin-attached copper foil 10 and the fourth resin-attached copper foil 11 to form a high-frequency element layer on the uppermost layer on the first main surface 5a side. The base substrate portion 2 is manufactured through a polishing step s-6 for forming the surface 3.
[0037]
The core substrate 5 has a low dielectric constant and low Tan δ, that is, a base material excellent in high frequency characteristics, such as polyphenylene ether (PPE), bismaleidotriazine (BT-resin), polytetrafluoroethylene (trade name: Teflon), polyimide, liquid crystal Polymer (LCP), polynorbornene (PNB), ceramic or a mixture of ceramic and organic base material is used. The core substrate 5 has not only mechanical rigidity but also heat resistance and chemical resistance. For example, an epoxy substrate FR-5 which is cheaper than the above-described base material is also used. The core substrate 5 is formed of the above-described base material, so that the core substrate 5 is less expensive than a Si substrate or a glass substrate that is relatively expensive when formed with high accuracy, and the material cost can be reduced.
[0038]
As shown in FIG. 3, copper foil layers 20 a and 20 b are formed on the entire surface of the first main surface 5 a and the second main surface 5 b on the core substrate 5. As shown in FIG. 4, the core substrate 5 is subjected to a first pattern wiring layer forming step s-1. The core substrate 5 is drilled by a drill or a laser to form via holes 14 at predetermined positions. A lid is formed on the core substrate 5 by plating after the conductive paste 21 is embedded in the via hole 14 whose inner wall has been subjected to conduction treatment by plating or the like. The core substrate 5 is subjected to a photolithography process on the copper foil layers 20a and 20b, whereby predetermined first pattern wiring layers 12 and 12 are respectively formed on the first main surface 5a and the second main surface 5b. A second pattern wiring layer 13 is formed.
[0039]
The core substrate 5 that has undergone the above steps is coated with the first pattern wiring layer 12 and the second pattern wiring layer 13, respectively, as shown in FIG. 5 by the first copper foil bonding step s-2. The first resin-attached copper foil 8 and the second resin-attached copper foil 9 are joined to the first main surface 5a and the second main surface 5b. For the first resin-coated copper foil 8 and the second resin-coated copper foil 9, so-called resin-coated copper foils in which the resin layers 8b and 9b are lined on the entire principal surfaces of the copper foil layers 8a and 9a are used. It is done.
[0040]
The first resin-coated copper foil 8 and the second resin-coated copper foil 9 are bonded to the first main surface 5a and the second main surface 5b of the core substrate 5 with the resin layers 8b and 9b side as the bonding surfaces. Bonded by resin (prepreg). The first resin-coated copper foil 8 and the second resin-coated copper foil 9 are bonded to the core substrate 5 without using an adhesive resin when the resin layers 8b and 9b are formed of a thermoplastic resin. The
[0041]
The first resin-attached copper foil 8 and the second resin-attached copper foil 9 are subjected to a via formation step s-3 in a state of being bonded to the core substrate 5, and as shown in FIG. By performing photolithographic processing on the portion corresponding to 14, vias 15 and 16 are formed, respectively. In the via formation step s-3, photolithographic processing is performed on the formation portions of the vias 15 and 16, and then wet etching is performed to open the opening 22a in the first resin-coated copper foil 8 and the second resin-coated copper foil 9. , 22b, and by performing laser processing using the openings 22a, 22b as masks, the land portions of the first pattern wiring layer 12 or the second pattern wiring layer 13 receive the vias 15, 16 is formed.
[0042]
As shown in FIG. 7, the first resin-coated copper foil 8 and the second resin-coated copper foil 9 are subjected to conduction treatment on the inner walls of the vias 15 and 16 by via plating or the like, and are embedded with a plating method or a conductive paste. Thus, the conductive materials 23a and 23b are filled. The first resin-coated copper foil 8 and the second resin-coated copper foil 9 are subjected to predetermined patterning on the copper foil layers 8a and 9a in the second pattern wiring layer forming step s-4, respectively. 3 pattern wiring layers 17 and a fourth pattern wiring layer 18 are formed. In the second pattern wiring layer forming step s-4, similarly to the above-described first pattern wiring layer forming step s-1, the copper foil layers 8a and 9a are subjected to photolithography processing to thereby form the resin layer 8b. , 9b, the third pattern wiring layer 17 and the fourth pattern wiring layer 18 are respectively formed to manufacture the base substrate intermediate body 19.
[0043]
In the base substrate manufacturing process, a high-frequency element layer forming surface 3 having high-precision flatness is formed on the base substrate intermediate 19 in order to form a high-frequency element layer 4 described later on the base substrate 2. A polishing step is performed. The base substrate intermediate 19 is covered with the third pattern wiring layer 17 and the fourth pattern wiring layer 18 by the second copper foil bonding step s-5 as shown in FIG. The copper foil with adhesive 10 and the fourth copper foil with resin 11 are First Main surface 5a And the second main surface 5b is joined to each. Similarly to the first resin-attached copper foil 8 and the second resin-attached copper foil 9, the third resin-attached copper foil 10 and the fourth resin-attached copper foil 11 also have copper foil layers 10a and 11a, respectively. On the other hand, a so-called resin-coated copper foil in which the resin layers 10b and 11b are backed over the entire main surface is used.
[0044]
As shown in FIG. 9, the third resin-attached copper foil 10 and the fourth resin-attached copper foil 11 have adhesive layers (prepreg) on the front and back main surfaces of the base substrate intermediate 19 with the resin layers 10b and 11b as joint surfaces. ). The third resin-attached copper foil 10 and the fourth resin-attached copper foil 11 are also bonded to the base substrate intermediate 19 without using an adhesive resin when the resin layers 10b and 11b are formed of a thermoplastic resin. Is done.
[0045]
The base substrate intermediate 19 is subjected to a polishing process by the polishing step s-6 on the third resin-attached copper foil 10 and the fourth resin-attached copper foil 10. In the polishing step s-6, the entire surface of the third resin-attached copper foil 10 and the fourth resin-attached copper foil 11 is polished by, for example, an abrasive material made of a mixed solution of alumina and silica, so Are formed on a flat surface with high accuracy. In the polishing step s-6, as shown in FIG. 10, polishing is performed until the third pattern wiring layer 17 is exposed on the third resin-coated copper foil 10 side, in other words, the high-frequency element layer forming surface 3. Apply. Further, in the polishing step s-6, the fourth resin-attached copper foil 11 side is polished such that the resin layer 11b leaves a predetermined thickness Δx without exposing the fourth pattern wiring layer 18.
[0046]
In the base substrate part manufacturing process, the base substrate part 2 in which the high-frequency element layer forming surface 3 having good flatness accuracy is formed from the core substrate 5 through the base substrate intermediate 19 through the above-described processes. The base substrate manufacturing process is characterized in that the manufacturing process of the base substrate intermediate 19 is the same as the manufacturing process of the conventional multilayer substrate, so that the multilayer substrate manufacturing process can be applied as it is and the mass productivity is high. have. It should be noted that the base substrate part manufacturing process is not limited to the above-described process, and it is a matter of course that various multilayer board manufacturing processes conventionally employed may be employed.
[0047]
In the base substrate portion 2, the third pattern wiring layer 17 is formed by the first resin-attached copper foil 8 bonded to the first main surface 5 a side of the core substrate 5 as described above. The base substrate portion 2 has a structure in which the third pattern wiring layer 17 is polished until the third pattern wiring layer 17 exposes the resin layer 10b of the third resin-attached copper foil 10. . The base substrate unit 2 forms the high frequency element layer portion 4 on the third pattern wiring layer 17 in a high frequency element layer manufacturing process described later, thereby making the third pattern wiring layer 17 chemical, mechanical or thermal. The resin layer 10b that protects against mechanical load is not necessary. In the base substrate portion 2, the third pattern wiring layer 17 constitutes a power supply wiring portion, a control wiring portion, or a ground portion for the high frequency element layer portion in the high frequency element layer manufacturing step described later with this configuration.
[0048]
In the base substrate portion 2, the fourth pattern wiring layer 18 is formed by the second resin-coated copper foil 9 bonded to the second main surface 5 b side of the core substrate 5 as described above. The base substrate part 2 has a structure in which the fourth pattern wiring layer 18 is not exposed by the fourth pattern wiring layer 18 limiting the amount of grinding of the resin layer 11b of the fourth resin-attached copper foil 11. Yes. With this configuration, the base substrate portion 2 is protected from chemicals and mechanical or thermal loads by the resin layer 11b (dielectric layer) in which the fourth pattern wiring layer 18 is left in a high-frequency element layer manufacturing process described later. So that The fourth pattern wiring layer 18 is exposed when the above-described resin layer 11b is removed after the high-frequency element layer portion 4 is formed, thereby constituting the input / output terminal portion 24.
[0049]
In the base substrate portion 2 manufactured as described above, the high-frequency element layer portion 4 is laminated and formed on the high-frequency element layer forming surface 3 through a high-frequency element layer forming step described later. The high-frequency element layer portion 4 includes a first dielectric insulating layer 30 to a third dielectric insulating layer 32 made of a dielectric insulating material on the planarized high-frequency element layer forming surface 3 of the base substrate portion 2, and dielectric insulation. A flow suppressing part 33 for suppressing the flow of material, an element forming layer part 28 including passive elements such as a capacitor part 26 and a register part 27 formed by using a thin film forming technique, and an inductor part 25 in part. The formed wiring layer portion 29 is formed. In the high frequency element layer portion 4, a high frequency IC 90 and a chip component 91 are mounted on the wiring layer portion 29, and the whole is covered with a shield cover 92.
[0050]
In the base substrate portion manufacturing process, the copper foil portion 11 a is polished by the fourth resin-attached copper foil 11 bonded to the core substrate 5 via the second resin-attached copper foil 9. Become. In the base substrate portion manufacturing process, the joined constituent members are pressed and integrated by a press. In the base substrate part manufacturing process, the metal press surface and the fourth resin-attached copper foil 11 are well-fitted, and accurate pressing is performed. Therefore, about the 4th resin-attached copper foil 11, since a copper foil part does not comprise a wiring layer, it may be other metal foil with resin instead of copper adhesion.
[0051]
In the base substrate part manufacturing process described above, the first resin-attached copper foil 8 to the fourth resin are attached to the first main surface 5a and the second main surface 5b using the core substrate 5 made of a double-sided substrate as a core. Although a process of manufacturing the base substrate portion 2 having a four-layer structure by joining the copper foil 11 is employed, the present invention is not limited to the manufacturing process of the base substrate portion. As a manufacturing process of the base substrate portion, for example, a base substrate portion similar to the base substrate portion 2 described above is manufactured by bonding two double-sided substrates with an adhesive resin (prepreg).
[0052]
The configuration and manufacturing process of the high-frequency element layer portion 4 will be described in detail below with reference to FIGS.
[0053]
The high-frequency element layer portion 4 is manufactured by first forming a first dielectric insulating layer 30 on the flattened high-frequency element layer forming surface 3 of the base substrate portion 2 manufactured through the above-described steps. A dielectric suppression layer forming step s-7, a flow suppression portion forming step s-8 for forming a flow suppression portion 33 for suppressing the flow of the dielectric insulating material on the first dielectric insulating layer 30, and a flow suppression portion 33. A second dielectric insulating layer forming step s-9 for forming a second dielectric insulating layer 31 on the formed first dielectric insulating layer 30; and an element forming layer portion on the second dielectric insulating layer 31. Then, a base processing step s-10 for performing base processing for forming 28 and a passive element forming step s-11 for forming each passive element in the element forming layer portion 28 are performed. The manufacturing process of the high-frequency element layer portion 4 includes a third dielectric insulating layer forming step s− that covers the element forming layer portion 28 and forms a third dielectric insulating layer 32 for forming the wiring layer portion 29. 12 and a predetermined wiring layer 29 Pattern wiring The high frequency module device 1 is manufactured through a wiring layer forming step s-13 for forming 34 and passive elements, and a resist layer forming step s-14 for forming resist layers 35a and 35b covering the front and back main surfaces.
[0054]
In the first dielectric insulating layer forming step s-7, the base substrate 2 is supplied with a dielectric insulating material on the high-frequency element layer forming surface 3 as shown in FIG. A dielectric insulating layer 30 is formed. Similar to the core substrate 5, a low dielectric constant and low Tan δ, that is, a base material excellent in high frequency characteristics and excellent in heat resistance and chemical resistance is used as the dielectric insulating material. Specifically, benzocyclobutene (BCB), polyimide, polynorbornene (PNB), liquid crystal polymer (LCP), epoxy resin, or acrylic resin is used as the dielectric insulating material.
[0055]
On the first dielectric insulating layer 30, in the flow suppressing part manufacturing step s-8, as shown in FIG. 13, a flow suppressing part 33 made of a metal film is formed thick by, for example, plating. Although the detailed configuration will be described later, the flow suppressing unit 33 is formed to have a thickness of about 50 μm to 100 μm. The production of the flow suppressing portion 33 is not necessarily limited to the plating method, and the film may be formed by applying, for example, a screen printing method or the like that enables the formation of a thick metal film.
[0056]
On the flow suppressing portion 33 formed on the main surface of the first dielectric insulating layer, a dielectric insulating material is supplied in the second dielectric insulating layer forming step s-9 as shown in FIG. A second dielectric insulating layer 31 is formed by coating. Similar to the first dielectric insulating layer 30, a low dielectric constant and low Tan δ, that is, a substrate excellent in high frequency characteristics and excellent in heat resistance and chemical resistance is used as the dielectric insulating material.
[0057]
In the second dielectric insulating layer forming step s-9, as shown in FIG. 14, when the dielectric insulating material dropped on the base substrate 2 to be rotated spreads in the outer peripheral direction, the first dielectric insulating layer is formed. A second dielectric insulating layer 31 having a thick portion 36 whose thickness is partially increased by suppressing the flow by the flow suppressing portion 33 formed on the layer 30 is formed. In the second dielectric insulating layer forming step s-9, a large number of vias 37 penetrating the first dielectric insulating layer 30 are formed with respect to the second dielectric insulating layer 31. Each via 37 is formed corresponding to a predetermined land 17a of the third pattern wiring layer 17 exposed on the high-frequency element layer forming surface 3, and faces the land 17a outward. In the case where a photosensitive resin is used as a dielectric insulating material, each via 37 is formed by a photolithographic method with a mask formed in a predetermined patterning attached to the second dielectric insulating layer 31. Each via 37 is also formed by other appropriate methods.
[0058]
In the ground processing step s-10, as shown in FIG. dielectric On the surface of the insulating layer 31, a wiring layer 38 made of, for example, a nickel layer and a copper layer is formed over the entire surface by, eg, sputtering, to form the element forming layer portion 28. The wiring layer 38 is formed so that the thickness of the nickel layer and the copper layer is about 50 nm to 500 nm, respectively. In the ground treatment step s-10, the wiring layer 38 is formed by performing an etching process with an etching solution composed of a mixed solution of nitric acid / sulfuric acid / acetic acid in a state where the formation portion of the register portion 27 of the wiring layer 38 is masked with a resist. Perform the removal process.
[0059]
The wiring layer 38 is subjected to the passive element layer forming step s-11 to form the register unit 27 and the capacitor unit 26. As shown in FIG. 15, a tantalum nitride layer 39 is formed on the wiring layer 38 at the removed portion by a lift-off method. The tantalum nitride layer 39 is formed only on the corresponding portion of the register portion 27 where the tantalum nitride (TaN) is sputtered on the entire resist-treated surface and the wiring layer 38 is removed by removing the tantalum nitride in the resist layer portion. The
[0060]
In the wiring layer 38, a tantalum nitride layer 40 is also formed at the site where the capacitor portion 26 is formed, as shown in FIG. The wiring layer 38 is subjected to so-called anodic oxidation in which an electric field is applied so that tantalum nitride becomes an anode in an electrolytic solution such as ammonium borate in a state where the resist coating is applied to the entire surface except the capacitor portion forming portion. Is done. This anodic oxidation treatment is performed by applying an electric field of 100 V for about 30 minutes, whereby the tantalum nitride layer 40 is oxidized to form a tantalum oxide (TaO 2) layer 41.
[0061]
The wiring layer 38 is subjected to resist patterning by photolithography so as to leave only a necessary wiring pattern. The tantalum oxide layer 41 is masked after removing the resist, and an upper electrode 42 made of a nickel layer and a copper layer is formed by, for example, a lift-off method. In the high-frequency element layer manufacturing process, the high-frequency module device intermediate 43 in which the flow suppressing unit 33 and the passive elements are formed on the base substrate unit 2 shown in FIG.
[0062]
In the high-frequency element layer manufacturing step, the third dielectric insulation is performed on the high-frequency module device intermediate 43 manufactured through the above steps by the third dielectric insulating layer forming step s-12 as shown in FIG. Layer 32 is formed. In the third dielectric insulating layer forming step s-12, the third dielectric insulating layer 32 is formed by the same method as the first dielectric insulating layer 30 and the second dielectric insulating layer 31, and the third dielectric insulating layer 32 is formed. A plurality of vias that allow a predetermined pattern formed in the wiring layer 38 and the upper electrode 42 of the capacitor portion 26 to face outward in the dielectric insulating layer 32 hole 44 is formed.
[0063]
In the high frequency element layer manufacturing process, the pattern wiring 34 is formed on the third dielectric insulating layer 32 by the wiring layer forming process s-13. In the wiring layer forming step s-13, specifically, a sputter layer such as a nickel layer and a copper layer is formed on the third dielectric insulating layer 32 by sputtering or the like, and photolithography processing is performed on the sputter layer. To perform predetermined patterning. In the wiring layer forming step s-13, copper plating having a thickness of about several μm is selectively applied to the sputter layer by electroplating, and then the plating resist is removed and the sputter layer is etched entirely. As a result, a wiring layer portion 29 is formed as shown in FIG.
[0064]
In part of the wiring layer portion 29, the inductor portion 25 is formed above the thick portion 36 formed in the second dielectric insulating layer manufacturing step s-9. Since the inductor portion 25 is formed above the thick portion 36, the distance to the third pattern wiring layer 17 constituting the power supply wiring portion, the control wiring portion or the ground portion becomes large, and the third The influence of the parasitic capacitance received from the pattern wiring layer 17 is reduced, and the deterioration of the Q value of the inductance is suppressed. The inductor portion 25 has a problem of the series resistance value, but as described above, the inductor portion 25 is formed with a sufficient thickness by forming it by a thick film forming technique in which the sputter layer is electrolytically plated, and the loss is reduced. It is suppressed.
[0065]
In the high frequency element layer manufacturing process, the main surface of the fourth pattern wiring layer 18 is formed by a resist layer forming process s-14 described later. In By forming the dyst layer 35b, the resin layer 11b for protecting the fourth pattern wiring layer 18 from chemicals, mechanical or thermal load becomes unnecessary. In the high-frequency element layer manufacturing process, the fourth pattern wiring layer 18 is exposed by polishing the resin layer 11b.
[0066]
In the high-frequency element layer manufacturing process, as shown in FIG. 19, the entire surface of the high-frequency element layer 4 and the fourth pattern wiring layer 18 of the base substrate 2 are formed by the resist layer forming step s-14. In Dist layers 35a and 35b are respectively coated. In the high-frequency element layer manufacturing process, the resist layers 35a and 35b are subjected to photolithography processing through a mask pattern to form openings 45a and 45b at predetermined positions. In the high-frequency element layer manufacturing process, as shown in FIG. 20, electroless nickel / copper plating is performed on these openings 45a and 45b to form electrode terminals 46a and 46b, respectively. The high-frequency module device 1 in which the high-frequency element layer portion 4 is formed is manufactured.
[0067]
In the high frequency module device 1, as shown in FIG. 1, the electrode terminal 46 a formed on the high frequency element layer 4 side constitutes a connection terminal on which the high frequency IC 90 and the chip component 91 are mounted and connected. In the high-frequency module device 1, the electrode terminals 46 b formed on the fourth pattern wiring layer 18 side of the base substrate portion 2 constitute connection terminals and input / output terminal portions 24 when mounted on the mother substrate 93, for example. The high frequency IC 90 is mounted by a flip chip method via a flip chip 94, for example.
[0068]
In the high frequency module device 1, the high frequency IC 90 and the chip component 91 mounted on the surface of the high frequency element layer portion 4 are covered with a shield cover 92. For this reason, in the high frequency module device 1, since heat generated from the high frequency IC 90 and the chip component 91 is trapped in the shield cover 92, for example, between the upper surface of the high frequency IC 90 as shown in FIG. 21 and the inner surface of the shield cover 92. , it is preferable to provide a heat dissipation structure to fill the thermally conductive resin material 70 and the like.
[0069]
In the high-frequency module device 1 configured as described above, as described above, the flow suppressing portion 33 that suppresses the flow of the dielectric insulating material is formed on the first dielectric insulating layer 30, whereby the second A thick portion 36 where the thickness of the dielectric insulating layer 31 is partially increased is formed. In the high-frequency module device 1, the second dielectric insulating layer 31 Since the inductor portion 25 is formed above the thick portion 36, the distance between the inductor portion 25 and the third pattern wiring layer 17 constituting the ground portion becomes large. Therefore, in the high frequency module device 1, since the influence of the parasitic capacitance on the inductor portion 25 of the third pattern wiring layer 17 is reduced, deterioration of the Q value of the inductance of the inductor portion 25 is suppressed. In the high-frequency module device 1, the passive element formed above the thick part 36 is not necessarily limited to the inductor part 25. For example, a capacitor element, a register element, a distributed constant element, or the like is formed. It is also possible to reduce the influence of parasitic capacitance on these passive elements.
[0070]
In the high frequency module device 1, the flow suppressing portion 33 made of a metal film formed thick by plating is formed. For this reason, when the flow suppression unit 33 is electrically connected to the metal wiring layers of the base substrate unit 2 and the high-frequency element layer unit 4, the flow suppression unit 33 may function as a wiring. Thereby, in the high frequency module apparatus 1, since the flow suppression part 33 can be used as power supply wiring, such as a passive element, as wiring, an excess wiring can be reduced and area reduction and size reduction are achieved.
[0071]
In the high frequency module device 1, the flow suppressing portion 33 is formed in a frame shape having a substantially rectangular shape surrounding the periphery of the region where the inductor portion 25 is formed, as shown in FIG. 22. Thereby, the flow suppression part 33 is the second dielectric insulating layer. 31 Is formed, the flow of the dielectric insulating material is suppressed so that the thick portion 36 is appropriately formed in the region where the inductor portion 25 is formed. Further, the flow suppressing portion 33 is not necessarily limited to a frame shape in which the shape surrounding the region where the inductor portion 25 is formed is a substantially rectangular shape. For example, the inductor as shown in FIGS. The flow suppression part 33a thru | or the flow suppression part 33c by which the surrounding wall of the frame which suppresses the flow of a dielectric insulating material in the area | region in which the part 25 is formed may be formed discontinuously. Thereby, in the high frequency module apparatus 1, when using the flow suppression part 33a thru | or the flow suppression part 33c also as a wiring, since a part of desired wiring pattern can be comprised, a reduction in area and size reduction are attained. Figured. The flow suppressing portion 33 suppresses the flow of the dielectric insulating material so that the thick portion 36 is appropriately formed in the region where the inductor portion 25 is formed. For example, the flow suppressing portion 33 has a substantially annular frame as shown in FIG. The flow suppression part 33d which exhibits a shape may be sufficient. Of course, the flow suppressing portion 33d may have a shape in which the peripheral wall of the frame that forms a substantially annular shape is formed discontinuously.
[0072]
In the high-frequency module device 1, a third portion that forms the inductor portion 25 and the ground portion only by the thick portion 36 in the second dielectric insulating layer 31 without increasing the distance between the wiring layer 38 and the inductor portion 25. The distance from the pattern wiring layer 17 is increased. Thereby, in the high frequency module device 1, a via for electrically connecting the wiring layer 38 and the inductor portion 25. hole The area and size can be reduced without increasing the diameter of 44.
[0073]
In the high-frequency module device 1, the inductor section as in the prior art 25 And ground The third pattern wiring layer 17 constituting Wiring prohibited area in the ground area to keep the distance from A Therefore, the third pattern wiring layer 17 can sufficiently function as a shield for the microstrip line and a shield for preventing the RF current from interfering with other wirings and unnecessary coupling. In the high frequency module device 1, the third pattern wiring layer 17 includes a wiring prohibited area. A Since there are no restrictions on the routing of wiring, the area and size can be reduced.
[0074]
In the high frequency module device 1, the high frequency element layer portion 4 formed on the base substrate portion 2 made of an organic base material or the like increases the distance between the inductor portion 25 and the third pattern wiring layer 17. While suppressing the deterioration of the Q value of the inductance with respect to the portion 25, it is possible to reduce the area and size. Thereby, in the high frequency module apparatus 1, it is not necessarily limited to using the organic base material etc. which were mentioned above as the base substrate part 2 in which the high frequency element layer part 4 is formed. Even when a substrate, a glass substrate, or the like is used, deterioration of the Q value of the inductance with respect to the inductor portion 25 can be suppressed, and the area and size can be reduced.
[0075]
【The invention's effect】
As described above, according to the present invention, since the flow suppressing portion is provided on the surface of the base substrate on which the dielectric insulating layer is formed, the dielectric insulating material dropped on the base substrate in the rotated state is provided. The flow spreading to the peripheral surface is suppressed by the flow suppressing portion, and a high-frequency module device in which a thick portion whose thickness is partially increased is formed in the dielectric insulating layer can be obtained. Therefore, according to the present invention, the distance between the passive element formed on the thick portion of the dielectric insulating layer and the wiring layer formed on the base substrate is maintained, and the influence of the parasitic capacitance from the wiring layer on the passive element is maintained. Therefore, a high-frequency module device having passive elements with good characteristics can be obtained. According to the present invention, since only the region where the passive element is formed is the thick part of the dielectric insulating layer, the area can be reduced without increasing the diameter of the via that is responsible for the electrical connection between the base substrate and the high-frequency element part. Thus, a high-frequency module device with a reduced size can be obtained. According to the present invention, since there is no restriction on the routing of wiring without providing a wiring prohibition region in the ground portion, a high-frequency module device with reduced area and size can be obtained. According to the present invention, when forming a high frequency element portion, a high frequency module device that is simply improved in function, area, and size can be achieved by simply adding a simple thick film forming process such as a plating method. It will be obtained.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a high-frequency module device according to the present invention.
FIG. 2 is a manufacturing process diagram of a base substrate portion of the high-frequency module device.
FIG. 3 is a longitudinal sectional view of a core substrate used in the high frequency module device.
FIG. 4 is an explanatory diagram of a patterning process of a core substrate.
FIG. 5 is an explanatory diagram of a joining process of a first resin-attached copper foil and a second resin-attached copper foil.
FIG. 6 is an explanatory diagram of a process of forming a via.
FIG. 7 is an explanatory diagram of a process of forming a first pattern wiring layer and a second pattern wiring layer.
FIG. 8 is an explanatory diagram of a joining process of a third resin-attached copper foil and a fourth resin-attached copper foil.
FIG. 9 is a process explanatory diagram of a state in which a third resin-attached copper foil and a fourth resin-attached copper foil are joined together.
FIG. 10 is an explanatory diagram of a polishing process for a third resin-attached copper foil and a fourth resin-attached copper foil.
FIG. 11 is a manufacturing process diagram of a high-frequency element layer portion of the high-frequency module device.
FIG. 12 is a diagram illustrating a process for forming a first dielectric insulating layer.
13 is a forming process explanatory view of the flow suppressing portion.
14 is a forming process explanatory view of a second dielectric insulating layer.
15 is a forming process explanatory view of a wiring layer.
16 is a forming process explanatory view of a passive element.
17 is a forming process explanatory view of a third dielectric insulating layer.
18 is a forming process explanatory view of a wiring layer portion.
19 is a forming process explanatory view of the resist layer.
Figure 20 is a longitudinal sectional view of a high frequency module device.
21 is a longitudinal sectional view of a high frequency module device having a heat dissipation structure.
FIG. 22 is a perspective plan view showing an example of the arrangement of the flow suppressing portion in the lower layer of the inductor portion of the high-frequency module device.
FIG. 23 is a perspective plan view showing an example of the arrangement of the flow suppression unit in the lower layer of the inductor unit of the high-frequency module device.
FIG. 24 is a perspective plan view showing an example of the arrangement of the flow suppression unit in the lower layer of the inductor unit of the high-frequency module device.
FIG. 25 is a perspective plan view showing an example of the arrangement of the flow suppression unit in the lower layer of the inductor unit of the high-frequency module device.
FIG. 26 is a perspective plan view showing an example of the arrangement of the flow suppression unit in the lower layer of the inductor unit of the high-frequency module device.
FIG. 27 is a configuration diagram of a high frequency transmission / reception circuit using a superheterodyne method.
28 is a configuration diagram of a high-frequency transmission and reception circuit by the direct conversion system.
29A and 29B are explanatory diagrams of an inductor portion provided in a conventional high-frequency module, where FIG. 29A is a perspective view of a main part, and FIG. 29B is a vertical sectional view of the main part.
Figure 30 is a longitudinal sectional view of a high-frequency module using the conventional silicon substrate.
Figure 31 is a longitudinal sectional view of a high-frequency module using the conventional glass substrate.
32 is a longitudinal sectional view showing a main part of a conventional high-frequency module.
FIG. 33 is a vertical cross-sectional view of a main part showing a state where a wiring prohibition region is provided in a ground portion of a conventional high-frequency module.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 High frequency module apparatus, 2 Base board | substrate part, 3 High frequency element layer formation surface, 4 High frequency element layer part, 5 Core board | substrate, 6 1st pattern wiring layer, 7 2nd pattern wiring layer, 8 1st copper with resin Foil, 9 2nd resin-attached copper foil, 10 3rd resin-attached copper foil, 11 4th resin-attached copper foil, 12 1st pattern wiring layer, 13 2nd pattern wiring layer, 14 Via hole, 15, 16 via, 17 third pattern wiring layer, 17a land, 18 fourth pattern wiring layer, 19 base substrate intermediate, 20a, 20b copper foil layer, 21 conductive paste, 22a, 22b opening, 23a, 23b conductive material , 24 I / O terminal section, 25 inductor section, 26 capacitor section, 27 register section, 28 element formation layer section, 29 wiring layer section, 30 first dielectric insulating layer, 31 second dielectric insulating layer, 32 third Dielectric insulation 33, 33a, 33b, 33c, 33d Flow suppressing portion, 34 pattern wiring, 35a, 35b resist layer, 36 thick portion, 37 via, 38 wiring layer, 39, 40 tantalum nitride layer, 41 tantalum oxide layer, 42 upper electrode, 43 a high frequency module device intermediate, 44 via hole 45a, 45b Opening, 46a, 46b Electrode terminal, 70 Conductive resin material, 90 High frequency IC, 91 Chip component, 92 Shield cover, 93 Mother board

Claims

A base substrate having a wiring layer on the main surface;
A high-frequency element unit including a dielectric insulating layer formed by applying a dielectric insulating material by spin coating on the base substrate, and a passive element formed as a thin film on the dielectric insulating layer,
By disposing a flow suppressing portion that suppresses the flow of the dielectric insulating material on the formation surface of the dielectric insulating layer, a thick portion having a partially increased thickness is formed in the dielectric insulating layer,
The passive elements, the dielectric insulating layer thickness portion high frequency module device that is formed on.

The base substrate is a high frequency module device of the organic wiring substrate der Ru請 Motomeko 1 wherein forming surface of the high-frequency element portion is flattened by polishing.

The flow suppressing unit, the high frequency module device 請 Motomeko 1 wherein that are disposed so as to surround the region where the passive element is formed.

The flow suppressing unit, the high frequency module device 請 Motomeko 1 wherein Ru metal film der which is thick formed by plating.

The metal film, the high frequency module device 請 Motomeko 4, wherein it is connected the base substrate and in electrical high-frequency element.

A base substrate forming step of forming a base substrate having a wiring layer on the main surface;
Formation of a high-frequency element part for forming a high-frequency element part having a dielectric insulating layer formed by applying a dielectric insulating material on the base substrate by spin coating and a passive element formed as a thin film on the dielectric insulating layer A process,
The high-frequency element part forming step is
A flow suppressing part forming step of forming a flow suppressing part for suppressing the flow of the dielectric insulating material applied by the spin coating method on the base substrate;
A thick part whose thickness is partially increased by suppressing the flow of the dielectric insulating material applied by the spin coating method on the base substrate on which the flow suppressing part is formed, by the flow suppressing part. A dielectric insulating layer forming step of forming the dielectric insulating layer having:
Process for producing a high frequency module device that having a passive element forming step of forming the passive elements on the thick portion of the dielectric insulating layer.

In the base substrate forming process, the organic wiring substrate is used, the production method of the high-frequency module device 請 Motomeko 6, wherein that having a step of planarizing subjected to abrasive machining to form surfaces of the high-frequency element.

Manufacturing method of the flow suppressing portion forming step, the high frequency module device of step Der Ru請 Motomeko 6, wherein forming the flow suppressing portion so as to surround the region where the passive element is formed.

The flow suppressing portion forming step, the manufacturing method of the metal film by plating and thick film high frequency module device 請 Motomeko 6 wherein step Ru der of forming the flow suppressing unit.

Manufacturing method of the flow suppressing portion forming step, the high frequency module device 請 Motomeko 9, wherein that having a step of electrically connecting the metal film and the base substrate and the high frequency element.