JP2003197402A - 薄膜電子部品及びその製造方法 - Google Patents

薄膜電子部品及びその製造方法

Info

Publication number
JP2003197402A
JP2003197402A JP2001395379A JP2001395379A JP2003197402A JP 2003197402 A JP2003197402 A JP 2003197402A JP 2001395379 A JP2001395379 A JP 2001395379A JP 2001395379 A JP2001395379 A JP 2001395379A JP 2003197402 A JP2003197402 A JP 2003197402A
Authority
JP
Japan
Prior art keywords
thin film
layer
thin
electronic component
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001395379A
Other languages
English (en)
Inventor
Hiroyuki Fujimori
博行 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001395379A priority Critical patent/JP2003197402A/ja
Publication of JP2003197402A publication Critical patent/JP2003197402A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41MPRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00Duplicating or marking methods; Sheet materials for use therein
    • B41M5/24Ablative recording, e.g. by burning marks; Spark recording
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41MPRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00Duplicating or marking methods; Sheet materials for use therein
    • B41M5/26Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used
    • B41M5/262Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used recording or marking of inorganic surfaces or materials, e.g. glass, metal, or ceramics

Landscapes

  • Details Of Resistors (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明はレーザーマーキングによるマイクロ
クラックの発生を防止し、容易にレーザーマーキングを
施すことを可能にし、識別性の高いマーキングが得ら
れ、且つ薄型化を可能にした薄膜電子部品を提供する。 【解決手段】本発明は、絶縁基板1上に、電子部品素子
を形成し、さらに保護層を形成し、外部接続用電極が導
出されている薄膜電子部品であり、外部接続用電極が形
成された主面と対向する主面にはTiやNiにより薄膜
金属層が形成されている。また、薄膜電極層にはレーザ
ーによりマーキング加工が施されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁基板上に、薄
膜コンデンサ素子、薄膜インダクタンス素子、薄膜抵抗
素子またはこれらの複合素子を形成してなる薄膜電子部
品に関するものである。
【0002】
【従来の技術】近年のコンピューター市場において小型
化、高速化が進められ、また、携帯電話等の携帯端末市
場においても1人1台の時代となり、何れの場合におい
ても内部に用いられる電子部品には更に高速化、高性能
化、高機能化、小型化が求められるようになってきてい
る。
【0003】上記のような電子部品の中でもとくにIC
の小型高速化はその勢いに衰えが感じられなく、メイン
フレーム、ワークステーション等の大型コンピューター
においては、低インダクタンス化、低背化が特に強く要
求されるという現状がある。コンデンサ素子において
は、これに対応するこれに伴い、ICと同様に内蔵され
るコンデンサ等の受動部品も高周波にたいして優れた特
徴を持つということで、薄膜コンデンサ素子が有望視さ
れている。例えは、薄膜コンデンサ素子では、大型コン
ピューターにおいてはICチップの周りに表面実装され
るデカップリングコンデンサなどが例示できる。ICチ
ップ内の動作(クロックパルス)が高周波化すると、矩
形波の立ち上がり速度が遅いだけでも、誤動作の原因と
なり、これを防ぐ為にICの電源電圧の安定を目的とす
るデカップリングコンデンサと呼ばれる電源電圧の供給
目的のコンデンサが必要となる。このコンデンサに必要
とされる特性は、高い周波数においてもコンデンサ特性
を十分に満足し、高速に電源を供給する事である。この
特性を満足するためにも低インダクタンスという特徴は
必要不可欠になるが、この特徴を発揮するために実装す
る場所が重要な意味を持ってくる。なぜならば、ICか
らの距離が長くなると線路長がインダクタンス成分とな
ってしまうため、IC近傍に取り付けることが必要とな
るからである。尚、通信機器においても同様である。
【0004】実装するメーカーにとって、これまではデ
カップリングコンデンサをICチップの近傍に位置する
ように、パッケージPや配線基板上に実装していた。し
かし、ICチップの周囲での回路の見直しと、テカップ
リングコンデンサを薄膜コンデンサ素子にすることによ
り、ICチップとパッケージとの間隙に、テカップリン
グコンデンサとして動作する薄膜コンデンサ素子に実装
し、ICチップ、テカップリングコンデンサを含むパッ
チージや配線基板の小型化、低背化を達成していた。
【0005】図6は、このような薄膜コンデンサである
薄膜電子部品を示す外観斜視図であり、図7は、その断
面図である。尚、図6〜図7は、最も簡単な構造である
2端子を有する薄膜電子部品を例にして説明する。図に
おいて、51はアルミナセラミックなどの絶縁基板であ
り、52は薄膜下部電極層、53は薄膜誘電体層、54
は薄膜上部電極であり、55は保護層であり、56、5
7は外部端子である。ここで、下部電極52は、上部電
極54の一部に接続し、さらに、この上部電極層の一部
には、外部端子56が接続されている。また、上部電極
層54には、外部端子57が配置されている。即ち、保
護層55は、上述の外部端子56、57を露出するよう
に上部電極層54上に被着形成されている。このような
構造の薄膜部品において、製品番号、特性、製造ロット
などなどの情報を製品にマーキングする必要がある。こ
のマーギングの方法としては、従来、絶縁基板の表面
(外部端子56、57が形成された実装面と対向する
面)にメッシュ印刷や転写印刷などの工法で、マーキン
グインクやガラスペーストを印刷、転写し、乾燥や焼成
といったプロセスを経て形成していた。
【0006】しかし、このようなマーキングでは、小型
化されつつある薄膜電子部品においては限界があり、ま
た、マーキング字体が崩れたり、見にくかったりすると
いう問題があった。
【0007】そこで、図7に示すように、絶縁基板51
の表面に直接、レーザー光59の照射及びその走査によ
って、任意の形状に卦書くというレーザーマーカー(彫
り込み凹部)58が考えられる。絶縁基板51は、アル
ミナセラミック基板が一般的に用いられる。これは、機
械的強度でもビッカース硬さ1300前後(荷重500
gHv)と高い値を示すこと、また、安価で入手も容易
であるなどの優れた特性をあることかからである。
【0008】
【発明が解決しようとする課題】このようなレーザーマ
ーカー(彫り込み凹部)は、以下のような問題点を有し
ていた。即ち、絶縁基板51である例えばアルミナセラ
ミック基板は、レーザーでは、1文字ずつを綺麗な任意
な形状(記号、文字)を書くことができても、その加工
性が非常に低い。仮に、レーザー照射の条件の最適化を
行なえば加工することは可能になるものの、例えば、高
精度での描画のできるYAGレーザーでは、その波長は
1064nmであるため,純アルミナセラミック基板において
は透過が非常に大きくしてしまい、基板の表面の彫り込
み凹部58を形成することができず、逆に実装面側の下
部電極52や薄膜誘電体層53を侵してしまう可能性が
ある。基板51の表面に掘り込み凹部を形成する方法と
して、CO2レーザーを用いることが考えられる。しか
し、数10μmの描画は可能であるが、描画精度が落ち
字体も繊細さを欠くものとなってしまっていた。
【0009】また、アルミナセラミックなどの絶縁基板
51は、色が白く、光を乱反射しやすいため、CO2
ーザーにより彫り込み凹部58形状のマーキングを形成
したとしても、段差のコントラストが低く視認性・識別
性が非常に悪かった。
【0010】また、アルミナセラミックなどの絶縁基板
51において、充分なコントラストを得るために確実な
掘削を行なおうとしてレーザーの強度を上げると、彫り
込み凹部58の先端より絶縁基板51内部へマイクロク
ラックが発生し、薄膜コンデンサ自体を損なってしまう
危険があった。
【0011】本発明は、上述の問題に鑑みて案出された
ものであり、その目的は、薄膜電子部品素子の特性に影
響を与えることなく、コントラストの高く、且つ視認性
の高いマーキングを有する薄膜電子部品及びその製造方
法を提供することにある。
【0012】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、絶縁基板の一方主面に、外部端子電極を
有する薄膜電子部品素子を被着して成る薄膜電子部品に
おいて、前記絶縁基板の他方主面には、任意形状の凹部
が形成された薄膜金属層からなるマーキング層が被着形
成されていることを特徴とする薄膜電子部品である。
【0013】尚、前記マーキング層は、TiまたはNi
の薄膜金属層によって形成されていることが望ましい。
【0014】また、前記絶縁基板の一方主面に電子部品
素子を形成するとともに、前記絶縁基板の他方主面にマ
ーキング層となる薄膜金属層を被着する工程、前記薄膜
金属層に、レーザー光の照射及び走査によって、任意形
状の凹部を形成する工程とを具備する薄膜電子部品の製
造方法である。
【作用】本発明では、アルミナなどの絶縁基板上に薄膜
電子部品素子が被着され、外部端子が露出するように保
護層が形成されている。そして、この外部端子が形成さ
れた実装面と対向する主面側には、薄膜金属層が形成さ
れ、この薄膜金属層層に凹部状のマーキングが施されて
いる。
【0015】即ち、マーキングが形成されたマーキング
層は、薄膜金属層を除去して形成される凹部で構成され
ているため、絶縁基板が深く除去されることがないた
め、絶縁基板にマイクロクラックの発生を防ぐことがで
きる。また、マーキング層の処理で任意形状のマーキン
グを形成することができるため、基板の厚みを薄くする
ことができ、これによっても、薄膜電子部品全体として
厚みを薄くすることができるようになる。
【0016】また、マーキング層となる薄膜金属層はT
iまたはNiによって形成されており、CO2レーザー
のように加工精度の悪いレーザーから加工精度の高いY
AGレーザーによりマーキングが施されることになる。
これにより、TiまたはNiのように金属色と絶縁基板
の白色系とのコントラストが明確に得られ、視認性・識
別性に優れる薄膜電子部品が得られる。また、マーキン
グによりTiまたはNiの薄膜金属層を完全に除去し、
絶縁基板であるアルミナ基板が露出する部分ができた場
合でも金属色とアルミナ基板の白色でコントラストが得
られるため、同様の効果が得られ、薄膜電子部品が小型
化しても文字に崩れが発生するといった問題や文字数が
制限されるといった問題がなくなり、高精度で且つ繊細
なマーキングが可能になる。
【0017】結局、薄型化・小型化が可能であり、視認
性・識別性に優れたマーキングを有する薄膜電子部品及
びその製造方法となる。
【0018】
【発明の実施の形態】以下、本発明の薄膜電子部品及び
その製造方法を図面に基づいて詳説する。尚、薄膜電子
部品の一例として、薄膜コンデンサ、薄膜インダクタ、
薄膜抵抗、薄膜ヒューズ等が例示できるが、ここでは、
最も実用化実績が高い薄膜コンデンサを用いて説明す
る。
【0019】図1は本発明の薄膜電子部品である薄膜コ
ンデンサの外観斜視図であり、図2は実装面側の平面図
であり、図3はその断面図であり、図4は分解斜視図で
ある。
【0020】本発明の薄膜電子部品10は、絶縁基板
1、薄膜下部電極2、薄膜誘電体層3、薄膜上部電極層
4、保護層5及び外部端子6、7とから構成されてい
る。
【0021】絶縁基板1の一方の主面(実装面となる側
の面)には薄膜金属層を所定形状にパターンニングした
薄膜下部電極層2が被着形成されており、さらに、所定
形状の薄膜誘電体層3、所定形状の薄膜上部電極層4が
被着形成されている。さらに、薄膜上部電極層4上に
は、外部端子6、7が形成される領域を除いて保護層5
が被着形成されている。
【0022】また、上述の薄膜下部電極層2、薄膜誘電
体層3、薄膜上部電極層4のパターンニングにより、少
なくとも薄膜誘電体層3を薄膜下部電極層2と薄膜上部
電極層4とで挟持した容量発生領域を形成する。即ち、
薄膜誘電体層3の誘電率、厚み、及び対向しあう薄膜下
部電極層2及び薄膜上部電極層4の対向面積により容量
値が決定される。また、薄膜下部電極層2の一部は、容
量発生領域から延出して外部端子6と接続するために薄
膜上部電極層4の一部41と接続している。また、薄膜
上部電極層4または容量発生領域から延出する一部は、
外部端子7と接続する領域となる。また、薄膜上部電極
層4の一部41は、上述の容量を発生する領域の薄膜上
部電極層4や外部端子7が形成される薄膜上部電極層4
の一部と電気的に分離して薄膜下部電極層2の一部と接
続する一部となっている。
【0023】これにより、絶縁基板1の一方主面には、
薄膜下部電極層2、薄膜誘電体層3、薄膜上部電極層4
からなる薄膜コンデンサ素子が配置されることになる。
また、この薄膜コンデンサを複数並設したり、また、薄
膜上部電極層4の一部や薄膜下部電極層2の一部を複数
形成しても構わない。
【0024】このような薄膜コンデンサ素子上に保護層
5が被着形成されている。この保護層5のパターンニン
グにより、少なくとも薄膜上部電極層4の一部や薄膜下
部電極層2の一部が露出する貫通穴が形成され、この貫
通穴に半田バンプなどからなる外部端子6、7が形成さ
れている。
【0025】薄膜下部電極層2は、例えば金(Au)、
白金(Pt)、銅(Cu)、銀(Ag)、チタン(T
i)、クロム(Cr)及びニッケル(Ni)などの金属
材料からなる薄膜金属層を、フォトリソグラフィ技術に
より所定形状にパターン化して構成される。尚、薄膜下
部電極層2以外にも、薄膜上部電極層4についても同様
である。尚、これらの金属材料のうち、薄膜誘電体層3
との反応性が小さく、酸化されにくい金(Au)や抵抗
の低い銅(Cu)や取り扱いが容易なチタン(Ti)、
及びニッケル(Ni)が最適である。また、それらの金
属材料を単層に用いたり、積層状態で用いたりすること
もできる。その膜厚は、高周波領域でのインピーダンス
膜の被覆性を考慮して0.3〜0.5μmとなってい
る。
【0026】薄膜誘電体層3は高周波領域でおいて高誘
電率を有するものであればよいが、その膜厚は1μm以
下が望ましい。薄膜誘電体層3は、ペロブスカイト型酸
化物結晶からなる誘電体材料で、例えばPb(Mg,N
b)O3系、Pb(Mg,Nb)O3−PbTiO3系、
Pb(Zr,Ti)O3系、Pb(Mg,Nb)O3−P
b(Zr,Ti)O3系、(Pb,La)ZrTiO
3系、BaTiO3系、(Sr,Ba)TiO3系、ある
いはこれに他の添加物を添加したり、置換した化合物で
あってもよく、特に限定されるものではない。
【0027】また、薄膜誘電体層3の膜厚は、高容量と
絶縁性を確保するために0.3〜1.0μmが望まし
い。これは0.3μmよりも薄い場合には被覆性が良好
でなく、絶縁性が低下する場合があり、1.0μmより
も厚い場合には、容量が小さくなる傾向がある。また、
測定周波数300MHz(室温)での比誘電率が100
0以上の誘電体薄膜3が望ましい。このような薄膜誘電
体層3は、スパッタ法、PVD法、CVD法、ゾルゲル
法等の公知の方法に絶縁基板1の下部電極2上の全面に
誘電体層を形成し、フォトリソグラフィ技術によりパタ
ーン化して形成する。
【0028】また、保護層5は、容量発生領域の表面を
保護するためのものであり、例えば、Si34、SiO
2、ポリイミド樹脂及びBCB(ベンゾシクロブテン)
等から構成されている。保護層5は外部端子6、7が形
成される領域を残して薄膜上部電極層4を完全に覆うよ
う、即ち、絶縁基板1の一方主面側を被覆するよう形成
されている。
【0029】この保護層5に形成された外部端子6、7
用の貫通穴には、実装基板に接合する外部端子6、7が
形成される。例えば、外部端子6は、薄膜上部電極層4
の一部、薄膜下部電極層2の一部を介して、容量発生領
域の薄膜下部電極層2に接続されている。また、外部端
子7は、薄膜上部電極層4の一部を介して、容量発生領
域の薄膜上部電極層4に接続されている。この外部端子
は、半田などのボールグリッドアレイ(BGA)で形成
されている。
【0030】このような薄膜コンデンサにおいては、図
1で現れる側、即ち、絶縁基板1の他方主面側には、マ
ーキング層8が形成されている。このマーキング層は、
絶縁基板1の他方主面に被着形成された薄膜金属層80
と、薄膜金属層80にYAGレーザーにより掘削されて
凹部9が形成されている。この凹部9が任意形状に形成
されており、図に示すよう、例えば、「AoA」のよう
に任意な記号、文字などを構成する。
【0031】以上のように、本発明では、アルミナセラ
ミックなどの絶縁基板1に直接マーキングがほどこされ
るのではなく、絶縁基板1の他方主面に、TiやNiか
らなる薄膜金属層80を形成し、この薄膜金属層80に
対してレーザー光の照射及び走査により形成される。即
ち、レーザー光の照射により、薄膜金属層80の照射・
走査領域のみに、凹部9が形成されることになるため、
視認性・識別性が長期的に安定して得られる。特に、T
iをマーキング層8に用いた場合は酸化されにくく、長
期的に金属色が維持される。また、Niの場合は再表面
の酸化は早く起こるが、酸化自体の進行は非常に遅く、
変色も起こしにくいという特長があるためである。ま
た、レーザー光線の種類をみた時に、CO2レーザーだ
けでなく、微細加工性の高いYAGレーザー光線を用い
ることができる。このように、特にYAGレーザーを用
いることにより、位置精度が良くなり、コントラストは
充分に得られ、マーキングの品位を上げることが可能に
なる。しかも、マーキングの位置精度や崩れを防ぐこと
ができる。例えば、微細加工性の高いYAGレーザーを
用いると、薄膜コンデンサのように2.0mm×1.8
mmといった小型の薄膜電子部品の主面に、小型の文字
についても精度よく確実にマーキングを作製することが
可能になった。また、例えばCO2レーザーなどを用い
てアルミナセラミックの絶縁基板1を充分に深く掘削す
ることがなくなったため、従来、絶縁基板1に起こって
いたマイクロクラックの発生を防ぐことができるように
なった。さらに、局所的に高い熱の影響を受けることが
なくなるため、金属薄膜層や薄膜コンデンサに対する熱
の影響も小さく抑えることができるようになる。
【0032】また、後述するようにマーキングは、大型
絶縁基板の状態で、各素子領域に形成できるため、マー
キング工程も簡略することができる。次に、図5を用い
て薄膜電子部品である薄膜コンデンサの製造方法を説明
する。
【0033】まず、複数の絶縁基板1が抽出できる大型
絶縁基板11を用意する(図5(a))。
【0034】次に、大型絶縁基板11の一方主面には、
薄膜下部電極層2となる金属薄膜層21、マーキング層
8となる金属薄膜層80を被着形成する(図5
(b))。例えば、厚み0.1mm(φ3inch)のアル
ミナの大型絶縁基板11上に、スパッタ機にて密着層と
なるTi層と表面層となるAu層をそれぞれ0.1、
0.5μmの厚みで形成する。ここで、薄膜下部電極層
2となる金属薄膜層21は、例えば、多層構造にして、
マーキング層8となる薄膜金属層80を単層(薄膜下部電
極層2の密着層に相当するTi層の一層)としても構わ
ない。この場合、大型絶縁基板11の表裏両主面に共通
的に薄膜金属層(密着層に相当)を被着し、その後、絶
縁基板11の一方主面には、その密着層に相当する金属
層上にAu層を被着形成してもよい。また、大型絶縁基
板11の一方主面のみに、0.5μmの厚みで密着層と
なる金属層を被着形成し、その後、表面層となるAu層
を続けて被着した後、大型絶縁基板11の他方主面にマ
ーキング層8となる金属層80を0.1μmの膜厚で被
着形成しても構わない。次に、上述の手法により、各種
成膜工程とパターンニング工程を繰り返して、大型絶縁
基板11上に薄膜下部電極層2、薄膜誘電体層3、薄膜
上部電極層4からなる容量素子を複数形成するととも
に、所定形状の保護層5を形成する(図5(c))。
【0035】例えば、薄膜下部電極層2は、上述の金属
層上にポジレジストを用いフォトリソ工程で、エッチン
グによってパターンニングを行い形成する。薄膜誘電体
層3は、パターンニングされた薄膜下部電極層2上に誘
電体ゾル液を用い、スピンコーターで塗布し、約300
度で乾燥後、700〜900度で焼成し、約1μmの誘
電体薄膜を形成し、その後パターンニングとしては、薄
膜下部電極層2同様にフォトリソ加工を用い、誘電体を
ウエットエッチングする。さらに、薄膜上部電極層4
は、スパッタ装置を用い、密着層/バリア層を含めた積
層構造の薄膜金属層を成膜し、同じく、感光性レジスト
を用いフォトリソエッチング工程でパターンニングす
る。これらの工程で形成された容量素子を湿度及び衝撃
から守るため、中間保護層/誘電体保護層となる材料を
用いて保護層となる塗膜をスピンコーターで塗布し、こ
れを露光プロセスを用いて外部端子6、7が形成される
貫通孔を加工する。
【0036】次に、これを大型基板11の他方主面の各
素子領域に、YAGレーザー光線を用いて、マーキング
層8となる金属層80の一部が所定形状(記号、文字な
ど)の除去部が形成されるように照射・走査する(図5
(d)。
【0037】次に、保護層8の貫通孔に外部端子6、7
を形成する。例えば粒径の小さい半田ペーストを用いて
上述貫通孔内に充填印刷した後、250℃前後で焼成し
て形成する(図5(e))。
【0038】次に、外部端子6、7が形成された大型絶
縁基板11をダイシング装置を用いて、各素子毎に切断
する(図5(f))。
【0039】これにより、大型絶縁基板11から図1〜
図3に示す薄膜コンデンサが得られる。
【0040】尚、上述の製造方法では、大型絶縁基板1
1の状態で、マーキングを施したが、このマーキングの
形成を、大型絶縁基板11を個々の素子に分離した後
に、振動型絶縁基板整列機を用い、絶縁基板1の他方主
面が露出するように整列させて、各素子の絶縁基板1の
他方主面にYAGレーザー光線を用いて、マーキング層
8となる薄膜金属層80の一部が所定形状(記号、文字
など)の凹部9を形成するように照射・走査しても構わ
ない。
【0041】ここで、例えば、YAGレーザー光線の照
射・走査条件は、電流値、15A、速度70mm/se
c、加工周波数90kHzで行った。このようにする
と、絶縁基板1の他方主面のマーキング層8に、線幅4
0μmの所定形状の凹部9が形成できる。尚、上述の条
件では、例えは0.7mm角のスペースにアルファベッ
ト8文字を繊細に描くことができた。
【0042】さらに、このYAGレーザー光線によるマ
ーキング加工では、絶縁基板基板1の断面から見たの基
板表面の掘り込みを発生させることなく、また、マイク
ロクラックを発生させることなく、マーキング加工を行
なうことができる。そして、また、この薄膜コンデンサ
が、低インダクタンス高容量のまま特性が維持できた。
【0043】さらに、このレーザーの種類は、YAGレ
ーザーに限ることはない。即ち、基板に過度の堀り込み
が形成されず、かつ、マーキングが鮮明に形成できれ
ば、CO2レーザーやその他のレーザーを用いることが
できる。
【0044】また、図5(c)の工程では、薄膜電子部
品としては、薄膜コンデンサ素子を形成するための製造
工程で示したが、このこの薄膜電子部品が薄膜抵抗素子
である場合は、薄膜誘電体層3に変えて薄膜抵抗体層に
変更するとともに、膜薄膜下部電極層2、薄膜上部電極
層4のパターン及び成膜順番を変える。さらに、薄膜イ
ンダクタ素子である場合には、薄膜誘電体層3に変えて
所定パターンの薄膜導体層に変更するとともに、膜薄膜
下部電極層2、薄膜上部電極層4のパターン及び成膜順
番を変える。さらに、これらの複合電子部品の場合に
は、膜薄膜下部電極層2、薄膜上部電極層4のパターン
及び成膜順番を変えることにより、達成できる。
【0045】
【発明の効果】以上のように本発明によれば、薄膜コン
デンサ素子、薄膜抵抗素子、薄膜インダクタ素子などの
薄膜電子部品を構成する絶縁基板の実装面と対向する主
面に、マーキング層を形成して、レーザー光線の照射・
走査によりマーキングを形成した。これにより、絶縁基
板に過度の衝撃を与えることなく、素子の特性を確保
し、且つ、コントラストの良好なマーキングを施すこと
ができる。
【0046】また、マーキング層となる薄膜金属層も、
薄膜下部電極層となる金属層となる同一工程で形成する
などでき、従来の製造工程に対して、異種の工程が付加
されることがなく、安価で、簡単にマーキングを形成で
きる。
【図面の簡単な説明】
【図1】本発明の薄膜電子部品である薄膜コンデンサの
外観斜視図である。
【図2】本発明の薄膜電子部品である薄膜コンデンサの
実装面側の平面図である。
【図3】本発明の薄膜電子部品である薄膜コンデンサの
実装面側の断面図である。
【図4】本発明の薄膜電子部品である薄膜コンデンサの
分解斜視図である。
【図5】本発明の薄膜電子部品である薄膜コンデンサの
製造方法を示すものであり、(a)〜(f)はいずれも
概略側面図である。
【図6】従来の薄膜コンデンサの外観斜視図である。
【図7】従来の薄膜コンデンサの断面構造、及びマーキ
ング加工を示す断面図である。
【符号の説明】
10・・・薄膜コンデンサ 1・・・絶縁基板 2・・・薄膜下部電極層 3・・・薄膜誘電体層 4・・・上部電極層 5・・・保護層 8・・・マーキング層 9・・・凹部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板の一方主面に、外部端子電極を
    有する薄膜電子部品素子を形成して成る薄膜電子部品に
    おいて、 前記絶縁基板の他方主面には、任意形状の凹部が形成さ
    れた薄膜金属層からなるマーキング層が被着形成されて
    いることを特徴とする薄膜電子部品。
  2. 【請求項2】 前記マーキング層は、TiまたはNiの
    薄膜金属層によって形成されていることを特徴とする請
    求項1記載の薄膜電子部品。
  3. 【請求項3】 前記絶縁基板の一方主面に電子部品素子
    を形成するとともに、前記絶縁基板の他方主面にマーキ
    ング層となる薄膜金属層を被着し、前記薄膜金属層に、
    レーザー光の照射及び走査によって、任意形状の凹部を
    形成することを特徴とする薄膜電子部品の製造方法。
JP2001395379A 2001-12-26 2001-12-26 薄膜電子部品及びその製造方法 Pending JP2003197402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001395379A JP2003197402A (ja) 2001-12-26 2001-12-26 薄膜電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001395379A JP2003197402A (ja) 2001-12-26 2001-12-26 薄膜電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003197402A true JP2003197402A (ja) 2003-07-11

Family

ID=27601810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395379A Pending JP2003197402A (ja) 2001-12-26 2001-12-26 薄膜電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003197402A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132653A1 (ja) 2011-03-30 2012-10-04 日本碍子株式会社 金属部材へのマーキング方法
WO2016175016A1 (ja) * 2015-04-28 2016-11-03 サンコール株式会社 シャント抵抗器及びその製造方法
JP2017228635A (ja) * 2016-06-22 2017-12-28 太陽誘電株式会社 印字付きの電子部品及びその製造方法
JP2018006771A (ja) * 2017-09-28 2018-01-11 ローム株式会社 チップ部品
JP2019080075A (ja) * 2019-01-23 2019-05-23 サンコール株式会社 シャント抵抗器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567301U (ja) * 1979-06-26 1981-01-22
JPS61162002U (ja) * 1985-03-27 1986-10-07
JPH01307204A (ja) * 1988-06-03 1989-12-12 Murata Mfg Co Ltd 電子部品の表示マーク形成方法
JPH03259501A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd 抵抗体の識別表示方法とその抵抗値調整方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567301U (ja) * 1979-06-26 1981-01-22
JPS61162002U (ja) * 1985-03-27 1986-10-07
JPH01307204A (ja) * 1988-06-03 1989-12-12 Murata Mfg Co Ltd 電子部品の表示マーク形成方法
JPH03259501A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd 抵抗体の識別表示方法とその抵抗値調整方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132653A1 (ja) 2011-03-30 2012-10-04 日本碍子株式会社 金属部材へのマーキング方法
CN103442839A (zh) * 2011-03-30 2013-12-11 日本碍子株式会社 对金属构件的标记方法
JPWO2012132653A1 (ja) * 2011-03-30 2014-07-24 日本碍子株式会社 金属部材へのマーキング方法
US9346124B2 (en) 2011-03-30 2016-05-24 Ngk Insulators, Ltd. Method for marking on metallic member
JP6068331B2 (ja) * 2011-03-30 2017-01-25 日本碍子株式会社 金属部材へのマーキング方法
WO2016175016A1 (ja) * 2015-04-28 2016-11-03 サンコール株式会社 シャント抵抗器及びその製造方法
JP2016207972A (ja) * 2015-04-28 2016-12-08 サンコール株式会社 シャント抵抗器及びその製造方法
US9934893B2 (en) 2015-04-28 2018-04-03 Suncall Corporation Shunt resistor and method for manufacturing same
JP2017228635A (ja) * 2016-06-22 2017-12-28 太陽誘電株式会社 印字付きの電子部品及びその製造方法
JP2018006771A (ja) * 2017-09-28 2018-01-11 ローム株式会社 チップ部品
JP2019080075A (ja) * 2019-01-23 2019-05-23 サンコール株式会社 シャント抵抗器

Similar Documents

Publication Publication Date Title
US6897544B2 (en) Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device
KR100977436B1 (ko) 인터포저 및 이것을 이용한 전자 기기
KR100788131B1 (ko) 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판
KR101010374B1 (ko) 전자 회로의 접속 구조와 그 접속 방법
KR20090042753A (ko) 인터포저
US20050185382A1 (en) Substrate for carrying a semiconductor chip and a manufacturing method thereof
TWI612860B (zh) 電子電路模組
WO1999026731A1 (en) Improved miniature surface mount capacitor and method of making same
JP4499548B2 (ja) キャパシタ部品
KR20220116328A (ko) 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
US10321582B2 (en) Method of manufacturing wiring board and wiring board
US9761465B2 (en) Systems and methods for mechanical and electrical package substrate issue mitigation
JP2003197402A (ja) 薄膜電子部品及びその製造方法
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JP2007134380A (ja) 電子部品
KR20070009409A (ko) 전자 기판과 그 제조 방법, 전기 광학 장치, 및 전자 기기
JP2003092475A (ja) プラスチック積層プリント基板
JP2009302707A (ja) 半導体装置及び回路基板
JP3988250B2 (ja) 多層回路基板の製造方法
JP3967568B2 (ja) 電子部品
JP2008078278A (ja) キャパシタ部品及びその製造方法とキャパシタ内蔵基板
JP2002075784A (ja) 薄膜コンデンサ、その製造方法及びその実装構造
JP2004356527A (ja) 回路基板及びそれを用いた電子装置並びにその製造方法
JPH11191598A (ja) 半導体装置及びその製造方法
JP4529614B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731