JP2003183897A - 微細な形状を電気メッキするためのシステム及び方法 - Google Patents
微細な形状を電気メッキするためのシステム及び方法Info
- Publication number
- JP2003183897A JP2003183897A JP2002280509A JP2002280509A JP2003183897A JP 2003183897 A JP2003183897 A JP 2003183897A JP 2002280509 A JP2002280509 A JP 2002280509A JP 2002280509 A JP2002280509 A JP 2002280509A JP 2003183897 A JP2003183897 A JP 2003183897A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current level
- solution
- workpiece
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/04—Electroplating with moving electrodes
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
- C25D5/611—Smooth layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 微細な形状に均一な導電体層を電気メッキす
る。 【解決手段】 ワークピース１２上に導電体層を形成す
るための電気メッキ・システム１０を説明する。ワーク
ピース１２を電気メッキするために用いられる電流は、
コントローラ２６によって制御される。導電性材料を含
む溶液内のワークピースの回転は、回転コントローラ２
２によって制御される。電流レベル及び／又はワークピ
ースの回転は、導電性薄膜内の大きな粒子の不均一な成
長が最小化されるような方法で制御される。
る。 【解決手段】 ワークピース１２上に導電体層を形成す
るための電気メッキ・システム１０を説明する。ワーク
ピース１２を電気メッキするために用いられる電流は、
コントローラ２６によって制御される。導電性材料を含
む溶液内のワークピースの回転は、回転コントローラ２
２によって制御される。電流レベル及び／又はワークピ
ースの回転は、導電性薄膜内の大きな粒子の不均一な成
長が最小化されるような方法で制御される。
Description
【０００１】
【発明の属する技術分野】本発明は全般的に電子デバイ
ス・プロセッシングの分野に関し、更に特定していえ
ば、集積化デバイスの微細な形状を電気メッキするため
の、改良されたシステム及び方法に関連する。
ス・プロセッシングの分野に関し、更に特定していえ
ば、集積化デバイスの微細な形状を電気メッキするため
の、改良されたシステム及び方法に関連する。
【０００２】
【従来の技術及びその課題】複雑な集積化電子デバイス
をリーズナブルなコストでつくる能力は、集積化システ
ム上に、より一層微細な形状をつくる能力に直接関係す
る。幾つかの構成が一層小さくなると、それらのデバイ
スのオペレーションに必要な電流を伝える能力が低減す
る。従って、デバイス設計者は、これらの集積化構造内
の、更に新種の材料に目を向けている。例えば、相互接
続及び層間(interlevel)ビアは、従来の導電性材料より
も一層作業が難しい材料である銅で現在構成されてい
る。
をリーズナブルなコストでつくる能力は、集積化システ
ム上に、より一層微細な形状をつくる能力に直接関係す
る。幾つかの構成が一層小さくなると、それらのデバイ
スのオペレーションに必要な電流を伝える能力が低減す
る。従って、デバイス設計者は、これらの集積化構造内
の、更に新種の材料に目を向けている。例えば、相互接
続及び層間(interlevel)ビアは、従来の導電性材料より
も一層作業が難しい材料である銅で現在構成されてい
る。
【０００３】銅は、電気メッキ電流を供給することなし
には、構成されるデバイスの表面上にデポジットするこ
とが困難である。銅薄膜は典型的に粒子状に成長する。
従って、薄膜の均一性は、銅層の粒子サイズの均一性に
よって決まる。被覆されるデバイスの外側表面の不純物
だけでなく、微細な形状の屈曲点も、不均一な粒子サイ
ズの要因となり得る。これは、銅薄膜の成長に特に当て
はまるが、集積化デバイス・プロセッシングに用いられ
る他の種々の材料にも関連する。
には、構成されるデバイスの表面上にデポジットするこ
とが困難である。銅薄膜は典型的に粒子状に成長する。
従って、薄膜の均一性は、銅層の粒子サイズの均一性に
よって決まる。被覆されるデバイスの外側表面の不純物
だけでなく、微細な形状の屈曲点も、不均一な粒子サイ
ズの要因となり得る。これは、銅薄膜の成長に特に当て
はまるが、集積化デバイス・プロセッシングに用いられ
る他の種々の材料にも関連する。
【０００４】均一な層の形成に寄与するように、電気メ
ッキ・プロセス中に種々の技術が用いられている。メッ
キ・プロセスにおける可変電流の利用、及び電気メッキ・
プロセスの間の特別な場合のメッキ剥離（deplate）の
利用などの技術が、多少はうまくいくことが判っている
が、これらは、近頃の集積化システムの更に一層微細な
形状内の屈曲に因る不均一性に対処できていない。
ッキ・プロセス中に種々の技術が用いられている。メッ
キ・プロセスにおける可変電流の利用、及び電気メッキ・
プロセスの間の特別な場合のメッキ剥離（deplate）の
利用などの技術が、多少はうまくいくことが判っている
が、これらは、近頃の集積化システムの更に一層微細な
形状内の屈曲に因る不均一性に対処できていない。
【０００５】
【課題を達成するための手段及び作用】このため、微細
な構成及び屈曲点を有するデバイス形状を有していても
一層均一な粒子サイズを提供する、集積化電子デバイス
を電気メッキするためのシステム及び方法が必要とされ
ている。
な構成及び屈曲点を有するデバイス形状を有していても
一層均一な粒子サイズを提供する、集積化電子デバイス
を電気メッキするためのシステム及び方法が必要とされ
ている。
【０００６】本発明の教示に従って、従来の技術及びシ
ステムに関連する問題を実質的になくすか又は低減させ
る、電子デバイスを電気メッキするシステム及び方法を
説明する。
ステムに関連する問題を実質的になくすか又は低減させ
る、電子デバイスを電気メッキするシステム及び方法を
説明する。
【０００７】本発明の一つの実施例によれば、集積化電
子デバイスの外側表面上に導電体層を形成するための方
法が開示され、この方法は、導電性材料の溶液を介し
て、及び、メッキされるべきデバイスの表面上に、電流
を供給することを含む。電流は、導電性薄膜内の粒子の
不揃いな形成の要因となり得る過渡電界をなくすよう
に、滑らかに変更され得る。このプロセスは断続的なメ
ッキ剥離工程を含み得、これは、その結果の導電性薄膜
の均一性につながる。本発明の別の特定の実施例は、電
気メッキ・プロセスを介して形成される導電性薄膜の均
一性に更に貢献するため、導電性材料を含む液体溶液内
の電子デバイスの回転速度を変えるシステムを含み得
る。
子デバイスの外側表面上に導電体層を形成するための方
法が開示され、この方法は、導電性材料の溶液を介し
て、及び、メッキされるべきデバイスの表面上に、電流
を供給することを含む。電流は、導電性薄膜内の粒子の
不揃いな形成の要因となり得る過渡電界をなくすよう
に、滑らかに変更され得る。このプロセスは断続的なメ
ッキ剥離工程を含み得、これは、その結果の導電性薄膜
の均一性につながる。本発明の別の特定の実施例は、電
気メッキ・プロセスを介して形成される導電性薄膜の均
一性に更に貢献するため、導電性材料を含む液体溶液内
の電子デバイスの回転速度を変えるシステムを含み得
る。
【０００８】本発明の重要な技術的利点は、電気メッキ
される表面上の不均一な導電性粒子の形成となり得る、
電界の急激な変化を防ぐため、本発明の可変電流電気メ
ッキ・プロセスが滑らかな遷移を用いるということにあ
る。本発明の或る実施例の更なる技術的利点は、電気メ
ッキ・プロセス内で断続的なメッキ剥離工程を用いるこ
とにより、メッキ剥離されるべき形状内の欠陥又は屈曲
の近辺に偶然に形成され得る大きな粒子を減らす又は取
り除くのに役立ち得ることである。
される表面上の不均一な導電性粒子の形成となり得る、
電界の急激な変化を防ぐため、本発明の可変電流電気メ
ッキ・プロセスが滑らかな遷移を用いるということにあ
る。本発明の或る実施例の更なる技術的利点は、電気メ
ッキ・プロセス内で断続的なメッキ剥離工程を用いるこ
とにより、メッキ剥離されるべき形状内の欠陥又は屈曲
の近辺に偶然に形成され得る大きな粒子を減らす又は取
り除くのに役立ち得ることである。
【０００９】
【実施例】添付の図面を参照することによって、本発明
のより完全な理解が得られる。図面において、同様の参
照番号は同様の部分を示す。
のより完全な理解が得られる。図面において、同様の参
照番号は同様の部分を示す。
【００１０】銅及び種々の他の導電性薄膜は、典型的
に、電気メッキ・プロセスによって半導体基板又は他の
外側の層の上にデポジットされる。このプロセスにおい
て、典型的に、ワークピースは、その表面上にデポジッ
トされるべき導電性材料を含む液体溶液に沈められる。
図１は、ワークピース１２の表面上に導電性薄膜を電気
メッキするように作動し得る、全体を１０で示す電気メ
ッキ・システムの略図である。システム１０は、液体溶
液１６を含む溶液容器１４を含み、電気メッキ・プロセ
スの間、液体溶液１６の中にワークピース１２が配置さ
れ得る。ワークピース１２は、電気的に導電性のあるチ
ャック１８によって定位置に物理的に保持される。チャ
ック１８は、回転制御ユニット２２によって制御される
回転装置２０に物理的に接続される。チャック１８は、
電流コントローラ２６を介して電流源２４に電気的に接
続される。電流源２４は回路を完結させるために溶液１
６に電気的に接続される。以下に説明するように、電流
源２４は、ワークピース１２の表面上に材料を電気的に
メッキするため、又はワークピース１２の表面から材料
をメッキ剥離するため、溶液１６からワークピース１２
へ及びワークピース１２から溶液１６への両方へ電流を
誘導するように作動し得る。従って、図１には特定の極
性が示されているが、このような極性は、メッキ・オペ
レーションの間必要とされる場合に反転され得ることを
理解されたい。
に、電気メッキ・プロセスによって半導体基板又は他の
外側の層の上にデポジットされる。このプロセスにおい
て、典型的に、ワークピースは、その表面上にデポジッ
トされるべき導電性材料を含む液体溶液に沈められる。
図１は、ワークピース１２の表面上に導電性薄膜を電気
メッキするように作動し得る、全体を１０で示す電気メ
ッキ・システムの略図である。システム１０は、液体溶
液１６を含む溶液容器１４を含み、電気メッキ・プロセ
スの間、液体溶液１６の中にワークピース１２が配置さ
れ得る。ワークピース１２は、電気的に導電性のあるチ
ャック１８によって定位置に物理的に保持される。チャ
ック１８は、回転制御ユニット２２によって制御される
回転装置２０に物理的に接続される。チャック１８は、
電流コントローラ２６を介して電流源２４に電気的に接
続される。電流源２４は回路を完結させるために溶液１
６に電気的に接続される。以下に説明するように、電流
源２４は、ワークピース１２の表面上に材料を電気的に
メッキするため、又はワークピース１２の表面から材料
をメッキ剥離するため、溶液１６からワークピース１２
へ及びワークピース１２から溶液１６への両方へ電流を
誘導するように作動し得る。従って、図１には特定の極
性が示されているが、このような極性は、メッキ・オペ
レーションの間必要とされる場合に反転され得ることを
理解されたい。
【００１１】一般的に、ワークピース１２は、液体溶液
１６の中へ下げられ、回路制御２２の制御に基いて回転
装置２０によって回転され得る。ある状況下では、ワー
クピース１２は、メッキ・オペレーションの最初の又は
他の段階の間、回転されなくてもよい。ワークピース１
２が回転される場合又は回転されるとき、回転の速度
は、デポジットされる薄膜の特性だけでなく、金属の溶
液がワークピース１２上にデポジットされる速度にも影
響を与え得る。ワークピース１２が溶液１６に沈められ
るとき、電流コントローラ２６によって制御されたとお
りに電流が流れ得る。ワークピース１２上に薄膜をデポ
ジットする電気メッキ・プロセスは、コントローラ２６
によって流れることが可能になる電流の量によって制御
され得る。一般的に、コントローラ２６を介して流れる
電流が一層多くなると、一層速く金属材料がワークピー
ス１２上にデポジットされる。更に、コントローラ２６
は、電流を反転させ、ワークピース１２の表面からデポ
ジットされた材料をメッキ剥離するように作動し得る。
このようにして、ワークピース１２の上に形成された状
態で薄膜の厚みの均一性が増すように、薄膜が選択的に
取り除かれ得る。
１６の中へ下げられ、回路制御２２の制御に基いて回転
装置２０によって回転され得る。ある状況下では、ワー
クピース１２は、メッキ・オペレーションの最初の又は
他の段階の間、回転されなくてもよい。ワークピース１
２が回転される場合又は回転されるとき、回転の速度
は、デポジットされる薄膜の特性だけでなく、金属の溶
液がワークピース１２上にデポジットされる速度にも影
響を与え得る。ワークピース１２が溶液１６に沈められ
るとき、電流コントローラ２６によって制御されたとお
りに電流が流れ得る。ワークピース１２上に薄膜をデポ
ジットする電気メッキ・プロセスは、コントローラ２６
によって流れることが可能になる電流の量によって制御
され得る。一般的に、コントローラ２６を介して流れる
電流が一層多くなると、一層速く金属材料がワークピー
ス１２上にデポジットされる。更に、コントローラ２６
は、電流を反転させ、ワークピース１２の表面からデポ
ジットされた材料をメッキ剥離するように作動し得る。
このようにして、ワークピース１２の上に形成された状
態で薄膜の厚みの均一性が増すように、薄膜が選択的に
取り除かれ得る。
【００１２】電気メッキ技術は過去にも既知であるが、
それらは、最近の集積回路に関連する非常に微細な形状
にはうまく適応されていない。電気メッキ技術に用いら
れる電流は、典型的に、電気メッキが関連するレートを
単に制御するために、薄膜の品質、及び、特に、デポジ
ットされた状態の薄膜内の粒子のサイズについて考慮す
ることなく、１つの電流レートから別の電流レートへ切
替えられている。更に、メッキ剥離技術が用いられてい
るが、それらも同様に、薄膜の均等性、又は、デバイス
の微細な形状内の粒子の特定の形成に対して配慮して用
いられてはいない。
それらは、最近の集積回路に関連する非常に微細な形状
にはうまく適応されていない。電気メッキ技術に用いら
れる電流は、典型的に、電気メッキが関連するレートを
単に制御するために、薄膜の品質、及び、特に、デポジ
ットされた状態の薄膜内の粒子のサイズについて考慮す
ることなく、１つの電流レートから別の電流レートへ切
替えられている。更に、メッキ剥離技術が用いられてい
るが、それらも同様に、薄膜の均等性、又は、デバイス
の微細な形状内の粒子の特定の形成に対して配慮して用
いられてはいない。
【００１３】本発明の電気メッキ技術及びシステムの１
つの候補となる用途は、デュアル・ダマシン構造の相互
接続及びビアの形成である。図２は、基板３０の外側表
面近くに形成される内部導電体層３２を有する半導体基
板３０を示す断面図である。層間絶縁体層３４は、層３
２の表面から外側に形成される。図２に示すように、ビ
ア・トレンチ３６は、層３２の一部を露出させて、層間
絶縁体層３４に形成される。更に、外側の内部接続トレ
ンチ３８も、トレンチ３６から外側に層３４に形成され
る。デュアル・ダマシン技術を用いて、トレンチ３８及
び３６は、導電性材料で充填されなければならない。こ
の導電性材料が、例えば、銅である場合、電気メッキ技
術が用いられ得、この２つのトレンチを順に充填するた
めに電気メッキ・システム１０を用いることができる。
つの候補となる用途は、デュアル・ダマシン構造の相互
接続及びビアの形成である。図２は、基板３０の外側表
面近くに形成される内部導電体層３２を有する半導体基
板３０を示す断面図である。層間絶縁体層３４は、層３
２の表面から外側に形成される。図２に示すように、ビ
ア・トレンチ３６は、層３２の一部を露出させて、層間
絶縁体層３４に形成される。更に、外側の内部接続トレ
ンチ３８も、トレンチ３６から外側に層３４に形成され
る。デュアル・ダマシン技術を用いて、トレンチ３８及
び３６は、導電性材料で充填されなければならない。こ
の導電性材料が、例えば、銅である場合、電気メッキ技
術が用いられ得、この２つのトレンチを順に充填するた
めに電気メッキ・システム１０を用いることができる。
【００１４】図２は更に、層間絶縁体層３４の外側表面
に付着している初期バリア層（図示せず）、初期シード
層（図示せず）、及び初期メッキ材料を含む初期メッキ
層４０を示す。これらの層の外側の部分は、図２に示し
た銅の無数の小さな粒子を含み得る。層４０は、一層大
きな粒子４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅ、４
２ｆ、４２ｇ、及び４２ｈも含む。層４０は、層内の一
層大きな粒子及び一層小さな粒子のための異なる成長速
度となる、或る時間の間メッキされた後にシード層に起
こり得ることを表わしている。これらの一層大きい粒子
４２は、層３４の形状内の屈曲点に生じる。例えば、粒
子４２ａ、４２ｃ、４２ｆ、及び４２ｈは、層３４の外
側の角に現れ、一方、粒子４２ｂ、４２ｄ、４２ｅ、及
び４２ｇは、層３４の内側の角に現れる。形状の屈曲点
は、電気メッキ・プロセスの間、電流が層４０を介して
通るとき形成される電界の集中点をつくる。電気メッキ
の働きの速度はこの電界の強さに依存するため、これら
の集中点は、これらの角に一層大きな銅の粒子を形成さ
せ得る。電気メッキ・プロセス内で措置が講じられない
場合、これらの一層大きな粒子は、層４０のその周囲の
部分よりもずっと速い速度で成長し得る。このプロセス
が修正されずに進行する場合、層４０は、トレンチ３６
及び３８を均一に充填せず、層内に隙間を残し得、この
ことは、デバイスのオペレーションに、及び、特に、ト
レンチ３６に形成されるビア、及びトレンチ３８に形成
される相互接続を介する電流フローの導電性及び均一性
に著しく影響を与える。
に付着している初期バリア層（図示せず）、初期シード
層（図示せず）、及び初期メッキ材料を含む初期メッキ
層４０を示す。これらの層の外側の部分は、図２に示し
た銅の無数の小さな粒子を含み得る。層４０は、一層大
きな粒子４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅ、４
２ｆ、４２ｇ、及び４２ｈも含む。層４０は、層内の一
層大きな粒子及び一層小さな粒子のための異なる成長速
度となる、或る時間の間メッキされた後にシード層に起
こり得ることを表わしている。これらの一層大きい粒子
４２は、層３４の形状内の屈曲点に生じる。例えば、粒
子４２ａ、４２ｃ、４２ｆ、及び４２ｈは、層３４の外
側の角に現れ、一方、粒子４２ｂ、４２ｄ、４２ｅ、及
び４２ｇは、層３４の内側の角に現れる。形状の屈曲点
は、電気メッキ・プロセスの間、電流が層４０を介して
通るとき形成される電界の集中点をつくる。電気メッキ
の働きの速度はこの電界の強さに依存するため、これら
の集中点は、これらの角に一層大きな銅の粒子を形成さ
せ得る。電気メッキ・プロセス内で措置が講じられない
場合、これらの一層大きな粒子は、層４０のその周囲の
部分よりもずっと速い速度で成長し得る。このプロセス
が修正されずに進行する場合、層４０は、トレンチ３６
及び３８を均一に充填せず、層内に隙間を残し得、この
ことは、デバイスのオペレーションに、及び、特に、ト
レンチ３６に形成されるビア、及びトレンチ３８に形成
される相互接続を介する電流フローの導電性及び均一性
に著しく影響を与える。
【００１５】本発明の教示に従って、層４０の一層小さ
い粒子に関連して粒子４２の不均一な成長を低減させる
か或いはなくすため、層４０を選択的にメッキ剥離する
ために電気メッキ・プロセスの間の電流フローを制御す
るために、多数の技術が用いられ得る。更に、回転コン
トローラ２２の制御の下でのワークピース１２の回転
は、プロセスの間の或る時間に均一な層をゆっくりと成
長させるため、及び、同じプロセス内の別の時間の間、
層４０の一層大きな粒子４２を物理的にメッキ剥離する
ために用いられ得る。以下に更に詳しく説明するよう
に、電流フローの劇的な変化は、過渡的な作用も生じさ
せ、これは、層３４の形状内の屈曲点で悪化する。例え
ば、電流レベルが劇的に及び急激に変更される場合、電
界の集中と、試みられた電流フローの急激な変化によっ
て引起こされる電界内の過渡現象との組み合わせによっ
て、屈曲点に非線形作用が起こり得る。よって、本発明
の教示に従って、これらの過渡的な作用は、電気メッキ
・プロセスの間最小化され、メッキ剥離プロセスの間最
大化され、それらの最終的な作用は、層４０内の一層小
さな粒子の成長に有利になるように、一層大きな粒子４
２の成長を遅らせることになる。
い粒子に関連して粒子４２の不均一な成長を低減させる
か或いはなくすため、層４０を選択的にメッキ剥離する
ために電気メッキ・プロセスの間の電流フローを制御す
るために、多数の技術が用いられ得る。更に、回転コン
トローラ２２の制御の下でのワークピース１２の回転
は、プロセスの間の或る時間に均一な層をゆっくりと成
長させるため、及び、同じプロセス内の別の時間の間、
層４０の一層大きな粒子４２を物理的にメッキ剥離する
ために用いられ得る。以下に更に詳しく説明するよう
に、電流フローの劇的な変化は、過渡的な作用も生じさ
せ、これは、層３４の形状内の屈曲点で悪化する。例え
ば、電流レベルが劇的に及び急激に変更される場合、電
界の集中と、試みられた電流フローの急激な変化によっ
て引起こされる電界内の過渡現象との組み合わせによっ
て、屈曲点に非線形作用が起こり得る。よって、本発明
の教示に従って、これらの過渡的な作用は、電気メッキ
・プロセスの間最小化され、メッキ剥離プロセスの間最
大化され、それらの最終的な作用は、層４０内の一層小
さな粒子の成長に有利になるように、一層大きな粒子４
２の成長を遅らせることになる。
【００１６】図３は、メッキ段階及びメッキ剥離段階を
通して導電体層を形成するために、本発明の教示に従っ
た種々の技術が用いられる時間にわたって用いられ得
る、種々の電流レベルをグラフに示したものである。電
気メッキ・プロセスの前に、材料のシード層が既にワー
クピースの外側表面上にあるということが典型的に理解
される。このシード層は、種々のデポジション技術を用
いて典型的に形成されるため、均一であるかもしれない
し、均一でないかもしれない。このため、シード層は、
電気メッキ・シーケンスの始めに、非常に僅かなメッキ
剥離プロセスによって一層均一にされ得る。従って、図
３は、全体を５０で示す滑らかなメッキ剥離プロセスを
示し、ここで、時間とともに電流レベルがゼロから−３
アンペアまで徐々に減少される。期間５０の持続時間
は、シード層の最初の厚みに大きく依存するが、必要と
されるメッキ剥離の量に依っておよそ１秒から１０又は
１５秒までの任意の値にわたり得る。このシード層は、
スパッタリング・オペレーションのみの結果であっても
よく、或いは、このようなスパッタリング・オペレーシ
ョンと、ウェハをメッキ槽に入れている間に生じ得るな
どの最小限の電気化学メッキとの組み合わせの結果であ
ってもよい。このようにして、滑らかなメッキ剥離オペ
レーションは、任意の実質的な電気化学メッキ・オペレ
ーションの前に行われ得る。前に説明したように、方形
波信号に関連するなどの電流レベルの急激な変更は、メ
ッキ・プロセスに関連する電界に過渡状態をつくり得
る。信号の鋭い角に関連するこれらの過渡状態は、幾つ
かのメッキ剥離オペレーションの間有用であり得るが、
メッキ・オペレーションの間及び滑らかなメッキ剥離オ
ペレーションの間は避けるべきである。この「滑らか
な」という用語は、ここでは、これらの鋭く実質的に瞬
間的な電流レベルの変化を避け、これにより、電界内の
過渡状態を最小にする電流信号の遷移を指すために用い
られる。限定としてではなく例示として、方形波は、１
つの電流レベルから別の劇的に異なる電流レベルまで数
ミリ秒で遷移することが可能であり、一方、２つの電流
レベル間の滑らかな遷移は、その遷移を終了するために
１００ミリ秒から多数秒までの任意の値をとり得る。初
期メッキ層にメッキ剥離ピンホールを生じる恐れがある
ため、図３の領域５０で示した初期の電気化学オペレー
ションは、図示されるように滑らかなメッキ剥離オペレ
ーションを含み得る。領域５０に示したような初期の滑
らかなメッキ剥離オペレーションを用いることは、単に
任意であり、初期メッキ層がこのようなオペレーション
に耐えられない場合、又は、他の問題により望ましくな
い場合、省いてもよいことを理解されたい。例えば、領
域５０に示した電流の極性を反転させることによって、
及び、電流レベルの大きさをおよそ１アンペアか又はそ
れより低く低減させることによって、初期メッキ剥離オ
ペレーションの代わりに、遅く、滑らかな初期メッキ・
オペレーションを用いてもよい。
通して導電体層を形成するために、本発明の教示に従っ
た種々の技術が用いられる時間にわたって用いられ得
る、種々の電流レベルをグラフに示したものである。電
気メッキ・プロセスの前に、材料のシード層が既にワー
クピースの外側表面上にあるということが典型的に理解
される。このシード層は、種々のデポジション技術を用
いて典型的に形成されるため、均一であるかもしれない
し、均一でないかもしれない。このため、シード層は、
電気メッキ・シーケンスの始めに、非常に僅かなメッキ
剥離プロセスによって一層均一にされ得る。従って、図
３は、全体を５０で示す滑らかなメッキ剥離プロセスを
示し、ここで、時間とともに電流レベルがゼロから−３
アンペアまで徐々に減少される。期間５０の持続時間
は、シード層の最初の厚みに大きく依存するが、必要と
されるメッキ剥離の量に依っておよそ１秒から１０又は
１５秒までの任意の値にわたり得る。このシード層は、
スパッタリング・オペレーションのみの結果であっても
よく、或いは、このようなスパッタリング・オペレーシ
ョンと、ウェハをメッキ槽に入れている間に生じ得るな
どの最小限の電気化学メッキとの組み合わせの結果であ
ってもよい。このようにして、滑らかなメッキ剥離オペ
レーションは、任意の実質的な電気化学メッキ・オペレ
ーションの前に行われ得る。前に説明したように、方形
波信号に関連するなどの電流レベルの急激な変更は、メ
ッキ・プロセスに関連する電界に過渡状態をつくり得
る。信号の鋭い角に関連するこれらの過渡状態は、幾つ
かのメッキ剥離オペレーションの間有用であり得るが、
メッキ・オペレーションの間及び滑らかなメッキ剥離オ
ペレーションの間は避けるべきである。この「滑らか
な」という用語は、ここでは、これらの鋭く実質的に瞬
間的な電流レベルの変化を避け、これにより、電界内の
過渡状態を最小にする電流信号の遷移を指すために用い
られる。限定としてではなく例示として、方形波は、１
つの電流レベルから別の劇的に異なる電流レベルまで数
ミリ秒で遷移することが可能であり、一方、２つの電流
レベル間の滑らかな遷移は、その遷移を終了するために
１００ミリ秒から多数秒までの任意の値をとり得る。初
期メッキ層にメッキ剥離ピンホールを生じる恐れがある
ため、図３の領域５０で示した初期の電気化学オペレー
ションは、図示されるように滑らかなメッキ剥離オペレ
ーションを含み得る。領域５０に示したような初期の滑
らかなメッキ剥離オペレーションを用いることは、単に
任意であり、初期メッキ層がこのようなオペレーション
に耐えられない場合、又は、他の問題により望ましくな
い場合、省いてもよいことを理解されたい。例えば、領
域５０に示した電流の極性を反転させることによって、
及び、電流レベルの大きさをおよそ１アンペアか又はそ
れより低く低減させることによって、初期メッキ剥離オ
ペレーションの代わりに、遅く、滑らかな初期メッキ・
オペレーションを用いてもよい。
【００１７】初期の滑らかなメッキ剥離オペレーション
が用いられる場合、メッキ・オペレーションの次の段階
は、電流レベルが−３アンペアから＋１アンペアまで徐
々に及び滑らかに遷移される領域５２で示される。その
後、図３の領域５４に示すように、１アンペアで初期メ
ッキ・オペレーションが実行される。トレンチ３６の深
さに応じて、初期メッキ・プロセス５４の持続時間は、
１秒から１５又は２０秒までの任意の値であってよい。
が用いられる場合、メッキ・オペレーションの次の段階
は、電流レベルが−３アンペアから＋１アンペアまで徐
々に及び滑らかに遷移される領域５２で示される。その
後、図３の領域５４に示すように、１アンペアで初期メ
ッキ・オペレーションが実行される。トレンチ３６の深
さに応じて、初期メッキ・プロセス５４の持続時間は、
１秒から１５又は２０秒までの任意の値であってよい。
【００１８】初期メッキ・プロセス５４は、図３に全体
を５６で示す粗いメッキ剥離工程によって中断され得
る。粗いメッキ剥離オペレーションは、図３に示すよう
に、電流レベルを、正の値から−６アンペアなどの比較
的高い負の電流まで急激に下げることによって実行され
得る。メッキ剥離オペレーションの間、この負の電流
は、種々の数のステップで、−６アンペアから一層高い
又は一層低い負の電流レベルまで粗く変更され得る。領
域５６は、その後正の電流レベルへ戻り、或る期間の
間、初期メッキ・オペレーションを続ける前に、電流レ
ベルが−６アンペアから−３アンペアまで遷移し、また
−６アンペアへ戻る例を示している。この粗いメッキ剥
離オペレーションは、電流レベルの瞬間的な又はほぼ瞬
間的な遷移を用いて、層３４の形状内のその発生点で大
きな粒子４２に影響を与えるため電界内の過渡状態を意
図的につくる。このため、これらの点に典型的に形成さ
れる大きな粒子は、それらを囲む一層滑らかな粒子より
もメッキ剥離オペレーションの間一層強い影響を受け得
る。これらのオペレーションの最終的な作用は、層全体
にわたって粒子サイズを一層均一にすることになる。
を５６で示す粗いメッキ剥離工程によって中断され得
る。粗いメッキ剥離オペレーションは、図３に示すよう
に、電流レベルを、正の値から−６アンペアなどの比較
的高い負の電流まで急激に下げることによって実行され
得る。メッキ剥離オペレーションの間、この負の電流
は、種々の数のステップで、−６アンペアから一層高い
又は一層低い負の電流レベルまで粗く変更され得る。領
域５６は、その後正の電流レベルへ戻り、或る期間の
間、初期メッキ・オペレーションを続ける前に、電流レ
ベルが−６アンペアから−３アンペアまで遷移し、また
−６アンペアへ戻る例を示している。この粗いメッキ剥
離オペレーションは、電流レベルの瞬間的な又はほぼ瞬
間的な遷移を用いて、層３４の形状内のその発生点で大
きな粒子４２に影響を与えるため電界内の過渡状態を意
図的につくる。このため、これらの点に典型的に形成さ
れる大きな粒子は、それらを囲む一層滑らかな粒子より
もメッキ剥離オペレーションの間一層強い影響を受け得
る。これらのオペレーションの最終的な作用は、層全体
にわたって粒子サイズを一層均一にすることになる。
【００１９】更に、図３の領域５６に示した粗いメッキ
剥離オペレーションの間、回転制御ユニット２２は、ワ
ークピース１２の回転速度を変えて、これらの作用を更
に促進させることができる。ワークピースの回転速度を
増やすことによって、一層大きな構成に対してメッキ剥
離オペレーションを選択的に促進させることができる。
この回転作用は、一層小さな粒子よりも一層大きな粒子
でよりよく受けられ、ここでも、最終的な作用が粒子サ
イズの均一性を増大させる。メッキ・オペレーションが
継続するとき、回転制御ユニット２２は、ワークピース
１２上にゆっくりと均一な薄膜デポジションが成される
ように、ワークピース１２の回転を再び遅くすることが
可能である。
剥離オペレーションの間、回転制御ユニット２２は、ワ
ークピース１２の回転速度を変えて、これらの作用を更
に促進させることができる。ワークピースの回転速度を
増やすことによって、一層大きな構成に対してメッキ剥
離オペレーションを選択的に促進させることができる。
この回転作用は、一層小さな粒子よりも一層大きな粒子
でよりよく受けられ、ここでも、最終的な作用が粒子サ
イズの均一性を増大させる。メッキ・オペレーションが
継続するとき、回転制御ユニット２２は、ワークピース
１２上にゆっくりと均一な薄膜デポジションが成される
ように、ワークピース１２の回転を再び遅くすることが
可能である。
【００２０】再び図３を参照し、全体を５６で示す粗い
メッキ剥離プロセスに続いて、５８で示す、１アンペア
のメッキ・プロセスに戻る滑らかな遷移がある。この遅
いメッキ・プロセスは、６０で示す、３アンペアの一層
高いレベルのメッキ・プロセスへの滑らかな遷移がある
まで、数秒から成り得る或る期間の間、１アンペアで成
される。図３に示した例に従って、図３の領域６２で示
す、３アンペアのメッキ・プロセスは、図３の６４で示
す粗いメッキ剥離プロセスへの急激な遷移が再びあるま
で、或る時間の間継続する。粗いメッキ剥離プロセス６
４は、前に５６で示した粗いメッキ剥離プロセスに関連
して説明した工程と同じ又は同様の工程を含み得る。粗
いメッキ剥離プロセス６４に続いて、電流は、全体を６
６で示す急激なメッキ・プロセスへ滑らかに遷移され得
る。プロセス６６は、デバイスを所望の厚みまでメッキ
するために必要とされるだけの長さの間継続し得る。メ
ッキが一度終了すると、銅層の外側の領域に如何なる不
均一な成長の恐れもなくなるため、急激なメッキ・プロ
セス６６の終了は急激であってよい。
メッキ剥離プロセスに続いて、５８で示す、１アンペア
のメッキ・プロセスに戻る滑らかな遷移がある。この遅
いメッキ・プロセスは、６０で示す、３アンペアの一層
高いレベルのメッキ・プロセスへの滑らかな遷移がある
まで、数秒から成り得る或る期間の間、１アンペアで成
される。図３に示した例に従って、図３の領域６２で示
す、３アンペアのメッキ・プロセスは、図３の６４で示
す粗いメッキ剥離プロセスへの急激な遷移が再びあるま
で、或る時間の間継続する。粗いメッキ剥離プロセス６
４は、前に５６で示した粗いメッキ剥離プロセスに関連
して説明した工程と同じ又は同様の工程を含み得る。粗
いメッキ剥離プロセス６４に続いて、電流は、全体を６
６で示す急激なメッキ・プロセスへ滑らかに遷移され得
る。プロセス６６は、デバイスを所望の厚みまでメッキ
するために必要とされるだけの長さの間継続し得る。メ
ッキが一度終了すると、銅層の外側の領域に如何なる不
均一な成長の恐れもなくなるため、急激なメッキ・プロ
セス６６の終了は急激であってよい。
【００２１】図３に示した電流トレースは、シード層を
まずクリーニングし、次に微細な形状をメッキし、最後
に、所望の厚みまでメッキ・オペレーションを仕上げる
ために用いられ得る、滑らかなメッキ剥離オペレーショ
ン、粗いメッキ剥離オペレーション、及びメッキ・オペ
レーションの間の滑らかな遷移を含む多数の技術を図示
している。これらの種々の技術は、１つの例示のシーケ
ンスで示されているが、種々のデバイス・アーキテクチ
ャをメッキするために任意のシーケンスに整理し直さ
れ、或いは任意のシーケンスで用いられてもよい。図３
に示した特定の順序及び電流レベルの表記は、単に本発
明の説明のためであって、本発明をこの特定の順序又は
この特定の電流トレースに限定するためと解釈すべきで
はないことを理解されたい。更に、中間の範囲のメッキ
を提供するために他の電流レベルも用いられ得る。例え
ば、急激なメッキ・プロセスのために１８アンペアの高
い電流レベルまで直ぐに遷移する代わりに、そのプロセ
スは、高い電流レベルまで遷移する前に５又は６アンペ
アの中間レベルで或る期間の間メッキしてもよい。
まずクリーニングし、次に微細な形状をメッキし、最後
に、所望の厚みまでメッキ・オペレーションを仕上げる
ために用いられ得る、滑らかなメッキ剥離オペレーショ
ン、粗いメッキ剥離オペレーション、及びメッキ・オペ
レーションの間の滑らかな遷移を含む多数の技術を図示
している。これらの種々の技術は、１つの例示のシーケ
ンスで示されているが、種々のデバイス・アーキテクチ
ャをメッキするために任意のシーケンスに整理し直さ
れ、或いは任意のシーケンスで用いられてもよい。図３
に示した特定の順序及び電流レベルの表記は、単に本発
明の説明のためであって、本発明をこの特定の順序又は
この特定の電流トレースに限定するためと解釈すべきで
はないことを理解されたい。更に、中間の範囲のメッキ
を提供するために他の電流レベルも用いられ得る。例え
ば、急激なメッキ・プロセスのために１８アンペアの高
い電流レベルまで直ぐに遷移する代わりに、そのプロセ
スは、高い電流レベルまで遷移する前に５又は６アンペ
アの中間レベルで或る期間の間メッキしてもよい。
【００２２】従って、すべて、均一の粒子サイズを有す
る導電体層の形成に貢献する種々のメッキ技術が説明さ
れている。不均一な粒子サイズを含む導電体層の導電性
に隙間や不一致をつくる可能性は、メッキ剥離オペレー
ションを用いること、及び、メッキ・オペレーションの
間電流レベルの急激な変化を最小化することを介して、
大きな粒子の成長を妨げることによって最小化される。
このようにして、粒子サイズの不均一性の要因となり得
る非線形成長作用は、最小化されるか排除される。
る導電体層の形成に貢献する種々のメッキ技術が説明さ
れている。不均一な粒子サイズを含む導電体層の導電性
に隙間や不一致をつくる可能性は、メッキ剥離オペレー
ションを用いること、及び、メッキ・オペレーションの
間電流レベルの急激な変化を最小化することを介して、
大きな粒子の成長を妨げることによって最小化される。
このようにして、粒子サイズの不均一性の要因となり得
る非線形成長作用は、最小化されるか排除される。
【００２３】本発明が詳細に説明されたが、添付の特許
請求の範囲によってのみ定められる本発明の要旨および
範囲から逸脱することなく、ここに開示した教示に対
し、種々の変更、交替、代替、および変形が成され得る
ことを理解されたい。
請求の範囲によってのみ定められる本発明の要旨および
範囲から逸脱することなく、ここに開示した教示に対
し、種々の変更、交替、代替、および変形が成され得る
ことを理解されたい。
【００２４】以上の説明に関し、更に以下の項目を開示
する。 （１） 基板の外側表面上に導電体層を形成するための
方法であって、導電性材料を含む溶液と接触するように
基板の外側表面を配置し、溶液及び基板を介して電流を
流して、電流によってもたらされる起電力のもとで導電
性材料が基板上にデポジットされるようにし、電流のレ
ベルを第１の電流レベルから第２の電流レベルに変更し
て、基板上の導電性材料の異なるレートのデポジション
を提供し、ここで、導電性材料が基板の外側表面に付着
している領域近辺の電界の急激な変化を低減するため、
実質的に瞬間的な電流レベルの変更を避けるように、第
１の電流レベルから第２の電流レベルへの電流レベルの
変更が滑らかに成されることを含む方法。
する。 （１） 基板の外側表面上に導電体層を形成するための
方法であって、導電性材料を含む溶液と接触するように
基板の外側表面を配置し、溶液及び基板を介して電流を
流して、電流によってもたらされる起電力のもとで導電
性材料が基板上にデポジットされるようにし、電流のレ
ベルを第１の電流レベルから第２の電流レベルに変更し
て、基板上の導電性材料の異なるレートのデポジション
を提供し、ここで、導電性材料が基板の外側表面に付着
している領域近辺の電界の急激な変化を低減するため、
実質的に瞬間的な電流レベルの変更を避けるように、第
１の電流レベルから第２の電流レベルへの電流レベルの
変更が滑らかに成されることを含む方法。
【００２５】（２） 第１項に記載の方法であって、第
１の電流レベルがゼロ電流である方法。 （３） 第１項に記載の方法であって、第１の電流が第
２の電流レベルに比較して負の電流である方法。 （４） 第１項に記載の方法であって、更に、選択され
た期間の間、基板の表面から導電性材料をメッキ剥離す
るように、電流の流れを反転させることによって電流レ
ベルを変えることを含む方法。 （５） 第４項に記載の方法であって、電流の流れを反
転させるために電流を変える工程は、基板の表面からの
導電性材料のメッキ剥離が電界の急激な過渡変化なしに
成されるように、滑らかに成される方法。 （６） 第５項に記載の方法であって、滑らかなメッキ
剥離オペレーションが、任意の実質的な電気化学メッキ
の前に行なわれる方法。 （７） 第４項に記載の方法であって、電流レベルを変
える工程は、導電性材料のメッキ剥離が行われる領域に
近接する電界が、反転された電流のレベルの急激な変化
から生ずる過渡的な作用を受けるように、電流レベルを
急激に反転させる工程を含む方法。 （８） 第１項に記載の方法であって、基板は導電性材
料のシード層を含み、ここで、この方法が、シード層の
不均一性や欠陥を平らにするためシード層の一部をメッ
キ剥離するように、電流レベルを先ず反転させる工程を
含む方法。 （９） 第８項に記載の方法であって、シード層をメッ
キ剥離する工程が、メッキ剥離プロセスが行われる領域
に近接する電界の急激な変化なく、メッキ剥離プロセス
が行われるように、反転された電流のレベルを滑らかに
変更する工程を含む方法。
１の電流レベルがゼロ電流である方法。 （３） 第１項に記載の方法であって、第１の電流が第
２の電流レベルに比較して負の電流である方法。 （４） 第１項に記載の方法であって、更に、選択され
た期間の間、基板の表面から導電性材料をメッキ剥離す
るように、電流の流れを反転させることによって電流レ
ベルを変えることを含む方法。 （５） 第４項に記載の方法であって、電流の流れを反
転させるために電流を変える工程は、基板の表面からの
導電性材料のメッキ剥離が電界の急激な過渡変化なしに
成されるように、滑らかに成される方法。 （６） 第５項に記載の方法であって、滑らかなメッキ
剥離オペレーションが、任意の実質的な電気化学メッキ
の前に行なわれる方法。 （７） 第４項に記載の方法であって、電流レベルを変
える工程は、導電性材料のメッキ剥離が行われる領域に
近接する電界が、反転された電流のレベルの急激な変化
から生ずる過渡的な作用を受けるように、電流レベルを
急激に反転させる工程を含む方法。 （８） 第１項に記載の方法であって、基板は導電性材
料のシード層を含み、ここで、この方法が、シード層の
不均一性や欠陥を平らにするためシード層の一部をメッ
キ剥離するように、電流レベルを先ず反転させる工程を
含む方法。 （９） 第８項に記載の方法であって、シード層をメッ
キ剥離する工程が、メッキ剥離プロセスが行われる領域
に近接する電界の急激な変化なく、メッキ剥離プロセス
が行われるように、反転された電流のレベルを滑らかに
変更する工程を含む方法。
【００２６】（１０） ワークピース上に導電体層を電
気メッキするためのシステムであって、導電性材料を含
む溶液を収容することが可能な容器と、溶液に接触する
ワークピースを保持するように作動し得るチャックと、
チャックに接続され、溶液内でチャック及びワークピー
スを回転させるように作動し得る回転装置と、回転装置
に接続され、溶液内のワークピースの回転速度を制御す
るように作動し得る回転コントローラと、溶液に及びワ
ークピースに接続され、溶液及びワークピースを介して
伝わる電流を供給することが可能な電流源と、電源に接
続され、任意の所定の時間に溶液及びワークピースを介
して流れる電流の量を制御するように作動し得る電流フ
ロー・コントローラであって、コントローラは、溶液及
びワークピースを介して流れる電流の量を、第１の電流
レベルから第２の電流レベルへ変更するように作動し
得、ワークピース上の導電体層の成長が一層均一に成さ
れるように、電流レベルの急激な変化、及びそれに関連
する、ワークピースの外側表面上の電気めっきプロセス
が成される領域に近接する電界の急激な変化を避けるよ
うに、第１及び第２の電流レベルの間で電流レベルを滑
らかに遷移するように作動し得る電流フロー・コントロ
ーラとを含むシステム。
気メッキするためのシステムであって、導電性材料を含
む溶液を収容することが可能な容器と、溶液に接触する
ワークピースを保持するように作動し得るチャックと、
チャックに接続され、溶液内でチャック及びワークピー
スを回転させるように作動し得る回転装置と、回転装置
に接続され、溶液内のワークピースの回転速度を制御す
るように作動し得る回転コントローラと、溶液に及びワ
ークピースに接続され、溶液及びワークピースを介して
伝わる電流を供給することが可能な電流源と、電源に接
続され、任意の所定の時間に溶液及びワークピースを介
して流れる電流の量を制御するように作動し得る電流フ
ロー・コントローラであって、コントローラは、溶液及
びワークピースを介して流れる電流の量を、第１の電流
レベルから第２の電流レベルへ変更するように作動し
得、ワークピース上の導電体層の成長が一層均一に成さ
れるように、電流レベルの急激な変化、及びそれに関連
する、ワークピースの外側表面上の電気めっきプロセス
が成される領域に近接する電界の急激な変化を避けるよ
うに、第１及び第２の電流レベルの間で電流レベルを滑
らかに遷移するように作動し得る電流フロー・コントロ
ーラとを含むシステム。
【００２７】（１１） ワークピース１２上に導電体層
を形成するための電気メッキ・システム１０を説明す
る。ワークピース１２を電気メッキするために用いられ
る電流は、コントローラ２６によって制御される。導電
性材料を含む溶液内のワークピースの回転は、回転コン
トローラ２２によって制御される。電流レベル及び／又
はワークピースの回転は、導電性薄膜内の大きな粒子の
不均一な成長が最小化されるような方法で制御される。
を形成するための電気メッキ・システム１０を説明す
る。ワークピース１２を電気メッキするために用いられ
る電流は、コントローラ２６によって制御される。導電
性材料を含む溶液内のワークピースの回転は、回転コン
トローラ２２によって制御される。電流レベル及び／又
はワークピースの回転は、導電性薄膜内の大きな粒子の
不均一な成長が最小化されるような方法で制御される。
【図１】本発明の教示に従って構成された電気メッキ・
システムの略図。
システムの略図。
【図２】電子デバイスの外側表面上の導電体層の最初の
部分の形成を示す、非常に大きく拡大した立面断面図。
部分の形成を示す、非常に大きく拡大した立面断面図。
【図３】本発明の教示に従って電気メッキ・プロセス中
の電流を変更するために用いられる種々の技術を示すグ
ラフ。
の電流を変更するために用いられる種々の技術を示すグ
ラフ。
１０ 電気メッキ・システム
１２ ワークピース
１６ 溶液
１８ チャック
２０ 回転装置
２２ 回転制御ユニット
２４ 電流源
２６ コントローラ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ウェイ − ユン シュー
アメリカ合衆国 カリフォルニア、フォス
ター シティ、メルボルン ストリート
1400
Ｆターム(参考） 4K024 BB09 CA05 CA08 CA16 CB04
GA02 GA16
4M104 BB04 DD52 FF21
Claims (2)
- 【請求項１】 基板の外側表面上に導電体層を形成する
ための方法であって、 導電性材料を含む溶液と接触するように基板の外側表面
を配置し、溶液及び基板を介して電流を流して、電流に
よってもたらされる起電力のもとで導電性材料が基板上
にデポジットされるようにし、 電流のレベルを第１の電流レベルから第２の電流レベル
に変更して、基板上の導電性材料の異なるレートのデポ
ジションを提供し、 ここで、導電性材料が基板の外側表面に付着している領
域近辺の電界の急激な変化を低減するため、実質的に瞬
間的な電流レベルの変更を避けるように、第１の電流レ
ベルから第２の電流レベルへの電流レベルの変更が滑ら
かに成されることを含む方法。 - 【請求項２】 ワークピース上に導電体層を電気メッキ
するためのシステムであって、 導電性材料を含む溶液を収容することが可能な容器と、 溶液に接触するワークピースを保持するように作動し得
るチャックと、 チャックに接続され、溶液内でチャック及びワークピー
スを回転させるように作動し得る回転装置と、 回転装置に接続され、溶液内のワークピースの回転速度
を制御するように作動し得る回転コントローラと、 溶液に及びワークピースに接続され、溶液及びワークピ
ースを介して伝わる電流を供給することが可能な電流源
と、 電源に接続され、任意の所定の時間に溶液及びワークピ
ースを介して流れる電流の量を制御するように作動し得
る電流フロー・コントローラであって、コントローラ
は、溶液及びワークピースを介して流れる電流の量を、
第１の電流レベルから第２の電流レベルへ変更するよう
に作動し得、ワークピース上の導電体層の成長が一層均
一に成されるように、電流レベルの急激な変化、及びそ
れに関連する、ワークピースの外側表面上の電気めっき
プロセスが成される領域に近接する電界の急激な変化を
避けるように、第１及び第２の電流レベルの間で電流レ
ベルを滑らかに遷移するように作動し得る電流フロー・
コントローラとを含むシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32607001P | 2001-09-27 | 2001-09-27 | |
| US326070 | 2001-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003183897A true JP2003183897A (ja) | 2003-07-03 |
Family
ID=23270692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002280509A Pending JP2003183897A (ja) | 2001-09-27 | 2002-09-26 | 微細な形状を電気メッキするためのシステム及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6689686B2 (ja) |
| EP (1) | EP1298233A3 (ja) |
| JP (1) | JP2003183897A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283124A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2008283123A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7244677B2 (en) * | 1998-02-04 | 2007-07-17 | Semitool. Inc. | Method for filling recessed micro-structures with metallization in the production of a microelectronic device |
| US7268075B2 (en) * | 2003-05-16 | 2007-09-11 | Intel Corporation | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) |
| US7052990B2 (en) * | 2003-09-03 | 2006-05-30 | Infineon Technologies Ag | Sealed pores in low-k material damascene conductive structures |
| US7157373B2 (en) * | 2003-12-11 | 2007-01-02 | Infineon Technologies Ag | Sidewall sealing of porous dielectric materials |
| US7128821B2 (en) * | 2004-01-20 | 2006-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electropolishing method for removing particles from wafer surface |
| US20080041727A1 (en) * | 2006-08-18 | 2008-02-21 | Semitool, Inc. | Method and system for depositing alloy composition |
| KR101755635B1 (ko) * | 2010-10-14 | 2017-07-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN105063693B (zh) * | 2015-08-12 | 2017-07-11 | 兰州大学 | 一种提高电沉积薄膜质量的方法 |
| JP7358251B2 (ja) * | 2020-01-17 | 2023-10-10 | 株式会社荏原製作所 | めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 |
| US20230092346A1 (en) * | 2021-09-17 | 2023-03-23 | Applied Materials, Inc. | Electroplating co-planarity improvement by die shielding |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468293A (en) * | 1982-03-05 | 1984-08-28 | Olin Corporation | Electrochemical treatment of copper for improving its bond strength |
| JPH0747834B2 (ja) * | 1991-06-04 | 1995-05-24 | 中小企業事業団 | セラミック上への電気めっき方法 |
| US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
| US6793796B2 (en) * | 1998-10-26 | 2004-09-21 | Novellus Systems, Inc. | Electroplating process for avoiding defects in metal features of integrated circuit devices |
| US6340633B1 (en) * | 1999-03-26 | 2002-01-22 | Advanced Micro Devices, Inc. | Method for ramped current density plating of semiconductor vias and trenches |
| US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
| US6399479B1 (en) * | 1999-08-30 | 2002-06-04 | Applied Materials, Inc. | Processes to improve electroplating fill |
-
2002
- 2002-09-19 US US10/247,000 patent/US6689686B2/en not_active Expired - Lifetime
- 2002-09-26 JP JP2002280509A patent/JP2003183897A/ja active Pending
- 2002-09-26 EP EP02079503A patent/EP1298233A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283124A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2008283123A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1298233A2 (en) | 2003-04-02 |
| US6689686B2 (en) | 2004-02-10 |
| EP1298233A3 (en) | 2004-06-23 |
| US20030057099A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6432821B1 (en) | Method of copper electroplating | |
| US7144805B2 (en) | Method of submicron metallization using electrochemical deposition of recesses including a first deposition at a first current density and a second deposition at an increased current density | |
| JP2003183897A (ja) | 微細な形状を電気メッキするためのシステム及び方法 | |
| KR20010021465A (ko) | 전기 도금 충진을 개선하는 방법 | |
| US9385035B2 (en) | Current ramping and current pulsing entry of substrates for electroplating | |
| US20060213778A1 (en) | Method for electrochemical plating on semiconductor wafers | |
| US6217727B1 (en) | Electroplating apparatus and method | |
| CN102054759A (zh) | 铜互连结构的形成方法 | |
| US20040229462A1 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
| US8277619B2 (en) | Apparatus for electrochemical plating semiconductor wafers | |
| KR20000076081A (ko) | 반도체 장치의 배선 형성 방법 및 반도체 장치 | |
| US7204924B2 (en) | Method and apparatus to deposit layers with uniform properties | |
| US20050199507A1 (en) | Chemical structures and compositions of ECP additives to reduce pit defects | |
| US7544281B2 (en) | Uniform current distribution for ECP loading of wafers | |
| KR102208202B1 (ko) | 전기도금을 위한 기판들의 전류 램핑 및 전류 펄싱 진입 | |
| KR100363847B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20050224358A1 (en) | Method for improved local planarity control during electropolishing | |
| US20040140219A1 (en) | System and method for pulse current plating | |
| EP1125007A1 (en) | Submicron metallization using electrochemical deposition | |
| US20040217013A1 (en) | Apparatus and method for electropolishing a metal wiring layer on a semiconductor device | |
| JP2000340525A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| Merricks | COPPER ELECTROPLATING: EFFECTS ON CHEMICAL MECHANICAL PLANARIZATION | |
| JP2010121168A (ja) | めっき装置、めっき方法および半導体装置の製造方法 | |
| Uzoh et al. | ADVANCES IN MULTILEVEL INTERCONNECT TECHNOLOGY | |
| JP2005187943A (ja) | 均一な特性を有する層を付着させるための方法および装置 |