JP2003180083A - 電圧型ｐｗｍインバータ装置 - Google Patents
電圧型ｐｗｍインバータ装置Info
- Publication number
- JP2003180083A JP2003180083A JP2001375464A JP2001375464A JP2003180083A JP 2003180083 A JP2003180083 A JP 2003180083A JP 2001375464 A JP2001375464 A JP 2001375464A JP 2001375464 A JP2001375464 A JP 2001375464A JP 2003180083 A JP2003180083 A JP 2003180083A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pwm
- compensation voltage
- trapezoidal
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 デッドタイム期間における電流クランプ現象
を抑制する。 【解決手段】回路１１〜１４により台形の補償電圧（デ
ッドタイム補償電圧及びVｃｅ補償電圧）を作成し、電
圧指令演算器５から出力される電圧指令に加算し、ＰＷ
Ｍパルス演算器６で台形の補償電圧が加算された電圧指
令に基づくＰＷＭ演算を行いデッドタイムを付加してイ
ンバータ１への駆動信号を生成してインバータ１を制御
する電圧型ＰＷＭインバータ装置において、台形補償電
圧を出力する積分器１４にＰＷＭ回路１６を接続し、比
較器１１の出力で制御されＰＷＭ回路１６への三角波の
入力を制御するスイッチ１５を設けた。比較器１１が出
力するとき（台形補償電圧の傾斜部分に相当する期間）
ＰＷＭ回路１６に三角波が入力し台形補償電圧の傾斜部
分がＰＷＭ化される。この台形補償電圧のＰＷＭ化によ
り電圧のゼロクランプ時間が短くなるので、電流ゼロク
ランプが抑制される。
を抑制する。 【解決手段】回路１１〜１４により台形の補償電圧（デ
ッドタイム補償電圧及びVｃｅ補償電圧）を作成し、電
圧指令演算器５から出力される電圧指令に加算し、ＰＷ
Ｍパルス演算器６で台形の補償電圧が加算された電圧指
令に基づくＰＷＭ演算を行いデッドタイムを付加してイ
ンバータ１への駆動信号を生成してインバータ１を制御
する電圧型ＰＷＭインバータ装置において、台形補償電
圧を出力する積分器１４にＰＷＭ回路１６を接続し、比
較器１１の出力で制御されＰＷＭ回路１６への三角波の
入力を制御するスイッチ１５を設けた。比較器１１が出
力するとき（台形補償電圧の傾斜部分に相当する期間）
ＰＷＭ回路１６に三角波が入力し台形補償電圧の傾斜部
分がＰＷＭ化される。この台形補償電圧のＰＷＭ化によ
り電圧のゼロクランプ時間が短くなるので、電流ゼロク
ランプが抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、電動機を可変速制
御する電圧型ＰＷＭインバータに関するもので、詳しく
は、インバータのパワー素子による電圧降下やスイッチ
ング時に生じるデッドタイムによる出力電圧誤差を補正
するものに関する。
御する電圧型ＰＷＭインバータに関するもので、詳しく
は、インバータのパワー素子による電圧降下やスイッチ
ング時に生じるデッドタイムによる出力電圧誤差を補正
するものに関する。
【０００２】
【従来の技術】電動機をＰＷＭ変調された電圧を印可し
て運転を行う場合、インバータ内部の電圧指令と実際に
出力される電圧は、次の要因によって一致しない。 （１）パワー素子のスイッチング時において、上下アー
ム短絡防止のデッドタイムにより出力電圧誤差を生じ
る。 （２）パワー素子に電流が流れた場合、パワー素子の損
失分によって電圧降下を生じる。
て運転を行う場合、インバータ内部の電圧指令と実際に
出力される電圧は、次の要因によって一致しない。 （１）パワー素子のスイッチング時において、上下アー
ム短絡防止のデッドタイムにより出力電圧誤差を生じ
る。 （２）パワー素子に電流が流れた場合、パワー素子の損
失分によって電圧降下を生じる。
【０００３】これらの電圧誤差は相電流の方向に生じ、
誤差の大きさは相電流の大きさによって影響するもの
の、略一定と考えて良い。よって、ソフトウエアにてこ
れらの誤差を補正する場合には、一般的に図７に示すよ
うな蒲鉾型や台形のデッドタイム補償電圧及びＶｃｅ
（パワー素子のコレクタ・エミッター間電圧）補償電圧
を作成し電圧指令に加算することで補正をかけている。
相電流がゼロクロスする付近では、補償電圧のチャタリ
ングを防止するために、ある傾きを持って補償電圧を変
化させている。
誤差の大きさは相電流の大きさによって影響するもの
の、略一定と考えて良い。よって、ソフトウエアにてこ
れらの誤差を補正する場合には、一般的に図７に示すよ
うな蒲鉾型や台形のデッドタイム補償電圧及びＶｃｅ
（パワー素子のコレクタ・エミッター間電圧）補償電圧
を作成し電圧指令に加算することで補正をかけている。
相電流がゼロクロスする付近では、補償電圧のチャタリ
ングを防止するために、ある傾きを持って補償電圧を変
化させている。
【０００４】上記台形のデッドタイム補償電圧及びＶｃ
ｅ補償電圧を作成し電圧指令に加算し補正をかけている
例（特開２００１−１４５３６８号）を図５、図６につ
いて説明する。図中、１は電動機２を制御するインバー
タ、５は周波数設定器４で設定された周波数に応じた電
圧指令を出力するＰＷＭ電圧指令演算器、１０はＰＷＭ
電圧指令演算器からのＰＷＭ電圧指令に上記台形の補償
電圧を作成し電圧指令に補正をかける補償電圧作成回
路、６は補正したＰＷＭ電圧指令に基づくＰＷＭ演算を
行い、デッドタイムを付加したインバータ１への駆動信
号を生成するＰＷＭパルス演算器である。
ｅ補償電圧を作成し電圧指令に加算し補正をかけている
例（特開２００１−１４５３６８号）を図５、図６につ
いて説明する。図中、１は電動機２を制御するインバー
タ、５は周波数設定器４で設定された周波数に応じた電
圧指令を出力するＰＷＭ電圧指令演算器、１０はＰＷＭ
電圧指令演算器からのＰＷＭ電圧指令に上記台形の補償
電圧を作成し電圧指令に補正をかける補償電圧作成回
路、６は補正したＰＷＭ電圧指令に基づくＰＷＭ演算を
行い、デッドタイムを付加したインバータ１への駆動信
号を生成するＰＷＭパルス演算器である。
【０００５】上記補償電圧作成回路１０は図６（ａ）に
示すように、電流検出器３で検出したインバータ出力電
流ｉの瞬時値の絶対値が反転レベルＥ１，−Ｅ１より小
さいときに同図（ｂ）に示すように矩形パルスを出力す
る比較器１１と、出力電流ｉの振幅と周波数設定器４の
指令値とに基づき同図（ｃ）に示す台形の補償電圧の振
幅値Ａが所望の値となるように演算する補償量演算器１
２と、比較器１１の出力に補償量演算器１２の出力を掛
ける乗算器１３と、乗算器１３の出力を積分して同図
（ｃ）に示す台形の補償電圧を出力する積分器１４とで
構成されている。この補償電圧は加算器１９でＰＷＭ電
圧指令演算器５から出力される電圧指令に加算し補正を
かけている。
示すように、電流検出器３で検出したインバータ出力電
流ｉの瞬時値の絶対値が反転レベルＥ１，−Ｅ１より小
さいときに同図（ｂ）に示すように矩形パルスを出力す
る比較器１１と、出力電流ｉの振幅と周波数設定器４の
指令値とに基づき同図（ｃ）に示す台形の補償電圧の振
幅値Ａが所望の値となるように演算する補償量演算器１
２と、比較器１１の出力に補償量演算器１２の出力を掛
ける乗算器１３と、乗算器１３の出力を積分して同図
（ｃ）に示す台形の補償電圧を出力する積分器１４とで
構成されている。この補償電圧は加算器１９でＰＷＭ電
圧指令演算器５から出力される電圧指令に加算し補正を
かけている。
【０００６】
【発明が解決しようとする課題】出力電圧がＰＷＭによ
って変調されている場合、相電流はＰＷＭリップルを含
んだ波形になる。インバータはこのＰＷＭリップルを含
んだ相電流の平均値（基本波成分）が正弦波になるよう
に制御する。しかし、スイッチング時の上下アーム短絡
防止のデッドタイム期間において、出力電圧が不安定と
なり、相電流がゼロクロスする際にはデッドタイム期間
の電圧が電動機の逆起電圧となる。このとき図８に示す
ようにＰＷＭリップル成分がゼロクランプされてしま
い、電流の基本波成分が正弦波でなくなる現象がある。
この現象によりトルクリップルが発生し、電動機の回転
むらが大きくなるという問題があった。
って変調されている場合、相電流はＰＷＭリップルを含
んだ波形になる。インバータはこのＰＷＭリップルを含
んだ相電流の平均値（基本波成分）が正弦波になるよう
に制御する。しかし、スイッチング時の上下アーム短絡
防止のデッドタイム期間において、出力電圧が不安定と
なり、相電流がゼロクロスする際にはデッドタイム期間
の電圧が電動機の逆起電圧となる。このとき図８に示す
ようにＰＷＭリップル成分がゼロクランプされてしま
い、電流の基本波成分が正弦波でなくなる現象がある。
この現象によりトルクリップルが発生し、電動機の回転
むらが大きくなるという問題があった。
【０００７】本発明は、上記課題に鑑みてなされたもの
であり、デッドタイム期間においてＰＷＭリップル成分
がゼロクランプされることのない電圧型ＰＷＭインバー
タ装置を提供することを目的とする。
であり、デッドタイム期間においてＰＷＭリップル成分
がゼロクランプされることのない電圧型ＰＷＭインバー
タ装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、デッドタイム
補償電圧及びVｃｅ補償電圧が加算された電圧指令によ
り制御される電圧型ＰＷＭインバータ装置において、前
記電圧指令に加算するデッドタイム補償電圧及びVｃｅ
補償電圧をＰＷＭ化または量子化して加算することで電
流を加振し電流クランプ現象を抑制したことを特徴とす
るものである。
補償電圧及びVｃｅ補償電圧が加算された電圧指令によ
り制御される電圧型ＰＷＭインバータ装置において、前
記電圧指令に加算するデッドタイム補償電圧及びVｃｅ
補償電圧をＰＷＭ化または量子化して加算することで電
流を加振し電流クランプ現象を抑制したことを特徴とす
るものである。
【０００９】
【発明の実施の形態】実施形態１
本発明の実施形態１に係る電圧型ＰＷＭインバータ装置
の回路構成を図１に示す。なお、従来図５の回路と同一
構成部分には同一符号を付してある。図１において、１
は電動機２を制御するインバータ、５は周波数設定器４
で設定された周波数に応じた電圧指令を出力するＰＷＭ
電圧指令演算器、１０Ａは台形のデッドタイム補償電圧
及びＶｃｅ補償電圧を作成しＰＷＭ電圧指令演算器５か
ら出力されるＰＷＭ電圧指令に補正をかける補償電圧作
成回路、６は補正したＰＷＭ電圧指令に基づくＰＷＭ演
算を行い、デッドタイムを付加したインバータ１への駆
動信号を生成するＰＷＭパルス演算器である。
の回路構成を図１に示す。なお、従来図５の回路と同一
構成部分には同一符号を付してある。図１において、１
は電動機２を制御するインバータ、５は周波数設定器４
で設定された周波数に応じた電圧指令を出力するＰＷＭ
電圧指令演算器、１０Ａは台形のデッドタイム補償電圧
及びＶｃｅ補償電圧を作成しＰＷＭ電圧指令演算器５か
ら出力されるＰＷＭ電圧指令に補正をかける補償電圧作
成回路、６は補正したＰＷＭ電圧指令に基づくＰＷＭ演
算を行い、デッドタイムを付加したインバータ１への駆
動信号を生成するＰＷＭパルス演算器である。
【００１０】上記補償電圧作成回路１０Ａは、電流検出
器３で検出したインバータ出力電流の瞬時値の絶対値が
所定の反転レベルより小さいときに矩形パルスを出力す
る比較器１１と、出力電流の振幅と周波数設定器４の指
令値とに基づき台形の補償電圧の値が所望の値となるよ
うに演算する補償量演算器１２と、比較器１１の出力に
補償量演算器１２の出力を掛ける乗算器１３と、乗算器
１３の出力を積分して台形の補償電圧を出力する積分器
１４と、積分器１４から出力される台形の補償電圧をＰ
ＷＭ化させるＰＷＭ回路１６と、比較器１１の出力で制
御されＰＷＭ回路１６へのＰＷＭ用三角波の入力を制御
するスイッチ１５とにより構成されている。ＰＷＭ回路
１６でＰＷＭ化させた補償電圧は加算器１９でＰＷＭ電
圧指令演算器５から出力される電圧指令に加算する。
器３で検出したインバータ出力電流の瞬時値の絶対値が
所定の反転レベルより小さいときに矩形パルスを出力す
る比較器１１と、出力電流の振幅と周波数設定器４の指
令値とに基づき台形の補償電圧の値が所望の値となるよ
うに演算する補償量演算器１２と、比較器１１の出力に
補償量演算器１２の出力を掛ける乗算器１３と、乗算器
１３の出力を積分して台形の補償電圧を出力する積分器
１４と、積分器１４から出力される台形の補償電圧をＰ
ＷＭ化させるＰＷＭ回路１６と、比較器１１の出力で制
御されＰＷＭ回路１６へのＰＷＭ用三角波の入力を制御
するスイッチ１５とにより構成されている。ＰＷＭ回路
１６でＰＷＭ化させた補償電圧は加算器１９でＰＷＭ電
圧指令演算器５から出力される電圧指令に加算する。
【００１１】上記補償電圧作成回路１０Ａは、従来図５
に示した補償電圧作成回路１０に、積分器１４から出力
される台形の補償電圧をＰＷＭ化させるＰＷＭ回路１６
と、比較器１１の出力で制御されＰＷＭ回路１６へのＰ
ＷＭ用三角波の入力を制御するスイッチ１５を設けたも
のとなっているので、比較器１１の出力があるとき（図
６（ｂ））スイッチ１５からＰＷＭ回路１６に三角波が
出力され、積分器から出力される図２（ｂ）に示す従来
台形の補償電圧の傾斜部分は同図（ｃ）に示すようにＰ
ＷＭ化される。この台形補償電圧のＰＷＭ化により電圧
のゼロクランプ時間が短くなるので、図３に示すように
電流にゼロクランプが抑制される。また、リップルの周
波数成分が高いため、ゼロクランプ現象よりもトルクリ
ップルが小さくなる。
に示した補償電圧作成回路１０に、積分器１４から出力
される台形の補償電圧をＰＷＭ化させるＰＷＭ回路１６
と、比較器１１の出力で制御されＰＷＭ回路１６へのＰ
ＷＭ用三角波の入力を制御するスイッチ１５を設けたも
のとなっているので、比較器１１の出力があるとき（図
６（ｂ））スイッチ１５からＰＷＭ回路１６に三角波が
出力され、積分器から出力される図２（ｂ）に示す従来
台形の補償電圧の傾斜部分は同図（ｃ）に示すようにＰ
ＷＭ化される。この台形補償電圧のＰＷＭ化により電圧
のゼロクランプ時間が短くなるので、図３に示すように
電流にゼロクランプが抑制される。また、リップルの周
波数成分が高いため、ゼロクランプ現象よりもトルクリ
ップルが小さくなる。
【００１２】なお、上記三角波の周期を大きくすると、
ＰＷＭ回路１６から出力される台形補償電圧ＰＷＭ化部
分のオン、オフの各期間は図２（ｄ）に示すようにが大
きくなり、電流が大きく加振されるので電流クランプ現
象はより確実に抑制される。
ＰＷＭ回路１６から出力される台形補償電圧ＰＷＭ化部
分のオン、オフの各期間は図２（ｄ）に示すようにが大
きくなり、電流が大きく加振されるので電流クランプ現
象はより確実に抑制される。
【００１３】実施形態２
本発明の実施形態２に係る電圧型ＰＷＭインバータ装置
の回路構成を図４に示す。なお、上記図１（実施形態
１）の回路と同一構成部分には同一符号を付してある。
図４における補償電圧作成回路１０Ｂは、上記従来図図
５における補償電圧作成回路１０の積分器１４と電圧指
令回路の加算器１９との間に、比較器１１の出力がある
とき積分器１４出力を量子化し比較器１１の出力がない
とき積分器１４出力をそのまま出力させる量子化回路１
７を設けた構成となっている。この量子化回路１７は比
較器１１の出力で制御され積分回路１５から出力される
図２（ｂ）の補償電圧の傾斜部分を量子化して同図
（ｅ）に示すように階段状に変化させる。
の回路構成を図４に示す。なお、上記図１（実施形態
１）の回路と同一構成部分には同一符号を付してある。
図４における補償電圧作成回路１０Ｂは、上記従来図図
５における補償電圧作成回路１０の積分器１４と電圧指
令回路の加算器１９との間に、比較器１１の出力がある
とき積分器１４出力を量子化し比較器１１の出力がない
とき積分器１４出力をそのまま出力させる量子化回路１
７を設けた構成となっている。この量子化回路１７は比
較器１１の出力で制御され積分回路１５から出力される
図２（ｂ）の補償電圧の傾斜部分を量子化して同図
（ｅ）に示すように階段状に変化させる。
【００１４】実施形態２によれば、台形の補償電圧の傾
斜部分が量子化され階段状に変化するので、台形の補償
電圧の傾斜部分の電圧のゼロクランプ時間が短くなり、
電流にゼロクランプが抑制される。
斜部分が量子化され階段状に変化するので、台形の補償
電圧の傾斜部分の電圧のゼロクランプ時間が短くなり、
電流にゼロクランプが抑制される。
【００１５】上記図７に示す蒲鉾型や台形のデッドタイ
ム補償電圧及びＶｃｅ補償電圧を作成し電圧指令に加算
することで補正をかけることについては種々提案されて
おり、また、ＰＷＭ方法や量子化方法自体は種々知られ
ているので、本発明は上記実施形態のものに限定される
ものではない。
ム補償電圧及びＶｃｅ補償電圧を作成し電圧指令に加算
することで補正をかけることについては種々提案されて
おり、また、ＰＷＭ方法や量子化方法自体は種々知られ
ているので、本発明は上記実施形態のものに限定される
ものではない。
【００１６】
【発明の効果】本発明は、上述の通り構成されているの
で、以下に記載する効果を奏する。 （１）電圧指令に加算する蒲鉾型や台形のデッドタイム
補償電圧及びＶｃｅ補償電圧の傾斜部分を積極的に変化
させているので、電流のゼロクランプ時間が短くなる。 （２）電流を流すということは基本波成分から離れるこ
とになるのでトルクリップル増大になるようであるが、
リップルの周波数成分が高いため、ゼロクランプ現象よ
りもトルクリップルが小さくなる。
で、以下に記載する効果を奏する。 （１）電圧指令に加算する蒲鉾型や台形のデッドタイム
補償電圧及びＶｃｅ補償電圧の傾斜部分を積極的に変化
させているので、電流のゼロクランプ時間が短くなる。 （２）電流を流すということは基本波成分から離れるこ
とになるのでトルクリップル増大になるようであるが、
リップルの周波数成分が高いため、ゼロクランプ現象よ
りもトルクリップルが小さくなる。
【図１】本発明の実施形態１に係る電圧型ＰＷＭインバ
ータ装置の回路構成図。
ータ装置の回路構成図。
【図２】ＰＷＭ化または量子化した場合の補償電圧波形
図。
図。
【図３】電圧を変更してゼロクランプ時間を短くした場
合の電流リップル
合の電流リップル
【図４】本発明の実施形態３に係る電圧型ＰＷＭインバ
ータ装置の回路構成図。
ータ装置の回路構成図。
【図５】従来例に係る電圧型ＰＷＭインバータ装置の回
路構成図。
路構成図。
【図６】従来例の動作を説明する波形図。
【図７】デツドタイム及びＶｃｅ補償電圧を示す波形
図。
図。
【図８】ゼロクランプ現象による電流リップルを説明す
る波形図。
る波形図。
１…インバータ
４…周波数設定器
５…ＰＷＭ電圧指令演算器
６…ＰＷＭパルス演算器
１０…補償電圧作成回路
１１…比較器
１２…補償量演算器
１４…積分回路
１５…スイッチ
１６…ＰＷＭ回路
１７…量子化回路
Claims (2)
- 【請求項１】 デッドタイム補償電圧及びVｃｅ補償電
圧が加算された電圧指令により制御される電圧型ＰＷＭ
インバータ装置において、 前記電圧指令に加算するデッドタイム補償電圧及びVｃ
ｅ補償電圧をＰＷＭ化して加算することで電流を加振し
電流クランプ現象を抑制したことを特徴とする電圧型Ｐ
ＷＭインバータ装置。 - 【請求項２】 デッドタイム補償電圧及びVｃｅ補償電
圧が加算された電圧指令により制御される電圧型ＰＷＭ
インバータ装置において、 前記電圧指令に加算するデッドタイム補償電圧及びVｃ
ｅ補償電圧を量子化して加算することで電流を加振し電
流クランプ現象を抑制したことを特徴とする電圧型ＰＷ
Ｍインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001375464A JP2003180083A (ja) | 2001-12-10 | 2001-12-10 | 電圧型ｐｗｍインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001375464A JP2003180083A (ja) | 2001-12-10 | 2001-12-10 | 電圧型ｐｗｍインバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003180083A true JP2003180083A (ja) | 2003-06-27 |
Family
ID=19183841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001375464A Pending JP2003180083A (ja) | 2001-12-10 | 2001-12-10 | 電圧型ｐｗｍインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003180083A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042480A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Elevator Co Ltd | インバータ制御装置 |
| JP2006174625A (ja) * | 2004-12-17 | 2006-06-29 | Fuji Electric Holdings Co Ltd | 電力変換器のｐｗｍ制御装置 |
| CN100346568C (zh) * | 2003-12-03 | 2007-10-31 | 台达电子工业股份有限公司 | 马达控制电路 |
| JP2012135160A (ja) * | 2010-12-24 | 2012-07-12 | Meidensha Corp | Ｐｗｍインバータのデッドタイム補償装置および補償方法 |
| CN103475252A (zh) * | 2013-09-30 | 2013-12-25 | 深圳市英威腾电气股份有限公司 | 一种变频器死区补偿方法及装置 |
| CN104143923A (zh) * | 2014-08-13 | 2014-11-12 | 上海新时达电气股份有限公司 | 级联型高压变频器的死区补偿系统及方法 |
-
2001
- 2001-12-10 JP JP2001375464A patent/JP2003180083A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100346568C (zh) * | 2003-12-03 | 2007-10-31 | 台达电子工业股份有限公司 | 马达控制电路 |
| JP2006042480A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Elevator Co Ltd | インバータ制御装置 |
| JP4493432B2 (ja) * | 2004-07-26 | 2010-06-30 | 東芝エレベータ株式会社 | インバータ制御装置 |
| JP2006174625A (ja) * | 2004-12-17 | 2006-06-29 | Fuji Electric Holdings Co Ltd | 電力変換器のｐｗｍ制御装置 |
| JP4649976B2 (ja) * | 2004-12-17 | 2011-03-16 | 富士電機ホールディングス株式会社 | 電力変換器のｐｗｍ制御装置 |
| JP2012135160A (ja) * | 2010-12-24 | 2012-07-12 | Meidensha Corp | Ｐｗｍインバータのデッドタイム補償装置および補償方法 |
| CN103475252A (zh) * | 2013-09-30 | 2013-12-25 | 深圳市英威腾电气股份有限公司 | 一种变频器死区补偿方法及装置 |
| CN104143923A (zh) * | 2014-08-13 | 2014-11-12 | 上海新时达电气股份有限公司 | 级联型高压变频器的死区补偿系统及方法 |
| CN104143923B (zh) * | 2014-08-13 | 2017-05-10 | 上海新时达电气股份有限公司 | 级联型高压变频器的死区补偿系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108123653B (zh) | 马达控制系统的自适应脉宽调制 | |
| KR960005691B1 (ko) | 전력 변환 장치 | |
| JP4599694B2 (ja) | 電圧形ｐｗｍインバータのデッドタイム補償方法 | |
| US11874644B2 (en) | Position or velocity control system and method | |
| US10250161B1 (en) | Adaptive harmonic elimination compensation for voltage distortion elements | |
| EP0808016A1 (en) | PWM inverter apparatus | |
| JP3233005B2 (ja) | Ｐｗｍ制御装置 | |
| JP3681941B2 (ja) | 電源高調波抑制装置 | |
| JP2003180083A (ja) | 電圧型ｐｗｍインバータ装置 | |
| JP2008220106A (ja) | Ｐｗｍ制御装置 | |
| JP2000050529A (ja) | 電力変換装置の電流制限方法 | |
| US7218074B2 (en) | Method and system for limiting the current output by a speed controller operating according to a U/F control law | |
| JPH1127951A (ja) | Ｐｗｍインバータ制御装置 | |
| GB2440559A (en) | Voltage source inverter output voltage error compensation | |
| JPH11275900A (ja) | 同期電動機の制御装置 | |
| JP2005295776A (ja) | Ｐｗｍインバータの制御方法 | |
| CN112567620B (zh) | 逆变装置 | |
| JP7111026B2 (ja) | 電動機駆動システムおよび電動機駆動システムにおけるインバータ制御方法 | |
| JP3248301B2 (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JPH09261974A (ja) | インバータの制御装置 | |
| JP2001145368A (ja) | 電圧形ｐｗｍインバータのデッドタイム補償方法 | |
| JP2003116295A (ja) | 電動機の駆動制御装置 | |
| JP2006304417A (ja) | インバータ制御装置 | |
| JP2000270559A (ja) | 可変速装置 | |
| JPH06178550A (ja) | Ｖｖｖｆインバータの電流制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |