JP2003179320A - セラミック配線基板 - Google Patents

セラミック配線基板

Info

Publication number
JP2003179320A
JP2003179320A JP2001377145A JP2001377145A JP2003179320A JP 2003179320 A JP2003179320 A JP 2003179320A JP 2001377145 A JP2001377145 A JP 2001377145A JP 2001377145 A JP2001377145 A JP 2001377145A JP 2003179320 A JP2003179320 A JP 2003179320A
Authority
JP
Japan
Prior art keywords
ceramic
wiring layer
insulating substrate
mass
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001377145A
Other languages
English (en)
Inventor
Kenjiro Fukuda
憲次郎 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001377145A priority Critical patent/JP2003179320A/ja
Publication of JP2003179320A publication Critical patent/JP2003179320A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】めっき性を低下させず、基板反りを低減したま
ま、メタライズ配線層とセラミック絶縁基板間の膨れの
発生を抑制する。 【解決手段】ガラスと、セラミックフィラーとからなる
セラミック組成物を焼成して得られたセラミック絶縁基
板1の少なくとも表面に絶縁基板1と同時焼成して形成
され、Cu粒子と、該Cu粒子の粒界に無機成分を含有
するメタライズ配線層3を被着形成してなるセラミック
配線基板において、メタライズ配線層3中の前記Cu粒
子の表面に、Cu粒子に対して1質量%以上の割合でM
gOからなる被覆層を形成するとともに、セラミック絶
縁基板1におけるMgの含有量が酸化物換算で2質量%
以下であることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、低温焼成セラミッ
ク焼結体を絶縁基板とするメタライズ配線層を具備する
セラミック配線基板に関するものである。
【0002】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI(大規模集積回路素子)等の半導体集
積回路素子を収容するための半導体素子収納用パッケー
ジがある。
【0003】これらの半導体素子収納用パッケージは、
一般にアルミナセラミックス等の電気絶縁材料を用いて
おり、その絶縁基板の表面および、内部にかけてW、M
o等の高融点金属粉末から成る複数個のメタライズ配線
層が形成される。さらに、その絶縁基板下面には接続パ
ッドが形成されており、その接続パッドには適当な接続
端子が取り付けられ、外部回路基板と電気的に接続す
る。絶縁基板上面に搭載された半導体素子は、蓋体によ
って気密に封止された構造からなる。
【0004】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、前記アルミナセラミックス等に代
えて、最近では、メタライズ配線層をCu、Agなどの
低抵抗金属を用いることができる1000℃前後で焼成
可能なセラミック材料として、ガラス粉末にセラミック
フィラー粉末を添加し焼成してなる、いわゆるガラスセ
ラミックスなどの絶縁材料が提案されており、低温焼成
配線基板に用いる低抵抗の配線層は現在、銅系材料が配
線層を形成するための主流となっている。
【0005】ガラスセラミックスからなる絶縁基板の表
面および/または内部に銅を主成分とするメタライズ配
線層を形成する具体的方法としては、ガラスセラミック
ス原料粉末、有機バインダーに溶剤を添加して調製した
スラリーをドクターブレード法などによってシート状に
成形し、得られたグリーンシートに貫通孔を打ち抜き加
工し、該貫通孔に銅を主成分とする導体ペーストを充填
してビアホール導体を形成し、同時にグリーンシート上
に銅を主成分とする導体ペーストを配線パターン状にス
クリーン印刷法などで印刷形成し、配線パターンやビア
ホール導体が形成されたグリーンシートを複数枚加圧積
層し、800〜1000℃で焼成することにより作製さ
れている。
【0006】前記銅を主成分とする導体ペーストとして
主成分のCuまたはCu2O、あるいはCu−Cu2O混
合物またはCu−CuO混合物に対して、金属酸化物と
してAl23、ZrO2などの無機成分を総量で0.5
〜30.0体積%含有したことを特徴とする銅メタライ
ズ組成物などが提案されている。(特開平10−956
86号公報)
【0007】
【発明が解決しようとする課題】上記銅メタライズ組成
物では後工程の半田濡れ性を阻害せず、かつガラスセラ
ミックスからなる絶縁基板の反りやうねりなどの変形を
効果的に防止することができ、銅メタライズ配線層とガ
ラスセラミック絶縁基板との界面の接着強度が高く、安
定した接着強度を得ることができる。
【0008】しかしながら、ガラスセラミック絶縁基板
は、750〜800℃付近で焼成収縮が開始するが、上
記銅メタライズ組成物は600〜700℃付近から収縮
が始まる。さらに両者の焼成収縮曲線は全く異なること
から、メタライズ収縮曲線をガラスセラミック絶縁基板
の収縮曲線に近づけて基板反りを無くす為には、焼成を
抑制するために上記メタライズ組成物中に金属酸化物な
どの無機成分の添加量を多くしなければならず、また、
銅メタライズ配線層とガラスセラミック絶縁基板間の剥
離による膨れを抑制するためにはメタライズ収縮曲線の
適正化が必要となり、そのためにも金属酸化物などの無
機成分の添加量を多くしなければならなかった。
【0009】その結果、メタライズ配線層の表面に金属
酸化物が露出し、めっき性の低減、外観歩留りの低下、
メタライズ配線層の絶縁基板との接着強度の低下につな
がる。逆にめっき性、外観、接着強度等をすべて考慮す
ると、基板反りが発生するといった問題があった。
【0010】従って、本発明は、セラミック絶縁基板の
少なくとも表面に絶縁基板と同時焼成して形成され、C
u粒子と、該Cu粒子の粒界にガラス相とを含有するメ
タライズ配線層を被着形成してなるセラミック配線基板
において、めっき性を低下させず、基板反りを低減した
まま、メタライズ配線層とセラミック絶縁基板間の膨れ
の発生を抑制することができるセラミック配線基板を提
供することを目的とする。
【0011】
【課題を解決するための手段】本発明は、セラミックス
からなる絶縁基板の少なくとも表面に該絶縁基板と同時
焼成して形成され、Cu粒子と、該Cu粒子の粒界に無
機成分とを含有するメタライズ配線層を被着形成してな
るセラミック配線基板において、前記メタライズ配線層
中の前記Cu粒子の表面に、該Cu粒子に対してMgO
からなる被覆層を形成するとともに、セラミック絶縁基
板におけるMgの含有量を酸化物換算で2質量%以下と
することによって、メタライズ配線層中に大量の無機成
分を添加することなしに、効果的なメタライズ配線層の
収縮挙動制御による基板反りの抑制ができ、且つメタラ
イズ配線層と絶縁基板との間の中間生成物の発生を抑制
し、それを起点とする剥離による膨れ不良を低減するこ
とができる。
【0012】また、本発明は、MgO被覆層はCu粒子
100質量部に対して1質量部以上の割合で形成するこ
とが望ましく、前記セラミック絶縁基板が、ガラスと、
セラミックフィラーとからなるセラミック組成物を焼成
して得られたものである場合には、さらに基板反り抑
制、メタライズ配線層と絶縁基板との接着強度を高く維
持するのに効果がある。特に有効である。
【0013】また、前記Cu粒子の平均粒径は、1.0
〜5.0μmであることがさらにメタライズ配線層と基
板反りの抑制に効果がある。
【0014】さらに、前記メタライズ配線層中における
無機成分の含有量がCu100質量部に対して、10質
量部以下であると、めっき性の劣化や、外観検査歩留り
低下を引き起こさずに、基板の反りの抑制やメタライズ
配線層と絶縁基板と間での剥離や膨れの発生を抑制する
ことができる。
【0015】
【発明の実施の形態】以下、本発明の内容を、実施例に
示す添付図面に基づいて詳細に説明する。図1は本発明
の配線基板の一例を示すもので、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された、いわゆる配線
基板を基礎的構造とするものであるが、図1は、その代
表的な例として半導体素子収納用パッケージの概略断面
図である。
【0016】図1の半導体素子収納用パッケージは、絶
縁基板1と蓋体2とメタライズ配線層3と接続端子4お
よびパッケージの内部に収納される半導体素子5により
構成され、絶縁基板1及び蓋体2は半導体素子5を内部
に気密に収容するための容器6を構成する。つまり、絶
縁基板1は上面に半導体素子5が載置収容され半導体素
子5は、ガラス、樹脂等の接着剤を介して絶縁基板1に
接着固定される。
【0017】また、絶縁基板1には半導体素子5が載置
された周辺から下面にかけて複数個のメタライズ配線層
3が被着形成されており、更に絶縁基板1の下面には多
数の接続パッド4aが設けられており、メタライズ配線
層3と電気的に接続されている。この接続パッド4aの
表面には半田(錫−鉛合金)などのロウ材から成る突起
状端子4bが外部回路基板(図示せず)への接続端子と
して取着されている。
【0018】この突起状端子4bの取付け方法として
は、球状もしくは柱状のロウ材を接続パッド4aに並べ
る方法と、スクリーン印刷法によりロウ材を接続パッド
4a上に印刷する方法がある。
【0019】なお、接続パッド4aと電気的に接続され
たメタライズ配線層3は、半導体素子5の各電極とボン
ディングワイヤを介して電気的に接続されることによ
り、半導体素子5の電極は、接続パッド4aと電気的に
接続されることになる。
【0020】本発明によれば、上記半導体素子収納用パ
ッケージにおける絶縁基板1は、少なくともSiO2
10質量%以上含有するセラミックスからなるもので、
メタライズ配線層3は、絶縁基板1と同時焼成して形成
されたものであって、Cu粒子と、該Cu粒子の粒界に
ガラスや金属酸化物などのフィラーからなる無機成分と
を含有するものである。
【0021】本発明においては、このメタライズ配線層
3中の前記Cu粒子の少なくとも一部の表面にMgOか
らなる被覆層を形成したことが大きな特徴である。
【0022】従来のようにCu粒子表面に何ら被覆層を
形成することなくメタライズ配線層3を形成した場合、
絶縁基板1とメタライズ配線層3との焼成収縮挙動の不
一致によって基板反りが発生、絶縁基板1とメタライズ
配線層3との接着強度の低下、メタライズ配線層3のめ
っき性低下、外観不良などが発生することがないよう
に、Cu粒子の平均粒径やメタライズ配線層3における
金属酸化物などの無機成分の添加量の制御を行なうが、
すべての特性を満足する結果は得られない。
【0023】本発明によれば、絶縁基板1中に含まれる
成分であるSiO2をメタライズ配線層3中のCu粒子
の表面に被覆することにより、絶縁基板1とメタライズ
配線層3との濡れが改善され、接着強度を高く維持でき
るとともに、メタライズ配線層3中にめっき性を劣下さ
せる金属酸化物などのフィラー成分を多量に添加するこ
となく、基板反りを抑制できる。
【0024】ここで、前記絶縁基板1におけるMgOの
含有量を2質量%以下としたのは、それよりも多いと絶
縁基板1とメタライズ配線層3との間にMgを含む結晶
などの中間生成物が形成され、そこを起点とした絶縁基
板とメタライズ配線層3との間で剥離による膨れが発生
してしまうからである。さらに前記MgO被覆層形成の
為のMgO添加量は前記Cu粒子100質量%に対して
1質量%以上であれば、さらに確実に、絶縁基板1とメ
タライズ配線層3との接着強度を維持したまま基板反り
を抑制することができる。
【0025】また、前記Cu粒子の平均粒径は、1.0
〜5.0μm、特に1.0〜3.0μmであれば効果的
にMgO被覆層が形成でき、基板反りの改善、絶縁基板
1とメタライズ配線層3との接着強度を維持できる。ま
た、前記メタライズ配線層3中における無機成分、即
ち、金属酸化物、ガラス、およびCu粒子表面に被覆さ
れたMgO量の合計の含有量がCu100質量部に対し
て、10質量部以下、特に8質量部以下であることが、
めっき性、外観検査歩留りを低下させることなしに基板
反りの改善、絶縁基板とメタライズとの接着強度を維持
できる。
【0026】また、前記絶縁基板1は、ガラスと、セラ
ミックフィラーとを含むセラミック組成物を焼成して得
られたものであれば、さらに、絶縁基板1とメタライズ
配線層3との濡れ性が向上できるとともに接着強度も高
く維持できる。
【0027】本発明において用いられるガラスセラミッ
ク中のガラスとしては、硼珪酸ガラス、硼珪酸亜鉛系ガ
ラス、リチウム珪酸系ガラス、PbO系ガラス、BaO
系ガラスなどが用いられ、これらのガラスは、非晶質ま
たは焼成によって結晶相が析出する結晶化ガラスであっ
てもよい。
【0028】また、セラミックフィラーとしては、アル
ミナ、ジルコニア、ムライト、コージェライト、フォル
ステライト及び石英などのAl23、SiO2(クオー
ツ、トリジマイト、クリストバライト)、ムライト、フ
ォルステライト、ペタライト、ネフェリン、リチウムシ
リケート、カーネギアナイト、ガーナイト、ジルコニア
などが使用される。
【0029】上記ガラスとフィラーとは、ガラスが30
〜90質量%、特に40〜70質量%、フィラーが10
〜70質量%、特に30〜60質量%の割合で混合され
たものであることが望ましい。
【0030】上記セラミック絶縁基板1を作製するに
は、上記ガラスとフィラーとの混合物は、適当な成形の
有機樹脂バインダーを添加した後、所望の成形手段、例
えば、ドクターブレード、圧延法、金型プレス等により
シート状に任意の形状に成形後、成形のために配合した
有機樹脂バインダー成分を700℃前後の大気雰囲気中
で熱処理して除去する。この時、成形体の収縮開始温度
は700〜850℃程度であることが望ましく、かかる
収縮開始温度がこれより低いとバインダーの除去が困難
となるため、成形体中の結晶化ガラスの特性、特に屈伏
点を本発明のように制御することが必要となる。
【0031】焼成は、850℃〜1050℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1050℃を越えるとメタライ
ズ配線層3との同時焼成でメタライズ配線層が溶融して
しまう。
【0032】但し、配線用の導体としてCuを用いる場
合には、850〜1050℃の非酸化性雰囲気中で行わ
れる。
【0033】このようにして作製されたガラスセラミッ
ク焼結体中には、結晶性ガラスから生成した結晶相、ガ
ラスとフィラーとの反応により生成した結晶相、あるい
はフィラー成分が分解して生成した結晶相等が存在し、
これらの結晶相の粒界にはガラス相が存在する。
【0034】また上記ガラスセラミックスからなる絶縁
基板1の表面に、Cuからなるメタライズ配線層3を配
設した配線基板を製造するには、絶縁基板1を構成する
ための前述したようなガラスとフィラーからなる原料粉
末に適当な有機バインダー、可塑剤、溶剤を添加混合し
て泥漿物を作るとともに該泥漿物をドクターブレード法
やカレンダーロール法を採用することによってグリーン
シート(生シート)と作製する。
【0035】そして、メタライズ配線層3及び接続パッ
ド4a用として、表面にMgOが被覆されたCu粉末
と、無機成分として、ガラスおよび/またはフォルステ
ライト、ジルコニア、アルミナ、ムライト、コージェラ
イトの群から選ばれる少なくとも1種の金属酸化物粉末
を添加混合する。望ましくは、金属成分100質量部に
対して、ガラスを0.5〜2質量部、金属酸化物系のセ
ラミックフィラーを2〜4質量部の割合で配合する。そ
して、この混合物に有機バインダー、可塑剤、溶剤を加
えて混合しメタライズペーストを作製する。なお、Cu
粉末表面へのMgO被覆層の形成は、スパッタリングな
どの方法によって形成することができる。
【0036】そして、このメタライズペーストを前記グ
リーンシートに周知のスクリーン印刷法により所定パタ
ーンに印刷塗布する。また、場合によっては、前記グリ
ーンシートに適当な打ち抜き加工してスルーホールを形
成し、このホール内にも上記メタライズペーストを充填
する。そしてこれらのグリーンシートを複数枚積層す
る。
【0037】その後、この積層体を500〜700℃の
水蒸気を含有する窒素雰囲気中で熱処理して有機樹脂バ
インダーを除去した後に、850℃〜1050℃の窒素
などの非酸化性雰囲気中で焼成して、絶縁基板が相対密
度90%以上まで緻密化されるまで焼成する。
【0038】その後、配線基板の表面のメタライズ配線
層3の表面に、電解めっき法や無電解めっき法によって
Cu、Au、Niなどのめっき層を形成することによっ
て、配線基板を完成することができる。
【0039】
【実施例】結晶性ガラスとして、重量比率で43%Si
2−8%B23−5%CaO−7%Al23−37%
BaO(屈伏点700℃)の組成の非晶質ガラスを準備
し、このガラスに対してフィラー成分として、平均粒径
が3μmのクオーツ(SiO2)、平均粒径が3μmの
MgCO3、平均粒径が3μmのジルコニア(Zr
2)、平均粒径が1.5μmのAl23を用い、表1
の組成で混合した。
【0040】この混合物に有機バインダーとしてアクリ
ル系樹脂を添加し、さらに溶媒としてトルエンを用いて
粉砕後、ドクターブレード法により厚さ250μmのテ
ープを作製した。
【0041】次に、平均粒径が1.0〜7.0μmの銅
粉末と、平均粒径が1.0μmの銅粉末に銅粒子100
質量部に対して0〜3.0質量部の割合でMgO被覆層
を形成した銅粉末を準備した。そして、この銅粉末に1
00重量部(Cu換算)に対して、平均粒径が3μmの
フォルステライト粉末、平均粒径が3.5μmの上記絶
縁基板の形成に用いた結晶性ガラス粉末をフォルステラ
イト換算、ガラス換算でそれぞれ表1に示す割合で秤量
添加した。さらに、これら無機物成分100重量部に対
して有機バインダーとしてアクリル樹脂を2重量部、有
機溶剤としてα−テルピネオールを15重量部添加混錬
し、導体ペーストを調製した。
【0042】かくして得られた導体ペーストを前記ガラ
スセラミックグリーンシート上に焼成後の形状が1×1
cm角、厚さ約15μmとなる銅メタライズ配線用パタ
ーン状にスクリーン印刷し、その下部にグリーンシート
4枚を加圧積層したものを、めっき性、絶縁基板反りを
測定する為のモニターとし、焼成後の形状が0.86m
mφ、厚さ約15μmとなる銅配線用パターン状にスク
リーン印刷し、その下部にグリーンシート6枚を加圧積
層したものを、メタライズ配線層と絶縁基板の接着強度
測定サンプルとした。
【0043】次いで、この未焼結状態の配線パターンが
形成された積層体を、有機バインダーなどの有機成分を
分解除去するために、水蒸気含有窒素雰囲気中で700
℃の温度で3時間保持して脱脂した後、窒素雰囲気中で
910℃に昇温して1時間保持し、配線基板を作製し
た。
【0044】反り測定モニターは表面粗さ計でX、Y方
向を測定し、その平均値で100μm/10mm以下を
良品とした。
【0045】接着強度測定モニターはその配線基板の銅
配線層に厚さ1μmのNiめっきを行い、その上に厚さ
0.1μmのAuめっきを施し、その上にフラックスを
塗布し、さらに直径0.9mmφのSn/Pb共晶半田
ボールを乗せて、大気中で245℃で1分間保持して半
田ボール付けを行った。そしてクランププル強度測定機
にて、半田ボールをつかんで垂直方向に引っ張り銅配線
層が破断したときの最大荷重を銅配線層の接着強度とし
て評価した。なお、良否の判断としては、最大荷重の最
低値が3kg/0.86mmφを超える場合を良品とし
た。
【0046】また、反り測定モニターに接着強度測定モ
ニターと同様のめっきをほどこし、めっき表面観察にて
全体の98%以上めっきがかかっていれば○、80〜9
8%を△、80%以下を×として評価した。
【0047】さらに膨れモニターを用いて20倍の顕微
鏡にて目視を行い、膨れ発生の有り無し判定で単位当り
の発生個数をカウントし、0.5個/cm2以下を良品と
した。
【0048】
【表1】
【0049】表1より明らかなように、従来のように、
Cu粒子の表面にMgOを被覆しない場合、反り量を1
00μm程度にするためには、金属酸化物などを20質
量部程度添加することが必要になるが、めっき性が低下
し全く使用に耐えない。
【0050】これに対して、本発明に従い、Cu粒子の
表面にMgOを被覆すると、絶縁成分の含有量が10質
量部以下であっても反り量を150μm以下に抑制する
ことができ、メタライズ配線層の最大荷重最低値が3.
0kg/0.86mmφ以上と良好で安定した接着強度
を有するものであり、また、絶縁基板とメタライズ配線
層間の膨れ発生数が低減できた。特にMgO被覆層を1
質量部以上、Cu粒子の粒径を1.0〜5.0μmにす
ることにより、反りを100μm以下に低減させること
ができた。
【0051】また、セラミック絶縁基板として、MgO
量が2質量%を超えると、メタライズ配線層と絶縁基板
との界面に膨れによるメタライズ配線層のはがれが発生
し、接着強度の低下が見られ、セラミック絶縁基板中の
MgOが2質量%以下であることが必要であることがわ
かった。
【0052】
【発明の効果】以上詳述した通り、本発明によれば、メ
タライズ配線層中のCu粒子の表面にMgOからなる被
覆層を形成することにより、絶縁基板とメタライズ配線
層との濡れが改善され、接着強度を高く維持しつつ、に
メタライズ中にめっき性を劣下させる多量のフィラー成
分を添加することなしに基板反りを抑制できるととも
に、絶縁基板とメタライズ配線層間の中間生成物の発現
を抑制し、それを起点とする剥離による膨れ不良を低減
できる。
【図面の簡単な説明】
【図1】本発明の配線基板の代表例である半導体素子収
納用パッケージの概略断面図である。
【符号の説明】
1 セラミック絶縁基板 2 蓋体 3 メタライズ配線層 4 接続端子 5 半導体素子 6 容器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】セラミック絶縁基板の少なくとも表面に該
    絶縁基板と同時焼成して形成され、Cu粒子と、該Cu
    粒子の粒界に無機成分を含有するメタライズ配線層を被
    着形成してなるセラミック配線基板において、前記メタ
    ライズ配線層中の前記Cu粒子の表面に、該Cu粒子に
    対してMgOからなる被覆層を形成するとともに、前記
    セラミック絶縁基板におけるMgの含有量が酸化物換算
    で2質量%以下であることを特徴とするセラミック配線
    基板。
  2. 【請求項2】該Cu粒子100質量部に対して1質量部
    以上の割合でMgOからなる被覆層を形成することを特
    徴とする請求項1記載のセラミック配線基板。
  3. 【請求項3】前記セラミック絶縁基板が、ガラスと、セ
    ラミックフィラーとからなるセラミック組成物を焼成し
    て得られたものである請求項1または請求項2記載のセ
    ラミック配線基板。
  4. 【請求項4】前記Cu粒子の平均粒径が1.0〜5.0
    μmであることを特徴とする請求項1乃至請求項3のい
    ずれか記載のセラミック配線基板
  5. 【請求項5】前記メタライズ配線層中における無機成分
    の含有量がCu100質量部に対して、10質量部以下
    である請求項1乃至請求項4のいずれか記載のセラミッ
    ク配線基板。
JP2001377145A 2001-12-11 2001-12-11 セラミック配線基板 Pending JP2003179320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001377145A JP2003179320A (ja) 2001-12-11 2001-12-11 セラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001377145A JP2003179320A (ja) 2001-12-11 2001-12-11 セラミック配線基板

Publications (1)

Publication Number Publication Date
JP2003179320A true JP2003179320A (ja) 2003-06-27

Family

ID=19185188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001377145A Pending JP2003179320A (ja) 2001-12-11 2001-12-11 セラミック配線基板

Country Status (1)

Country Link
JP (1) JP2003179320A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048667A1 (ja) * 2003-11-14 2005-05-26 Murata Manufacturing Co., Ltd. 導電性ペーストおよび多層セラミック基板
JP2014232767A (ja) * 2013-05-28 2014-12-11 京セラ株式会社 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048667A1 (ja) * 2003-11-14 2005-05-26 Murata Manufacturing Co., Ltd. 導電性ペーストおよび多層セラミック基板
US7569162B2 (en) 2003-11-14 2009-08-04 Murata Manufacturing Co., Ltd. Electrically conductive paste and multilayer ceramic substrate
JP2011023762A (ja) * 2003-11-14 2011-02-03 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2014232767A (ja) * 2013-05-28 2014-12-11 京セラ株式会社 配線基板

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP4673086B2 (ja) ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法
JP3652196B2 (ja) セラミック配線基板の製造方法
JPH0758454A (ja) ガラスセラミックス多層基板
JP2003277852A (ja) 銅メタライズ組成物およびセラミック配線基板
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP2003179320A (ja) セラミック配線基板
JP2004087989A (ja) 多層配線基板
JPH06199541A (ja) ガラスセラミックス組成物
JP2003163427A (ja) セラミック配線基板
JP2007119288A (ja) ガラスセラミック焼結体およびその製造方法並びに配線基板
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP3366479B2 (ja) メタライズ組成物及び配線基板の製造方法
JP4587617B2 (ja) セラミック配線基板
JP3905991B2 (ja) ガラスセラミック配線基板
JP3426920B2 (ja) 配線基板
JP3314131B2 (ja) 配線基板
JP3441950B2 (ja) 配線基板およびその実装構造
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2000044332A (ja) 配線基板用ガラスセラミック組成物および半導体素子収納用パッケージ
JP2002353626A (ja) 多層配線基板およびその製造方法
JPH11135899A (ja) セラミック回路基板
JP2695602B2 (ja) ガラスセラミックス多層基板
JPH0738214A (ja) ガラスセラミック基板およびその製造方法
JP4627903B2 (ja) セラミック配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A131 Notification of reasons for refusal

Effective date: 20051206

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228