JP2003179267A - オプトデバイスにおけるパッケージ体の構造 - Google Patents
オプトデバイスにおけるパッケージ体の構造Info
- Publication number
- JP2003179267A JP2003179267A JP2001379874A JP2001379874A JP2003179267A JP 2003179267 A JP2003179267 A JP 2003179267A JP 2001379874 A JP2001379874 A JP 2001379874A JP 2001379874 A JP2001379874 A JP 2001379874A JP 2003179267 A JP2003179267 A JP 2003179267A
- Authority
- JP
- Japan
- Prior art keywords
- package body
- synthetic resin
- semiconductor chip
- opto
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 リードフレーム又は回路基板１等に搭載した
ＬＥＤ半導体チップ４等のオプトデバイスを、透明なエ
ポシキ系合成樹脂等の熱硬化性合成樹脂によるパッケー
ジ体にて密封する場合に、オプトデバイスに前記熱硬化
性合成樹脂が硬化するときのストレスが及ぶことを、光
の透過率の低下を招来することなく、回避する。 【解決手段】 前記パッケージ体を、前記オプトデバイ
スを直接密封する下層のパッケージ体６と、この下層に
重ねて密封する上層のパッケージ体７とに構成して、前
記下層のパッケージ体を、低応力化した熱硬化性合成樹
脂にする。
ＬＥＤ半導体チップ４等のオプトデバイスを、透明なエ
ポシキ系合成樹脂等の熱硬化性合成樹脂によるパッケー
ジ体にて密封する場合に、オプトデバイスに前記熱硬化
性合成樹脂が硬化するときのストレスが及ぶことを、光
の透過率の低下を招来することなく、回避する。 【解決手段】 前記パッケージ体を、前記オプトデバイ
スを直接密封する下層のパッケージ体６と、この下層に
重ねて密封する上層のパッケージ体７とに構成して、前
記下層のパッケージ体を、低応力化した熱硬化性合成樹
脂にする。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム又
は回路基板等の部材に搭載したＬＥＤ半導体チップ等の
オプトデバイスを密封するパッケージ体の構造に関する
ものである。
は回路基板等の部材に搭載したＬＥＤ半導体チップ等の
オプトデバイスを密封するパッケージ体の構造に関する
ものである。
【０００２】
【従来の技術】リードフレーム又は回路基板等の部位に
搭載したＬＥＤ半導体チップ等のオプトデバイスは、劣
化等を防止することのために、エポキシ系合成樹脂等の
透明な熱硬化性合成樹脂製のパッケージ体にて密封する
ようにしているが、この透明な熱硬化性合成樹脂製のパ
ッケージ体による密封に際して、前記熱硬化性合成樹脂
が硬化するときのストレスがオプトデバイスに対して及
ぶことにより、このオプトデバイスに前記ストレスによ
る劣化が発生する。
搭載したＬＥＤ半導体チップ等のオプトデバイスは、劣
化等を防止することのために、エポキシ系合成樹脂等の
透明な熱硬化性合成樹脂製のパッケージ体にて密封する
ようにしているが、この透明な熱硬化性合成樹脂製のパ
ッケージ体による密封に際して、前記熱硬化性合成樹脂
が硬化するときのストレスがオプトデバイスに対して及
ぶことにより、このオプトデバイスに前記ストレスによ
る劣化が発生する。
【０００３】そこで、従来は、前記ＬＥＤ半導体チップ
等のオプトデバイスを、先ず、シリコン系の透明な軟質
合成樹脂にて被覆し、この上から、前記熱硬化性合成樹
脂にて密封することにより、ＬＥＤ半導体チップ等のオ
プトデバイスに熱硬化性合成樹脂によるストレスが及ぶ
ことを低減するように構成している。
等のオプトデバイスを、先ず、シリコン系の透明な軟質
合成樹脂にて被覆し、この上から、前記熱硬化性合成樹
脂にて密封することにより、ＬＥＤ半導体チップ等のオ
プトデバイスに熱硬化性合成樹脂によるストレスが及ぶ
ことを低減するように構成している。
【０００４】
【発明が解決しようとする課題】しかし、このように、
ＬＥＤ半導体チップ等のオプトデバイスを、シリコン系
の透明な軟質合成樹脂にて被覆し、この上から、前記熱
硬化性合成樹脂にて密封するという構成にした場合、軟
質合成樹脂と、熱硬化性合成樹脂とは、材質が相違して
一体的に結合しないことにより、その間に、両方の熱膨
張差のために層間剥離が発生し、この層間剥離により、
オプトデバイスから発射される光、又はこのオプトデバ
イスへの光の透過率が低下するばかりか、オプトデバイ
スに対する光の方向が変化するという問題があった。
ＬＥＤ半導体チップ等のオプトデバイスを、シリコン系
の透明な軟質合成樹脂にて被覆し、この上から、前記熱
硬化性合成樹脂にて密封するという構成にした場合、軟
質合成樹脂と、熱硬化性合成樹脂とは、材質が相違して
一体的に結合しないことにより、その間に、両方の熱膨
張差のために層間剥離が発生し、この層間剥離により、
オプトデバイスから発射される光、又はこのオプトデバ
イスへの光の透過率が低下するばかりか、オプトデバイ
スに対する光の方向が変化するという問題があった。
【０００５】また、最近では、ＬＥＤ半導体チップ等の
オプトデバイスに対して及ぶストレスを回避するため
に、エポキシ系合成樹脂等の熱硬化性合成樹脂を、適宜
フィラーの添加等によって低応力化し、この低応力化し
た熱硬化性合成樹脂にて前記パッケージ体を成形するこ
とが一部で行われている。
オプトデバイスに対して及ぶストレスを回避するため
に、エポキシ系合成樹脂等の熱硬化性合成樹脂を、適宜
フィラーの添加等によって低応力化し、この低応力化し
た熱硬化性合成樹脂にて前記パッケージ体を成形するこ
とが一部で行われている。
【０００６】しかし、エポキシ系合成樹脂等の熱硬化性
合成樹脂を、適宜触媒の添加等によって低応力化する
と、リードフレームの表面に形成した金属メッキ層、又
は回路基板の表面における金属製導体パターン等の金属
表面に対する接着力が大幅に低下し、パッケージ体をリ
ードフレーム等の部材に対して強固に固着できないばか
りか、パッケージ体に対する密封性が低下するのであっ
た。
合成樹脂を、適宜触媒の添加等によって低応力化する
と、リードフレームの表面に形成した金属メッキ層、又
は回路基板の表面における金属製導体パターン等の金属
表面に対する接着力が大幅に低下し、パッケージ体をリ
ードフレーム等の部材に対して強固に固着できないばか
りか、パッケージ体に対する密封性が低下するのであっ
た。
【０００７】本発明は、これらの問題を解消したパッケ
ージ体の構造を提供することを技術的課題するものであ
る。
ージ体の構造を提供することを技術的課題するものであ
る。
【０００８】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の請求項１は、「リードフレーム又は回路
基板等の部材に搭載したＬＥＤ半導体チップ等のオプト
デバイスを密封する透明な熱硬化性合成樹脂によるパッ
ケージ体を、前記オプトデバイスを直接密封する下層の
パッケージ体と、この下層に重ねて密封し、且つ、前記
リードフレーム又は回路基板等の部材に密着する上層の
パッケージ体とに構成して、前記下層のパッケージ体
を、低応力化した熱硬化性合成樹脂にする。」ことを特
徴としている。
るため本発明の請求項１は、「リードフレーム又は回路
基板等の部材に搭載したＬＥＤ半導体チップ等のオプト
デバイスを密封する透明な熱硬化性合成樹脂によるパッ
ケージ体を、前記オプトデバイスを直接密封する下層の
パッケージ体と、この下層に重ねて密封し、且つ、前記
リードフレーム又は回路基板等の部材に密着する上層の
パッケージ体とに構成して、前記下層のパッケージ体
を、低応力化した熱硬化性合成樹脂にする。」ことを特
徴としている。
【０００９】また、本発明の請求項２は、「前記請求項
１の記載において、前記透明な熱硬化性合成樹脂が、透
明なエポキシ系合成樹脂である。」ことを特徴としてい
る。
１の記載において、前記透明な熱硬化性合成樹脂が、透
明なエポキシ系合成樹脂である。」ことを特徴としてい
る。
【００１０】
【発明の作用・効果】ＬＥＤ半導体チップ等のオプトデ
バイスを透明な熱硬化性合成樹脂によるパッケージ体に
て密封するに際して、前記したように、このパッケージ
体を、前記オプトデバイスを直接密封する下層のパッケ
ージ体と、この下層に重ねて密封し、且つ、前記リード
フレーム又は回路基板等の部材に密着する上層のパッケ
ージ体とに構成して、前記下層のパッケージ体を、低応
力化した熱硬化性合成樹脂にすることにより、ＬＥＤ半
導体チップ等のオプトデバイスに熱硬化性合成樹脂が硬
化するときのストレスが及ぶことを、低応力化した熱硬
化性合成樹脂による下層のパッケージ体にて確実に低減
できる一方、リードフレーム又は回路基板等の部材に、
低応力化していない熱硬化性合成樹脂による上層のパッ
ケージ体が密着することで、この上層のパッケージ体に
おける前記リードフレーム又は回路基板等の部材に対す
る接着力を確保することができる。
バイスを透明な熱硬化性合成樹脂によるパッケージ体に
て密封するに際して、前記したように、このパッケージ
体を、前記オプトデバイスを直接密封する下層のパッケ
ージ体と、この下層に重ねて密封し、且つ、前記リード
フレーム又は回路基板等の部材に密着する上層のパッケ
ージ体とに構成して、前記下層のパッケージ体を、低応
力化した熱硬化性合成樹脂にすることにより、ＬＥＤ半
導体チップ等のオプトデバイスに熱硬化性合成樹脂が硬
化するときのストレスが及ぶことを、低応力化した熱硬
化性合成樹脂による下層のパッケージ体にて確実に低減
できる一方、リードフレーム又は回路基板等の部材に、
低応力化していない熱硬化性合成樹脂による上層のパッ
ケージ体が密着することで、この上層のパッケージ体に
おける前記リードフレーム又は回路基板等の部材に対す
る接着力を確保することができる。
【００１１】しかも、下層のパッケージ体と、上層のパ
ッケージ体とは共に熱硬化性合成樹脂であることによ
り、一体的に強固に結合するととも、その間における熱
膨張差が僅少であるから、この間に、層間剥離が発生す
ることを確実に阻止できる。
ッケージ体とは共に熱硬化性合成樹脂であることによ
り、一体的に強固に結合するととも、その間における熱
膨張差が僅少であるから、この間に、層間剥離が発生す
ることを確実に阻止できる。
【００１２】従って、本発明によると、リードフレーム
又は回路基板等の部材に搭載したＬＥＤ半導体チップ等
のオプトデバイスを、前記リードフレーム又は回路基板
等の部材に対して強固に密着するパッケージ体によっ
て、当該ＬＥＤ半導体チップに及ぼすストレスを低減し
た状態で、且つ、オプトデバイスから発射される光、又
はこのオプトデバイスへの光の透過率が低下することが
ない状態で、確実に密封することができる。
又は回路基板等の部材に搭載したＬＥＤ半導体チップ等
のオプトデバイスを、前記リードフレーム又は回路基板
等の部材に対して強固に密着するパッケージ体によっ
て、当該ＬＥＤ半導体チップに及ぼすストレスを低減し
た状態で、且つ、オプトデバイスから発射される光、又
はこのオプトデバイスへの光の透過率が低下することが
ない状態で、確実に密封することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を、図
１〜図３の図面について説明する。
１〜図３の図面について説明する。
【００１４】この図において、符号１は、回路基板を示
し、この上面には、金属の薄膜による一対の導体パター
ン２，３が形成され、この両導体パターン２，３のうち
一方の導体パターン２には、ＬＥＤ半導体チップ４が搭
載され、このＬＥＤ半導体チップ４と、他方の導体パタ
ーン３との間は、ワイヤボンディングによる金属線５に
て電気的に接続されている。
し、この上面には、金属の薄膜による一対の導体パター
ン２，３が形成され、この両導体パターン２，３のうち
一方の導体パターン２には、ＬＥＤ半導体チップ４が搭
載され、このＬＥＤ半導体チップ４と、他方の導体パタ
ーン３との間は、ワイヤボンディングによる金属線５に
て電気的に接続されている。
【００１５】前記ＬＥＤ半導体チップ４の部分に、図２
に示すように、適宜の触媒を混入する等して低応力化し
て成るエポキシ系合成樹脂による下層のパッケージ体６
を、液状合成樹脂の塗布及びその後における硬化処理に
よって、ＬＥＤ半導体チップ４を直接的に被覆するよう
に形成する。
に示すように、適宜の触媒を混入する等して低応力化し
て成るエポキシ系合成樹脂による下層のパッケージ体６
を、液状合成樹脂の塗布及びその後における硬化処理に
よって、ＬＥＤ半導体チップ４を直接的に被覆するよう
に形成する。
【００１６】なお、この下層のパッケージ体６の形成に
際してＬＥＤ半導体チップ４に液状合成樹脂の塗布する
には、液状合成樹脂をディスペンサーノズルより適宜量
だけ供給する方法とか、液状合成樹脂を刷毛等の適宜な
工具を使用して塗布する方法とか、或いは、ＬＥＤ半導
体チップ４の部分を液状合成樹脂中に浸漬ける方法等を
採用することができる。
際してＬＥＤ半導体チップ４に液状合成樹脂の塗布する
には、液状合成樹脂をディスペンサーノズルより適宜量
だけ供給する方法とか、液状合成樹脂を刷毛等の適宜な
工具を使用して塗布する方法とか、或いは、ＬＥＤ半導
体チップ４の部分を液状合成樹脂中に浸漬ける方法等を
採用することができる。
【００１７】次いで、図３に示すように、前記下層のパ
ッケージ体６の全体を被覆する上層のパッケージ体７
を、エポキシ系合成樹脂により、当該上層のパッケージ
体７が前記回路基板１に対して直接的に密接するように
形成する。
ッケージ体６の全体を被覆する上層のパッケージ体７
を、エポキシ系合成樹脂により、当該上層のパッケージ
体７が前記回路基板１に対して直接的に密接するように
形成する。
【００１８】この上層のパッケージ体７の形成に際して
は、液状合成樹脂の塗布とその後における硬化処理によ
って形成する方法とか、開放した又は密閉した金型への
液状合成樹脂の注入とその後における硬化処理によって
形成する方法とか、或いは、密閉した金型によるフラン
ファ成形法を採用することができる。
は、液状合成樹脂の塗布とその後における硬化処理によ
って形成する方法とか、開放した又は密閉した金型への
液状合成樹脂の注入とその後における硬化処理によって
形成する方法とか、或いは、密閉した金型によるフラン
ファ成形法を採用することができる。
【００１９】この構成によると、ＬＥＤ半導体チップ４
に、エポキシ系合成樹脂が硬化するときにおけるストレ
スが及ぶことを、低応力化したエポキシ系合成樹脂によ
る下層のパッケージ体６にて確実に低減できる一方、回
路基板１に、低応力化していないエポキシ系合成樹脂に
よる上層のパッケージ体７が密着することで、この上層
のパッケージ体７における前記回路基板１及び各導体パ
ターン２，３に対する接着力を確保することができる。
に、エポキシ系合成樹脂が硬化するときにおけるストレ
スが及ぶことを、低応力化したエポキシ系合成樹脂によ
る下層のパッケージ体６にて確実に低減できる一方、回
路基板１に、低応力化していないエポキシ系合成樹脂に
よる上層のパッケージ体７が密着することで、この上層
のパッケージ体７における前記回路基板１及び各導体パ
ターン２，３に対する接着力を確保することができる。
【００２０】しかも、下層のパッケージ体６と、上層の
パッケージ体７とは共にエポキシ系合成樹脂であること
により、互いに一体的に強固に結合するととも、その間
における熱膨張差が僅少であるから、この間に、層間剥
離が発生することを確実に阻止できる。
パッケージ体７とは共にエポキシ系合成樹脂であること
により、互いに一体的に強固に結合するととも、その間
における熱膨張差が僅少であるから、この間に、層間剥
離が発生することを確実に阻止できる。
【００２１】なお、前記した実施の形態は、ＬＥＤ半導
体チップを回路基板に搭載した場合であったが、本発明
はこれに限らず、その他のオプトデバイスを回路基板に
搭載した場合、及び、例えば、発光ダイオード又はフォ
トインタラプタ等のように、ＬＥＤ半導体チップ等のオ
プトデバイスを金属板製のリードフレームに搭載した場
合にも適用することができることはいうまでもない。
体チップを回路基板に搭載した場合であったが、本発明
はこれに限らず、その他のオプトデバイスを回路基板に
搭載した場合、及び、例えば、発光ダイオード又はフォ
トインタラプタ等のように、ＬＥＤ半導体チップ等のオ
プトデバイスを金属板製のリードフレームに搭載した場
合にも適用することができることはいうまでもない。
【図１】回路基板にＬＥＤ半導体チップを搭載した状態
を示す拡大断面図である。
を示す拡大断面図である。
【図２】前記ＬＥＤ半導体チップを下層のパッケージ体
にて密封した状態を示す拡大断面図である。
にて密封した状態を示す拡大断面図である。
【図３】前記ＬＥＤ半導体チップを下層のパッケージ体
及び上層のパッケージ体にて密封した状態を示す拡大断
面図である。
及び上層のパッケージ体にて密封した状態を示す拡大断
面図である。
１ 回路基板
２，３ 導体パターン
４ ＬＥＤ半導体チップ
５ 金属線
６ 下層のパッケージ体
７ 上層のパッケージ体
Claims (2)
- 【請求項１】リードフレーム又は回路基板等の部材に搭
載したＬＥＤ半導体チップ等のオプトデバイスを密封す
る透明な熱硬化性合成樹脂によるパッケージ体を、前記
オプトデバイスを直接密封する下層のパッケージ体と、
この下層に重ねて密封し、且つ、前記リードフレーム又
は回路基板等の部材に密着する上層のパッケージ体とに
構成して、前記下層のパッケージ体を、低応力化した熱
硬化性合成樹脂にすることを特徴とするオプトデバイス
におけるパッケージ体の構造。 - 【請求項２】前記請求項１の記載において、前記透明な
熱硬化性合成樹脂が、透明なエポキシ系合成樹脂である
ことを特徴とするオプトデバイスにおけるパッケージ体
の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379874A JP2003179267A (ja) | 2001-12-13 | 2001-12-13 | オプトデバイスにおけるパッケージ体の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379874A JP2003179267A (ja) | 2001-12-13 | 2001-12-13 | オプトデバイスにおけるパッケージ体の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179267A true JP2003179267A (ja) | 2003-06-27 |
Family
ID=19187012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001379874A Pending JP2003179267A (ja) | 2001-12-13 | 2001-12-13 | オプトデバイスにおけるパッケージ体の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179267A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1598908A2 (en) * | 2004-05-10 | 2005-11-23 | Nitto Denko Corporation | Optical semiconductor device |
| JP2007123891A (ja) * | 2005-10-27 | 2007-05-17 | Lg Innotek Co Ltd | 発光ダイオードパッケージ及びその製造方法 |
| JP2012015319A (ja) * | 2010-06-30 | 2012-01-19 | Sharp Corp | 発光素子パッケージおよびその製造方法、発光素子アレイ、および表示装置 |
| JP2013254990A (ja) * | 2013-09-26 | 2013-12-19 | Nichia Chem Ind Ltd | 半導体発光装置及びその製造方法 |
-
2001
- 2001-12-13 JP JP2001379874A patent/JP2003179267A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1598908A2 (en) * | 2004-05-10 | 2005-11-23 | Nitto Denko Corporation | Optical semiconductor device |
| US6978079B2 (en) | 2004-05-10 | 2005-12-20 | Nitto Denko Corporation | Optical semiconductor device |
| EP1598908A3 (en) * | 2004-05-10 | 2007-08-29 | Nitto Denko Corporation | Optical semiconductor device |
| JP2007123891A (ja) * | 2005-10-27 | 2007-05-17 | Lg Innotek Co Ltd | 発光ダイオードパッケージ及びその製造方法 |
| US8963188B2 (en) | 2005-10-27 | 2015-02-24 | Lg Innotek Co., Ltd. | Light emitting diode package and method of manufacturing the same |
| US9012947B2 (en) | 2005-10-27 | 2015-04-21 | Lg Innotek Co., Ltd. | Light emitting diode package and method of manufacturing the same |
| US9054283B2 (en) | 2005-10-27 | 2015-06-09 | Lg Innotek Co., Ltd. | Light emitting diode package and method of manufacturing the same |
| JP2012015319A (ja) * | 2010-06-30 | 2012-01-19 | Sharp Corp | 発光素子パッケージおよびその製造方法、発光素子アレイ、および表示装置 |
| JP2013254990A (ja) * | 2013-09-26 | 2013-12-19 | Nichia Chem Ind Ltd | 半導体発光装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615056B2 (en) | Method of packaging chip and chip package structure | |
| US7541658B2 (en) | Optically interactive device package array | |
| US7268436B2 (en) | Electronic device with cavity and a method for producing the same | |
| KR20100016402A (ko) | 광전 소자의 제조 방법 및 광전 소자 | |
| KR100653497B1 (ko) | 케이스가 구비된 칩형 발광장치 | |
| JP2007207921A (ja) | 表面実装型光半導体デバイスの製造方法 | |
| US6873034B2 (en) | Solid-state imaging device, method for producing same, and mask | |
| JPH1174295A (ja) | 電子回路のパッケージ方法 | |
| JP2008244143A (ja) | 半導体発光装置の製造方法 | |
| JP2007311416A (ja) | 固体撮像装置 | |
| US20060273437A1 (en) | Optoelectronic semiconductor assembly with an optically transparent cover, and a method for producing optoelectronic semiconductor assembly with an optically transparent cover | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JP2003179267A (ja) | オプトデバイスにおけるパッケージ体の構造 | |
| JP2006179718A (ja) | 青色光学素子パッケージ及び光学素子パッケージの製造方法 | |
| CN115810589A (zh) | 芯片封装结构及其制作方法 | |
| JP2004319634A (ja) | Ｌｅｄランプ及びその製造方法 | |
| JP5396881B2 (ja) | 電子装置の製造方法 | |
| JP2007027559A (ja) | 表面実装型電子部品、その製造方法および光学電子機器 | |
| CN219553662U (zh) | 一种发光装置 | |
| JP2008226895A (ja) | 光半導体装置およびその製造方法 | |
| TWM602286U (zh) | 半導體元件封裝體 | |
| JP2005217322A (ja) | 固体撮像装置用半導体素子とそれを用いた固体撮像装置 | |
| KR102051478B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR20120012677A (ko) | 발광 소자 패키지 및 이의 제조방법 |