JP2003174112A - セラミック基板 - Google Patents

Abstract

(57)【要約】 【課題】 上面に半導体レーザー素子を搭載し、下面か
ら導体部を通して電力を供給してしようするサブマウン
トとして使用可能なセラミック基板であって、半導体素
子として高出力半導体素子を搭載した時に導体部におけ
る発熱が小さく、且つ長期間安定して使用可能なセラミ
ック基板を提供する。 【解決手段】 金属等の導電性物質からなる導体部位に
よって上下面を電気的に接続可能なセラミック製基板で
あって、前記上下面に前記導体部位の端面が露出してい
るセラミック基板において、前記上下面に露出している
端面のうち少なくとも素子を搭載する側に露出している
端面をアスペクト比２．０以上の長方形のような細長い
形状、若しくはＬ型のようにそのような長方形が結合し
た形状とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヒートシンクやサ
ブマウントとして好適に使用できるセラミック基板に関
する。特に、その上下両面に形成した回路パターン間が
電気的に接続された、半導体レーザー素子用サブマウン
ト、特に高出力レーザー素子用サブマウントとして好適
に使用できるセラミック基板に関する。

【０００２】

【従来の技術】サブマウントとは、半導体レーザー素子
とヒートシンク（銅等の金属製ブロック）の間に位置す
る基板であり、半導体レーザー素子から発生される熱を
ヒートシンク側へ効率よく伝達する機能を持つものであ
る。

【０００３】一般の半導体レーザー素子用サブマウント
は、特許第３１６５７７９号公報に示されるように、セ
ラミック基板等の絶縁基板の両面に回路パターンが設け
られており、両面間を貫通する導電性物質が充填された
スルーホール（ビアホール）を設けることによってこれ
ら両面の回路パターンが電気的に接続されているもので
ある。そして、片面に半導体レーザー素子を、他の片面
にヒートシンクをハンダ付け等の方法によりボンディン
グして使用されている。

【０００４】

【発明が解決しようとする課題】従来、光ディスク用途
のレーザー光源に要求される半導体レーザー素子（以下
半導体素子）の光出力は数１０ｍW程度であったが、近
年開発中のレーザー加工用や医療分野向けの高出力半導
体レーザーでは、光出力を数W級にまで高めることが求
められている。

【０００５】従来のサブマウントにおいては、載置され
る半導体素子の光出力がさほど高くないため、サブマウ
ント表裏面間の導通抵抗は数１０ｍΩ程度で良く、サブ
マウント両面の回路パターン間を電気的に接続するビア
ホールの数は少なくても、必要とされる導通抵抗を充分
に満足することができた。しかしながら、このような従
来用いられていたサブマウントに、高出力半導体レーザ
ー素子を載置して使用した場合には、両面の回路パター
ン間に大電流を流す必要があるため、サブマウントのビ
アホールで発熱が起こり、放熱基板としての機能を果た
せないばかりでなく、その発熱により半導体素子の破損
や機能低下が起こることがあることが判明した。そこで
本発明は高出力半導体レーザー素子を搭載することが可
能なサブマウントとして使用できる新規な構造のセラミ
ック基板を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明者等は、ビアホー
ルの孔径を大きくしたり、或いは多数のビアホールを形
成したりしてサブマウント表裏面間の抵抗を下げれば上
記課題が解決できると考え検討を行なった。しかしなが
ら、このような方法を採用した場合には、上下面の導通
抵抗を低減してビアホール（上下面導通部）での発熱を
低減することはできるものの、次のような新たな問題が
発生する事が明らかとなった。即ち、たとえば、大きな
孔径のビアホールや多数のビアホールを形成した場合に
は、回路パターンを形成するエリアが制限されるばかり
でなく、半導体素子を載置して長期間使用すると半導体
素子の下地となる部分の少なくとも一部が該半導体素子
の熱膨張係数と比べて大きな熱膨張係数を有する導電性
物質となってしまいヒートサイクルによる応力が大きく
なって、半導体素子のサブマウントへの接合状態が悪化
したり、半導体素子の耐久性が低下したりするという問
題が発生する。また、上記のような問題の発生を避ける
ため、半導体素子載置領域以外の場所に、大きな孔径の
ビアホールもしくは、多数のビアホールを形成すると、
サブマウントが大型化してしまい、半導体素子を含む装
置の小型化を阻害する結果となる。

【０００７】そこで、このような問題の発生を招くこと
なく上下面導通部における発熱を低減する方法につい
て、引続き鋭意検討を行なった結果、サブマウント基板
の素子載置部位にビアホールを形成せず、その他の部位
に形状を変えて従来のビアホールに相当する導体部を設
けた場合には、上記のような問題を起こす事なく導体断
面積の増大による低抵抗化が図れる事を見出し本発明を
完成するに至った。

【０００８】即ち、第一の本発明は、導電性物質からな
る導体部位によって上下面を電気的に接続することが可
能なセラミック製基板であって、前記上下面に前記導体
部位の端面が露出しているセラミック基板において、前
記上下面に露出している導体部位の端面の少なくとも一
方がアスペクト比２．０以上の細長い形状を有すること
を特徴とするセラミック基板である。

【０００９】上記発明のセラミック基板は、高出力の半
導体素子を載置してサブマウントとして使用しても導体
部での発熱が少なく、高い放熱特性を発揮できるばかり
でなく、長期間使用しても素子の接合性が悪化したり素
子が破損したりし難いという特徴を有する。また、上記
本発明のセラミック基板の中でも導体部の表面に露出す
る少なくとも一方の端面のアスペクト比が特に４．０以
上であるものは、セラミック基板自体を小さくしても上
記の効果を得る事ができ、サブマウントとして使用した
場合にその大きさを従来のビアホールを有するサブマウ
ントに比較してより小型にできるため、半導体素子を含
む装置の小型化にも寄与する。

【００１０】これら本発明のセラミック基板において
は、従来のビアホールに相当する導体部の表面露出部分
の形状がアスペクト比の大きい長方形のような細長い形
状となるため、導体部の低抵抗化を図るためにその面積
を大きくしても素子が載置される（接合される）部位に
熱膨張係数が素子の熱膨張係数と大きく異なる導電性物
質からなる上記導体部の露出面がかからないようにする
事が出来、熱膨張係数の差異に起因する前記問題が起こ
り難くなっている。

【００１１】また、第二の本発明は、セラミック層と、
その断面がアスペクト比２．０以上の細長い形状である
導電性物質からなる層とが交互に、且つ該導電性物質か
らなる層が１又は２以上含まれるように積層された積層
構造を含む板状体であって、前記積層構造が該板状体の
底面に対して水平に配置されている板状体を、当該底面
に対して垂直又は斜め方向に切断することを特徴とする
前記本発明のセラミック基板の製造方法である。該本発
明の製造方法によれば、前記本発明のセラミック基板を
容易かつ効率よく製造する事が出来る。

【００１２】更に第三の本発明は、前記本発明のセラミ
ック基板の上面及び／又は下面の表面に金属層が形成さ
れてなることを特徴とするメタライズ基板であり、第四
の本発明は、当該メタライズ基板、又は前記本発明のセ
ラミック基板からなることを特長とする、半導体素子、
特に出力０．３Ｗ以上の半導体素子搭載用サブマウント
である。

【００１３】

【発明の実施の形態】以下、図面を用いて本発明のセラ
ミック基板について説明する。図１に代表的な本発明の
放熱基板の斜視図及びＡ−Ａ’断面図を示す。図１に示
される本発明のセラミック基板１は、セラミック基板の
基本形状を規定するセラミック部位２と導体部位３とか
らなり、該導体部位３によってその上下面（４ａ及び４
ｂ）を電気的に接続することが可能となっている。そし
て、前記導体部位３は導電性物質からなり、板状の形状
をしており、且つ該導体部位３の互いに対向する端面５
ａ及び５ｂがそれぞれ該セラミック基板の上面４ａ及び
下面４ｂの一部を構成している。セラミック基板１にお
いては前記端面５ａ（又は５ｂ）をアスペクト比（ｙ／
ｘ）の大きな長方形にする事ができるために、セラミッ
ク部２の上面４ａ（若しくは下面４ｂ）、即ちセラミッ
ク基板１の上面４ａ（又は下面４ｂ）における前記端面
５ａ（又は５ｂ）以外の部分を広くすることが可能とな
っており、この部分に半導体素子等の素子（図示しな
い）を載置するためのスペースを十分確保できるように
なっている。

【００１４】なお、セラミック基板１においては、前記
導体部位３は、縦長さｙがセラミック基板１の幅と同一
長さで横長さがｘである長方形を端面として有する板状
体からなっており、前記セラミック部２を２つに分割す
るような構造になっているが、該導伝部位の形状は厚み
が非常に薄い膜状体であってもよく、更にその幅はセラ
ミック基板の幅より小さくセラミック部位に埋め込まれ
たような構造であってもよい。さらにまた、導体部位の
数は複数であってもよい。導体部位が複数の板状体若し
くは膜状体からなる場合には、製造が容易であるという
観点からは各板状体若しくは膜状体は互いに独立してい
るのが好ましいが、本発明の効果を得るという観点から
すると、例えばＨ型のように各板状体若しくは膜状体は
導電性物質で互いに連結されていてもよい。このよう
な、図１に示すのとは別な態様の本発明のセラミック基
板であるセラミック基板１’の斜視図及びＡ−Ａ’断面
図を図２に、セラミック基板１”の斜視図及びＡ−Ａ’
断面図、Ｂ−Ｂ’断面図を図３に示す（但し、これら図
における各部位を示す符号は図１におけるのと同じであ
る）。

【００１５】本発明のセラミック基板のセラミック部位
を構成するセラミックとしては、公知のセラミック材料
が使用可能であるが、高い放熱特性を得るためには熱伝
導率の高いものを使用するのが好適である。好適に使用
できるセラミック材料を例示すれば、窒化アルミニウ
ム、酸化ベリリウム、炭化珪素、及びこれらの内の何れ
かを主成分とするセラミック等を挙げることができる。
これらの中でも窒化アルミニウム又は窒化アルミニウム
を主成分とするセラミックは、熱伝導率が高いため半導
体レーザー素子から発生する熱を効率よくヒートシンク
へ逃がすと共に、半導体レーザー素子の代表的な材質で
あるガリウム砒素と熱膨張係数が近く、素子を載置して
使用した時の安定性が優れるため、特に好適に使用され
る。上記の好適なセラミック材料、特に窒化アルミニウ
ム系セラミック材料を用いることにより、熱伝導率が１
７０Ｗ／ｍＫ以上、更には２３０Ｗ／ｍＫ以上の放熱基
板或いはサブマウントを得ることができる。

【００１６】上記セラミック部位の形状は、本発明のセ
ラミック基板の基本形状、更には導伝部位の形状及びそ
の配置を規定するものであるが、該形状は特に限定され
ず用途に応じて適宜決定すればよい。例えば、サブマウ
ントとして使用する場合には、セラミック基板の上面
（若しくは下面）となるセラミック部位の表面上に、素
子を搭載するのに十分なスペースが確保できるのが好ま
しく、その形状は搭載する素子の大きさや数にもよる
が、セラミック基板の形状として、幅０．５〜１０ｍ
ｍ、長さ１〜５０ｍｍ、厚さ０．１〜２ｍｍの板状体で
あるのが好適である。なお、サブマウントとして使用す
る場合の半導体素子のはんだ付けの信頼性の観点から、
セラミック部位の半導体素子載置面における半導体素子
載置部位に相当する部分の表面粗さは、Ｒａ≦０．８μ
ｍ、特にＲａ≦０．０５μｍであることが好適である。

【００１７】前記導体部位は、本発明のセラミック基板
に搭載される半導体素子を駆動させるための電力を基板
の裏面からも供給することができるようにするための、
セラミック製基板の両面間を貫通する導電性物質からな
る部材である。従来のセラミック基板におけるビアホー
ル（導体部位）の露出端面形状が円形であるのに対し、
本発明のセラミック基板においては、本発明の効果を得
るために、セラミック基板の表面に露出する当該導体部
位端面の少なくとも一方、好ましくは素子を搭載する側
の面に露出する端面の形状は、そのアスペクト比が２．
０以上、好適には４．０以上となっている。ここでアス
ペクト比は縦横比を意味し、（端面形状の最大幅）／
（端面形状の最小幅）で定義されるものである。例えば
端面が長方形である場合には長辺／短辺となり、楕円形
である場合には長径／短径となる。また、前記したよう
に該端面はＨ型、更にはＬ字型或いはコの字型の形状を
とる事も可能であるが、このような場合においては、各
辺をそれぞれ一つの長方形として捉え、上記各形状はこ
れら長方形が集合（連結）したものとみなしてアスペク
ト比は各長方形毎に考えるものとする。導体部の端面形
状がこのような条件を満足する事により、基板の大きさ
を小さくし、更に該導伝部位の電気抵抗を低減するため
にその電流方向に垂直な断面積を大きくしても載置する
半導体素子の下を該半導体素子の熱膨張係数と近似した
熱膨張係数を有するセラミック体とする事が可能とな
る。なお、本発明のセラミック基板の製造が容易である
という事から、基板の上下面に露出する導体部の２つの
端面形状は同一であるのが好適である。

【００１８】上記導体部位を構成する導電性物質は電気
電導性を有する物質であれば特に限定されず、通常この
ような用途で使用される金属材料が制限なく使用され
る。好適に使用される金属材料を例示すると、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａ
ｇ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、モリ
ブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）及
び、これらを成分として含む合金等が挙げられる。これ
らの中でも電気抵抗が低いという理由から、Ｃｕ、Ａ
ｌ、Ａｕ、又はＡｇを使用するのが特に好適である。ま
た、後に説明するようにコファイア法（Ｃｏ−ｆｉｒｅ
法）で形成する場合には、高融点であるという理由か
ら、Ｗ及び／又はＭｏを使用するのが好適である。

【００１９】本発明のセラミック基板の製法は特に限定
されず、例えばセラミックからなる層と、導電性物質か
らなる層であってその断面（該断面は層の底面に対して
垂直で且つ層の長さ方向又は幅方向とに対して垂直であ
る方向に切断した時の断面を意味する）がアスペクト比
２．０以上、好ましくは４．０以上の細長い形状である
層が交互に、且つ該導電性物質からなる層が１又は２以
上含まれるように積層された積層構造を含む板状体であ
って、前記積層構造が該板状体の底面に対して水平に配
置されている板状体（原料基板ともいう）を、当該底面
に対して垂直又は斜め方向に切断することにより好適に
製造する事が出来る。上記原料基板はその底面に対して
垂直若しくは斜め方向に輪切り状にスライスした場合
に、金太郎あめと同様にどの断面も同じパターンとなる
ことを利用して、その断面が本発明のセラミック基板の
上面及び下面となるように予めそのパターンが得られる
ように前記積層構造の各層の断面形状や配置、さらに該
積層構造の配置等を適宜設定しておく事により、単に厚
さを決めてスライスするという簡単な操作により所定の
パターンを有する本発明のセラミック基板を再現性よく
効率的に製造する事が出来る。

【００２０】上記原料基板を製造する方法は特に限定さ
れないが、好適な方法としては、（１）セラミック板状
体の上面に導電性物質からなる層及びセラミックからな
る層を交互に、導電性物質からなる層を１又は２以上含
むように形成する方法、（以下製法１ともいう）、又は
（２）グリーンシートの内部に１或いは２以上の導電性
物質の板状体、又は導電性物質を含む１或いは２以上の
ペーストの層が該グリーンシートの底面に対して水平に
埋没されたグリーンシートを脱脂した後に焼成する方法
（以下、製法２ともいう）が挙げられる。

【００２１】上記製法１においては、セラミック板状体
及び積層されるセラミック層は本発明のセラミック基板
のセラミック部位となるものであり、導電性物質層は本
発明のセラミック基板の導体部位となるものである。ま
た製法２においては、グリーンシートの焼結体がセラミ
ック部位となるものであり、導電性物質の板状体又は導
電性物質を含む少なくともペーストの焼結体が導体部位
となるものである。したがって、これらの材料は最終的
に得られる本発明のセラミック基板における各部位の材
質に応じて、これら材料の原料となることが知られてい
る公知の物質の中から適宜選定すればよい。例えば製法
２で使用する導電性物質を含む少なくともペーストとし
てはビアホールを有する従来のセラミック基板をコファ
イア法（Ｃｏ−ｆｉｒｅ法）で形成する際に使用される
金属ペーストを使用する事が出来る。

【００２２】製法１においてセラミック板状体上に導電
性物質層およびセラミック層を形成する方法としては、
(i)電解めっき法、無電解めっき法、陽極酸化法、ＬＢ
法、ゾルゲル法等の湿式製膜法、(ii)厚膜印刷法；真空
蒸着法、スパッタリング法等の物理蒸着法；プラズマＣ
ＶＤ法等の化学蒸着法等の乾式製膜法、（iii)活性金属
ロウ付け法、モリブデン−マンガン（Ｍｏ−Ｍｎ）ロウ
付け法等の接合法、などが制限なく採用できるが、導体
断面積の大きい導電層を効率良く形成できるという理由
より、セラミック部位を構成するセラミックから成るセ
ラミック板状体に導電部位を構成する金属から成る金属
板を接合する、上記（iii）の接合法を採用するのが好
適である。また上記（i）〜（iii）の方法を適宜を組合
せる方法、例えばセラミック板状体上に電解めっき法に
よって導電層を形成した、２つまたは３つ以上の積層体
同士を、ロウ付けやはんだ付けによって接合して原料基
板を得る方法等も、原料基板の各層の断面形状や配置の
設計の自由度が向上するという理由により、好適に採用
できる。

【００２３】図４に接合法を用いた本発明の製造方法の
一例を示す。図４（ａ）は、セラミック板状体６と金属
板７を接合する際の重ねあわせ方法の例を示す図であ
る。図４（ｂ）は接合法によって得られた板状体（原料
基板）８の切断方法の例を示す図である。図中の破線部
が切断部である。図４（ｃ）は、本発明による製造方法
によって得られたセラミック基板の例を示す図である。

【００２４】さらに、製法２において原料基板を成形す
る方法としては、上述したコファイア法（Ｃｏ−ｆｉｒ
ｅ法）と同様にして行なう事が出来る。また、このよう
な方法を用いて得られた原料基板の切断は、公知の技術
により制限なく行なうことができる。例えば、ダイヤモ
ンド砥粒から成る円盤状砥石を用いてダイシングマシン
や平面研削盤等で切断する方法、ダイヤモンド砥粒を付
着させたワイヤーを用いてワイヤーソーで切断する方
法、炭酸ガスレーザー等を用いてレーザー加工機で切断
する方法、などをその例として挙げる事が出来る。

【００２５】このようにして製造される本発明のセラミ
ック基板は、前記したような優れた特長を有するため、
半導体素子をマウントするためのサブマウント或いは放
熱基板として好適に使用する事が出来るが、その効果が
顕著であるという観点から半導体素子としてはその出力
が０．３Ｗ以上、特に１Ｗ以上のものを用いるのが好適
である。本発明のセラミック基板に半導体素子を搭載す
るに当たっては、半導体素子をハンダ付け或いはロウ付
けしたり、表面に回路パターンを形成したりするため
に、セラミック基板の表面に金属層を形成し、表面メタ
ライズを行なっておくのが好適である（これら金属層は
一般に非常に薄いのでヒートサイクルにおける応力発生
原因としては問題にならない。）。メタライズ方法とし
ては従来一般的に採用されているメタライズ方法が制限
なく採用できる。なお、該金属層は単一層であっても複
数の層から成っていてもよい。例えばセラミック基板の
セラミック部位が窒化アルミニウム系セラミックからな
る場合には、高い接合性を得るために、該金属層はセラ
ミック基板側から順に、Ｔｉ等からなる活性金属層、Ｐ
ｔ等からなるバリア金属層、及びＣｕ或いはＡｕからな
る導体金属層が積層された構造を有するのが一般的であ
る。また、該金属層上には素子をハンダ付けするための
ハンダ材を予め配置しておく事も出来、半導体素子搭載
用サブマウントとしてはこのようなメタライズ基板を用
いるのが好適である。

【００２６】図５に代表的な本発明のメタライズ基板９
の斜視図及び断面図を示す。該メタライズ基板９は図１
に示した本発明のセラミック基板１における上面４ａ及
び４ｂ上にその全面に渡って金属層１０ａ及び１０ｂが
形成され、更に上面４ａに形成された金属層１０ａ上の
半導体素子（図示しない）が載置される部位上にハンダ
層１１が形成されている。尚、本図中の斜視図には参考
のため、セラミック基板上に露出している導体部位の位
置を破線にて示してある。

【００２７】

【発明の効果】本発明のセラミック基板は、基本的にサ
ブマウントとして使用されている従来のビアホール付き
セラミック基板と同様に、その上下面間の電気的導通を
図るための導体部位を有するが、該導体部の断面形状が
円形ではなく、長方形のような細長い形状をしている。
そのため、セラミック基板表面パターンの設計上の自由
度が増す。そして、高出力の半導体素子を載置した場合
の導体部位での発熱を低減するためにその断面積を大き
くして電気抵抗を下げ、更に省スペースの観点からサブ
マウント自体の面積を小さくした場合でも熱膨張係数が
半導体素子と近似しているセラミック部位上に素子を載
置するためのスペースを充分に確保する事が可能とな
る。そのため、高出力半導体素子を搭載して長期間使用
しても熱により素子の性能が損なわれたり、ヒートサイ
クルによる発生する応力を小さくする事が出来、素子が
脱落したり破損したりする事を防止する事が出来る。ま
た、本発明の製造方法によれば、このような本発明のセ
ラミック基板を容易に再現性よく効率的に製造する事が
可能となる。

【図面の簡単な説明】

【図１】 本図は、代表的な本発明のセラミック基板の
斜視図及び断面図である。

【図２】 本図は、別の代表的な本発明のセラミック基
板の斜視図及び断面図である。

【図３】 本図は、別の代表的な本発明のセラミック基
板の斜視図及び断面図である。

【図４】 本図は、本発明によるセラミック基板の製造
方法の例を示す図である。

【図５】 本図は、代表的な本発明のメタライズ基板の
斜視図及び断面図である。

【符号の説明】

１、１’、１”：セラミック基板 ２：セラミック部位 ３：導体部位３ ４ａ：セラミック基板の上面 ４ｂ：セラミック基板の下面 ５ａ、５ｂ：導体部の端面 ｘ：導体部端面の横長さ ｙ：導体部端面の縦長さ ６：セラミック板状体 ７：金属板 ８：板状体（原料基板） ９：本発明のメタライズ基板 １０ａ、１０ｂ：金属層 １１：ハンダ層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 導電性物質からなる導体部位によって上
   下面を電気的に接続することが可能なセラミック製基板
   であって、前記上下面に前記導体部位の端面が露出して
   いるセラミック基板において、前記上下面に露出してい
   る導体部位の端面の少なくとも一方がアスペクト比２．
   ０以上の細長い形状を有することを特徴とするセラミッ
   ク基板。
2. 【請求項２】 セラミック層と、その断面がアスペクト
   比２．０以上の細長い形状である導電性物質からなる層
   とが交互に、且つ該導電性物質からなる層が１又は２以
   上含まれるように積層された積層構造を含む板状体であ
   って、前記積層構造が該板状体の底面に対して水平に配
   置されている板状体を、当該底面に対して垂直又は斜め
   方向に切断することを特徴とする請求項１に記載のセラ
   ミック基板の製造方法。
3. 【請求項３】 請求項１に記載のセラミック基板の上面
   及び／又は下面の表面に金属層が形成されてなることを
   特徴とするメタライズ基板。
4. 【請求項４】 請求項１記載のセラミック基板又は３記
   載のメタライズ基板からなることを特長とする半導体素
   子搭載用サブマウント。