JP2003173632A - エンコーダスタートタイミング回路 - Google Patents
エンコーダスタートタイミング回路Info
- Publication number
- JP2003173632A JP2003173632A JP2001369821A JP2001369821A JP2003173632A JP 2003173632 A JP2003173632 A JP 2003173632A JP 2001369821 A JP2001369821 A JP 2001369821A JP 2001369821 A JP2001369821 A JP 2001369821A JP 2003173632 A JP2003173632 A JP 2003173632A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- clock
- encoder
- atip
- start address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 書き込みデータの精度を高め、再生品質を向
上し、ディスクの高密度化、高速化に対応する。 【解決手段】 目標とするエンコーダ１９の動作タイミ
ングに対して、予めスピンドルサーボが成立する位相誤
差を超える設定値αを設定して、エンコーダ１９をスタ
ートさせるタイミング開始後、基準クロック１のカウン
タ数８とATIPクロック数＋αが一致した時、サブコード
のブロッククロック＝75Hzでの基準クロックのカウント
数をｍクロックとすると、ｍ−α分カウントさせ、その
後エンコーダ１９のイネーブル信号を出力する。
上し、ディスクの高密度化、高速化に対応する。 【解決手段】 目標とするエンコーダ１９の動作タイミ
ングに対して、予めスピンドルサーボが成立する位相誤
差を超える設定値αを設定して、エンコーダ１９をスタ
ートさせるタイミング開始後、基準クロック１のカウン
タ数８とATIPクロック数＋αが一致した時、サブコード
のブロッククロック＝75Hzでの基準クロックのカウント
数をｍクロックとすると、ｍ−α分カウントさせ、その
後エンコーダ１９のイネーブル信号を出力する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＤ−Ｒ、ＣＤ−
ＲＷなどの光ディスクの書き込みをする装置におけるエ
ンコーダのスタートタイミング回路に関するものであ
る。 【０００２】 【従来の技術】以下従来のエンコーダスタートタイミン
グ回路の説明を行う。図４に従来の回路図を示す。 【０００３】図４において、1は水晶より生成された基
準クロック、3はディスクの回転から抽出されたATIPク
ロック、4はデータを書き込む際に必要なATIPデータ、7
はATIPクロック３とATIPデータ４より作られるデータ書
き込み時のスタートアドレスを検出するスタートアドレ
ス検出回路、１０はスタートアドレス検出回路７より作
られたスタートアドレス信号、１８はスタートアドレス
信号１０を検出した後、ｍ進カウントさせることで出力
されるエンコーダスタート信号、１９はエンコーダスタ
ート信号１８によって動作するエンコーダ、２０はサブ
コードブロッククロック＝７５Hzでの基準クロックをｍ
クロックとした時のｍ進カウンタである。 【０００４】次に動作方法を説明する。ＣＤ−Ｒ、ＣＤ
−ＲＷにデータを書き込む際にはデータ書き込み時のア
ドレスを検出して書き込みを行うエンコーダの回路の動
作を始めるスタート信号が必要となる。 【０００５】データ書き込み時のスタートアドレスの検
出時及び実際にデータを書き込む時においては、サブコ
ードのブロッククロックとディスク製造時に記録してあ
るATIP SYNC信号は常に位相を合わせるように動作し、
その時の位相誤差＝スピンドル位相誤差は±２ＥＦＭフ
レームデータ内と規格が決まっており、前記規格内で位
相誤差の頻度は図３のように位相誤差なしの時が最も頻
度が高く規格一杯になるにつれて位相誤差の起きる頻度
は低くなっている。 【０００６】エンコーダをスタートさせる際の水晶発振
子より生成された基準クロック1とディスクの回転より
抽出されたATIPクロック3の位相誤差＝スピンドル位相
誤差も±２ＥＦＭフレームデータ内になる。この規格内
でまず、書き込みスタートアドレスを検出するのだが、
スタートアドレスを検出する際にはATIPクロック3と書
き込み時のアドレスを記したATIPデータ4よりスタート
アドレス検出回路7を用いて、スタートアドレス検出信
号１０を作り出す。 【０００７】スタートアドレス検出信号１０は、前記AT
IP SYNC信号に同期した信号になる。スタートアドレス
検出信号１０を元に基準クロック１のｍ進カウンタ２０
を動作させ、ｍ回カウント後にエンコーダ１９をスター
トさせるエンコーダスタート信号を出力する構成になっ
ている。ｍはサブコードのブロッククロック内での基準
クロック1のカウント数であり、ｍ＝基準クロックの周
波数÷サブコードのブロッククロック周波数（７５Hz）
で求めることができる。 【０００８】 【発明が解決しようとする課題】しかしながら、図５の
ように書き込みスタートアドレスを検出する際に、基準
クロックとATIPクロックの位相誤差が同じクロックカウ
ント数である時は問題ないが、図６の例のように、スタ
ートアドレスを検出した際に基準クロックとATIPクロッ
クに1カウント分差があると、図６(ｆ)のようにエンコ
ーダスタート信号も目標のタイミングに対して1カウン
ト分ずれを持ってしまう。 【０００９】そのため、書き込み直後において前記ずれ
をなくすようにスピンドルが回転するため、データ書き
込み前後でスピンドル動作が不連続になってしまう。且
つ、書き込み時のデータ欠落がないようにスピンドルサ
ーボの制御をしなければならないので、制御方法が複雑
になるという問題点を有していた。 【００１０】本発明は上記問題点を解決するものであ
り、前記ずれをなくすことでスピンドルの動作を安定さ
せ、制御を容易にすることで、システムの最適化を図っ
たエンコーダスタートタイミング回路を提供することを
目的とする。 【００１１】 【課題を解決するための手段】上記目的を達成するため
に、本発明は、基準クロックをカウントする第１カウン
タと、ATIPクロックをカウントする第２カウンタと、書
き込みに必要なATIPデータ、前記ATIPクロックとATIPデ
ータからスタートアドレスを検出するスタートアドレス
検出回路と、前記スタートアドレス検出回路より出力さ
れたスタートアドレス信号によってATIPクロックのカウ
ント数を保持するラッチと、前記ラッチより保持された
値にスピンドルサーボが成立するような位相誤差を超え
る設定値αを加算する加算器と、前記基準クロックのカ
ウンタ値と前記加算器より出力された加算値を比較する
一致回路と、前記一致回路により出力される一致信号に
より動作するm−α進カウンタと、前記m−αカウンタよ
り出力されるエンコーダスタート信号より動作を開始す
るエンコーダを備えている。 【００１２】前記ｍ−α進カウンタがm−α回カウント
した後エンコーダスタート信号が出力されることで、基
準クロックとATIPクロックの書き込みスタートアドレス
検出時のカウント数の差によって、エンコーダスタート
信号のずれを防ぐことを可能とし、データの書き込み精
度を向上させる。 【００１３】 【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照にして説明を行う。図１は本発明の一
実施の形態に係るエンコーダスタートタイミング回路を
示すブロック図である。 【００１４】図中、１は水晶より生成された基準クロッ
ク、２はスピンドルサーボが成立する位相誤差を超える
設定値α、３はディスクの回転から抽出されたATIPクロ
ック、４はデータを書き込む際に必要なATIPデータ、５
は基準クロック１をカウントする第１カウンタ、６はAT
IPクロック３をカウントする第２カウンタ、７はATIPク
ロック３とATIPデータ４より作られるデータ書き込み時
のスタートアドレスを検出するスタートアドレス検出回
路、8は第１カウンタ５のカウント値、9は第２カウンタ
６のカウント値、１０はスタートアドレス検出回路７よ
り作られたスタートアドレス検出信号である。 【００１５】１１は第２カウンタ６のカウント値を、ス
タートアドレス検出信号１０を入力した際に保持するラ
ッチ、１２はラッチ１１より保持されたカウント値、１
３は前記スピンドルサーボが成立する位相誤差を超える
設定値αとラッチ１１により保持されたATIPクロックの
カウンタ数を加算する加算器、１４は加算器１３による
加算結果、１５は基準クロック１のカウント数と加算器
１３による加算結果１４を比較する一致回路、１６は一
致回路１５から出力される、基準クロック１のカウント
数と加算器１３による加算結果が一致した時の一致信
号、１７はサブコードのブロッククロック内での基準ク
ロックのカウント数をｍとすると、一致信号１６によっ
てイネーブル状態になるｍ−α進カウンタ、１８はｍ−
α進カウンタ１７がｍ−αカウントした時に出力するエ
ンコーダスタート信号、１９は基準クロック１に同期
し、エンコーダスタート信号１８によって動作するエン
コーダである。 【００１６】以下、本実施の形態の動作について説明す
る。ＣＤ−Ｒ、ＣＤ−ＲＷにデータを書き込む際には、
データ書き込み時のアドレスを検出して書き込みを行う
エンコーダの回路の動作を始めるスタート信号が必要と
なる。 【００１７】データ書き込み時のスタートアドレスの検
出時及び実際にデータを書き込む時において、サブコー
ドのブロッククロックとディスク製造時に記録してある
ATIPSYNC信号は常に位相を合わせるように動作し、その
時の位相誤差＝スピンドル位相誤差は±２ＥＦＭフレー
ムデータ内と規格が決まっており、前記規格内で位相誤
差の頻度は図３のように位相誤差なしの時が最も頻度が
高く、規格一杯になるにつれて位相誤差の起きる頻度は
低くなっている。 【００１８】エンコーダをスタートさせる際の基準クロ
ック1とATIPクロック3の位相誤差＝スピンドル位相誤差
も±２ＥＦＭフレームデータ内になる。この規格内でま
ず、書き込みスタートアドレスを検出するのだが、スタ
ートアドレスを検出する際にはATIPクロック3と書き込
み時のアドレスを記したATIPデータ4よりスタートアド
レス検出回路７を用いて、図２(ｅ)のようにスタートア
ドレス検出信号１０を作り出す。 【００１９】スタートアドレス検出信号１０は、図２
（ｄ）、（ｅ）のように前記ATIP SYNC信号に同期した
信号になる。一方、ATIPクロック３は第２カウンタ６に
よりカウントして行き、スタートアドレス検出信号１０
を検出した時にATIPクロック３をカウントする第２カウ
ンタ6のカウンタ値９を図２(ｆ)のようにラッチ１１に
よって保持する。 【００２０】ラッチ１１で保持された値１２は、スピン
ドルサーボが成立する位相誤差を超える設定値αを加算
器１３で加算する。一方、基準クロック１は第１カウン
タ５によりカウントされ、基準クロック１のカウント値
８と加算器１３より出力された加算結果１４は図２(ｇ)
のようになり、一致回路１５に入力される。 【００２１】一致回路１５はカウント値8と加算結果１
４が一致した時、図２(ｈ)のような一致信号１６が出力
される構成となっている。一致信号１６はm−α進カウ
ンタ１７に入力される。ここで、ｍはサブコードのブロ
ッククロック内での基準クロックのカウント数となる。
m−α進カウンタ１７は一致信号１６により動作し、ｍ
−α回カウントした後、エンコーダスタート信号１８を
出力する構成となっている。エンコーダスタート信号１
８によりエンコーダ１９の動作を開始させ、データ書き
込みを行う。 【００２２】 【発明の効果】以上のように本発明によれば、スピンド
ルの位相誤差である基準クロックとATIPクロックのカウ
ント数に差があっても、エンコーダスタート時の基準ク
ロックとATIPクロックのカウント差分のずれをなくすこ
とができ、その結果、スピンドルの不連続動作がなくな
り、安定して回転するため、再生品質が向上し、システ
ムの最適化を図ることができる。
ＲＷなどの光ディスクの書き込みをする装置におけるエ
ンコーダのスタートタイミング回路に関するものであ
る。 【０００２】 【従来の技術】以下従来のエンコーダスタートタイミン
グ回路の説明を行う。図４に従来の回路図を示す。 【０００３】図４において、1は水晶より生成された基
準クロック、3はディスクの回転から抽出されたATIPク
ロック、4はデータを書き込む際に必要なATIPデータ、7
はATIPクロック３とATIPデータ４より作られるデータ書
き込み時のスタートアドレスを検出するスタートアドレ
ス検出回路、１０はスタートアドレス検出回路７より作
られたスタートアドレス信号、１８はスタートアドレス
信号１０を検出した後、ｍ進カウントさせることで出力
されるエンコーダスタート信号、１９はエンコーダスタ
ート信号１８によって動作するエンコーダ、２０はサブ
コードブロッククロック＝７５Hzでの基準クロックをｍ
クロックとした時のｍ進カウンタである。 【０００４】次に動作方法を説明する。ＣＤ−Ｒ、ＣＤ
−ＲＷにデータを書き込む際にはデータ書き込み時のア
ドレスを検出して書き込みを行うエンコーダの回路の動
作を始めるスタート信号が必要となる。 【０００５】データ書き込み時のスタートアドレスの検
出時及び実際にデータを書き込む時においては、サブコ
ードのブロッククロックとディスク製造時に記録してあ
るATIP SYNC信号は常に位相を合わせるように動作し、
その時の位相誤差＝スピンドル位相誤差は±２ＥＦＭフ
レームデータ内と規格が決まっており、前記規格内で位
相誤差の頻度は図３のように位相誤差なしの時が最も頻
度が高く規格一杯になるにつれて位相誤差の起きる頻度
は低くなっている。 【０００６】エンコーダをスタートさせる際の水晶発振
子より生成された基準クロック1とディスクの回転より
抽出されたATIPクロック3の位相誤差＝スピンドル位相
誤差も±２ＥＦＭフレームデータ内になる。この規格内
でまず、書き込みスタートアドレスを検出するのだが、
スタートアドレスを検出する際にはATIPクロック3と書
き込み時のアドレスを記したATIPデータ4よりスタート
アドレス検出回路7を用いて、スタートアドレス検出信
号１０を作り出す。 【０００７】スタートアドレス検出信号１０は、前記AT
IP SYNC信号に同期した信号になる。スタートアドレス
検出信号１０を元に基準クロック１のｍ進カウンタ２０
を動作させ、ｍ回カウント後にエンコーダ１９をスター
トさせるエンコーダスタート信号を出力する構成になっ
ている。ｍはサブコードのブロッククロック内での基準
クロック1のカウント数であり、ｍ＝基準クロックの周
波数÷サブコードのブロッククロック周波数（７５Hz）
で求めることができる。 【０００８】 【発明が解決しようとする課題】しかしながら、図５の
ように書き込みスタートアドレスを検出する際に、基準
クロックとATIPクロックの位相誤差が同じクロックカウ
ント数である時は問題ないが、図６の例のように、スタ
ートアドレスを検出した際に基準クロックとATIPクロッ
クに1カウント分差があると、図６(ｆ)のようにエンコ
ーダスタート信号も目標のタイミングに対して1カウン
ト分ずれを持ってしまう。 【０００９】そのため、書き込み直後において前記ずれ
をなくすようにスピンドルが回転するため、データ書き
込み前後でスピンドル動作が不連続になってしまう。且
つ、書き込み時のデータ欠落がないようにスピンドルサ
ーボの制御をしなければならないので、制御方法が複雑
になるという問題点を有していた。 【００１０】本発明は上記問題点を解決するものであ
り、前記ずれをなくすことでスピンドルの動作を安定さ
せ、制御を容易にすることで、システムの最適化を図っ
たエンコーダスタートタイミング回路を提供することを
目的とする。 【００１１】 【課題を解決するための手段】上記目的を達成するため
に、本発明は、基準クロックをカウントする第１カウン
タと、ATIPクロックをカウントする第２カウンタと、書
き込みに必要なATIPデータ、前記ATIPクロックとATIPデ
ータからスタートアドレスを検出するスタートアドレス
検出回路と、前記スタートアドレス検出回路より出力さ
れたスタートアドレス信号によってATIPクロックのカウ
ント数を保持するラッチと、前記ラッチより保持された
値にスピンドルサーボが成立するような位相誤差を超え
る設定値αを加算する加算器と、前記基準クロックのカ
ウンタ値と前記加算器より出力された加算値を比較する
一致回路と、前記一致回路により出力される一致信号に
より動作するm−α進カウンタと、前記m−αカウンタよ
り出力されるエンコーダスタート信号より動作を開始す
るエンコーダを備えている。 【００１２】前記ｍ−α進カウンタがm−α回カウント
した後エンコーダスタート信号が出力されることで、基
準クロックとATIPクロックの書き込みスタートアドレス
検出時のカウント数の差によって、エンコーダスタート
信号のずれを防ぐことを可能とし、データの書き込み精
度を向上させる。 【００１３】 【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照にして説明を行う。図１は本発明の一
実施の形態に係るエンコーダスタートタイミング回路を
示すブロック図である。 【００１４】図中、１は水晶より生成された基準クロッ
ク、２はスピンドルサーボが成立する位相誤差を超える
設定値α、３はディスクの回転から抽出されたATIPクロ
ック、４はデータを書き込む際に必要なATIPデータ、５
は基準クロック１をカウントする第１カウンタ、６はAT
IPクロック３をカウントする第２カウンタ、７はATIPク
ロック３とATIPデータ４より作られるデータ書き込み時
のスタートアドレスを検出するスタートアドレス検出回
路、8は第１カウンタ５のカウント値、9は第２カウンタ
６のカウント値、１０はスタートアドレス検出回路７よ
り作られたスタートアドレス検出信号である。 【００１５】１１は第２カウンタ６のカウント値を、ス
タートアドレス検出信号１０を入力した際に保持するラ
ッチ、１２はラッチ１１より保持されたカウント値、１
３は前記スピンドルサーボが成立する位相誤差を超える
設定値αとラッチ１１により保持されたATIPクロックの
カウンタ数を加算する加算器、１４は加算器１３による
加算結果、１５は基準クロック１のカウント数と加算器
１３による加算結果１４を比較する一致回路、１６は一
致回路１５から出力される、基準クロック１のカウント
数と加算器１３による加算結果が一致した時の一致信
号、１７はサブコードのブロッククロック内での基準ク
ロックのカウント数をｍとすると、一致信号１６によっ
てイネーブル状態になるｍ−α進カウンタ、１８はｍ−
α進カウンタ１７がｍ−αカウントした時に出力するエ
ンコーダスタート信号、１９は基準クロック１に同期
し、エンコーダスタート信号１８によって動作するエン
コーダである。 【００１６】以下、本実施の形態の動作について説明す
る。ＣＤ−Ｒ、ＣＤ−ＲＷにデータを書き込む際には、
データ書き込み時のアドレスを検出して書き込みを行う
エンコーダの回路の動作を始めるスタート信号が必要と
なる。 【００１７】データ書き込み時のスタートアドレスの検
出時及び実際にデータを書き込む時において、サブコー
ドのブロッククロックとディスク製造時に記録してある
ATIPSYNC信号は常に位相を合わせるように動作し、その
時の位相誤差＝スピンドル位相誤差は±２ＥＦＭフレー
ムデータ内と規格が決まっており、前記規格内で位相誤
差の頻度は図３のように位相誤差なしの時が最も頻度が
高く、規格一杯になるにつれて位相誤差の起きる頻度は
低くなっている。 【００１８】エンコーダをスタートさせる際の基準クロ
ック1とATIPクロック3の位相誤差＝スピンドル位相誤差
も±２ＥＦＭフレームデータ内になる。この規格内でま
ず、書き込みスタートアドレスを検出するのだが、スタ
ートアドレスを検出する際にはATIPクロック3と書き込
み時のアドレスを記したATIPデータ4よりスタートアド
レス検出回路７を用いて、図２(ｅ)のようにスタートア
ドレス検出信号１０を作り出す。 【００１９】スタートアドレス検出信号１０は、図２
（ｄ）、（ｅ）のように前記ATIP SYNC信号に同期した
信号になる。一方、ATIPクロック３は第２カウンタ６に
よりカウントして行き、スタートアドレス検出信号１０
を検出した時にATIPクロック３をカウントする第２カウ
ンタ6のカウンタ値９を図２(ｆ)のようにラッチ１１に
よって保持する。 【００２０】ラッチ１１で保持された値１２は、スピン
ドルサーボが成立する位相誤差を超える設定値αを加算
器１３で加算する。一方、基準クロック１は第１カウン
タ５によりカウントされ、基準クロック１のカウント値
８と加算器１３より出力された加算結果１４は図２(ｇ)
のようになり、一致回路１５に入力される。 【００２１】一致回路１５はカウント値8と加算結果１
４が一致した時、図２(ｈ)のような一致信号１６が出力
される構成となっている。一致信号１６はm−α進カウ
ンタ１７に入力される。ここで、ｍはサブコードのブロ
ッククロック内での基準クロックのカウント数となる。
m−α進カウンタ１７は一致信号１６により動作し、ｍ
−α回カウントした後、エンコーダスタート信号１８を
出力する構成となっている。エンコーダスタート信号１
８によりエンコーダ１９の動作を開始させ、データ書き
込みを行う。 【００２２】 【発明の効果】以上のように本発明によれば、スピンド
ルの位相誤差である基準クロックとATIPクロックのカウ
ント数に差があっても、エンコーダスタート時の基準ク
ロックとATIPクロックのカウント差分のずれをなくすこ
とができ、その結果、スピンドルの不連続動作がなくな
り、安定して回転するため、再生品質が向上し、システ
ムの最適化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るスタートタイミン
グエンコーダ回路の構成を示すブロック図 【図２】（ａ）〜（ｉ）図１のデータ書き込みまでの波
形図 【図３】（ａ）〜（ｃ）スピンドル位相誤差の頻度を示
す図 【図４】従来のスタートタイミングエンコーダ回路のブ
ロック図 【図５】（ａ）〜（ｆ）従来の位相誤差が小さい場合の
データ書き込みまでの波形図 【図６】（ａ）〜（ｆ）従来の位相誤差が大きい場合の
データ書き込みまでの波形図 【符号の説明】 １ 基準クロック ２ 設定値α ３ ATIPクロック ４ ATIPデータ ５ 第１カウンタ ６ 第２カウンタ ７ スタートアドレス検出回路 ８ 基準クロックのカウンタのカウント値 ９ ATIPクロックのカウンタのカウント値 １０ スタートアドレス検出信号 １１ ラッチ １２ ラッチより保持されたカウンタ値 １３ 加算器 １４ 加算結果値 １５ 一致回路 １６ 一致信号 １７ ｍ−α進カウンタ １８ エンコーダスタート信号 １９ エンコーダ
グエンコーダ回路の構成を示すブロック図 【図２】（ａ）〜（ｉ）図１のデータ書き込みまでの波
形図 【図３】（ａ）〜（ｃ）スピンドル位相誤差の頻度を示
す図 【図４】従来のスタートタイミングエンコーダ回路のブ
ロック図 【図５】（ａ）〜（ｆ）従来の位相誤差が小さい場合の
データ書き込みまでの波形図 【図６】（ａ）〜（ｆ）従来の位相誤差が大きい場合の
データ書き込みまでの波形図 【符号の説明】 １ 基準クロック ２ 設定値α ３ ATIPクロック ４ ATIPデータ ５ 第１カウンタ ６ 第２カウンタ ７ スタートアドレス検出回路 ８ 基準クロックのカウンタのカウント値 ９ ATIPクロックのカウンタのカウント値 １０ スタートアドレス検出信号 １１ ラッチ １２ ラッチより保持されたカウンタ値 １３ 加算器 １４ 加算結果値 １５ 一致回路 １６ 一致信号 １７ ｍ−α進カウンタ １８ エンコーダスタート信号 １９ エンコーダ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｎ 5/92 Ｈ０４Ｎ 5/92 Ｈ
Ｆターム(参考） 5C052 AA02 CC03 DD04
5C053 FA23 LA11
5D044 BC05 BC06 CC06 EF02
5D090 AA01 BB03 BB04 CC01 CC12
DD03 FF33
Claims (1)
- 【特許請求の範囲】 【請求項１】基準クロックをカウントする第１カウンタ
と、ディスクの回転より生成されるATIPクロックをカウ
ントする第２カウンタと、前記ATIPクロックとデータ書
き込み時に必要なATIPデータから書き込みのスタートア
ドレスを検出するスタートアドレス検出回路と、前記ス
タートアドレス検出回路によって作られたスタートアド
レス検出信号によって前記ATIPクロックのカウンタ値を
保持するラッチと、所望の設定値αと前記ラッチで保持
した値を加算する加算器と、前記第１カウンタのカウン
ト値と前記加算器による加算結果を比較する一致回路
と、所望のカウンタであるｍ−α進カウンタを備え、 前記ｍ−α進カウンタがm−α回カウントした後、エン
コーダスタート信号が出力されることを特徴とするエン
コーダスタートタイミング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369821A JP2003173632A (ja) | 2001-12-04 | 2001-12-04 | エンコーダスタートタイミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369821A JP2003173632A (ja) | 2001-12-04 | 2001-12-04 | エンコーダスタートタイミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003173632A true JP2003173632A (ja) | 2003-06-20 |
Family
ID=19179142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369821A Pending JP2003173632A (ja) | 2001-12-04 | 2001-12-04 | エンコーダスタートタイミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003173632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114124405A (zh) * | 2020-07-29 | 2022-03-01 | 腾讯科技（深圳）有限公司 | 业务处理方法、系统、计算机设备及计算机可读存储介质 |
-
2001
- 2001-12-04 JP JP2001369821A patent/JP2003173632A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114124405A (zh) * | 2020-07-29 | 2022-03-01 | 腾讯科技（深圳）有限公司 | 业务处理方法、系统、计算机设备及计算机可读存储介质 |
| CN114124405B (zh) * | 2020-07-29 | 2023-06-09 | 腾讯科技（深圳）有限公司 | 业务处理方法、系统、计算机设备及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW436764B (en) | Disk recording system | |
| JPH0462154B2 (ja) | ||
| US7099246B2 (en) | Method and apparatus for recording data on an optical disc with restarting writing of data after data recording interruption | |
| EP0871173B1 (en) | Recording timing control circuit for optical disk driving device | |
| US6775211B1 (en) | System and method for disk recording | |
| EP0411961A2 (en) | Optical disk recording/reproducing device | |
| EP0593233A2 (en) | Information reproducing apparatus | |
| JP2003317406A (ja) | 光記録媒体のセクターシンク信号検出装置及び方法 | |
| US5553042A (en) | Optical disk recording device | |
| TW472248B (en) | Optical disc recording method and apparatus, optical disc, and optical disc reproducing apparatus | |
| JP4618760B2 (ja) | 光ディスク再生装置およびそのデータ再生方法 | |
| US7145850B2 (en) | Optical disc recording apparatus and control method therefor | |
| JP2000173194A (ja) | Ｐｌｌ回路、ｐｌｌ回路の制御装置、及びディスク装置 | |
| JP2003173632A (ja) | エンコーダスタートタイミング回路 | |
| JPH08339634A (ja) | 光ディスク、データ記録再生装置および方法 | |
| JP2001307433A (ja) | 光ディスク装置 | |
| US20060181998A1 (en) | Method and apparatus for generating a sampling clock for a burst cutting area of an optical disc | |
| JP2825113B2 (ja) | Ｃｄ−ｗｏディスクの書き込み装置 | |
| JP2003059184A (ja) | Ｄｖｄ−ｒおよびｄｖｄ−ｒｗにおける記録位置ずれ補正方法およびその装置 | |
| US20050259550A1 (en) | Method and apparatus of accessing BCA data | |
| JP4457232B2 (ja) | プリグルーブ同期信号検出回路及び光ディスク駆動装置 | |
| KR20040070889A (ko) | 광기록기기를 위한 위치정보 어드레스 동기 검출 장치 및방법 | |
| JPH10149629A (ja) | ディスク再生装置 | |
| JP2000187946A (ja) | 同期検出保護回路 | |
| JP2003022540A (ja) | 光ディスク、並びに、情報記録装置、および情報記録方法 |