JP2003173619A - 光ディスク再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディスク読み取りエラーを低減する。 【解決手段】 フォーカスまたはトラッキングが最適ポ
イントから外れるとＰＬＬゲイン制御回路１は、ＰＬＬ
回路３のオープンループゲインを下げるように制御信号
を出力する。これに応答してＰＬＬ回路３では、位相比
較器による位相比較頻度を少なく・定電流回路の電流量
を少なく・フィルタ回路の合成抵抗値を小さく・分周器
の分周数を大きくする。これによりＰＬＬ回路３のオー
プンループゲインが正常時よりも低下し、ディスク再生
信号に対するＰＬＬ回路３の追従特性が低下する。した
がって、データスライサ１４からの信頼性の低いディス
ク再生信号に対し安定した抽出クロックが得られる。こ
の結果、ディスク読み取りエラーを低減することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＤプレーヤ・
ＣＤ−ＲＯＭドライブ・ＤＶＤプレーヤ・ＤＶＤ−ＲＯ
Ｍドライブ・ＭＤプレーヤなどの光ディスク再生装置に
関する。

【０００２】

【従来の技術】光ディスク再生装置では、光ディスクか
らの再生信号に同期した抽出クロックを生成するＰＬＬ
回路が設けられている。ＰＬＬ回路で生成された抽出ク
ロックを用いて再生信号の復号や訂正処理などの信号処
理が行われる。また、光ディスクに記録されている情報
を正確にトレースするためには、光ディスクの記録面に
レーザーの焦点を合わせる（フォーカス）とともに光デ
ィスクに螺旋状に記録された情報に沿ってピックアップ
を移動する（トラッキング）必要がある。そこで光ディ
スク再生装置にはこのようなフォーカスサーボおよびト
ラッキングサーボを行うための光学サーボ処理系が設け
られている。

【０００３】

【発明が解決しようとする課題】抽出クロックを生成す
るためのＰＬＬ回路は光学サーボ処理系と無関係に動作
している。したがってフォーカスやトラッキングが最適
ポイントから外れた際の異常な再生信号に対しても正常
時と同様のオープンループゲインでＰＬＬ回路は抽出ク
ロックを生成しようとする。このため抽出クロックのジ
ッタが増加し、結果として読み取りエラーが多発してし
まう。

【０００４】この発明は上記のような問題を解決するた
めになされたものであり、その目的は、読み取りエラー
を低減することができる光ディスク再生装置を提供する
ことである。

【０００５】

【課題を解決するための手段】この発明の１つの局面に
従うと、光ディスク再生装置は、ＰＬＬ回路と、トラッ
キングエラー検出回路と、ゲイン制御回路とを備える。
ＰＬＬ回路は、ディスク再生信号に同期した抽出クロッ
クを生成する。トラッキングエラー検出回路は、ディス
ク再生位置におけるトラッキングエラー量を検出する。
ゲイン制御回路は、トラッキングエラー検出回路によっ
て検出されたトラッキングエラー量に応じた制御信号を
生成する。上記ＰＬＬ回路は、ゲイン制御回路からの制
御信号に応じたループゲインで抽出クロックを生成す
る。

【０００６】この発明のもう１つの局面に従うと、光デ
ィスク再生装置は、ＰＬＬ回路と、フォーカスエラー検
出回路と、ゲイン制御回路とを備える。ＰＬＬ回路は、
ディスク再生信号に同期した抽出クロックを生成する。
フォーカスエラー検出回路は、ディスク再生位置におけ
るフォーカスエラー量を検出する。ゲイン制御回路は、
フォーカスエラー検出回路によって検出されたフォーカ
スエラー量に応じた制御信号を生成する。上記ＰＬＬ回
路は、ゲイン制御回路からの制御信号に応じたループゲ
インで抽出クロックを生成する。

【０００７】この発明のさらにもう１つの局面に従う
と、光ディスク再生装置は、ＰＬＬ回路と、トラッキン
グエラー検出回路と、フォーカスエラー検出回路と、ゲ
イン制御回路とを備える。ＰＬＬ回路は、ディスク再生
信号に同期した抽出クロックを生成する。トラッキング
エラー検出回路は、ディスク再生位置におけるトラッキ
ングエラー量を検出する。フォーカスエラー検出回路
は、ディスク再生位置におけるフォーカスエラー量を検
出する。ゲイン制御回路は、トラッキングエラー検出回
路によって検出されたトラッキングエラー量とフォーカ
スエラー検出回路によって検出されたフォーカスエラー
量とに応じた制御信号を生成する。上記ＰＬＬ回路は、
ゲイン制御回路からの制御信号に応じたループゲインで
抽出クロックを生成する。

【０００８】上記光ディスク再生装置では、トラッキン
グエラー検出回路によって検出されたトラッキングエラ
ー量および／またはフォーカスエラー検出回路によって
検出されたフォーカスエラー量が増加するとゲイン制御
回路は、ループゲインを低下させるように指示する制御
信号をＰＬＬ回路に与える。この制御信号に応答してＰ
ＬＬ回路はループゲインを低下させる。たとえば、トラ
ッキングエラー検出回路によって検出されるトラッキン
グエラー量および／またはフォーカスエラー検出回路に
よって検出されたフォーカスエラー量が所定の値を超え
るとゲイン制御回路は第１の制御信号を出力する。ゲイ
ン制御回路からの第１の制御信号に応答してＰＬＬ回路
はループゲインを正常時よりも低下させる。トラッキン
グエラー検出回路によって検出されるトラッキングエラ
ー量および／またはフォーカスエラー検出回路によって
検出されたフォーカスエラー量がさらに増加するとゲイ
ン制御回路は第２の制御信号を出力する。ゲイン制御回
路からの第２の制御信号に応答してＰＬＬ回路はループ
ゲインをさらに低下させる。このように、トラッキング
エラー検出回路によって検出されるトラッキングエラー
量および／またはフォーカスエラー検出回路によって検
出されたフォーカスエラー量の増加に応じてＰＬＬ回路
はループゲインを低下させる。これによりＰＬＬ回路の
追従特性が低下するため、信頼性の低いディスク再生信
号に対し安定した抽出クロックが得られる。この結果、
ディスク読み取りエラーを低減することができる。

【０００９】好ましくは、上記ＰＬＬ回路は、位相比較
器と、定電流回路と、フィルタ回路と、電圧制御型発振
器とを含む。位相比較器は、ディスク再生信号の位相と
抽出クロックの位相とを比較し、その位相差に応じた信
号を出力する。定電流回路は、位相比較器からの信号に
応じた電流を出力する。フィルタ回路は、定電流回路の
出力電流を電圧に変換して出力する。電圧制御型発振器
は、フィルタ回路からの電圧レベルに応じた周波数のク
ロックを発生する。

【００１０】好ましくは、上記定電流回路は、ゲイン制
御回路からの制御信号に応じた電流量の電流を出力す
る。

【００１１】上記光ディスク再生装置では、トラッキン
グエラー検出回路によって検出されたトラッキングエラ
ー量および／またはフォーカスエラー検出回路によって
検出されたフォーカスエラー量が増加するとゲイン制御
回路は、ループゲインを低下させるように指示する制御
信号をＰＬＬ回路に与える。この制御信号に応答して定
電流回路は、出力電流の電流量を低減する。たとえば、
トラッキングエラー検出回路によって検出されるトラッ
キングエラー量および／またはフォーカスエラー検出回
路によって検出されたフォーカスエラー量が所定の値を
超えるとゲイン制御回路は第１の制御信号を出力する。
ゲイン制御回路からの第１の制御信号に応答して定電流
回路は出力電流の電流量を正常時よりも少なくする。ト
ラッキングエラー検出回路によって検出されるトラッキ
ングエラー量および／またはフォーカスエラー検出回路
によって検出されたフォーカスエラー量がさらに増加す
るとゲイン制御回路は第２の制御信号を出力する。ゲイ
ン制御回路からの第２の制御信号に応答して定電流回路
は出力電流の電流量をさらに少なくする。このように、
トラッキングエラー検出回路によって検出されるトラッ
キングエラー量および／またはフォーカスエラー検出回
路によって検出されたフォーカスエラー量の増加に応じ
て定電流回路は出力電流の電流量を少なくする。定電流
回路からの出力電流の電流量が少なくなるにつれてＰＬ
Ｌ回路のループゲインは低下する。

【００１２】好ましくは、上記フィルタ回路は抵抗およ
びキャパシタを含む。抵抗およびキャパシタは、定電流
回路の出力ノードと所定の固定電位を受けるノードとの
間に接続される。上記フィルタ回路は、ゲイン制御回路
からの制御信号に応じて上記抵抗の抵抗値を変える。

【００１３】上記光ディスク再生装置では、トラッキン
グエラー検出回路によって検出されたトラッキングエラ
ー量および／またはフォーカスエラー検出回路によって
検出されたフォーカスエラー量が増加するとゲイン制御
回路は、ループゲインを低下させるように指示する制御
信号をＰＬＬ回路に与える。この制御信号に応答してフ
ィルタ回路は、抵抗の抵抗値を低減する。たとえば、ト
ラッキングエラー検出回路によって検出されるトラッキ
ングエラー量および／またはフォーカスエラー検出回路
によって検出されたフォーカスエラー量が所定の値を超
えるとゲイン制御回路は第１の制御信号を出力する。ゲ
イン制御回路からの第１の制御信号に応答してフィルタ
回路は抵抗の抵抗値を正常時よりも小さくする。トラッ
キングエラー検出回路によって検出されるトラッキング
エラー量および／またはフォーカスエラー検出回路によ
って検出されたフォーカスエラー量がさらに増加すると
ゲイン制御回路は第２の制御信号を出力する。ゲイン制
御回路からの第２の制御信号に応答してフィルタ回路は
抵抗の抵抗値をさらに小さくする。このように、トラッ
キングエラー検出回路によって検出されるトラッキング
エラー量および／またはフォーカスエラー検出回路によ
って検出されたフォーカスエラー量の増加に応じてフィ
ルタ回路は抵抗の抵抗値を小さくする。抵抗の抵抗値が
小さくなるにつれてＰＬＬ回路のループゲインは低下す
る。

【００１４】好ましくは、上記ＰＬＬ回路は分周器をさ
らに含む。分周器は、電圧制御型発振器からのクロック
を分周して抽出クロックとして出力する。上記分周器
は、ゲイン制御回路からの制御信号に応じた分周比で電
圧制御型発振器からのクロックを分周する。

【００１５】上記光ディスク再生装置では、トラッキン
グエラー検出回路によって検出されたトラッキングエラ
ー量および／またはフォーカスエラー検出回路によって
検出されたフォーカスエラー量が増加するとゲイン制御
回路は、ループゲインを低下させるように指示する制御
信号をＰＬＬ回路に与える。この制御信号に応答して分
周器は分周数を大きくする。たとえば、トラッキングエ
ラー検出回路によって検出されるトラッキングエラー量
および／またはフォーカスエラー検出回路によって検出
されたフォーカスエラー量が所定の値を超えるとゲイン
制御回路は第１の制御信号を出力する。ゲイン制御回路
からの第１の制御信号に応答して分周器は分周数を正常
時よりも大きくする。トラッキングエラー検出回路によ
って検出されるトラッキングエラー量および／またはフ
ォーカスエラー検出回路によって検出されたフォーカス
エラー量がさらに増加するとゲイン制御回路は第２の制
御信号を出力する。ゲイン制御回路からの第２の制御信
号に応答して分周器は分周数をさらに大きくする。この
ように、トラッキングエラー検出回路によって検出され
るトラッキングエラー量および／またはフォーカスエラ
ー検出回路によって検出されたフォーカスエラー量の増
加に応じて分周器は分周数を大きくする。分周数が大き
くなるにつれてＰＬＬ回路のループゲインは低下する。

【００１６】好ましくは、上記位相比較器は、ディスク
再生信号の位相と抽出クロックの位相とをゲイン制御回
路からの制御信号に応じた頻度で比較する。

【００１７】上記光ディスク再生装置では、トラッキン
グエラー検出回路によって検出されたトラッキングエラ
ー量および／またはフォーカスエラー検出回路によって
検出されたフォーカスエラー量が増加するとゲイン制御
回路は、ループゲインを低下させるように指示する制御
信号をＰＬＬ回路に与える。この制御信号に応答して位
相比較器は、比較頻度を少なくする。たとえば、トラッ
キングエラー検出回路によって検出されるトラッキング
エラー量および／またはフォーカスエラー検出回路によ
って検出されたフォーカスエラー量が所定の値を超える
とゲイン制御回路は第１の制御信号を出力する。ゲイン
制御回路からの第１の制御信号に応答して位相比較器は
比較頻度を正常時よりも少なくする。トラッキングエラ
ー検出回路によって検出されるトラッキングエラー量お
よび／またはフォーカスエラー検出回路によって検出さ
れたフォーカスエラー量がさらに増加するとゲイン制御
回路は第２の制御信号を出力する。ゲイン制御回路から
の第２の制御信号に応答して位相比較器は比較頻度をさ
らに少なくする。このように、トラッキングエラー検出
回路によって検出されるトラッキングエラー量および／
またはフォーカスエラー検出回路によって検出されたフ
ォーカスエラー量の増加に応じて位相比較器は比較頻度
を少なくする。位相比較器における比較頻度が少なくな
るにつれてＰＬＬ回路のループゲインは低下する。

【００１８】好ましくは、上記ゲイン制御回路は、トラ
ッキングエラー検出回路によって検出されたトラッキン
グエラー量に第１の係数を乗算し、フォーカスエラー検
出回路によって検出されたフォーカスエラー量に第２の
係数を乗算する。そして上記ゲイン制御回路は、第１の
係数が乗算されたトラッキングエラー量および第２の係
数が乗算されたフォーカスエラー量に基づいて上記制御
信号を生成する。

【００１９】好ましくは、上記ゲイン制御回路は、フォ
ーカスエラー検出回路によって検出されたフォーカスエ
ラー量が所定の値を超えると固定信号を出力する。上記
ＰＬＬ回路は、ゲイン制御回路からの固定信号に応答し
て抽出クロックの周波数を固定する。

【００２０】好ましくは、上記光ディスク再生装置は欠
落検出回路をさらに備える。欠落検出回路は、ディスク
再生信号の欠落を検出する。上記ゲイン制御回路は、欠
落検出回路によってディスク再生信号の欠落が検出され
ると固定信号を出力する。上記ＰＬＬ回路は、ゲイン制
御回路からの固定信号に応答して抽出クロックの周波数
を固定する。

【００２１】好ましくは、上記ゲイン制御回路は、トラ
ッキングエラー検出回路によって検出されるトラッキン
グエラー量の最大値が所定の値になるようにトラッキン
グエラー量を正規化する。そして上記ゲイン制御回路
は、正規化されたトラッキングエラー量に基づいて上記
制御信号を生成する。

【００２２】好ましくは、上記ゲイン制御回路は、フォ
ーカスエラー検出回路によって検出されるフォーカスエ
ラー量の最大値が所定の値になるようにフォーカスエラ
ー量を正規化する。そして上記ゲイン制御回路は、正規
化されたフォーカスエラー量に基づいて上記制御信号を
生成する。

【００２３】好ましくは、上記ゲイン制御回路は、トラ
ッキングエラー検出回路によって検出されたトラッキン
グエラー量を所定の期間積算する。そして上記ゲイン制
御回路は、積算されたトラッキングエラー量に基づいて
上記制御信号を生成する。

【００２４】好ましくは、上記ゲイン制御回路は、フォ
ーカスエラー検出回路によって検出されたフォーカスエ
ラー量を所定の期間積算する。そして上記ゲイン制御回
路は、積算されたフォーカスエラー量に基づいて上記制
御信号を生成する。

【００２５】好ましくは、上記ゲイン制御回路は、トラ
ッキングエラー検出回路によって検出されたトラッキン
グエラー量の増加時と減少時とで異なる応じ方で上記制
御信号を生成する。

【００２６】好ましくは、上記ゲイン制御回路は、フォ
ーカスエラー検出回路によって検出されたフォーカスエ
ラー量の増加時と減少時とで異なる応じ方で上記制御信
号を生成する。

【００２７】好ましくは、上記ＰＬＬ回路は、位相比較
器と、演算回路と、クロック発生回路とを含む。位相比
較器は、ディスク再生信号と抽出クロックとの位相差を
デジタル値として検出する。演算回路は、位相比較器に
よって検出された位相差に対して所定の演算を行う。ク
ロック発生回路は、演算回路による演算結果に応じた周
波数のクロックを発生する。上記演算回路は、ゲイン制
御回路からの制御信号に応じた演算係数で上記所定の演
算を行う。

【００２８】

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して詳しく説明する。なお、図中同一または相
当部分には同一の符号を付しその説明は繰り返さない。

【００２９】＜光ディスク再生装置の構成＞図１は、こ
の発明の実施の形態による光ディスク再生装置の全体構
成を示すブロック図である。図１に示す光ディスク再生
装置は、ＰＬＬゲイン制御回路１と、欠落検出回路２
と、ＰＬＬ回路３と、スピンドルモータ１１と、ピック
アップ１２と、ＲＦアンプ１３と、データスライサ１４
と、Ａ／Ｄ変換器１５と、サーボコントローラ１６と、
ドライバ１７とを備える。

【００３０】ＣＤ・ＤＶＤ等の光ディスク１０はスピン
ドルモータ１１によって回転駆動される。ピックアップ
１２は、光ディスク１０にレーザーを照射するとともに
光ディスク１０からの戻り光を検出しこれを電圧値に変
換して出力する。ピックアップ１２からの出力はＲＦア
ンプ１３で増幅された後にデータスライサ１４で２値化
される。これにより、光ディスク１０に記録された情報
がディスク再生信号として復元される。さらに、後段の
再生信号処理部（図示せず）によってディスク再生信号
に対して復号・訂正処理などが施される。後段の再生信
号処理部での処理を行うためにはディスク再生信号に同
期した抽出クロックが必要となる。この抽出クロックは
ＰＬＬ回路３によって生成される。

【００３１】光ディスク１０に記録されている情報を正
確にトレースするためには、光ディスク１０の記録面に
レーザーの焦点を合わせる（フォーカス）とともに光デ
ィスク１０に螺旋状に記録された情報に沿ってピックア
ップ１２を移動させる（トラッキング）必要がある。こ
のため、再生信号処理とは別に以下のようにして光学サ
ーボ処理を行う。ピックアップ１２からの出力に基づい
てＲＦアンプ１３内のフォーカスエラー検出回路および
トラッキングエラー検出回路によってフォーカスエラー
量ＦＥおよびトラッキングエラー量ＴＥが生成される。
フォーカスエラー量ＦＥはフォーカス最適ポイントから
のずれ量を示し、トラッキングエラー量はトラッキング
最適ポイントからのずれ量を示す。トラッキングエラー
量ＴＥおよびフォーカスエラー量ＦＥはＡ／Ｄ変換器１
５によってデジタル値に変換される。デジタル値に変換
されたトラッキングエラー量ＴＥおよびフォーカスエラ
ー量ＦＥに基づいてサーボコントローラ１６は、トラッ
キングエラー量ＴＥおよびフォーカスエラー量ＦＥを打
ち消す方向にトラッキングドライブ信号ＴＲＤおよびフ
ォーカスドライブ信号ＦＯＤを生成し出力する。トラッ
キングドライブ信号ＴＲＤおよびフォーカスドライブ信
号ＦＯＤに応答してドライバ１７はピックアップ１２中
の駆動機構（図示せず）を操作してピックアップ１２の
位置を調整する。以上のような光学サーボ処理を行うこ
とによって光ディスク１０の情報が正確にトレースされ
る。

【００３２】欠落検出回路２は、ＲＦアンプ１３からの
ＲＦ信号の欠落（ドロップアウト）を検出すると欠落信
号をＰＬＬゲイン制御回路１に出力する。

【００３３】ＰＬＬゲイン制御回路１は、Ａ／Ｄ変換器
１５からのトラッキングエラー量ＴＥおよびフォーカス
エラー量ＦＥならびに欠落検出回路２からの欠落信号に
基づいてゲイン制御信号を生成しＰＬＬ回路３に出力す
る。ＰＬＬゲイン制御回路１からのゲイン制御信号に応
じてＰＬＬ回路３はオープンループゲインを変える。

【００３４】＜ゲイン制御回路１の内部構成＞図２に示
すようにＰＬＬゲイン制御回路１は、正規化回路１０１
Ａ，１０１Ｂと、積算回路１０２Ａ，１０２Ｂと、乗算
器１０３Ａ，１０３Ｂと、加算器１０４と、ゲイン演算
回路１０５と、制御信号生成回路１０６とを含む。以上
のように構成されたＰＬＬゲイン制御回路１は以下のよ
うな動作を行う。

【００３５】図１に示したＡ／Ｄ変換器１５によってデ
ジタル値に変換されたフォーカスエラー量ＦＥおよびト
ラッキングエラー量ＴＥが正規化回路１０１Ａおよび１
０１Ｂに入力される。正規化回路１０１Ａおよび１０１
Ｂは、ディスク起動時の光学サーボ調整時におけるフォ
ーカスエラー量ＦＥおよびトラッキングエラー量ＴＥの
最大値を記憶しており、その最大値が常に所定の値とな
るような係数を保持している。正規化回路１０１Ａおよ
び１０１Ｂは、入力されたフォーカスエラー量ＦＥおよ
びトラッキングエラー量ＴＥにこの係数を乗じて出力す
る。これにより、図１に示したピックアップ１２やＲＦ
アンプ１３の特性差によるフォーカスエラー量ＦＥおよ
びトラッキングエラー量ＴＥのばらつきが補正（正規
化）される。

【００３６】正規化回路１０１Ａおよび１０１Ｂによっ
て正規化されたフォーカスエラー量ＦＥおよびトラッキ
ングエラー量ＴＥは積算回路１０２Ａおよび１０２Ｂに
入力され所定の期間だけ積算される。積算回路１０２Ａ
および１０２Ｂにおける積算期間を短くするとフォーカ
スエラー量ＦＥおよびトラッキングエラー量ＴＥの変化
に即座に対応した値が積算回路１０２Ａおよび１０２Ｂ
から出力され、長くするとその期間のほぼ平均値が積算
回路１０２Ａおよび１０２Ｂから出力される。光ディス
ク再生装置の特性に合わせて積算期間が設定される。な
お、積算期間を長くするほど出力値が大きくなるため、
ここでは積算値を積算期間に応じた値で除算した値が積
算回路１０２Ａおよび１０２Ｂから出力される。

【００３７】積算回路１０２Ａおよび１０２Ｂの出力は
乗算器１０３Ａおよび１０３Ｂにおいて係数αおよびβ
を乗じられることによって重み付けされた後に加算器１
０４によって加算される。一般にＲＦ信号の変化に対し
てフォーカス外れの影響のほうが大きいため、α＞βと
なるように係数αおよびβを設定する。加算器１０４に
よる加算結果は最終的なエラー量としてゲイン演算回路
１０５に入力される。

【００３８】ゲイン演算回路１０５は、入力されたエラ
ー量に応じたＰＬＬゲイン係数ＧＳを算出して制御信号
生成回路１０６へ出力する。ゲイン演算回路１０５は、
エラー量が増加しつつあるときと減少しつつあるときと
で異なった応じ方でＰＬＬゲイン係数ＧＳを出力する。
以下、エラー量が増加しつつあるときと減少しつつある
ときとに分けて図３を参照しつつ説明する。

【００３９】（１）エラー量が増加しつつあるとき（エ
ラー量の増加時） エラー量がＥｕｂに達するまでの間においてはＶｂをＰ
ＬＬゲイン係数ＧＳとして出力する。エラー量がＥｕｂ
に達してからＥｕ１に達するまでの間においてはＰＬＬ
ゲイン係数ＧＳをＶｂから徐々に減少させる。そしてエ
ラー量がＥｕ１に達したときにはＶ１をＰＬＬゲイン係
数ＧＳとして出力する。エラー量がＥｕ１に達してから
Ｅｕａに達するまでの間においてはＰＬＬゲイン係数Ｇ
ＳをＶ１から徐々に減少させる。そしてエラー量がＥｕ
ａに達してからはＶａをＰＬＬゲイン係数ＧＳとして出
力する。

【００４０】（２）エラー量が減少しつつあるとき（エ
ラー量の減少時） エラー量がＥｄａ（Ｅｕａ＜Ｅｄａ）に達するまでの間
においてはＶａをＰＬＬゲイン係数ＧＳとして出力す
る。エラー量がＥｄａに達してからＥｄ１に達するまで
の間においてはＰＬＬゲイン係数ＧＳをＶａから徐々に
増加させる。そしてエラー量がＥｄ１（Ｅｕ１＜Ｅｄ
１）に達したときにはＶ１をＰＬＬゲイン係数ＧＳとし
て出力する。エラー量がＥｄ１に達してからＥｄｂ（Ｅ
ｕｂ＜Ｅｄｂ）に達するまでの間においてはＰＬＬゲイ
ン係数ＧＳをＶ１から徐々に増加させる。そしてエラー
量がＥｄｂに達してからはＶｂをＰＬＬゲイン係数ＧＳ
として出力する。

【００４１】このようにゲイン演算回路１０５は、エラ
ー量の増加時にはＰＬＬゲイン係数ＧＳを早めに低下さ
せ、減少時には早めに上昇させる。これにより、フォー
カス・トラッキング外れ時にＰＬＬ回路３のオープンル
ープゲインを早めに低減させることとフォーカス・トラ
ッキング再引込み時にＰＬＬ回路３のオープンループゲ
インを早めに復帰させることとを両立することができ
る。

【００４２】制御信号生成回路１０６は、ゲイン演算回
路１０５からのＰＬＬゲイン係数ＧＳに応じたゲイン制
御信号Ｓ１１−Ｓ１３，Ｓ２１−Ｓ２３，Ｓ３１−Ｓ３
３，Ｓ４１−Ｓ４３を出力する。具体的には図４に示す
ように、ＰＬＬゲイン係数ＧＳがＶｂに等しい（ＧＳ＝
Ｖｂ）とき制御信号生成回路１０６は、ゲイン制御信号
（Ｓ１１＝１，Ｓ１２＝１，Ｓ１３＝１，Ｓ２１＝１，
Ｓ２２＝１，Ｓ２３＝１，Ｓ３１＝１，Ｓ３２＝１，Ｓ
３３＝１，Ｓ４１＝１，Ｓ４２＝０，Ｓ４３＝０）を出
力する。ＰＬＬゲイン係数ＧＳがＶｂより小さくかつＶ
１以上である（Ｖ１≦ＧＳ＜Ｖｂ）とき制御信号生成回
路１０６は、ゲイン制御信号（Ｓ１１＝１，Ｓ１２＝
１，Ｓ１３＝０，Ｓ２１＝１，Ｓ２２＝１，Ｓ２３＝
０，Ｓ３１＝１，Ｓ３２＝１，Ｓ３３＝０，Ｓ４１＝
１，Ｓ４２＝１，Ｓ４３＝０）を出力する。ＰＬＬゲイ
ン係数ＧＳがＶ１より小さくかつＶａ以上である（Ｖａ
≦ＧＳ＜Ｖ１）とき制御信号生成回路１０６は、ゲイン
制御信号（Ｓ１１＝１，Ｓ１２＝０，Ｓ１３＝０，Ｓ２
１＝１，Ｓ２２＝０，Ｓ２３＝０，Ｓ３１＝１，Ｓ３２
＝０，Ｓ３３＝０，Ｓ４１＝１，Ｓ４２＝１，Ｓ４３＝
１）を出力する。

【００４３】また例外として、正規化回路１０１Ａによ
って正規化されたフォーカスエラー量ＦＥが所定の値Ｔ
ｈを越えた（Ｔｈ＜ＦＥ）ときおよび欠落検出回路２か
ら欠落信号が入力されたとき制御信号生成回路１０６
は、ゲイン制御信号Ｓ３１−Ｓ３３を（Ｓ３１＝０，Ｓ
３２＝０，Ｓ３３＝０）に切り替える。ゲイン制御信号
Ｓ１１−Ｓ１３，Ｓ２１−Ｓ２３，Ｓ４１−Ｓ４３につ
いてはそれまでの値をそのまま出力する。それまでの値
がそのまま出力されることを図４中では「Ｋ」で示して
いる。

【００４４】＜ＰＬＬ回路３の内部構成＞図５は、図１
に示したＰＬＬ回路３の内部構成を示すブロック図であ
る。図５に示すようにＰＬＬ回路３は、位相比較器３０
１と、定電流回路３０２と、フィルタ回路３０３と、電
圧制御型発振器（ＶＣＯ）３０４と、分周器３０５とを
含む。

【００４５】位相比較器３０１は、図１に示したデータ
スライサ１４からのディスク再生信号の位相と分周器３
０５からの抽出クロックの位相とを比較し、その位相差
に応じた信号ＵＰ，ＤＯＷＮを出力する。位相比較器３
０１は、ディスク再生信号のエッジから当該エッジの次
の抽出クロックの立ち上がりまでの期間活性となるＵＰ
信号と抽出クロックの１／２周期に相当する期間活性と
なるＤＯＷＮ信号とを出力する。位相比較器３０１は、
図２に示した制御信号生成回路１０６からのゲイン制御
信号Ｓ１１−Ｓ１３に応じた頻度でディスク再生信号の
位相と抽出クロックの位相とを比較する。具体的には、
ゲイン制御信号Ｓ１１−Ｓ１３が（Ｓ１１，Ｓ１２，Ｓ
１３）＝（１，１，１）のとき位相比較器３０１は、図
６に示すように、ディスク再生信号の各エッジに対して
活性のＵＰ信号およびＤＯＷＮ信号を出力する。ゲイン
制御信号Ｓ１１−Ｓ１３が（Ｓ１１，Ｓ１２，Ｓ１３）
＝（１，１，０）のとき位相比較器３０１は、図７に示
すように、ディスク再生信号からのエッジのうち１エッ
ジおきの各エッジ（すなわち各立ち上がりエッジまたは
各立ち下がりエッジ）に対して活性のＵＰ信号およびＤ
ＯＷＮ信号を出力する。図７ではディスク再生信号の立
ち上がりエッジの各々に対して活性のＵＰ信号およびＤ
ＯＷＮ信号を出力する場合を示す。ゲイン制御信号Ｓ１
１−Ｓ１３が（Ｓ１１，Ｓ１２，Ｓ１３）＝（１，０，
０）のとき位相比較器３０１は、図８に示すように、デ
ィスク再生信号からのエッジのうち２エッジおきの各エ
ッジに対して活性のＵＰ信号およびＤＯＷＮ信号を出力
する。このように位相比較器３０１は、ゲイン制御信号
Ｓ１１−Ｓ１３に応じた頻度でディスク再生信号の位相
と抽出クロックの位相とを比較し、その位相差に応じた
ＵＰ信号およびＤＯＷＮ信号を出力する。

【００４６】定電流回路３０２は、電流源３２１−３２
６と、スイッチＳＷ１−ＳＷ８とを含む。

【００４７】電流源３２１−３２３は、電源電圧を受け
る電源ノードＶＤＤとノードＮ３１との間に並列に接続
される。電流源３２１−３２３は、電流値Ｉ１−Ｉ３の
電流をノードＮ３１に流出する。スイッチＳＷ１−ＳＷ
３は、電流源３２１−３２３の出力ノードとノードＮ３
１との間に接続される。スイッチＳＷ１−ＳＷ３は、ゲ
イン制御信号Ｓ３１−Ｓ３３に応答して電流源３２１−
３２３の出力ノードとノードＮ３１とを接続／非接続に
する。スイッチＳＷ１−ＳＷ３は、ゲイン制御信号Ｓ３
１−Ｓ３３が１のとき電流源３２１−３２３の出力ノー
ドとノードＮ３１とを接続状態にし、ゲイン制御信号Ｓ
３１−Ｓ３３が０のとき電流源３２１−３２３の出力ノ
ードとノードＮ３１とを非接続状態にする。

【００４８】スイッチＳＷ７は、ノードＮ３１と出力ノ
ードＮ３０との間に接続される。スイッチＳＷ７は、位
相比較器３０１からの信号ＵＰに応答してノードＮ３１
と出力ノードＮ３０とを接続／非接続にする。スイッチ
ＳＷ７は、位相比較器３０１からの信号ＵＰが活性のと
きノードＮ３１と出力ノードＮ３０とを接続状態にし、
信号ＵＰが不活性のときノードＮ３１と出力ノードＮ３
０とを非接続状態にする。スイッチＳＷ８は、出力ノー
ドＮ３０とノードＮ３２との間に接続される。スイッチ
ＳＷ８は、位相比較器３０１からの信号ＤＯＷＮに応答
して出力ノードＮ３０とノードＮ３２とを接続／非接続
にする。スイッチＳＷ８は、位相比較器３０１からの信
号ＤＯＷＮが活性のとき出力ノードＮ３０とノードＮ３
２とを接続状態にし、信号ＤＯＷＮが不活性のとき出力
ノードＮ３０とノードＮ３２とを非接続状態にする。

【００４９】電流源３２４−３２６は、ノードＮ３２と
接地電圧を受ける接地ノードＧＮＤとの間に並列に接続
される。電流源３２４−３２６は、電流値Ｉ１−Ｉ３の
電流をノードＮ３２から引き抜く。スイッチＳＷ４−Ｓ
Ｗ６は、ノードＮ３２と電流源３２４−３２６の入力ノ
ードとの間に接続される。スイッチＳＷ４−ＳＷ６は、
ゲイン制御信号Ｓ３１−Ｓ３３に応答してノードＮ３２
と電流源３２４−３２６の入力ノードとを接続／非接続
にする。スイッチＳＷ４−ＳＷ６は、ゲイン制御信号Ｓ
３１−Ｓ３３が１のときノードＮ３２と電流源３２４−
３２６の入力ノードとを接続状態にし、ゲイン制御信号
Ｓ３１−Ｓ３３が０のときノードＮ３２と電流源３２４
−３２６の入力ノードとを非接続状態にする。

【００５０】以上のように構成された定電流回路３０２
は、活性のＵＰ信号に応答して出力ノードＮ３０に電流
を供給し、活性のＤＯＷＮ信号に応答して出力ノードＮ
３０から電流を引き抜く。結果的に、活性のＵＰ信号の
幅と活性のＤＯＷＮ信号の幅との差すなわちディスク再
生信号と抽出クロックとの位相差に応じた電流が出力ノ
ードＮ３０から出力または引き込まれる。また定電流回
路３０２は、ゲイン制御信号Ｓ３１−Ｓ３３に応じた電
流量の電流を出力ノードＮ３０に供給または出力ノード
Ｎ３０から引き抜く。ゲイン制御信号Ｓ３１−Ｓ３３が
（Ｓ３１，Ｓ３２，Ｓ３３）＝（１，１，１）のとき定
電流回路３０２は、電流量（Ｉ１＋Ｉ２＋Ｉ３）の電流
を出力ノードＮ３０に供給または出力ノードＮ３０から
引き抜く。ゲイン制御信号Ｓ３１−Ｓ３３が（Ｓ３１，
Ｓ３２，Ｓ３３）＝（１，１，０）のとき定電流回路３
０２は、電流量（Ｉ１＋Ｉ２）の電流を出力ノードＮ３
０に供給または出力ノードＮ３０から引き抜く。ゲイン
制御信号Ｓ３１−Ｓ３３が（Ｓ３１，Ｓ３２，Ｓ３３）
＝（１，０，０）のとき定電流回路３０２は、電流量Ｉ
１の電流を出力ノードＮ３０に供給または出力ノードＮ
３０から引き抜く。なお、ゲイン制御信号Ｓ３１−Ｓ３
３が（Ｓ３１，Ｓ３２，Ｓ３３）＝（０，０，０）のと
き定電流回路３０２は出力ノードＮ３０をオープン（開
放状態）にする。

【００５１】フィルタ回路３０３は、スイッチＳＷ１１
−ＳＷ１３と、抵抗Ｒ１−Ｒ３と、キャパシタＣ１とを
含む。抵抗Ｒ１−Ｒ３は、定電流回路３０２の出力ノー
ドＮ３０とノードＮ４０との間に並列に接続される。ス
イッチＳＷ１１−ＳＷ１３は、定電流回路３０２の出力
ノードＮ３０と抵抗Ｒ１−Ｒ３との間に接続される。ス
イッチＳＷ１１−ＳＷ１３は、ゲイン制御信号Ｓ４１−
Ｓ４３に応答して定電流回路３０２の出力ノードＮ３０
と抵抗Ｒ１−Ｒ３とを接続／非接続にする。スイッチＳ
Ｗ１１−ＳＷ１３は、ゲイン制御信号Ｓ４１−Ｓ４３が
１のとき出力ノードＮ３０と抵抗Ｒ１−Ｒ３とを接続状
態にし、ゲイン制御信号Ｓ４１−Ｓ４３が０のとき出力
ノードＮ３０と抵抗Ｒ１−Ｒ３とを非接続状態にする。
キャパシタＣ１は、ノードＮ４０と接地ノードＧＮＤと
の間に接続される。

【００５２】以上のように構成されたフィルタ回路３０
３では、定電流回路３０２の出力ノードＮ３０に供給さ
れる電流によってキャパシタＣ１が充電され、出力ノー
ドＮ３０から引き抜かれる電流によってキャパシタＣ１
が放電される。結果的に、活性のＵＰ信号の幅と活性の
ＤＯＷＮ信号の幅との差すなわちディスク再生信号と抽
出クロックとの位相差に応じた電流がキャパシタＣ１に
充電または放電される。フィルタ回路３０３は、キャパ
シタＣ１に蓄積された電荷量に応じたレベルの制御電圧
Ｖｃｔを電圧制御型発振器３０４に供給する。すなわち
フィルタ回路３０３は、定電流回路３０２からの電流を
平滑化して制御電圧Ｖｃｔに変換しこれを電圧制御型発
振器３０４へ供給する。またフィルタ回路３０３は、定
電流回路３０２の出力ノードＮ３０とノードＮ４０との
間の合成抵抗値をゲイン制御信号Ｓ４１−Ｓ４３に応じ
て変える。フィルタ回路３０３は、定電流回路３０２の
出力ノードＮ３０とノードＮ４０との間の合成抵抗値と
キャパシタＣ１の容量値とに基づいて定まる伝達関数で
定電流回路３０２からの電流を制御電圧Ｖｃｔに変換す
る。ゲイン制御信号Ｓ４１−Ｓ４３が（Ｓ４１，Ｓ４
２，Ｓ４３）＝（１，０，０）のとき、定電流回路３０
２の出力ノードＮ３０とノードＮ４０との間の合成抵抗
値は抵抗Ｒ１の抵抗値となる。ゲイン制御信号Ｓ４１−
Ｓ４３が（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，１，０）
のとき定電流回路３０２の出力ノードＮ３０とノードＮ
４０との間の合成抵抗値は、抵抗Ｒ１と抵抗Ｒ２とを並
列接続したときの合成抵抗値となる。ゲイン制御信号Ｓ
４１−Ｓ４３が（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，
１，１）のとき定電流回路３０２の出力ノードＮ３０と
ノードＮ４０との間の合成抵抗値は、抵抗Ｒ１−Ｒ３を
並列接続したときの合成抵抗値となる。

【００５３】電圧制御型発振器３０４は、フィルタ回路
３０３からの制御電圧Ｖｃｔのレベルに応じた周波数の
クロックを発生する。

【００５４】分周器３０５は、ゲイン制御信号Ｓ２１−
Ｓ２３に応じた分周比で電圧制御型発振器３０４からの
クロックを分周して抽出クロックとして出力する。具体
的には、ゲイン制御信号Ｓ２１−Ｓ２３が（Ｓ２１，Ｓ
２２，Ｓ２３）＝（１，１，１）のとき分周器３０５
は、電圧制御型発振器３０４からのクロックを分周せず
に（１分周して）抽出クロックとして出力する。ゲイン
制御信号Ｓ２１−Ｓ２３が（Ｓ２１，Ｓ２２，Ｓ２３）
＝（１，１，０）のとき分周器３０５は、電圧制御型発
振器３０４からのクロックを２分周して抽出クロックと
して出力する。ゲイン制御信号Ｓ２１−Ｓ２３が（Ｓ２
１，Ｓ２２，Ｓ２３）＝（１，０，０）のとき分周器３
０５は、電圧制御型発振器３０４からのクロックを３分
周して抽出クロックとして出力する。

【００５５】＜ＰＬＬ回路３のオープンループゲインの
調整＞図１に示した光ディスク再生装置では、フォーカ
スエラー量ＦＥ・トラッキングエラー量ＴＥに応じてＰ
ＬＬ回路３のオープンループゲインを調整する。以下、
フォーカスエラー量ＦＥに応じてＰＬＬ回路３のオープ
ンループゲインを調整する場合について図９を参照しつ
つ説明する。

【００５６】時刻ｔ１以前においてはフォーカスがほぼ
最適ポイントに制御されている。このとき、図２に示し
たＰＬＬゲイン制御回路１における加算器１０４から出
力されるエラー量はＥｕｂ以下になる。したがって図３
に示したように、ゲイン演算回路１０５から出力される
ＰＬＬゲイン係数ＧＳはＶｂとなる。ゆえに、制御信号
生成回路１０６からのゲイン制御信号は図４に示した
（ＧＳ＝Ｖｂ）ように、（Ｓ１１，Ｓ１２，Ｓ１３）＝
（１，１，１），（Ｓ２１，Ｓ２２，Ｓ２３）＝（１，
１，１），（Ｓ３１，Ｓ３２，Ｓ３３）＝（１，１，
１），（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，０，０）と
なる。

【００５７】このゲイン制御信号に応答して位相比較器
３０１は、図６に示すように、ディスク再生信号の各エ
ッジに対して活性のＵＰ信号およびＤＯＷＮ信号を出力
する。

【００５８】また、図５に示したスイッチＳＷ１−ＳＷ
６がオンになり、定電流回路３０２は、活性のＵＰ信号
またはＤＯＷＮ信号に応答して電流量（Ｉ１＋Ｉ２＋Ｉ
３）の電流を出力ノードＮ３０に供給または引き抜く。

【００５９】また、図５に示したスイッチＳＷ１１がオ
ンになりスイッチＳＷ１２およびＳＷ１３がオフにな
る。これにより定電流回路３０２の出力ノードＮ３０と
ノードＮ４０との間の合成抵抗値が抵抗Ｒ１の抵抗値と
なる。

【００６０】また、図５に示した分周器３０５は分周数
を１にする。すなわち分周器３０５は、電圧制御型発振
器３０４からのクロックを１分周して（分周せずに）抽
出クロックとして出力する。

【００６１】以上により、時刻ｔ１以前すなわち正常時
におけるＰＬＬ回路３のオープンループゲインは図１０
のＧ１に示すようになる。

【００６２】図９の時刻ｔ１付近においてフォーカスが
最適ポイントから外れはじめる。これによりフォーカス
エラー量が増加しはじめる。そして時刻ｔ１を越える
と、図２に示したＰＬＬゲイン制御回路１における加算
器１０４から出力されるエラー量がＥｕｂを超える。エ
ラー量がＥｕｂを超えると、図３に示したように、ゲイ
ン演算回路１０５から出力されるＰＬＬゲイン係数ＧＳ
がＶｂよりも低下する。ゆえに、制御信号生成回路１０
６からのゲイン制御信号は図４に示した（Ｖ１≦ＧＳ＜
Ｖｂ）ように、（Ｓ１１，Ｓ１２，Ｓ１３）＝（１，
１，０），（Ｓ２１，Ｓ２２，Ｓ２３）＝（１，１，
０），（Ｓ３１，Ｓ３２，Ｓ３３）＝（１，１，０），
（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，１，０）となる。

【００６３】このゲイン制御信号に応答して位相比較器
３０１は、図７に示すように、ディスク再生信号からの
エッジのうち１エッジおきの各エッジ（すなわち各立ち
上がりエッジまたは各立ち下がりエッジ）に対して活性
のＵＰ信号およびＤＯＷＮ信号を出力する。すなわち位
相比較器３０１は、ディスク再生信号の位相と抽出クロ
ックの位相との比較頻度を少なくする。

【００６４】また、図５に示したスイッチＳＷ１，ＳＷ
２，ＳＷ４，ＳＷ５がオンになりスイッチＳＷ３，ＳＷ
６がオフになる。これにより定電流回路３０２は、活性
のＵＰ信号またはＤＯＷＮ信号に応答して電流量（Ｉ１
＋Ｉ２）の電流を出力ノードＮ３０に供給または引き抜
く。すなわち定電流回路３０２は、出力ノードＮ３０に
供給または引き抜く電流量を少なくする。

【００６５】また、図５に示したスイッチＳＷ１１およ
びＳＷ１２がオンになりスイッチＳＷ１３がオフにな
る。これにより定電流回路３０２の出力ノードＮ３０と
ノードＮ４０との間の合成抵抗値は、抵抗Ｒ１と抵抗Ｒ
２とを並列接続したときの合成抵抗値となる。すなわち
フィルタ回路３０３は合成抵抗値を小さくする。

【００６６】また、図５に示した分周器３０５は分周数
を２にする。すなわち分周器３０５は分周数を大きくす
る。これにより分周器３０５は、電圧制御型発振器３０
４からのクロックを２分周して抽出クロックとして出力
する。

【００６７】位相比較器３０１による位相比較頻度、定
電流回路３０２により供給または引き込まれる電流の電
流量、フィルタ回路３０３の合成抵抗値および分周器３
０５の分周数とＰＬＬ回路３のオープンループゲインと
の間には次のような関係がある。

【００６８】オープンループゲイン∝（位相比較頻度×
電流量×合成抵抗値）／分周数 したがって、図９の時刻ｔ１から時刻ｔ２までにおける
ＰＬＬ回路３のオープンループゲインは時刻ｔ１以前に
おけるオープンループゲインＧ１よりも低下し、図１０
のＧ２に示すようになる。

【００６９】図９の時刻ｔ２を越えると、図２に示した
ＰＬＬゲイン制御回路１における加算器１０４から出力
されるエラー量がＥｕ１を超える。エラー量がＥｕ１を
超えると、図３に示したように、ゲイン演算回路１０５
から出力されるＰＬＬゲイン係数ＧＳがＶ１よりも低下
する。ゆえに、制御信号生成回路１０６からのゲイン制
御信号は図４に示した（Ｖａ≦ＧＳ＜Ｖ１）ように、
（Ｓ１１，Ｓ１２，Ｓ１３）＝（１，０，０），（Ｓ２
１，Ｓ２２，Ｓ２３）＝（１，０，０），（Ｓ３１，Ｓ
３２，Ｓ３３）＝（１，０，０），（Ｓ４１，Ｓ４２，
Ｓ４３）＝（１，１，１）となる。

【００７０】このゲイン制御信号に応答して位相比較器
３０１は、図８に示すように、ディスク再生信号からの
エッジのうち２エッジおきの各エッジに対して活性のＵ
Ｐ信号およびＤＯＷＮ信号を出力する。すなわち位相比
較器３０１は、ディスク再生信号の位相と抽出クロック
の位相との比較頻度をさらに少なくする。

【００７１】また、図５に示したスイッチＳＷ１，ＳＷ
４がオンになりスイッチＳＷ２，ＳＷ３，ＳＷ５，ＳＷ
６がオフになる。これにより定電流回路３０２は、活性
のＵＰ信号またはＤＯＷＮ信号に応答して電流量Ｉ１の
電流を出力ノードＮ３０に供給または引き抜く。すなわ
ち定電流回路３０２は、出力ノードＮ３０に供給または
引き抜く電流量をさらに少なくする。

【００７２】また、図５に示したスイッチＳＷ１１−Ｓ
Ｗ１３がオンになる。これにより定電流回路３０２の出
力ノードＮ３０とノードＮ４０との間の合成抵抗値は、
抵抗Ｒ１−Ｒ３を並列接続したときの合成抵抗値とな
る。すなわちフィルタ回路３０３は合成抵抗値をさらに
小さくする。

【００７３】また、図５に示した分周器３０５は分周数
を３にする。すなわち分周器３０５は分周数をさらに大
きくする。これにより分周器３０５は、電圧制御型発振
器３０４からのクロックを３分周して抽出クロックとし
て出力する。

【００７４】以上により、図９の時刻ｔ２から時刻ｔ３
までにおけるＰＬＬ回路３のオープンループゲインは時
刻ｔ１からｔ２までにおけるオープンループゲインＧ２
よりもさらに低下し、図１０のＧ３に示すようになる。

【００７５】図９の時刻ｔ３を過ぎるとフォーカスエラ
ー量ＦＥが減少しはじめる。これにより、図２に示した
ＰＬＬゲイン制御回路１における加算器１０４から出力
されるエラー量も減少しはじめる。そして時刻ｔ４を越
えると、加算器１０４から出力されるエラー量がＥｄ１
よりも小さくなる。エラー量がＥｄ１よりも小さくなる
と、図３に示したように、ゲイン演算回路１０５から出
力されるＰＬＬゲイン係数ＧＳがＶ１よりも大きくな
る。ゆえに、制御信号生成回路１０６からのゲイン制御
信号は図４に示した（Ｖ１≦ＧＳ＜Ｖｂ）ように、（Ｓ
１１，Ｓ１２，Ｓ１３）＝（１，１，０），（Ｓ２１，
Ｓ２２，Ｓ２３）＝（１，１，０），（Ｓ３１，Ｓ３
２，Ｓ３３）＝（１，１，０），（Ｓ４１，Ｓ４２，Ｓ
４３）＝（１，１，０）となる。

【００７６】このゲイン制御信号に応答して位相比較器
３０１はディスク再生信号の位相と抽出クロックの位相
との比較頻度を多くする。定電流回路３０２は、出力ノ
ードＮ３０に供給または引き抜く電流量を多くする。フ
ィルタ回路３０３は合成抵抗値を大きくする。分周器３
０５は分周数を小さくする。

【００７７】以上により、図９の時刻ｔ４から時刻ｔ５
までにおけるＰＬＬ回路３のオープンループゲインは時
刻ｔ４までにおけるオープンループゲインＧ３よりも上
昇し、図１０のＧ２に示すようになる。

【００７８】図９の時刻ｔ５を越えると、図２に示した
加算器１０４から出力されるエラー量がＥｄｂよりも小
さくなる。エラー量がＥｄｂよりも小さくなると、図３
に示したように、ゲイン演算回路１０５から出力される
ＰＬＬゲイン係数ＧＳはＶｂになる。ゆえに、制御信号
生成回路１０６からのゲイン制御信号は図４に示した
（ＧＳ＝Ｖｂ）ように、（Ｓ１１，Ｓ１２，Ｓ１３）＝
（１，１，１），（Ｓ２１，Ｓ２２，Ｓ２３）＝（１，
１，１），（Ｓ３１，Ｓ３２，Ｓ３３）＝（１，１，
１），（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，０，０）と
なる。

【００７９】このゲイン制御信号に応答して位相比較器
３０１はディスク再生信号の位相と抽出クロックの位相
との比較頻度をさらに多くする。定電流回路３０２は出
力ノードＮ３０に供給または引き抜く電流量をさらに多
くする。フィルタ回路３０３は合成抵抗値をさらに大き
くする。分周器３０５は分周数をさらに小さくする。

【００８０】以上により、図９の時刻ｔ５以降における
ＰＬＬ回路３のオープンループゲインは時刻ｔ５までに
おけるオープンループゲインＧ２よりもさらに上昇し、
図１０のＧ１に示すようになる。すなわち正常時のオー
プンループゲインに戻る。このように、フォーカス再引
込み時にはＰＬＬ回路３のオープンループゲインを早め
に復帰させる。

【００８１】また例外として、図２に示した正規化回路
１０１Ａによって正規化されたフォーカスエラー量ＦＥ
が所定の値Ｔｈを越えた（Ｔｈ＜ＦＥ）ときおよび欠落
検出回路２から欠落信号が入力されたときは、図４に示
したように、制御信号生成回路１０６からのゲイン制御
信号Ｓ３１−Ｓ３３が（Ｓ３１＝０，Ｓ３２＝０，Ｓ３
３＝０）に切り替えられる。これに応答して図５に示し
た定電流回路３０２のスイッチＳＷ１−ＳＷ６がオフに
なる。これによりフィルタ回路３０３の出力がホールド
され、発振周波数が固定された抽出クロックが分周器３
０５から得られる。この結果、さらに信頼性のないラン
ダムなディスク再生信号によって抽出クロックが乱され
るのを防ぐことができる。

【００８２】なお、ここではフォーカスエラー量ＦＥに
応じてＰＬＬ回路３のオープンループゲインを調整する
場合について説明した。図１１に示すようなトラッキン
グエラー量ＴＥに応じてＰＬＬ回路３のオープンループ
ゲインを調整する場合についても上述と同様にして行わ
れる。

【００８３】＜効果＞フォーカス・トラッキングが最適
ポイントから外れることによって光ディスク１０からの
戻り光が少なくなるとＲＦ信号の振幅が減少しジッタの
増大などが生じる。この結果、データスライサ１４から
のディスク再生信号の信頼性は低くなる。このような信
頼性の低いディスク再生信号に対して正常時と同様のオ
ープンループゲインでＰＬＬ回路において抽出クロック
を生成すると抽出クロックのジッタが増加し、結果とし
て読み取りエラーが多発してしまう。

【００８４】しかしこの発明の実施の形態による光ディ
スク装置では、フォーカスエラー量ＦＥおよび／または
トラッキングエラー量ＴＥが所定の量を超えるとＰＬＬ
ゲイン制御回路１は、オープンループゲインを低下させ
る制御信号Ｓ１１−Ｓ１３，Ｓ２１−Ｓ２３，Ｓ３１−
Ｓ３３，Ｓ４１−Ｓ４３をＰＬＬ回路３に出力する。こ
れに応答してＰＬＬ回路３では、位相比較器３０１によ
る位相比較頻度を少なく・定電流回路３０２の電流量を
少なく・フィルタ回路３０３の合成抵抗値を小さく・分
周器３０５の分周数を大きくする。これによりＰＬＬ回
路３のオープンループゲインが正常時よりも低下し、デ
ィスク再生信号に対するＰＬＬ回路３の追従特性が低下
する。したがって、データスライサ１４からの信頼性の
低いディスク再生信号に対し安定した抽出クロックが得
られる。この結果、ディスク読み取りエラーを低減する
ことができる。

【００８５】＜変形例＞なお、ここでは位相比較器３０
１による位相比較頻度・定電流回路３０２の電流量・フ
ィルタ回路３０３の合成抵抗値・分周器３０５の分周数
のすべてをフォーカスエラー量ＦＥおよび／またはトラ
ッキングエラー量ＴＥに応じて切り替える例を示した
が、これらのうち一部のみを切り替えることによってＰ
ＬＬ回路３のオープンループゲインを調整してもよい。

【００８６】また、位相比較器３０１による位相比較頻
度・定電流回路３０２の電流量・フィルタ回路３０３の
合成抵抗値・分周器３０５の分周数をフォーカスエラー
量ＦＥおよび／またはトラッキングエラー量ＴＥに応じ
て組み合わせることによりＰＬＬ回路３のオープンルー
プゲインをさらに細かく調整することができる。たとえ
ば、図１２に示すように、入力されたエラー量に応じた
ＰＬＬゲイン係数ＧＳ（Ｖｂ，Ｖ７−Ｖ１，Ｖａ）をゲ
イン演算回路１０５によって生成する。このＰＬＬゲイ
ン係数ＧＳに応じて制御信号生成回路１０６では図１３
に示すようなゲイン制御信号Ｇ１１−Ｇ１３，Ｇ２１−
Ｇ２３，Ｇ３１−Ｇ３３，Ｇ４１−Ｇ４３を生成する。
これにより、上述の実施形態におけるよりもさらに細か
くＰＬＬ回路３のオープンループゲインを調整すること
ができる。

【００８７】また、位相比較器３０１における位相比較
の方式は、ディスク再生信号と抽出クロックとの位相差
をＵＰ信号あるいはＤＯＷＮ信号の幅で得ることができ
る他の方式であってもよい。

【００８８】また、ここでは定電流回路３０２・フィル
タ回路３０３・電圧制御型発振器３０４をアナログ回路
で実現してアナログ量により位相制御を行うＰＬＬ回路
３の構成とした。これに代えて図１４に示すように、デ
ィスク再生信号と抽出クロックとの位相差をデジタルで
検出し、以降の抽出クロック生成までをデジタル演算に
より行うデジタル方式のＰＬＬ回路構成であってもよ
い。この場合には、デジタル演算の際の係数などをゲイ
ン制御信号に応じて調整することにより上述の実施形態
におけるのと同様の効果を得ることができる。

【００８９】

【発明の効果】この発明による光ディスク再生装置で
は、トラッキングエラー検出回路によって検出されたト
ラッキングエラー量および／またはフォーカスエラー検
出回路によって検出されたフォーカスエラー量が増加す
るとゲイン制御回路は、ループゲインを低下させるよう
に指示する制御信号をＰＬＬ回路に与える。この制御信
号に応答してＰＬＬ回路はループゲインを低下させる。
このように、トラッキングエラー検出回路によって検出
されるトラッキングエラー量および／またはフォーカス
エラー検出回路によって検出されたフォーカスエラー量
の増加に応じてＰＬＬ回路はループゲインを低下させ
る。これによりＰＬＬ回路の追従特性が低下するため、
信頼性の低いディスク再生信号に対し安定した抽出クロ
ックが得られる。この結果、ディスク読み取りエラーを
低減することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態による光ディスク再生
装置の全体構成を示すブロック図である。

【図２】 図１に示したＰＬＬゲイン制御回路の内部構
成を示すブロック図である。

【図３】 図２に示したゲイン演算回路へ入力されるエ
ラー量と出力されるＰＬＬゲイン係数との関係を示す図
である。

【図４】 図２に示した制御信号生成回路から出力され
るゲイン制御信号を示す図である。

【図５】 図１に示したＰＬＬ回路の内部構成を示すブ
ロック図である。

【図６】 図５に示した位相比較器による比較頻度を説
明するためのタイミングチャートである。

【図７】 図５に示した位相比較器による比較頻度を説
明するためのタイミングチャートである。

【図８】 図５に示した位相比較器による比較頻度を説
明するためのタイミングチャートである。

【図９】 フォーカス外れ時におけるＲＦ信号およびフ
ォーカスエラー量の状態を示す図である。

【図１０】 図１に示したＰＬＬ回路のオープンループ
ゲイン特性を示す図である。

【図１１】 トラッキング外れ時におけるＲＦ信号およ
びトラッキングエラー量の状態を示す図である。

【図１２】 図２に示したゲイン演算回路へ入力される
エラー量と出力されるＰＬＬゲイン係数との関係を示す
図である。

【図１３】 図２に示した制御信号生成回路から出力さ
れるゲイン制御信号を示す図である。

【図１４】 デジタル方式のＰＬＬ回路の構成を示すブ
ロック図である。

【符号の説明】

１ ＰＬＬゲイン制御回路、２ 欠落検出回路、３ Ｐ
ＬＬ回路、１０１Ａ，１０１Ｂ 正規化回路、１０２
Ａ，１０２Ｂ 積算回路、１０３Ａ，１０３Ｂ 乗算
器、１０４ 加算器、１０５ ゲイン演算回路、１０６
制御信号生成回路。

Claims (18)

【特許請求の範囲】
1. 【請求項１】 ディスク再生信号に同期した抽出クロッ
   クを生成するＰＬＬ回路と、 ディスク再生位置におけるトラッキングエラー量を検出
   するトラッキングエラー検出回路と、 前記トラッキングエラー検出回路によって検出されたト
   ラッキングエラー量に応じた制御信号を生成するゲイン
   制御回路とを備え、 前記ＰＬＬ回路は、 前記ゲイン制御回路からの制御信号に応じたループゲイ
   ンで前記抽出クロックを生成することを特徴とする光デ
   ィスク再生装置。
2. 【請求項２】 ディスク再生信号に同期した抽出クロッ
   クを生成するＰＬＬ回路と、 ディスク再生位置におけるフォーカスエラー量を検出す
   るフォーカスエラー検出回路と、 前記フォーカスエラー検出回路によって検出されたフォ
   ーカスエラー量に応じた制御信号を生成するゲイン制御
   回路とを備え、 前記ＰＬＬ回路は、 前記ゲイン制御回路からの制御信号に応じたループゲイ
   ンで前記抽出クロックを生成することを特徴とする光デ
   ィスク再生装置。
3. 【請求項３】 ディスク再生信号に同期した抽出クロッ
   クを生成するＰＬＬ回路と、 ディスク再生位置におけるトラッキングエラー量を検出
   するトラッキングエラー検出回路と、 ディスク再生位置におけるフォーカスエラー量を検出す
   るフォーカスエラー検出回路と、 前記トラッキングエラー検出回路によって検出されたト
   ラッキングエラー量と前記フォーカスエラー検出回路に
   よって検出されたフォーカスエラー量とに応じた制御信
   号を生成するゲイン制御回路とを備え、 前記ＰＬＬ回路は、 前記ゲイン制御回路からの制御信号に応じたループゲイ
   ンで前記抽出クロックを生成することを特徴とする光デ
   ィスク再生装置
4. 【請求項４】 請求項１から請求項３のいずれか１つに
   記載の光ディスク再生装置において、 前記ＰＬＬ回路は、 前記ディスク再生信号の位相と前記抽出クロックの位相
   とを比較し、その位相差に応じた信号を出力する位相比
   較器と、 前記位相比較器からの信号に応じた電流を出力する定電
   流回路と、 前記定電流回路の出力電流を電圧に変換して出力するフ
   ィルタ回路と、 前記フィルタ回路からの電圧レベルに応じた周波数のク
   ロックを発生する電圧制御型発振器とを含むことを特徴
   とする光ディスク再生装置。
5. 【請求項５】 請求項４に記載の光ディスク再生装置に
   おいて、 前記定電流回路は、 前記ゲイン制御回路からの制御信号に応じた電流量の電
   流を出力することを特徴とする光ディスク再生装置。
6. 【請求項６】 請求項４に記載の光ディスク再生装置に
   おいて、 前記フィルタ回路は、 前記定電流回路の出力ノードと所定の固定電位を受ける
   ノードとの間に接続された抵抗およびキャパシタを含
   み、 前記ゲイン制御回路からの制御信号に応じて前記抵抗の
   抵抗値を変えることを特徴とする光ディスク再生装置。
7. 【請求項７】 請求項４に記載の光ディスク再生装置に
   おいて、 前記ＰＬＬ回路は、 前記電圧制御型発振器からのクロックを分周して前記抽
   出クロックとして出力する分周器をさらに含み、 前記分周器は、 前記ゲイン制御回路からの制御信号に応じた分周比で前
   記電圧制御型発振器からのクロックを分周することを特
   徴とする光ディスク再生装置。
8. 【請求項８】 請求項４に記載の光ディスク再生装置に
   おいて、 前記位相比較器は、 前記ディスク再生信号の位相と前記抽出クロックの位相
   とを前記ゲイン制御回路からの制御信号に応じた頻度で
   比較することを特徴とする光ディスク再生装置。
9. 【請求項９】 請求項３に記載の光ディスク再生装置に
   おいて、 前記ゲイン制御回路は、 前記トラッキングエラー検出回路によって検出されたト
   ラッキングエラー量に第１の係数を乗算し、 前記フォーカスエラー検出回路によって検出されたフォ
   ーカスエラー量に第２の係数を乗算し、 前記第１の係数が乗算されたトラッキングエラー量およ
   び前記第２の係数が乗算されたフォーカスエラー量に基
   づいて前記制御信号を生成することを特徴とする光ディ
   スク再生装置。
10. 【請求項１０】 請求項２または請求項３に記載の光デ
    ィスク再生装置において、 前記ゲイン制御回路は、 前記フォーカスエラー検出回路によって検出されたフォ
    ーカスエラー量が所定の値を超えると固定信号を出力
    し、 前記ＰＬＬ回路は、 前記ゲイン制御回路からの固定信号に応答して前記抽出
    クロックの周波数を固定することを特徴とする光ディス
    ク再生装置。
11. 【請求項１１】 請求項１から請求項３のいずれか１つ
    に記載の光ディスク再生装置において、 前記ディスク再生信号の欠落を検出する欠落検出回路を
    さらに備え、 前記ゲイン制御回路は、 前記欠落検出回路によって前記ディスク再生信号の欠落
    が検出されると固定信号を出力し、 前記ＰＬＬ回路は、 前記ゲイン制御回路からの固定信号に応答して前記抽出
    クロックの周波数を固定することを特徴とする光ディス
    ク再生装置。
12. 【請求項１２】 請求項１または請求項３に記載の光デ
    ィスク再生装置において、 前記ゲイン制御回路は、 前記トラッキングエラー検出回路によって検出されるト
    ラッキングエラー量の最大値が所定の値になるように前
    記トラッキングエラー量を正規化し、 正規化されたトラッキングエラー量に基づいて前記制御
    信号を生成することを特徴とする光ディスク再生装置。
13. 【請求項１３】 請求項２または請求項３に記載の光デ
    ィスク再生装置において、 前記ゲイン制御回路は、 前記フォーカスエラー検出回路によって検出されるフォ
    ーカスエラー量の最大値が所定の値になるように前記フ
    ォーカスエラー量を正規化し、 正規化されたフォーカスエラー量に基づいて前記制御信
    号を生成することを特徴とする光ディスク再生装置。
14. 【請求項１４】 請求項１または請求項３に記載の光デ
    ィスク再生装置において、 前記ゲイン制御回路は、 前記トラッキングエラー検出回路によって検出されたト
    ラッキングエラー量を所定の期間積算し、 積算されたトラッキングエラー量に基づいて前記制御信
    号を生成することを特徴とする光ディスク再生装置。
15. 【請求項１５】 請求項２または請求項３に記載の光デ
    ィスク再生装置において、 前記ゲイン制御回路は、 前記フォーカスエラー検出回路によって検出されたフォ
    ーカスエラー量を所定の期間積算し、 積算されたフォーカスエラー量に基づいて前記制御信号
    を生成することを特徴とする光ディスク再生装置。
16. 【請求項１６】 請求項１または請求項３に記載の光デ
    ィスク再生装置において、 前記ゲイン制御回路は、 前記トラッキングエラー検出回路によって検出されたト
    ラッキングエラー量の増加時と減少時とで異なる応じ方
    で前記制御信号を生成することを特徴とする光ディスク
    再生装置。
17. 【請求項１７】 請求項２または請求項３に記載の光デ
    ィスク再生装置において、 前記ゲイン制御回路は、 前記フォーカスエラー検出回路によって検出されたフォ
    ーカスエラー量の増加時と減少時とで異なる応じ方で前
    記制御信号を生成することを特徴とする光ディスク再生
    装置。
18. 【請求項１８】 請求項１から請求項３のいずれか１つ
    に記載の光ディスク再生装置において、 前記ＰＬＬ回路は、 前記ディスク再生信号と前記抽出クロックとの位相差を
    デジタル値として検出する位相比較器と、 前記位相比較器によって検出された位相差に対して所定
    の演算を行う演算回路と、 前記演算回路による演算結果に応じた周波数のクロック
    を発生するクロック発生回路とを含み、 前記演算回路は、 前記ゲイン制御回路からの制御信号に応じた演算係数で
    前記所定の演算を行うことを特徴とする光ディスク再生
    装置。