JP2003163499A - Mounting method for chip - Google Patents

Mounting method for chip

Info

Publication number
JP2003163499A
JP2003163499A JP2001360745A JP2001360745A JP2003163499A JP 2003163499 A JP2003163499 A JP 2003163499A JP 2001360745 A JP2001360745 A JP 2001360745A JP 2001360745 A JP2001360745 A JP 2001360745A JP 2003163499 A JP2003163499 A JP 2003163499A
Authority
JP
Japan
Prior art keywords
substrate
mounter device
mounter
chip
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001360745A
Other languages
Japanese (ja)
Inventor
Terutaka Takayama
照敬 高山
Yasuhiro Ujiie
康裕 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARENA CO Ltd
Alps Alpine Co Ltd
Original Assignee
ARENA CO Ltd
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARENA CO Ltd, Alps Electric Co Ltd filed Critical ARENA CO Ltd
Priority to JP2001360745A priority Critical patent/JP2003163499A/en
Publication of JP2003163499A publication Critical patent/JP2003163499A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for mounting a chip wherein running efficiency of a production line is improved. <P>SOLUTION: Two mounter devices 12A and 12B are placed between a printing machine 10 and a reflow furnace 11. When chips 2 over the processing power of the single mounter device are mounted on a board 1, the board 1 after printing is serially carried from the mounter device 12A of the former step in the mounter device 12B of the later step. When the chips 2 within the processing power is mounted, the board 1 after printing is carried in parallel in both mounter devices 12A and 12B. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、基板に設けられた
配線パターンのランド上にチップ部品をリフロー半田し
て実装するチップ部品の実装方法に係り、特に、1台の
印刷機に対して複数台のマウンタ装置を使用したチップ
部品の実装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip component mounting method for mounting a chip component on a land of a wiring pattern provided on a substrate by reflow soldering, and more particularly to a plurality of printers for one printing machine. The present invention relates to a mounting method of chip parts using a mounter device for a table.

【0002】[0002]

【従来の技術】図5は例えば高周波デバイスとして使用
される電子回路ユニットの平面図、図6は該電子回路ユ
ニットの断面図であり、この電子回路ユニットは、ガラ
スエポキシ樹脂等の絶縁材料からなる基板1と、この基
板1上に実装されたチップコンデンサやチップ抵抗等か
らなる多数のチップ部品2とを備えている。基板1には
銅箔等からなる配線パターン3が設けられており、この
配線パターン3には対をなす多数組みのランド3aが形
成されている。これらランド3a上にはクリーム半田4
が塗布されており、チップ部品2の両端に設けられた電
極部2aを対をなすランド3a上に搭載した後、クリー
ム半田4をリフロー炉で溶融することにより、各チップ
部品2は基板1上の所定位置に実装されるようになって
いる。
2. Description of the Related Art FIG. 5 is a plan view of an electronic circuit unit used as, for example, a high frequency device, and FIG. 6 is a sectional view of the electronic circuit unit. The electronic circuit unit is made of an insulating material such as glass epoxy resin. A substrate 1 and a large number of chip components 2 including chip capacitors, chip resistors and the like mounted on the substrate 1 are provided. A wiring pattern 3 made of copper foil or the like is provided on the substrate 1, and a large number of pairs of lands 3a are formed on the wiring pattern 3. Cream solder 4 is placed on these lands 3a.
After the electrode portions 2a provided on both ends of the chip component 2 are mounted on the paired lands 3a, the cream solder 4 is melted in a reflow furnace, so that each chip component 2 is placed on the substrate 1. It is designed to be mounted at a predetermined position.

【0003】図7はこのような電子回路ユニットの製造
工程を示す従来例である。同図に示すように、まず基板
1を印刷機5に供給した後、この印刷機5において、基
板1上に図示せぬマスクを載置してクリーム半田4をス
キーズすることにより、クリーム半田4をマスクを通し
て各ランド3a上に印刷する。次に、印刷機5から排出
された基板1をコンベア6でマウンタ装置7に搬入し、
このマウンタ装置7において、チップ部品2をバキュー
ム吸着して基板1上の所定位置に自動マウントすること
により、各チップ部品2の両電極部2aをクリーム半田
4を介して対応するランド3a上に搭載する。最後に、
マウンタ装置7から排出された基板1をコンベア8でリ
フロー炉9に搬入し、このリフロー炉9内で各ランド3
a上のクリーム半田4を溶融・固化すると、図5,6に
示すように、基板1の各ランド3a上に対応するチップ
部品2を半田付けした電子回路ユニットが得られる。
FIG. 7 is a conventional example showing a manufacturing process of such an electronic circuit unit. As shown in the figure, first, after the substrate 1 is supplied to the printing machine 5, a mask (not shown) is placed on the substrate 1 in the printing machine 5 and the cream solder 4 is squeezed. Is printed on each land 3a through a mask. Next, the substrate 1 discharged from the printing machine 5 is carried into the mounter device 7 by the conveyor 6,
In this mounter device 7, the chip components 2 are vacuum-sucked and automatically mounted at predetermined positions on the substrate 1, so that both electrode portions 2a of each chip component 2 are mounted on the corresponding lands 3a via the cream solder 4. To do. Finally,
The substrate 1 discharged from the mounter device 7 is carried into the reflow furnace 9 by the conveyor 8, and each land 3 is transferred in the reflow furnace 9.
When the cream solder 4 on a is melted and solidified, as shown in FIGS. 5 and 6, an electronic circuit unit in which the corresponding chip component 2 is soldered on each land 3a of the substrate 1 is obtained.

【0004】このような電子回路ユニットの製造ライン
において、基板1上には回路構成に応じて抵抗値の異な
るチップ抵抗や容量の異なるチップコンデンサ等の種々
のチップ部品2が実装され、マウンタ装置7は種類毎に
区分けされた複数のパーツフィーダ等からチップ部品2
をバキューム吸着して基板1上にマウントするようにな
っているため、1台のマウンタ装置7を用いてマウント
可能なチップ部品2の処理能力には限界があるが、例え
ば1台のマウンタ装置7を用いてマウント可能なチップ
部品2が70個であるにも拘らず、基板1上に120個
のチップ部品2をマウントしなければならない場合があ
る。
In the manufacturing line of such an electronic circuit unit, various chip parts 2 such as chip resistors having different resistance values and chip capacitors having different capacities are mounted on the substrate 1 according to the circuit configuration, and the mounter device 7 is mounted. Is a chip component 2 from a plurality of parts feeders etc. sorted by type.
Is mounted on the substrate 1 by vacuum suction, but the processing capacity of the chip component 2 that can be mounted using one mounter device 7 is limited, but for example, one mounter device 7 There are cases where 120 chip components 2 must be mounted on the substrate 1 even though 70 chip components 2 can be mounted by using.

【0005】図8はかかる要望を実現するための従来例
であり、同図に示すように、2台のマウンタ装置7A,
7Bが印刷機5とリフロー炉9との間に直列配置されて
いる。このような製造ラインにおいては、印刷機5で基
板1の各ランド3a上にクリーム半田4を印刷した後、
印刷機5から排出された基板1をコンベア6で前段のマ
ウンタ装置7Aに搬入する。そして、前段のマウンタ装
置7Aで例えば60個のチップ部品2を基板1にマウン
トした後、この基板1をコンベア8Aで後段のマウンタ
装置7Bに搬入し、後段のマウンタ装置7Bで残り60
個のチップ部品2を基板1にマウントする。最後に、後
段のマウンタ装置7Bから排出された基板1をコンベア
8Bでリフロー炉9に搬入し、このリフロー炉9で各ラ
ンド3a上のクリーム半田4を溶融・固化すれば、基板
1上に120個のチップ部品2が実装された電子回路ユ
ニットを得ることができる。
FIG. 8 shows a conventional example for realizing such a request. As shown in FIG. 8, two mounter devices 7A,
7B is arranged in series between the printing machine 5 and the reflow oven 9. In such a production line, after printing the cream solder 4 on each land 3a of the substrate 1 with the printing machine 5,
The substrate 1 discharged from the printing machine 5 is carried by the conveyor 6 into the mounter device 7A at the preceding stage. Then, after mounting, for example, 60 chip components 2 on the substrate 1 by the mounter device 7A in the preceding stage, the substrate 1 is carried into the mounter device 7B in the subsequent stage by the conveyor 8A, and the remaining 60 by the mounter device 7B in the subsequent stage.
The individual chip components 2 are mounted on the substrate 1. Finally, the substrate 1 discharged from the mounter device 7B in the subsequent stage is carried into the reflow oven 9 by the conveyor 8B, and the cream solder 4 on each land 3a is melted and solidified in the reflow oven 9 to obtain 120 An electronic circuit unit in which the individual chip components 2 are mounted can be obtained.

【0006】[0006]

【発明が解決しようとする課題】前述した従来技術によ
れば、印刷機5とリフロー炉9との間に2台のマウンタ
装置7A,7Bを直列配置しているため、1台のマウン
タ装置の処理能力(マウント可能なチップ部品2の数
量)が例えば70個である場合に、2台のマウンタ装置
7A,7Bを用いて最大で140個のチップ部品2を実
装した製品(電子回路ユニット)を製造することができ
る。しかしながら、基板1上に実装されるチップ部品2
の数量は製品の回路構成に応じて変更する必要があり、
1台のマウンタ装置を用いて十分にマウント可能な数量
のチップ部品2、例えば60個のチップ部品2を実装す
べき製品を製造する場合もある。このような場合、前段
のマウンタ装置7Aのみを用いて基板1上に全てのチッ
プ部品2をマウントした後、この基板1を後段のマウン
タ装置7Bを通過してリフロー炉9に搬入すればよい
が、後段のマウンタ装置7Bが実質的に稼働されないた
め、製造ライン全体の稼働効率が著しく低下するという
問題があった。
According to the above-mentioned prior art, since the two mounter devices 7A and 7B are arranged in series between the printing machine 5 and the reflow furnace 9, one mounter device is installed. When the processing capacity (the number of mountable chip parts 2) is, for example, 70, a product (electronic circuit unit) in which a maximum of 140 chip parts 2 are mounted by using the two mounter devices 7A and 7B is provided. It can be manufactured. However, the chip component 2 mounted on the substrate 1
The quantity of must be changed according to the circuit configuration of the product,
In some cases, a single mounter device is used to manufacture a product in which a sufficient number of chip components 2, for example, 60 chip components 2, can be mounted. In such a case, after mounting all the chip components 2 on the substrate 1 using only the mounter device 7A in the previous stage, the substrate 1 may be carried into the reflow furnace 9 through the mounter device 7B in the subsequent stage. However, since the mounter device 7B in the subsequent stage is not substantially operated, there is a problem that the operation efficiency of the entire manufacturing line is significantly reduced.

【0007】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、稼働効率の向上を図
れるチップ部品の実装方法を提供することにある。
The present invention has been made in view of the actual situation of the prior art as described above, and an object thereof is to provide a mounting method of a chip component capable of improving operating efficiency.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明によるチップ部品の実装方法では、1台の印
刷機を用いて基板のランド上にクリーム半田を印刷する
工程と、この印刷機から排出された基板を第1または第
2のマウンタ装置のいずれか一方に選択的に搬入する工
程と、前記第1のマウンタ装置を用いて基板のランド上
にチップ部品を搭載する工程と、前記第1のマウンタ装
置から排出された基板を前記第2のマウンタ装置または
リフロー炉のいずれか一方に選択的に搬入する工程と、
前記第2のマウンタ装置を用いて基板のランド上にチッ
プ部品を搭載する工程と、前記第2のマウンタ装置から
排出された基板を前記リフロー炉に搬入する工程と、前
記リフロー炉を用いてクリーム半田を溶融する工程とを
具備することとする。
In order to achieve the above object, in the method of mounting a chip component according to the present invention, a step of printing cream solder on a land of a board using one printing machine, and this printing Selectively loading the substrate discharged from the machine into either the first or second mounter device, and mounting the chip component on the land of the substrate using the first mounter device, A step of selectively loading the substrate discharged from the first mounter device into either the second mounter device or the reflow furnace;
A step of mounting a chip component on a land of a substrate using the second mounter device, a step of loading the substrate discharged from the second mounter device into the reflow oven, and a cream using the reflow oven. And a step of melting the solder.

【0009】このように構成すると、基板上に1台のマ
ウンタ装置の処理能力以上のチップ部品を実装する場合
は、印刷後の基板を第1のマウンタ装置から第2のマウ
ンタ装置に直列的に搬入し、第1のマウンタ装置で基板
に必要とされるチップ部品の一部をマウントした後、第
2のマウンタ装置で残りのチップ部品をマウントしてか
らリフロー炉に搬入すればよい。一方、基板上に1台の
マウンタ装置の処理能力以内のチップ部品を実装する場
合は、印刷後の基板を第1のマウンタ装置と第2のマウ
ンタ装置に並列的に搬入し、第1のマウンタ装置で基板
に必要とされる全てのチップ部品をマウントすると共
に、第2のマウンタ装置でも基板に必要とされる全ての
チップ部品をマウントした後、これら第1および第2の
マウンタ装置から排出される基板をそれぞれリフロー炉
に搬入すればよい。したがって、いずれの場合において
も、第1および第2のマウンタ装置の両方を有効に稼働
させてチップ部品を実装することができ、特に、多種類
生産における稼働効率を著しく向上させることができ
る。また、印刷後の基板を第1のマウンタ装置と第2の
マウンタ装置に並列的に搬入する場合において、第1お
よび第2のマウンタ装置のいずれか一方をマシントラブ
ルやメンテナンス等の理由で停止したとしても、残りの
マウンタ装置はそのまま稼働させることができるため、
この点からも稼働効率を高めることができる。
According to this structure, when a chip component having a processing capacity higher than that of one mounter device is mounted on the substrate, the printed substrate is serially connected from the first mounter device to the second mounter device. After carrying in and mounting a part of the chip parts required on the substrate by the first mounter device, the remaining chip parts may be mounted by the second mounter device and then carried into the reflow furnace. On the other hand, when mounting a chip component within the processing capacity of one mounter device on the substrate, the printed substrate is loaded in parallel to the first mounter device and the second mounter device, and then the first mounter device is mounted. After mounting all the chip parts required for the board in the device and also mounting all the chip parts required for the board in the second mounter device, the chips are ejected from the first and second mounter devices. Each of the substrates may be loaded into the reflow furnace. Therefore, in any case, it is possible to effectively operate both the first and second mounter devices to mount the chip component, and in particular, it is possible to remarkably improve the operation efficiency in multi-type production. Further, when the printed board is carried in parallel to the first mounter device and the second mounter device, either one of the first mounter device and the second mounter device is stopped due to machine trouble or maintenance. Even so, the rest of the mounter device can be operated as it is,
From this point as well, the operation efficiency can be improved.

【0010】上記の構成において、印刷機から排出され
た基板を第2のマウンタ装置に搬入する第1のバイパス
コンベアと、第1のマウンタ装置から排出された基板を
リフロー炉に搬入する第2のバイパスコンベアとを設け
ることが好ましい。この場合、第1のバイパスコンベア
を第1のマウンタ装置の側方に並設してもよいが、両者
を上下方向にオーバーラップさせると、第1のバイパス
コンベアの配置スペースを削減できて好ましい。同様
に、第2のバイパスコンベアを第2のマウンタ装置の側
方に並設してもよいが、両者を上下方向にオーバーラッ
プさせると、第2のバイパスコンベアの配置スペースを
削減できて好ましい。
In the above structure, the first bypass conveyor for carrying the substrate discharged from the printing machine into the second mounter device and the second bypass conveyor for carrying the substrate discharged from the first mounter device into the reflow furnace. It is preferable to provide a bypass conveyor. In this case, the first bypass conveyors may be arranged side by side on the first mounter device, but if the two are vertically overlapped, it is preferable because the arrangement space for the first bypass conveyors can be reduced. Similarly, the second bypass conveyors may be arranged side by side on the second mounter device, but if the two are vertically overlapped, it is preferable because the space for disposing the second bypass conveyor can be reduced.

【0011】また、上記の構成において、チップ部品が
第1または第2のマウンタ装置のいずれかでマウントさ
れたことを識別可能なマーキングを基板に施すと、印刷
後の基板を第1のマウンタ装置と第2のマウンタ装置に
並列的に搬入した場合に、リフロー炉から同一ロットと
して排出された基板のマーキングを目視することによ
り、この基板上のチップ部品がいずれのマウンタ装置を
用いてマウントされたかを確認できる。その結果、例え
ば製品中にマウント不良が発見された場合、その原因と
なるマウンタ装置を特定することができるため、当該マ
ウンタ装置を停止して修理することにより、残りのマウ
ンタ装置を停止することなく稼働させることができる。
あるいは、印刷機から排出された基板に対して各マウン
タ装置毎に異種のチップ部品をマウントした場合、複数
種類の製品がリフロー炉から同一ロットとして排出され
た後に、マーキングを目視することによって製品毎の区
分けを簡単に行なうことができる。
Further, in the above structure, when the substrate is provided with a marking capable of identifying that the chip component is mounted by either the first or the second mounter device, the printed substrate is the first mounter device. And the second mounter device in parallel, by visually observing the markings of the substrates discharged as the same lot from the reflow furnace, which mounter device was used to mount the chip component on this substrate? Can be confirmed. As a result, for example, if a mounting failure is found in the product, the mounter device that causes it can be identified, so by stopping and repairing the mounter device, it is possible to stop the rest of the mounter device. It can be operated.
Alternatively, when mounting different types of chip parts for each mounter device on the board discharged from the printing machine, after multiple kinds of products are discharged from the reflow oven as the same lot, the markings can be visually checked for each product. Can be easily classified.

【0012】[0012]

【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図1は実施形態例に係る電
子回路ユニットの製造ラインを示すレイアウト図、図2
は該製造ラインの第1の使用方法を示す説明図、図3は
該製造ラインの第2の使用方法を示す説明図、図4は第
1および第2の使用方法によるチップ部品の実装方法を
示すフローチャートである。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a layout diagram showing a manufacturing line of an electronic circuit unit according to the embodiment, and FIG.
Is an explanatory view showing a first usage method of the manufacturing line, FIG. 3 is an explanatory view showing a second usage method of the manufacturing line, and FIG. 4 is a chip component mounting method according to the first and second usage methods. It is a flowchart shown.

【0013】図1に示すように、本実施形態例に係る電
子回路ユニットの製造ラインでは、1台の印刷機10と
1台のリフロー炉11との間に2台のマウンタ装置12
A,12Bが配置されており、これら印刷機10とマウ
ンタ装置12A,12Bおよびリフロー炉11を使用し
て図5,6に示すような電子回路ユニットが製造される
ようになっている。2台のマウンタ装置12A,12B
のうち、前段の第1のマウンタ装置12Aは第1の切換
ステージ13を介して印刷機10に接続され、後段の第
2のマウンタ装置12Bは第2の切換ステージ14を介
してマウンタ装置12Aに接続されている。第1の切換
ステージ13は搬入コンベア15Aと第1のマウンタ装
置12Aおよび搬出コンベア16Aを介して第2の切換
ステージ14に接続されると共に、第1のマウンタ装置
12Aの下部スペースに配置された第1のバイパスコン
ベア17を介して第2の切換ステージ14にも接続され
ている。また、第2の切換ステージ14は搬入コンベア
15Bと第2のマウンタ装置12Bおよび搬出コンベア
16Bを介して排出ステージ19に接続されると共に、
第2のマウンタ装置12Bの下部スペースに配置された
第2のバイパスコンベア18を介して排出ステージ19
にも接続されており、この排出ステージ19はリフロー
炉11に接続されている。
As shown in FIG. 1, in the electronic circuit unit manufacturing line according to this embodiment, two mounter devices 12 are provided between one printing machine 10 and one reflow furnace 11.
A and 12B are arranged, and an electronic circuit unit as shown in FIGS. 5 and 6 is manufactured by using the printing machine 10, the mounter devices 12A and 12B, and the reflow furnace 11. Two mounter devices 12A and 12B
Among them, the first mounter device 12A in the front stage is connected to the printing press 10 via the first switching stage 13, and the second mounter device 12B in the rear stage is connected to the mounter device 12A via the second switching stage 14. It is connected. The first switching stage 13 is connected to the second switching stage 14 via the carry-in conveyor 15A, the first mounter device 12A, and the carry-out conveyor 16A, and is arranged in the space below the first mounter device 12A. It is also connected to the second switching stage 14 via the first bypass conveyor 17. Further, the second switching stage 14 is connected to the discharge stage 19 via the carry-in conveyor 15B, the second mounter device 12B and the carry-out conveyor 16B, and
A discharge stage 19 is provided via a second bypass conveyor 18 arranged in a space below the second mounter device 12B.
The discharge stage 19 is also connected to the reflow furnace 11.

【0014】印刷機10は基板1に設けられた配線パタ
ーン3の各ランド3a上にクリーム半田4を印刷するも
ので、この印刷機10が1枚の基板1にクリーム半田4
を印刷するのに要する処理時間は例えば20〜30秒で
ある。印刷後の基板1は印刷機10から第1の切換ステ
ージ13上に排出され、この第1の切換ステージ13上
で一時的に待機した後、後述する第2の使用方法の場合
は、搬入コンベア15Aを経て第1のマウンタ装置12
Aに順次搬入される。一方、後述する第1の使用方法の
場合、第1の切換ステージ13上の基板1は搬入コンベ
ア15Aと第1のバイパスコンベア17とに選択的に排
出され、搬入コンベア15Aに排出された基板1はその
まま第1のマウンタ装置12Aに搬入され、第1のバイ
パスコンベア17に排出された基板1は、第1のマウン
タ装置12Aの下部スペースを通って第2の切換ステー
ジ14上に一時的に待機された後、第2の切換ステージ
14から搬入コンベア15Bを経て第2のマウンタ装置
12Bに搬入される。この場合、第1および第2のマウ
ンタ装置12A,12Bはスタンバイ状態になると要求
信号SA,SBをそれぞれ出力し、第1の切換ステージ
13では、要求信号SAを受け取った時に基板1を搬入
コンベア15Aに排出し、要求信号SBを受け取った時
に基板1を第1のバイパスコンベア17に排出する。
The printer 10 prints the cream solder 4 on each land 3a of the wiring pattern 3 provided on the substrate 1. The printer 10 prints the cream solder 4 on one substrate 1.
The processing time required for printing is, for example, 20 to 30 seconds. The substrate 1 after printing is discharged from the printing machine 10 onto the first switching stage 13, and after temporarily waiting on the first switching stage 13, in the case of a second usage described later, a carry-in conveyor. The first mounter device 12 through 15A
It is carried in to A one by one. On the other hand, in the case of the first usage described later, the substrate 1 on the first switching stage 13 is selectively discharged to the carry-in conveyor 15A and the first bypass conveyor 17, and the substrate 1 discharged to the carry-in conveyor 15A. The substrate 1 that has been directly loaded into the first mounter device 12A and discharged to the first bypass conveyor 17 passes through the lower space of the first mounter device 12A and temporarily stands by on the second switching stage 14. Then, it is carried into the second mounter device 12B from the second switching stage 14 via the carry-in conveyor 15B. In this case, the first and second mounter devices 12A and 12B output the request signals SA and SB respectively when they enter the standby state, and the first switching stage 13 receives the substrate 1 when the request signal SA is received. And when the request signal SB is received, the substrate 1 is discharged to the first bypass conveyor 17.

【0015】第1および第2のマウンタ装置12A,1
2Bは搬入された基板1の各ランド3a上に多数のチッ
プ部品2をバキューム吸着して自動マウントするもの
で、1台のマウンタ装置12A,12Bが1枚の基板1
にチップ部品2をマウントするのに要する処理時間は例
えば2〜3分であり、また、1台のマウンタ装置12
A,12Bが1枚の基板1にマウント可能なチップ部品
2の数量は最大で例えば70個である。
First and second mounter devices 12A, 1
2B is for automatically mounting by mounting a large number of chip components 2 on each land 3a of the loaded substrate 1 by one mounter device 12A, 12B.
The processing time required to mount the chip component 2 on the chip is, for example, 2 to 3 minutes, and one mounter device 12 is used.
The maximum number of chip components 2 in which A and 12B can be mounted on one substrate 1 is, for example, 70.

【0016】第1のマウンタ装置12Aを用いてチップ
部品2がマウントされた基板1は、搬出コンベア16A
を経て第2の切換ステージ14へ排出され、この第2の
切換ステージ14上で一時的に待機される。そして、後
述する第2の使用方法の場合、第2の切換ステージ14
上の基板1は搬入コンベア15Bを経て第2のマウンタ
装置12Bに順次搬入され、この第2のマウンタ装置1
2Bでチップ部品2がマウントされた後、搬出コンベア
16Bから排出ステージ19を経てリフロー炉11へ搬
入される。一方、後述する第1の使用方法の場合、第2
の切換ステージ14上の基板1は搬入コンベア15Bと
第2のバイパスコンベア18とに選択的に排出され、搬
入コンベア15Bに排出された基板1はそのまま第2の
マウンタ装置12Bに搬入され、この第2のマウンタ装
置12Bでチップ部品2がマウントされた後、搬出コン
ベア16Bから排出ステージ19を経てリフロー炉11
へ搬入される。これに対し、第2の切換ステージ14か
ら第2のバイパスコンベア18に排出された基板1は、
第2のマウンタ装置12Bの下部スペースを通って排出
ステージ19に搬入され、この排出ステージ19を経て
リフロー炉11へと搬入される。
The substrate 1 on which the chip component 2 is mounted by using the first mounter device 12A is the unloading conveyor 16A.
After being discharged, it is discharged to the second switching stage 14 and temporarily stands by on the second switching stage 14. Then, in the case of the second usage described later, the second switching stage 14
The upper substrate 1 is sequentially carried into the second mounter device 12B via the carry-in conveyor 15B.
After the chip component 2 is mounted by 2B, it is carried into the reflow furnace 11 from the carry-out conveyor 16B through the discharge stage 19. On the other hand, in the case of the first usage described later, the second
The substrate 1 on the switching stage 14 is selectively discharged to the carry-in conveyor 15B and the second bypass conveyor 18, and the substrate 1 discharged to the carry-in conveyor 15B is directly carried to the second mounter device 12B. After the chip component 2 is mounted by the mounter device 12B of No. 2, the reflow furnace 11 is passed from the carry-out conveyor 16B through the discharge stage 19.
Be delivered to. On the other hand, the substrate 1 discharged from the second switching stage 14 to the second bypass conveyor 18 is
It is carried into the discharge stage 19 through the lower space of the second mounter device 12B, and is carried into the reflow furnace 11 through the discharge stage 19.

【0017】また、後述する第1の使用方法の場合の
み、第1のマウンタ装置12Aから排出された基板1に
対して識別可能なマーキングが施され、このマーキング
により基板1に例えば赤色のフェルトペン等の着色具を
用いてマークが付けられる。この場合、第2のマウンタ
装置12Bから排出された基板1に対してマーキングは
施されないが、何もマークが付けられていない基板1と
マークが付けられ基板1とにより、これら基板1上のチ
ップ部品2が第1および第2のマウンタ装置12A,1
2Bのいずれを用いてマウントされたかを識別すること
ができる。なお、本実施形態例では、かかるマーキング
を第1のマウンタ装置12Aから排出された直後の基板
1に対して施しているが、第1のマウンタ装置12Aに
搬入される直前の基板1に対して施すようにしてもよ
く、また、第1のマウンタ装置12Aの代わりに第2の
マウンタ装置12Bを用いてマウントされた基板1に対
してマーキングを施しててもよく、あるいは、第1およ
び第2のマウンタ装置12A,12Bを用いてマウント
された両方の基板1に対して互いに異なる着色でマーキ
ングを施してもよい。
Further, only in the case of the first usage described later, the substrate 1 discharged from the first mounter device 12A is provided with an identifiable marking, and the marking is applied to the substrate 1, for example, a red felt pen. The marking is made using a coloring tool such as. In this case, the substrate 1 discharged from the second mounter device 12B is not marked, but the substrate 1 having no mark and the marked substrate 1 allow the chips on the substrate 1 to be removed. The component 2 is the first and second mounter devices 12A, 1
It can be identified which of 2B was used to mount. In addition, in the present embodiment, such marking is applied to the substrate 1 immediately after being discharged from the first mounter device 12A, but to the substrate 1 immediately before being loaded into the first mounter device 12A. Alternatively, the mounted substrate 1 may be marked using the second mounter device 12B instead of the first mounter device 12A, or the first and second mounters 12A and 12B may be used. It is also possible to mark the both substrates 1 mounted by using the mounter devices 12A and 12B with different colors.

【0018】リフロー炉11は搬入された基板1上のク
リーム半田4を溶融してチップ部品2の両電極部2aを
対応する各ランド3a上に半田付けするもので、このリ
フロー炉11が1枚の基板1上のクリーム半田4を溶融
するのに要する処理時間は例えば20〜30秒である。
The reflow furnace 11 melts the cream solder 4 carried on the substrate 1 and solders both electrode portions 2a of the chip component 2 onto the corresponding lands 3a. One reflow furnace 11 is provided. The processing time required to melt the cream solder 4 on the substrate 1 is, for example, 20 to 30 seconds.

【0019】次に、上記した製造ラインによるチップ部
品2の実装方法を図2〜図4に基づいて説明する。
Next, a method of mounting the chip component 2 on the above manufacturing line will be described with reference to FIGS.

【0020】本実施形態例においては、製造ラインを稼
働させる前の準備工程として、図4のステップS−1に
示すように、図示せぬ切換えスイッチ等によって第1の
使用方法と第1の使用方法のいずれか一方を選択する。
ここで、第1の使用方法は、基板1上に1台のマウンタ
装置12Aまたは12Bの処理能力内のチップ部品2を
実装する方法であり、この場合の基板1の搬送方向が図
2中に実線と破線の矢印で示されている。一方、第2の
使用方法は、基板1上に1台のマウンタ装置12Aまた
は12Bの処理能力を越える数量のチップ部品2を実装
する方法であり、この場合の基板1の搬送方向が図3中
に実線の矢印で示されている。
In this embodiment, as a preparatory step before operating the manufacturing line, as shown in step S-1 of FIG. 4, a first use method and a first use method are performed by a changeover switch (not shown). Choose one of the methods.
Here, the first use method is a method of mounting the chip component 2 within the processing capacity of one mounter device 12A or 12B on the substrate 1, and in this case, the transfer direction of the substrate 1 is as shown in FIG. It is shown by solid and dashed arrows. On the other hand, the second usage method is a method of mounting the chip parts 2 on the substrate 1 in an amount exceeding the processing capacity of one mounter device 12A or 12B. In this case, the substrate 1 is conveyed in the direction shown in FIG. Is indicated by a solid arrow.

【0021】まず、図2と図4を参照して第1の使用方
法について説明すると、図4のステップS−1で第1の
使用方法が選択された場合、図示せぬローダ等を用いて
基板1を印刷機10に供給した後、ステップS−2に示
すように、この印刷機10で基板1上に図示せぬマスク
を載置してクリーム半田4をスキーズすることにより、
クリーム半田4をマスクを通して各ランド3a上に印刷
する。次に、印刷機10から排出された基板1を第1の
切換ステージ13上に一時的に待機させた後、ステップ
S−3に示すように、この第1の切換ステージ13で第
1および第2のマウンタ装置12A,12Bからの要求
信号SA,SBを待つ。
First, the first method of use will be described with reference to FIGS. 2 and 4. When the first method of use is selected in step S-1 of FIG. 4, a loader or the like (not shown) is used. After supplying the substrate 1 to the printing machine 10, as shown in step S-2, a mask (not shown) is placed on the substrate 1 and the cream solder 4 is squeezed by the printing machine 10 by
The cream solder 4 is printed on each land 3a through a mask. Next, after the substrate 1 discharged from the printing machine 10 is temporarily made to stand by on the first switching stage 13, as shown in step S-3, the first and the first switching stages 13 are operated. It waits for request signals SA and SB from the second mounter devices 12A and 12B.

【0022】ステップS−3において要求信号SAを受
け取ると、第1の切換ステージ13上の基板1は図2の
実線で示す矢印に沿ってリフロー炉11まで搬送され
る。すなわち、第1のマウンタ装置12Aから要求信号
SAが出力された場合、第1の切換ステージ13上の基
板1は搬入コンベア15Aから第1のマウンタ装置12
Aに搬入され、ステップS−4に示すように、第1のマ
ウンタ装置12Aで基板1に対して必要とされる全ての
チップ部品2を順次バキューム吸着して自動マウント
し、各チップ部品2の両電極部2aをクリーム半田4を
介して対応するランド3a上に搭載する。第1のマウン
タ装置12Aで基板1上に全てのチップ部品2がマウン
トされると、ステップS−5に示すように、第1のマウ
ンタ装置12Aから搬出コンベア16Bに排出された基
板1に対してマーキングが施され、このマーキング後に
基板1は第2のバイパスコンベア18を経て排出ステー
ジ19上に搬送される。しかる後、基板1を排出ステー
ジ19からリフロー炉11に搬入し、ステップS−6に
示すように、基板1がリフロー炉11内を通過する間に
各ランド3a上のクリーム半田4を溶融・固化すること
により、各チップ部品2を基板1のランド3a上にリフ
ロー半田する。
When the request signal SA is received in step S-3, the substrate 1 on the first switching stage 13 is conveyed to the reflow furnace 11 along the arrow shown by the solid line in FIG. That is, when the request signal SA is output from the first mounter device 12A, the substrate 1 on the first switching stage 13 is transferred from the carry-in conveyor 15A to the first mounter device 12A.
As shown in step S-4, the first mounter device 12A sequentially vacuum-sucks and automatically mounts all the chip components 2 required for the substrate 1 to mount each chip component 2 as shown in step S-4. Both electrode portions 2a are mounted on the corresponding lands 3a via the cream solder 4. When all the chip components 2 are mounted on the substrate 1 by the first mounter device 12A, as shown in step S-5, the substrate 1 discharged from the first mounter device 12A to the carry-out conveyor 16B is removed. Marking is performed, and after this marking, the substrate 1 is conveyed onto the discharge stage 19 via the second bypass conveyor 18. After that, the substrate 1 is carried into the reflow furnace 11 from the discharge stage 19, and as shown in step S-6, the cream solder 4 on each land 3a is melted and solidified while the substrate 1 passes through the reflow furnace 11. By doing so, each chip component 2 is reflow-soldered on the land 3a of the substrate 1.

【0023】一方、ステップS−3において要求信号S
Bを受け取ると、第1の切換ステージ13上の基板1は
図2の破線で示す矢印に沿ってリフロー炉11まで搬送
される。すなわち、第2のマウンタ装置12Bから要求
信号SBが出力された場合、第1の切換ステージ13上
の基板1は第1のバイパスコンベア17を経て第2の切
換ステージ14に搬送された後、この第2の切換ステー
ジ14から搬入コンベア15Bを経て第2のマウンタ装
置12Bに搬入される。そして、ステップS−7に示す
ように、第2のマウンタ装置12Bで基板1に対して必
要とされる全てのチップ部品2を順次バキューム吸着し
て自動マウントし、各チップ部品2の両電極部2aをク
リーム半田4を介して対応するランド3a上に搭載す
る。第2のマウンタ装置12Bで基板1上に全てのチッ
プ部品2がマウントされると、この基板1は第2のマウ
ンタ装置12Bから搬出コンベア16Bを経て排出ステ
ージ19上に搬送される。しかる後、基板1を排出ステ
ージ19からリフロー炉11に搬入し、ステップS−6
に示すように、基板1がリフロー炉11内を通過する間
に各ランド3a上のクリーム半田4を溶融・固化するこ
とにより、各チップ部品2を基板1のランド3a上にリ
フロー半田する。
On the other hand, in step S-3, the request signal S
Upon receiving B, the substrate 1 on the first switching stage 13 is transported to the reflow furnace 11 along the arrow indicated by the broken line in FIG. That is, when the request signal SB is output from the second mounter device 12B, the substrate 1 on the first switching stage 13 is conveyed to the second switching stage 14 via the first bypass conveyor 17, and then this It is carried into the second mounter device 12B from the second switching stage 14 via the carry-in conveyor 15B. Then, as shown in step S-7, all the chip components 2 required for the substrate 1 are sequentially vacuum sucked and automatically mounted by the second mounter device 12B, and both electrode parts of each chip component 2 are mounted. 2a is mounted on the corresponding land 3a via the cream solder 4. When all the chip components 2 are mounted on the substrate 1 by the second mounter device 12B, the substrate 1 is conveyed from the second mounter device 12B to the discharge stage 19 via the carry-out conveyor 16B. After that, the substrate 1 is carried into the reflow furnace 11 from the discharge stage 19, and step S-6 is performed.
As shown in FIG. 3, each chip component 2 is reflow-soldered on the land 3 a of the board 1 by melting and solidifying the cream solder 4 on each land 3 a while the board 1 passes through the reflow furnace 11.

【0024】そして、ステップS−6においてリフロー
半田した後、図示せぬアンローダ等を用いて基板1をリ
フロー炉11から排出すれば、図5,6に示すような電
子回路ユニットが得られる。その際、第1のマウンタ装
置12Aを用いてチップ部品2がマウントされた基板1
にマーキングが施されているので、リフロー炉11から
製品(電子回路ユニット)が同一ロットとして順次排出
された後に、マーキングを目視することで各製品のチッ
プ部品2がいずれのマウンタ装置12A,12B,を用
いてマウントされたかを確認できる。その結果、例えば
製品中にマウント不良が発見された場合、その原因とな
るマウンタ装置を特定することができるため、当該マウ
ンタ装置を停止して修理することにより、残りのマウン
タ装置を停止することなく稼働させることができる。あ
るいは、印刷機10から排出された基板1に対して第1
および第2のマウンタ装置12A,12B毎に異種のチ
ップ部品2をマウントした場合も、2種類の製品がリフ
ロー炉11から同一ロットとして排出された後に、マー
キングを目視することによって製品毎の区分けを簡単に
行なうことができる。
After the reflow soldering in step S-6, the substrate 1 is discharged from the reflow furnace 11 by using an unloader (not shown) or the like to obtain an electronic circuit unit as shown in FIGS. At that time, the substrate 1 on which the chip component 2 is mounted by using the first mounter device 12A
Since the products (electronic circuit units) are sequentially discharged from the reflow furnace 11 as the same lot, the chip parts 2 of each product can be attached to any of the mounter devices 12A, 12B, You can check if it is mounted using. As a result, for example, if a mounting failure is found in the product, the mounter device that causes it can be identified, so by stopping and repairing the mounter device, it is possible to stop the rest of the mounter device. It can be operated. Alternatively, for the substrate 1 ejected from the printing machine 10, the first
Also, when dissimilar chip parts 2 are mounted on each of the second mounter devices 12A and 12B, after the two kinds of products are discharged from the reflow furnace 11 as the same lot, the markings can be visually checked to classify the products. It can be done easily.

【0025】なお、印刷機10が1枚の基板1の各ラン
ド3a上にクリーム半田4を印刷するのに要する処理時
間は20〜30秒で、各マウンタ装置12A,12Bが
1枚の基板1にチップ部品2をマウントするのに要する
処理時間は2〜3分であるため、例えば第1のマウンタ
装置12Aで基板1上に全てのチップ部品2をマウント
している間に、印刷機10では少なくとも3枚以上の基
板1にクリーム半田4を印刷することができる。これに
より、第1の切換ステージ13上には1枚以上の基板1
が常時待機され、要求信号SA,SBを出力した第1お
よび第2のマウンタ装置12A,12Bに対してすぐに
基板1を搬入することができる。同様に、リフロー炉1
1が1枚の基板1に対してリフロー半田するのに要する
処理時間は20〜30秒で、各マウンタ装置12A,1
2Bが1枚の基板1にチップ部品2をマウントするのに
要する処理時間は2〜3分であるため、第1および第2
のマウンタ装置12A,12Bから順次排出された基板
1を待ち時間なくリフロー炉11に供給することができ
る。
The processing time required for the printing machine 10 to print the cream solder 4 on each land 3a of one substrate 1 is 20 to 30 seconds, and each mounter device 12A, 12B has one substrate 1 Since the processing time required to mount the chip components 2 on the substrate is 2 to 3 minutes, for example, while the first mounter device 12A mounts all the chip components 2 on the substrate 1, The cream solder 4 can be printed on at least three or more substrates 1. As a result, one or more substrates 1 are placed on the first switching stage 13.
The substrate 1 can be immediately loaded into the first and second mounter devices 12A and 12B that output the request signals SA and SB. Similarly, reflow furnace 1
It takes 20 to 30 seconds to perform reflow soldering for one substrate 1 on one substrate 1, and each mounter device 12A, 1
Since the processing time required for 2B to mount the chip component 2 on one substrate 1 is 2 to 3 minutes, the first and the second
The substrates 1 sequentially discharged from the mounter devices 12A and 12B can be supplied to the reflow furnace 11 without waiting time.

【0026】次に、図3と図4を参照して第2の使用方
法について説明すると、図4のステップS−1で第2の
使用方法が選択された場合、図示せぬローダ等を用いて
基板1を印刷機10に供給した後、ステップS−8に示
すように、この印刷機10で基板1上に図示せぬマスク
を載置してクリーム半田4をスキーズすることにより、
クリーム半田4をマスクを通して各ランド3a上に印刷
する。次に、印刷機10から排出された基板1を第1の
切換ステージ13上に一時的に待機させた後、第1のマ
ウンタ装置12Aからの要求信号SAを待ち、第1のマ
ウンタ装置12Aからの要求信号SAを受け取ると、第
1の切換ステージ13上の基板は図3の実線で示す矢印
に沿ってリフロー炉11まで搬送される。
Next, the second method of use will be described with reference to FIGS. 3 and 4. When the second method of use is selected in step S-1 of FIG. 4, a loader or the like (not shown) is used. After supplying the substrate 1 to the printing machine 10 by using the printing machine 10, a mask (not shown) is placed on the substrate 1 and the cream solder 4 is squeezed by the printing machine 10 as shown in step S-8.
The cream solder 4 is printed on each land 3a through a mask. Next, the substrate 1 ejected from the printing machine 10 is temporarily placed on the first switching stage 13 and then waits for the request signal SA from the first mounter device 12A, and then the first mounter device 12A. When the request signal SA is received, the substrate on the first switching stage 13 is transported to the reflow furnace 11 along the arrow shown by the solid line in FIG.

【0027】すなわち、第1の切換ステージ13上の基
板1は搬入コンベア15Aから第1のマウンタ装置12
Aに順次搬入され、ステップS−9に示すように、第1
のマウンタ装置12Aで基板1に対して必要とされるチ
ップ部品2の約半分、例えば60個のチップ部品2を順
次バキューム吸着して自動マウントし、これらチップ部
品2の両電極部2aをクリーム半田4を介して対応する
ランド3a上に搭載する。ステップS−9において基板
1上に約半分のチップ部品2がマウントされると、この
基板1は第1のマウンタ装置12Aから搬出コンベア1
6Aと第2の切換ステージ14および搬入コンベア15
Bを経て第2のマウンタ装置12Bに搬入される。そし
て、ステップS−10に示すように、第2のマウンタ装
置12Bで基板1に対して残りのチップ部品2、例えば
60個のチップ部品2を順次バキューム吸着して自動マ
ウントし、これらチップ部品2の両電極部2aをクリー
ム半田4を介して対応するランド3a上に搭載する。こ
のようにして基板1上に必要とされる全てのチップ部品
2がマウントされると、この基板1は第2のマウンタ装
置12Bから搬出コンベア16Bを経て排出ステージ1
9上に搬送される。しかる後、基板1を排出ステージ1
9からリフロー炉11に搬入し、ステップS−6に示す
ように、基板1がリフロー炉11内を通過する間に各ラ
ンド3a上のクリーム半田4を溶融・固化することによ
り、各チップ部品2を基板1のランド3a上にリフロー
半田する。
That is, the substrate 1 on the first switching stage 13 is transferred from the carry-in conveyor 15A to the first mounter device 12
Are sequentially loaded into A, and as shown in step S-9, the first
With the mounter device 12A, approximately half of the chip components 2 required for the substrate 1, for example, 60 chip components 2 are sequentially vacuum-adsorbed and automatically mounted, and both electrode portions 2a of these chip components 2 are soldered with cream. It mounts on the corresponding land 3a through 4. When about half of the chip components 2 are mounted on the board 1 in step S-9, the board 1 is removed from the first mounter device 12A.
6A, second switching stage 14 and carry-in conveyor 15
After passing through B, it is carried into the second mounter device 12B. Then, as shown in step S-10, the second mounter device 12B sequentially vacuum-adsorbs the remaining chip components 2, for example, 60 chip components 2, onto the substrate 1, and automatically mounts them. Both electrode portions 2a are mounted on the corresponding lands 3a via the cream solder 4. When all the required chip components 2 are mounted on the substrate 1 in this manner, the substrate 1 is discharged from the second mounter device 12B through the carry-out conveyor 16B.
9 is conveyed. After that, the substrate 1 is discharged to the stage 1
9 to the reflow furnace 11, and as shown in step S-6, the cream solder 4 on each land 3a is melted and solidified while the substrate 1 passes through the reflow furnace 11, so that each chip component 2 Is reflow-soldered on the land 3a of the substrate 1.

【0028】上記実施形態例によれば、1台の第1のマ
ウンタ装置12Aまたは第2のマウンタ装置12Bの処
理能力内のチップ部品2を基板1上に実装する場合は、
第1の使用方法を選択して印刷後の基板1を第1のマウ
ンタ装置12Aと第2のマウンタ装置12Bに並列的に
搬入し、第1のマウンタ装置12Aで基板1に必要とさ
れる全てのチップ部品2をマウントすると共に、第2の
マウンタ装置12Bでも基板1に必要とされる全てのチ
ップ部品2をマウントした後、これら第1および第2の
マウンタ装置12A,12Bから排出される基板をそれ
ぞれリフロー炉11に搬入すればよい。一方、1台の第
1のマウンタ装置12Aまたは第2のマウンタ装置12
Bの処理能力以上のチップ部品2を基板1上に実装する
場合は、第2の使用方法を選択して印刷後の基板1を第
1のマウンタ装置12Aから第2のマウンタ装置12B
に直列的に搬入し、第1のマウンタ装置12Aで基板1
に必要とされるチップ部品2の一部をマウントした後、
第2のマウンタ装置12Bで残りのチップ部品2をマウ
ントしてからリフロー炉11に搬入すればよい。したが
って、第1および第2の使用方法のいずれを実行した場
合においても、2台のマウンタ装置12A,12Bを停
止させることなく有効に稼働させてチップ部品2を実装
することができ、特に、多種類生産における稼働効率を
著しく向上させることができる。また、第1の使用方法
を実行した場合において、第1および第2のマウンタ装
置12A,12Bのいずれか一方をマシントラブルやメ
ンテナンス等の理由で停止したとしても、残りのマウン
タ装置はそのまま稼働させることができるため、この点
からも稼働効率を高めることができる。
According to the above embodiment, when the chip component 2 within the processing capability of the first mounter device 12A or the second mounter device 12B is mounted on the substrate 1,
The substrate 1 after printing by selecting the first usage method is loaded in parallel to the first mounter device 12A and the second mounter device 12B, and all the substrates 1 required by the first mounter device 12A are loaded. After mounting all the chip components 2 required for the substrate 1 in the second mounter device 12B as well as mounting the chip components 2 of the above, the substrates discharged from the first and second mounter devices 12A and 12B. Each of these may be carried into the reflow furnace 11. On the other hand, one first mounter device 12A or one second mounter device 12
When the chip component 2 having a processing capacity of B or higher is mounted on the substrate 1, the second usage method is selected to print the printed substrate 1 from the first mounter device 12A to the second mounter device 12B.
Are serially loaded into the first mounter device 12A and the substrate 1
After mounting a part of the chip component 2 required for
The remaining chip component 2 may be mounted by the second mounter device 12B and then loaded into the reflow furnace 11. Therefore, regardless of which of the first and second usage methods is performed, the two mounter devices 12A and 12B can be effectively operated without stopping and the chip component 2 can be mounted. It is possible to significantly improve the operation efficiency in the type production. Further, when the first usage method is executed, even if either one of the first and second mounter devices 12A and 12B is stopped due to a machine trouble, maintenance, or the like, the remaining mounter devices are operated as they are. Therefore, the operating efficiency can be improved also from this point.

【0029】また、第1の使用方法を実行した場合に用
いられる第1のバイパスコンベア17が第1のマウンタ
装置12Aの下部スペースに配置され、第2のバイパス
コンベア18も第2のマウンタ装置12Bの下部スペー
スに配置されているため、これら第1および第2のバイ
パスコンベア17,18の配置スペースを削減すること
ができる。この場合、第1のバイパスコンベア17を第
1のマウンタ装置12Aの上部スペースに配置したり、
第2のバイパスコンベア18を第2のマウンタ装置12
Bの上部スペースに配置しても同様の効果がある。
Further, the first bypass conveyor 17 used when the first usage method is executed is arranged in the space below the first mounter device 12A, and the second bypass conveyor 18 is also the second mounter device 12B. Since it is arranged in the lower space of the above, the arrangement space of these first and second bypass conveyors 17 and 18 can be reduced. In this case, the first bypass conveyor 17 is arranged in the upper space of the first mounter device 12A,
The second bypass conveyor 18 is connected to the second mounter device 12
The same effect can be obtained by disposing it in the upper space of B.

【0030】さらに、チップ部品2が両マウンタ装置1
2A,12Bのいずれかでマウントされたことを識別可
能なマーキングを基板1に施したので、第1の使用方法
を実行した場合、すなわち、印刷後の基板1を第1のマ
ウンタ装置と第2のマウンタ装置に並列的に搬入した場
合に、リフロー炉11から同一ロットとして排出された
基板1のマーキングを目視することにより、この基板1
上のチップ部品2がいずれのマウンタ装置12A,12
Bを用いてマウントされたかを確認できる。その結果、
例えば製品(電子回路ユニット)中にマウント不良が発
見された場合、その原因となるマウンタ装置を特定する
ことができるため、当該マウンタ装置を停止して修理す
ることにより、残りのマウンタ装置を停止することなく
稼働させることができる。あるいは、印刷機10から排
出された基板1に対して各マウンタ装置12A,12B
毎に異種のチップ部品2をマウントした場合、複数種類
の製品がリフロー炉11から同一ロットとして排出され
た後に、マーキングを目視することによって製品毎の区
分けを簡単に行なうことができる。
Furthermore, the chip component 2 is a double mounter device 1.
Since the substrate 1 is provided with a marking that can be identified as being mounted by either 2A or 12B, when the first usage method is performed, that is, the printed substrate 1 is used as the first mounter device and the second mounter device. When the substrates 1 are loaded into the mounter device in parallel, the markings of the substrates 1 discharged from the reflow furnace 11 in the same lot can be visually observed.
Any of the mounter devices 12A and 12
You can use B to check if it is mounted. as a result,
For example, if a mounting defect is found in a product (electronic circuit unit), the mounter device that causes the mount defect can be identified. Therefore, by stopping and mounting the mounter device, the rest of the mounter devices are stopped. Can be operated without Alternatively, each mounter device 12A, 12B may be attached to the substrate 1 ejected from the printing machine 10.
When different kinds of chip parts 2 are mounted for each, after the plural kinds of products are discharged from the reflow furnace 11 as the same lot, the markings can be visually checked to easily classify the products.

【0031】なお、上記実施形態例では、1台の印刷機
10と1台のリフロー炉11との間に2台のマウンタ装
置12A,12Bを配置した場合について説明したが、
印刷機10とリフロー炉11の処理能力に余裕があれ
ば、第2のマウンタ装置12Bとリフロー炉11との間
に上記と同様のマウンタ装置を1台以上配置することも
可能である。
In the above embodiment, the case where two mounter devices 12A and 12B are arranged between one printing machine 10 and one reflow oven 11 has been described.
If the printing machine 10 and the reflow oven 11 have sufficient processing capacity, it is possible to arrange one or more mounter apparatuses similar to the above between the second mounter apparatus 12B and the reflow oven 11.

【0032】[0032]

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
The present invention is carried out in the form as described above, and has the following effects.

【0033】1台の印刷機と1台のリフロー炉との間に
複数台のマウンタ装置を配置した製造ラインにおいて、
基板上に1台のマウンタ装置の処理能力以上のチップ部
品を実装する場合は、印刷後の基板を第1のマウンタ装
置から第2のマウンタ装置に直列的に搬入し、第1のマ
ウンタ装置で基板に必要とされるチップ部品の一部をマ
ウントした後、第2のマウンタ装置で残りのチップ部品
をマウントしてからリフロー炉に搬入すればよい。一
方、基板上に1台のマウンタ装置の処理能力以内のチッ
プ部品を実装する場合は、印刷後の基板を第1のマウン
タ装置と第2のマウンタ装置に並列的に搬入し、第1の
マウンタ装置で基板に必要とされる全てのチップ部品を
マウントすると共に、第2のマウンタ装置でも基板に必
要とされる全てのチップ部品をマウントした後、これら
第1および第2のマウンタ装置から排出される基板をそ
れぞれリフロー炉に搬入すればよい。したがって、いず
れの場合においても、第1および第2のマウンタ装置の
両方を有効に稼働させてチップ部品を実装することがで
き、特に、多種類生産における稼働効率を著しく向上さ
せることができる。また、印刷後の基板を第1のマウン
タ装置と第2のマウンタ装置に並列的に搬入する場合に
おいて、第1および第2のマウンタ装置のいずれか一方
をマシントラブルやメンテナンス等の理由で停止したと
しても、残りのマウンタ装置はそのまま稼働させること
ができるため、この点からも稼働効率を高めることがで
きる。
In a production line in which a plurality of mounter devices are arranged between one printing machine and one reflow oven,
When mounting a chip component with a processing capacity of one mounter device or more on a substrate, the printed substrate is transferred from the first mounter device to the second mounter device in series, and the first mounter device is used. After mounting a part of the chip components required on the substrate, the remaining mount of the chip components may be mounted by the second mounter device and then carried into the reflow furnace. On the other hand, when mounting a chip component within the processing capacity of one mounter device on the substrate, the printed substrate is loaded in parallel to the first mounter device and the second mounter device, and then the first mounter device is mounted. After mounting all the chip parts required for the board in the device and also mounting all the chip parts required for the board in the second mounter device, the chips are ejected from the first and second mounter devices. Each of the substrates may be loaded into the reflow furnace. Therefore, in any case, it is possible to effectively operate both the first and second mounter devices to mount the chip component, and in particular, it is possible to remarkably improve the operation efficiency in multi-type production. Further, when the printed board is carried in parallel to the first mounter device and the second mounter device, either one of the first mounter device and the second mounter device is stopped due to machine trouble or maintenance. Even so, since the remaining mounter device can be operated as it is, the operating efficiency can be improved also from this point.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態例に係る電子回路ユニットの製造ライ
ンを示すレイアウト図である。
FIG. 1 is a layout diagram illustrating a manufacturing line of an electronic circuit unit according to an exemplary embodiment.

【図2】該製造ラインの第1の使用方法を示す説明図で
ある。
FIG. 2 is an explanatory diagram showing a first method of using the manufacturing line.

【図3】該製造ラインの第2の使用方法を示す説明図で
ある。
FIG. 3 is an explanatory diagram showing a second method of using the manufacturing line.

【図4】第1および第2の使用方法によるチップ部品の
実装方法を示すフローチャートである。
FIG. 4 is a flowchart showing a chip component mounting method according to first and second usage methods.

【図5】電子回路ユニットの平面図である。FIG. 5 is a plan view of an electronic circuit unit.

【図6】該電子回路ユニットの断面図である。FIG. 6 is a cross-sectional view of the electronic circuit unit.

【図7】従来例に係る電子回路ユニットの製造ラインを
示すレイアウト図である。
FIG. 7 is a layout diagram showing a manufacturing line of an electronic circuit unit according to a conventional example.

【図8】2台のマウンタ装置を使用した従来例に係る電
子回路ユニットの製造ラインを示すレイアウト図であ
る。
FIG. 8 is a layout diagram showing a manufacturing line of an electronic circuit unit according to a conventional example using two mounter devices.

【符号の説明】[Explanation of symbols]

1 基板 2 チップ部品 2a 電極部 3 配線パターン 3a ランド 4 クリーム半田 10 印刷機 11 リフロー炉 12A 第1のマウンタ装置 12B 第2のマウンタ装置 13 第1の切換ステージ 14 第2の切換ステージ 15A,15B 搬入コンベア 16A,16B 搬出コンベア 17 第1のバイパスコンベア 18 第2のバイパスコンベア 19 排出ステージ 1 substrate 2 chip parts 2a Electrode part 3 wiring patterns 3a land 4 cream solder 10 printing machines 11 reflow furnace 12A First mounter device 12B Second mounter device 13 First switching stage 14 Second switching stage 15A, 15B carry-in conveyor 16A, 16B carry-out conveyor 17 First bypass conveyor 18 Second bypass conveyor 19 Discharge stage

───────────────────────────────────────────────────── フロントページの続き (72)発明者 氏家 康裕 福島県相馬市石上字宝田69 株式会社アリ ーナ内 Fターム(参考) 5E313 AA02 AA11 DD02 DD03 DD12 DD14 DD50 EE50 FG01 FG02 FG05 FG06 5E319 AA03 AB05 AC01 BB05 CC33 CD29 CD35 GG15    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yasuhiro Ujiie             69 Takarada Ishigami, Soma City, Fukushima Prefecture Ali Co., Ltd.             Inside F term (reference) 5E313 AA02 AA11 DD02 DD03 DD12                       DD14 DD50 EE50 FG01 FG02                       FG05 FG06                 5E319 AA03 AB05 AC01 BB05 CC33                       CD29 CD35 GG15

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 1台の印刷機を用いて基板のランド上に
クリーム半田を印刷する工程と、この印刷機から排出さ
れた基板を第1または第2のマウンタ装置のいずれか一
方に選択的に搬入する工程と、前記第1のマウンタ装置
を用いて基板のランド上にチップ部品を搭載する工程
と、前記第1のマウンタ装置から排出された基板を前記
第2のマウンタ装置またはリフロー炉のいずれか一方に
選択的に搬入する工程と、前記第2のマウンタ装置を用
いて基板のランド上にチップ部品を搭載する工程と、前
記第2のマウンタ装置から排出された基板を前記リフロ
ー炉に搬入する工程と、前記リフロー炉を用いてクリー
ム半田を溶融する工程とを具備することを特徴とするチ
ップ部品の実装方法。
1. A step of printing cream solder on a land of a board using one printing machine, and a board discharged from this printing machine is selectively used for either the first or second mounter device. The step of loading the chip component onto the land of the substrate by using the first mounter device, and the substrate discharged from the first mounter device in the second mounter device or the reflow furnace. A step of selectively loading into either one, a step of mounting a chip component on a land of a substrate by using the second mounter device, and a substrate discharged from the second mounter device into the reflow furnace. A mounting method for a chip component, comprising: a step of carrying in and a step of melting the cream solder using the reflow furnace.
【請求項2】 請求項1の記載において、前記印刷機か
ら排出された基板を前記第2のマウンタ装置に搬入する
第1のバイパスコンベアと、前記第1のマウンタ装置か
ら排出された基板を前記リフロー炉に搬入する第2のバ
イパスコンベアとを設けたことを特徴とするチップ部品
の実装方法。
2. The first bypass conveyor for carrying a substrate discharged from the printing machine into the second mounter device, and the substrate discharged from the first mounter device according to claim 1. A chip component mounting method, comprising: a second bypass conveyor that is carried into a reflow furnace.
【請求項3】 請求項2の記載において、前記第1のバ
イパスコンベアと前記第1のマウンタ装置とを上下方向
にオーバーラップさせたことを特徴とするチップ部品の
実装方法。
3. The chip component mounting method according to claim 2, wherein the first bypass conveyor and the first mounter device are vertically overlapped with each other.
【請求項4】 請求項2の記載において、前記第2のバ
イパスコンベアと前記第2のマウンタ装置とを上下方向
にオーバーラップさせたことを特徴とするチップ部品の
実装方法。
4. The chip component mounting method according to claim 2, wherein the second bypass conveyor and the second mounter device are vertically overlapped with each other.
【請求項5】 請求項1の記載において、チップ部品が
前記第1または第2のマウンタ装置のいずれかでマウン
トされたことを識別可能なマーキングを基板に施す工程
を具備することを特徴とするチップ部品の実装方法。
5. The method according to claim 1, further comprising the step of providing a marking on the substrate that can identify that the chip component is mounted by either the first or second mounter device. Chip component mounting method.
JP2001360745A 2001-11-27 2001-11-27 Mounting method for chip Pending JP2003163499A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001360745A JP2003163499A (en) 2001-11-27 2001-11-27 Mounting method for chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001360745A JP2003163499A (en) 2001-11-27 2001-11-27 Mounting method for chip

Publications (1)

Publication Number Publication Date
JP2003163499A true JP2003163499A (en) 2003-06-06

Family

ID=19171506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001360745A Pending JP2003163499A (en) 2001-11-27 2001-11-27 Mounting method for chip

Country Status (1)

Country Link
JP (1) JP2003163499A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122729A1 (en) * 2008-04-02 2009-10-08 パナソニック株式会社 Screen printer
JP2010232693A (en) * 2003-07-22 2010-10-14 Fuji Mach Mfg Co Ltd Electronic circuit producing method and electronic circuit production system
JP2011216915A (en) * 2011-07-29 2011-10-27 Panasonic Corp Component mounting line and component mounting method
JP2011223038A (en) * 2011-07-29 2011-11-04 Panasonic Corp Screen printing device and screen printing method
JP2011223037A (en) * 2011-07-28 2011-11-04 Panasonic Corp Screen printing system and screen printing method
JP2011244001A (en) * 2011-07-28 2011-12-01 Panasonic Corp Electronic component mounting line and electronic component mounting method
JP2012169687A (en) * 2012-06-15 2012-09-06 Panasonic Corp Electronic component packaging line and electronic component packaging method
JP2012169686A (en) * 2012-06-15 2012-09-06 Panasonic Corp Electronic component packaging line and electronic component packaging method
JP2012209570A (en) * 2012-06-15 2012-10-25 Panasonic Corp Screen printing system and screen printing method
JP2012235169A (en) * 2012-09-03 2012-11-29 Panasonic Corp Electronic component mounting line and electronic component mounting method
JP2012245788A (en) * 2012-09-03 2012-12-13 Panasonic Corp Screen printing system, and screen printing method
JP2013042189A (en) * 2012-11-30 2013-02-28 Panasonic Corp Component packaging line and component packaging method
CN101982032B (en) * 2008-04-04 2013-08-28 松下电器产业株式会社 Electronic component mounting apparatus
JP2013236111A (en) * 2013-08-21 2013-11-21 Panasonic Corp Component mounting line, component mounting method and screen printing apparatus
US8776685B2 (en) 2007-09-11 2014-07-15 Panasonic Corporation Screen printing apparatus
CN104517867A (en) * 2013-10-03 2015-04-15 株式会社日立制作所 Electrode forming device and electrode forming method
CN103596416B (en) * 2013-01-09 2017-01-11 中山市鸿菊自动化设备制造有限公司 High-speed array chip mounter

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232693A (en) * 2003-07-22 2010-10-14 Fuji Mach Mfg Co Ltd Electronic circuit producing method and electronic circuit production system
US8776685B2 (en) 2007-09-11 2014-07-15 Panasonic Corporation Screen printing apparatus
US8863660B2 (en) 2007-09-11 2014-10-21 Panasonic Corporation Screen printing apparatus
US8833252B2 (en) 2007-09-11 2014-09-16 Panasonic Corporation Screen printing apparatus
US8499688B2 (en) 2008-04-02 2013-08-06 Panasonic Corporation Screen printer
GB2470869A (en) * 2008-04-02 2010-12-08 Panasonic Corp Screen printer
WO2009122729A1 (en) * 2008-04-02 2009-10-08 パナソニック株式会社 Screen printer
CN102047773B (en) * 2008-04-02 2013-11-27 松下电器产业株式会社 Screen printer
CN102355801A (en) * 2008-04-02 2012-02-15 松下电器产业株式会社 Screen printer
US8375852B2 (en) 2008-04-02 2013-02-19 Panasonic Corporation Screen printer
US8327761B2 (en) 2008-04-02 2012-12-11 Panasonic Corporation Screen printer
JP2009252808A (en) * 2008-04-02 2009-10-29 Panasonic Corp Screen printer
GB2470869B (en) * 2008-04-02 2012-11-14 Panasonic Corp Screen printer
CN101982032B (en) * 2008-04-04 2013-08-28 松下电器产业株式会社 Electronic component mounting apparatus
JP2011244001A (en) * 2011-07-28 2011-12-01 Panasonic Corp Electronic component mounting line and electronic component mounting method
JP2011223037A (en) * 2011-07-28 2011-11-04 Panasonic Corp Screen printing system and screen printing method
JP2011223038A (en) * 2011-07-29 2011-11-04 Panasonic Corp Screen printing device and screen printing method
JP2011216915A (en) * 2011-07-29 2011-10-27 Panasonic Corp Component mounting line and component mounting method
JP2012209570A (en) * 2012-06-15 2012-10-25 Panasonic Corp Screen printing system and screen printing method
JP2012169686A (en) * 2012-06-15 2012-09-06 Panasonic Corp Electronic component packaging line and electronic component packaging method
JP2012169687A (en) * 2012-06-15 2012-09-06 Panasonic Corp Electronic component packaging line and electronic component packaging method
JP2012245788A (en) * 2012-09-03 2012-12-13 Panasonic Corp Screen printing system, and screen printing method
JP2012235169A (en) * 2012-09-03 2012-11-29 Panasonic Corp Electronic component mounting line and electronic component mounting method
JP2013042189A (en) * 2012-11-30 2013-02-28 Panasonic Corp Component packaging line and component packaging method
CN103596416B (en) * 2013-01-09 2017-01-11 中山市鸿菊自动化设备制造有限公司 High-speed array chip mounter
JP2013236111A (en) * 2013-08-21 2013-11-21 Panasonic Corp Component mounting line, component mounting method and screen printing apparatus
CN104517867A (en) * 2013-10-03 2015-04-15 株式会社日立制作所 Electrode forming device and electrode forming method

Similar Documents

Publication Publication Date Title
JP2003163499A (en) Mounting method for chip
US20040060170A1 (en) Redundant system for assembly of electronic components to substrates
JP2002340962A (en) Method and device for inspecting printed wiring board
WO2001047329A3 (en) High speed electronic assembly system and method
WO2008105744A2 (en) Method and apparatus for assembling surface mount devices
US20080184557A1 (en) Surface mounting device and method for fabricating a printed circuit board
US5678304A (en) Method for manufacturing double-sided circuit assemblies
JP2004111809A5 (en)
JP2000353863A (en) Printed wiring board structure and method for preventing warpage thereof
US6344974B1 (en) Printed circuit board and method of producing same
JP2003163498A (en) Mounting method for chip
JP3117821B2 (en) Printed circuit board mounting machine
JPH0738246A (en) Soldering method and molding solder used therein
JPH06275944A (en) Soldering method
JP2002057451A (en) Method and device for soldering electronic component
KR200250845Y1 (en) Device for preventing PCB from dropping of SMT
JPH10256785A (en) Printed circuit board transferring method and its device
JP2002361830A (en) Mounting system
TW374218B (en) Method for mounting integrated circuits on printed circuit boards
KR200239770Y1 (en) Printed Circuit Board Pallet
JP4263310B2 (en) Printed wiring board
JP2001326431A (en) Multiple pattern printed circuit board
Sjoberg et al. Miniaturization with Help of Reduced Component to Component Spacing
JPH0878828A (en) Device and method of mounting face-mounting part on printed board
JPH09232743A (en) Solder printing treatment of polyhedral arrangement shape and device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051025