JP2003162250A - 放出電荷を調整するとともに、行列構造の電子源の電圧を制御するための方法と装置 - Google Patents

放出電荷を調整するとともに、行列構造の電子源の電圧を制御するための方法と装置

Info

Publication number
JP2003162250A
JP2003162250A JP2002327401A JP2002327401A JP2003162250A JP 2003162250 A JP2003162250 A JP 2003162250A JP 2002327401 A JP2002327401 A JP 2002327401A JP 2002327401 A JP2002327401 A JP 2002327401A JP 2003162250 A JP2003162250 A JP 2003162250A
Authority
JP
Japan
Prior art keywords
current
column
emission
voltage
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002327401A
Other languages
English (en)
Other versions
JP4494711B2 (ja
Inventor
Pierre Nicolas
ピエール・ニコラ
Denis Sarrasin
ドゥニ・サラサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2003162250A publication Critical patent/JP2003162250A/ja
Application granted granted Critical
Publication of JP4494711B2 publication Critical patent/JP4494711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 放出電荷を調整するとともに、行列構造の電
子源の電圧を制御するための方法と装置を提供する。 【解決手段】 電子源は、行とアドレス用の列を備え、
その交点は画素と呼ばれる放出領域を定義し、そこでは
列によって電子が与えられる、行列構造の電子源の電圧
を制御するための方法において、第1に、選択した行と
列に、放射を可能にするのに適切な値の電位を与えるこ
とにより、電子の前記放射を起こし、その後、電位を放
射中、その値に維持し、関連する列の各画素の放射電流
の標本化とアナログ記録を放射時間の開始時に実行し、
電流発生器によって与えられ、列の中を循環する測定済
み放出電流の値に比例する他の電流を使用し、第2に、
残りの行時間の全て或いは一部の間に、各電流発生器に
よって配られる電荷の量を測定し、これが必要な値に達
すると、電流発生器に結合する列の電位を、この列の画
素からの電子の放射を確実に遮断する値へ代える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、放出電荷を調整す
るとともに、行列構造の電子源の電圧を制御するための
方法と装置に関する。
【0002】
【従来の技術および課題を解決するための手段】様々な
電子源或いは電子放出装置が知られている。これらの既
知の装置は、互いに極めて異なる物理的原理に基づいて
いる。
【0003】例えば、本明細書の最後の参考文献(1)
に記載してある様に、熱電極と光電子放射陰極と電界効
果マイクロドット(microdot)陰極が知られており、こ
れと同様に参考文献(2)に記載してある様に、電界効
果ナノテューブ(nanotube)が、また、参考文献(3)
に記載してある様に、黒鉛或いはダイアモンドの平坦な
電子源が、そしてLED(発光ダイオード)素子が知ら
れている。
【0004】そのような電子源は、その用途を主に平面
スクリーンを備えた表示分野だけでなく他の分野、例え
ば、参考文献(4)に記載してある様に、物理機器やレ
ーザーやX線放射源の分野に見出せる。
【0005】以降に記載する本発明の実施形態は、広く
表示分野から取られ、特に平面スクリーンを含む。しか
し本発明は、この分野に限られるものではなく、一つ或
いはいくつかの電子源(特に、1行×1列の行列の場合
を含む)を用いたあらゆる機器に応用される。例えば、
これはパルスモードで動作する単一画素のスクリーンの
場合である。
【0006】図1は、電界放出型電子源2を用いる表示
スクリーンの動作原理を図示してある。前記スクリーン
は、アノード導体6を持ったアノード4を備える。電子
源2を構成するカソードは、通常、電圧制御される。こ
の電圧の影響の下で、電子8の流れを放射する。
【0007】図2に示す様な、マイクロドットスクリー
ンの特殊な場合において、前記スクリーンは、その上に
マイクロドット14が作られるカソード導体12が備わ
る基板10から成るカソードと、カソード導体の上方に
形成されてマイクロドットの反対に穴18た与えられる
グリッド16とを具備する。前記スクリーンは、また、
基板20を持ったアノードと、グリッド16の反対に置
かれるアノード導体22を具備する。
【0008】電圧源24は、アノード導体6に加える高
電圧Vで使用可能である。極性付与手段26は、電圧
を電子源2のグリッドに、また電圧Vを電子源の
カソードに印加するために与えられる。Vgcは、制御
電圧であり、V−Vに等しい。カソードの特性I
cath=f(Vgc)は、図3(曲線IとII)で表
される。Vthは、閾値電圧である。Vthより大きい
制御電圧Vに対して、曲線Iは、カソード電流I
対応し、一方曲線IIは、電流I−ΔIに対応する。
【0009】電子源の放射する電子は、高電圧Vaにさ
らされているアノードによって、加速され集められる。
もしアノード導体6の上にリンの物質28の層を置く
と、電子の運動エネルギーが光に変換される。
【0010】行列構造の形である図1の基本組立部品を
まとめることで、表示スクリーンを作ることが可能であ
る。前記行列構造は、スクリーンの各画素にアドレス指
定できなければならず、それによってその明るさを制御
できなければならならない。これは、参考文献(5)に
記載されている。
【0011】行列構造の電子源30を用いる行列構造
が、図4に図示されている。各画素は、この電子源の行
電極と列電極の交点で定義される。電子源の行電極は、
,L…L…Lで示され、この電子源の列電極
はC,C…C…Cで示される。図4のスクリー
ンは、行を走査するための発生器34を備える。前記発
生器は、電圧Vlnsの源36と、電圧Vlsの源38
を備えている。Vliは、行Lの制御電圧である。ス
クリーンは、また行を制御するための電圧を発生するた
めの手段40を備えている。Vcjは、行Cの制御電
圧である。
【0012】より詳細に説明すると、制御回路がスクリ
ーンの各行と各列に割り当てられ、1つの行が時間t
ligの間のある時刻に当てられる。行は、順番に行選
択電位と呼ばれる電位Vlsが取られ、それに対し、列
は、表示される情報に対応する電位が取られる。この時
間tligの間、選択されていない行の電位は、行に現
れる電位はこれらの行の表示に影響を与えない様に取ら
れる。中間値を得るために、制御電圧Vli―Vcj
値あるいは期間tcomで動作することができ、前記期
間はtligより小さいか等しくなくてはならない。
【0013】他の制御方法も可能である。例えば、電荷
を用いた制御法である、略して“電荷制御法”と呼ばれ
るものが知られており、これは参考文献(6)に記載さ
れている。電流を用いた制御法である、略して“電流制
御法”も知られており、これは参考文献(7)に記載さ
れている。
【0014】以下の説明によって、異なる制御法、特に
電荷制御法が包含される。
【0015】上述した制御法は、行列構造の電子源を制
御するための満足する解決を完全には与えてくれない。
大きな技術的制約無しに、単一かつ定量化された電子放
出を得る必要がある。
【0016】電圧制御は、実現が容易であることから、
中間レベルを得るために、これら異なる方法において広
く用いられる。しかし、このことから、電子源の電気的
応答は、安定的かつ一様であると考えられる。しかし、
そのような安定性と一様性の条件は、既知の行列構造の
電子源において、得るのが難しい。実際、スクリーンに
とって高度の一様性を求めると、不合格基準が相当なも
のとなってしまう。同様に、電子源のそのような領域を
多かれ少なかれ繰り返して使用する作用として、電子源
の一様性が無くなることによって、実際の耐用時間に逆
に影響する差動エージング(differential ageing)の
問題に直面する。
【0017】その後に電流、従って特定の量の電子を注
入することになるので、電流制御によってこの問題は解
決するように思える。そのような原理は、静的モードに
おいて実際上、有効である。他方、電子源の電流を速や
かに変えることを希望するとすぐに、キャパシタンスを
与える際の問題に直面する。実際、列電極は、この列が
交差する行に関してコンデンサのようなものであり、こ
のコンデンサを急速充電するのに必要な電流は、放射電
流よりも大きさで数桁大きくなる。
【0018】例として、1/4VGAの解像度と約1d
の表面領域を持ち、300ボルト未満のアノード電
圧で動作するマイクロドットスクリーンにおいて、行C
co に関連する列のキャパシタンスは400pFであ
る。4lm/wの輝度出力で、もし“光量増加”言い換
えると画素を400cd/mにしたいと思うと、この
画素の電流を事実上ゼロアンペアから約30μAの値ま
で増加させねばならず、このために、行−列電圧を約4
0V上げなければならない。もし、この振り替えが0.
5μ秒の間に起こらねばならないとすると、キャパシタ
ンス電流は、 I=CcoldV/dt、言い換えると、約32mA まで増加する。
【0019】こういった訳で、キャパシタンス電流は、
整流しようとする放射電流よりも約1000倍大きい。
そのような方法は、行列構造の電子源の高速な制御には
適さないということが理解されよう。
【0020】以上の様な問題を解決するために、既に参
考文献(6)で電荷制御が提案されている。図5は、電
荷制御を用いた行列構造の電子源を備えた表示スクリー
ンを図解してある。この良く知られたスクリーンと図4
のそれとの違いは、スクリーンの電子源の列に制御電圧
を加える手段のみである。図5において、例えば列C
などの列に制御電圧を加えるための手段42は、入力で
ライン同期信号Eを受信する論理ブロック44と、入
力で設定値A1を受信し、論理ブロック44にリンクさ
れる比較器46とを備える。電圧印加手段46もまた、
3層出力段48を備えるが、これも論理ブロック44へ
リンクされ、図示されない電圧源からのVc−onとV
co−offと各々示される電圧を受ける。3層出力段
と比較器とは、電子源の対応する列(対象の例の中のC
)へリンクされる。
【0021】充電制御を行う場合、電子源の放出を確か
なものにするために(Vc−on)、対象の列導体を事
前充電する。その後、回路を開けて、浮遊電位が電子の
所望量に対応する設定値A1に達するところまで、列の
コンデンサに内部インピーダンスで放電させる。そし
て、列を消失電位(Vc−off)まで持っていく。そ
のような方法でいくことは、等しく完全であり実行が難
しくなる部品の使用が考えられる。
【0022】事実、上述の様に、列電極は、行列構造の
電子源の行に関連するコンデンサのようなものである
が、漏洩電流もまた、考察する列と行の間を循環するも
のとして存在し、これらの電流は、これらの電極間の電
位の差と共に変化する。結果として、回路が開いたと
き、電圧降下は、放射電流にだけ依存しているのではな
く、この電圧降下の作用として自ら変化する漏洩電流に
も依存する。
【0023】さらに詳細に説明すると、電位におけるこ
の変化は、列に特有のキャパシタンスに取り込まれる電
荷を測定する必要があるが、この変化は問題にはならな
い。事実、時間tligの間、列の各々は、選択した列
に関してだけでなく、全ての選択されなかった行に関し
て漏洩をするであろう。さらに簡略化すると、この欠点
は全ての画素に同一の、漏洩抵抗Rlcのようなもので
あると考えられる。この値は、全ての行と列の行/列漏
洩のインピーダンスを表している。放射時間内の一つの
列に対して、この漏洩電流Iは、以下の様に表現され
る。
【0024】I=If(ls)+If(lns)
(Vls−Vcj(t))/Rlc+(n−1).(V
lns−Vcj(t))/Rlc ここで、I=全ての行に関連する列の漏洩電流 If(ls)=選択した行に関連する列の漏洩電流 If(lns)=選択されない行に関連する列の漏洩電
流 Vls=選択した行に与えられる電位 Vlns=選択しない行に与えられる電位 Vcj(t)=放射時間中の列j内の浮遊電位 n=行の数 である。
【0025】簡略化すると、Vlnsを0Vに等しくす
ることができ、Vcj(t)はV よりも非常に低
く、そして、以下の式を得る。 I=If(ls)+IF(lns)次とは少々異なる
(Vls/Rlc)−(n−1).(Vcj(t))/
lc).
【0026】これによって、スクリーンの異なる列の値
lcに対して厳しい制約が課せられる。漏洩電流は、
ごくわずかであるか(これは高いRlc値に対応す
る)、あるいは、完全に無視できるかであり、とにか
く、これらの抵抗Rlcが非常に良好な等質性を持つこ
とを確かめる必要がある。
【0027】また、欠陥のある画素が一つあると、R
lcの観点からして、上述の式の(n−1)の項から、
考察する列全体に対して漏れを与えることが分かる。
【0028】対象の例において、放射による列の電圧降
下は、以下に等しい。 ΔVcj=I.tlig/Ccol,このときに、I=
10μA,tlig=50μs,Ccol=400p
F、であると次を得るΔVcj=1.25V。
【0029】この変化ΔVcjは、設定値A1と比較さ
れなくては成らないと言うことが思い出されるであろ
う。この電圧の変化ΔVcjは、列のキャパシタンス値
に依存しており、これによって、スクリーンの技術上の
変数が(前記スクリーンの大きさにリンクする)、制御
回路の設計パラメータになる。実行するために、また比
較器46が、列の制御電圧を生成する手段を形成する組
み立ての出力段階のレベルに置かれるということが分か
る。これによって、前記比較器は、列を制御するのに必
要な電圧(約40V)を提供するか、あるいは追加段階
によるこの出力から隔離することができるかということ
が示される。
【0030】本発明の目的は、先述の様々な決定を克服
することにある。
【0031】
【課題を解決するための手段】本発明の目的は、行列構
造の電子源を制御するための方法であり、前記電子源
は、少なくとも1つの行と少なくとも1つのアドレス用
の列とを備え、その交点は1つ或いはいくつかの画素と
呼ばれる放出領域を定義し、前記方法は、以下の特徴を
持つ順次法(sequential method)である。
【0032】−1番目に、選択した行と列に、前記放射
を可能にするのに適切な値の電位を与えることによって
電子の放射を起こし、その後、電位を放射の間中、その
値に維持し、関連する列の各画素の放射電流の標本化と
アナログ記録を放射時間の開始時に実行し、電流発生器
によって与えられ、列の中を循環する測定済み放出電流
の値に比例する他の電流を使用し、 −2番目に、残りの行時間の全て或いは一部の間に、各
電流発生器によって送出される電荷の量を測定し、この
量が必要な値に達すると、電流発生器に結合する列の電
位を、この列の画素の電子の放射を確実に遮断する値へ
と代える。
【0033】本発明による方法の実施形態によって、放
射を可能にするのに適切な、列の電位の値は、この列の
画素のアドレスされていない行の電位に等しい。
【0034】さらに詳細に記すと、本発明による方法
は、以下の段階を備える。 −放出時間の開始時と放射に振り替えられた各列に対し
て、即時に放射された電流の最初の測定を実行するが、
この取得の間、スクリーンの異なる行と列上に振り替え
は起こらない段階と、 −そのように測定された標本を記憶する段階と、
【0035】−この標本を使って、定電流発生器を作
り、その値は前記標本の値に比例する段階と、 −電流発生器を用いて、もはや直接に列ではなく、対象
の列の画素によって放出される電荷を計数する段階と、 −放射時間中に電荷を計数し、この計数は、行と列の上
に起こる振り替えの間中、列によって取得される電流の
注入によって混乱させられはしない段階。
【0036】本発明の他の目的は、行列構造の電子源を
制御するための装置であり、この電子源は、少なくとも
1つの行と少なくともひとつのアドレス用の列とを備
え、その各交点は、画素と呼ばれる領域を定義し、前記
装置は、以下を備える。 −選択した行の上に選択電位を加えることによってアド
レス行を制御し、選択時間以外では、行は対応する画素
の放出を確実に遮断する電位に留まる手段と、 −各列に対して、行選択の間、放出を確実にする第1電
圧か、あるいは前記列の遮断を確実にする第2電圧のい
ずれかを与える手段を備える、列を制御するための手段
と、
【0037】−放出時間の開始時に瞬時電流を測定する
手段と、電流発生器により与えられ、残りの行時間の間
に測定された電流の値に固定された他の電流を使用する
手段と、 −放出時間の間、電流発生器によって放出された電荷の
量を測定することを可能にする手段と、 −測定された電荷の量と、基準電荷の量を比較し、列を
制御する手段にフィードバックする手段。
【0038】特別な実施形態によると、測定された電荷
の量は、電圧レベルに変換される。本発明による装置
は、さらに加えて、残留漏洩電流を補償する手段を備え
ることができる。
【0039】第1実施形態において、列時間の開始時に
瞬時電流を測定するための手段と、他の電流を用いるた
めの手段は、その後にアナログのサンプルホールド装置
が続き、電圧の形式で対象の列の画素の瞬時電流を記憶
することのできる、電流−電圧変換器を備える。
【0040】第2実施形態において、列時間の開始時に
瞬時電流を測定し、他の電流を用いる手段は、電流フォ
ロアのアセンブリと電流コピア(copier)のアセンブリ
を備える。有利なことに、電流フォロアのアセンブリ
は、演算増幅器のフィードバック内に置かれる第1トラ
ンジスタ上で環状になる演算増幅器を備え、この第1ト
ランジスタは電流フォロア内に置かれる。電流コピアの
アセンブリは、電圧によって極性が与えられる第2トラ
ンジスタを備え、これらの2つのトランジスタは、カレ
ントミラーを構成する。
【0041】本発明は、以下のことを得ることを可能に
する。 −放出中の画素の電流値の行の開始時に、前記電流値を
記憶することから、振り替え時に、従って他の列のキャ
パシタンス結合時に、画素が放出した電荷を測定し調整
する装置が全体的に無感応となることと、 −画素が放出した電荷を調整するための簡単なアナログ
方法が、小型で低消費電力で高価でないアナログの電荷
ドライバ(charge driver)を作ることが可能になるこ
とと、 −第2実施形態において(図11に図示した)、画素電
流を記憶するために、ある種のトランジスタの外部接続
上で動作することにより、スクリーン上の範疇全体のた
めの、単一の種類の“ドライバ”装置を用いることがで
きること。
【0042】
【発明の実施の形態】上述し、また参考文献(6)で記
載した、電荷制御の技術は、制御する列の電位の電荷の
問題を提示する。
【0043】前に挙げた、漏洩電流Iの表記、 I=If(ls)+If(lns)=(Vls−V
cj(t))/Rlc+(n−1).(Vlns−V
cj(t))/Rlc は、選択した行に関する漏洩電流成分と、非選択行(n
−1)に関する漏洩電流成分とを強調している。この成
分の第1は、スクリーンを走査する成分に関連してお
り、第2は、Vcj(t)とVlnsが共に同じ定数に
等しいならば相殺することができる。
【0044】これらの列の条件下で動作する装置内で列
を制御するための装置の実施形態が、図6に示されてい
る。
【0045】制御装置60には、プッシュプルタイプの
出力段62と電流積分器アセンブリ64と比較器66と
が備わる。
【0046】出力段62によって、列電極(C)上
で、画素の消失のレベルに応じた供給電圧Vc−off
か、あるいは下層接地電位Vc−onによって、非選択
列の電位Vlnsに強制的にする積分器アセンブリ64
の入力を整流することができる。出力段62は、当業者
には知られたやり方で、論理レベルを変換する手段68
と、それぞれP型とN型の2つのMOSFETトランジ
スタ70,72を備えるが、これは図6に示されるよう
に配置される。
【0047】積分器センブリ64は、スイッチSW1と
並列に置かれるキャパシタンスC ntのコンデンサ7
6上で帰還がかけられる増幅器74を備える。この増幅
器の出力A2は、比較器66の(−)入力に連結され
る。
【0048】行に割り当てられる時間の開始に対応する
信号S1によって制御されるスイッチSW1は、各行の
開始時に、電位A2をゼロまで持っていくことができ
る。
【0049】比較器66の(+)入力は、放出しようと
する電荷の量に対応する設定電圧A1に連結される。設
定電圧は、希望する応用範囲によって様々な手段によっ
て与えることができる。図6に示される実施形態におい
て、入力において設定電圧であるディジタルデータDN
を受信し、出力が設定電圧A1を与えるCDAアナログ
ディジタル変換器を用いる。
【0050】比較器アセンブリの出力S2は、出力段6
2の制御にあたり、そして装置の帰還を可能にする。制
御ロジック52は、信号S1を提供し、行制御回路PL
を制御するが、これは表記されていない。
【0051】この装置は、既に放出された電荷の量を電
圧レベルへと変換し、設定電圧の量(Qref)が得ら
れたときに、時刻toffにおいて、列の制御段階の制
御を切り替えることができる。
【0052】ここで考察した電荷制御法によって、電荷
を一定の列電位に、また非選択行の電位、すなわちV
c−on=Vlnsに等しく制御することができるが、
これはすなわち、全ての列のオーム漏れ(ohmic leakag
e)を考察している列の活動中の単一画素のオーム漏れ
に限定することができる。
【0053】しかし、この解決法は、内部列のキャパシ
タンス結合の問題は解決しない。事実、全ての列jの電
位が、Vc−on=Voffから切り替えられるとき
に、寄生電荷Qpar=Cpar×(Vc−0n−V
o−offが、隣接する列内で誘起され、ここでC
parは、列間の結合キャパシタンスである。もし、隣
接する列がこの時点で、放出と電荷の調整状態にあれ
ば、この調整はこの電荷Qparによって混乱させられ
る。
【0054】行列スクリーンにおいて、列の間の結合
は、一部で、固有の列間影響(inter-column influenc
e)キャパシタンスによって、他の部分で、スクリーン
の制御行に関連して画素キャパシタンスによって分断す
ることがある。行と、それに結合する“ドライバ”装置
は、ゼロに等しいインピーダンス効果を持つ。
【0055】3つの条件下で、行は、高い周波数におい
て、もはや等電位では無く、列間の結合がそれらをぬっ
て現れる。これらの寄生電荷の大きさのオーダーは、画
素に送出する有効な電荷のそれよりも、しばしば大きい
か等しい。
【0056】発光出力4ml/wであり、アノード電圧
300ボルト以下で動作する約1dmの1/4VGA
(320列×240行)の解像度を持つマイクロドット
スクリーンの例に戻ると、もし、スクリーンを400C
d/mの明るさにしたいと望めば、画素の電流を0か
ら30μA(Ipix)に増やさなくてはならない。画
素に送出される有効電荷Qは、 Q.=Ipix.Tline=1.8nCB このスクリーンの技術的基盤が与えられたとすると、次
の式が得られる。 Qpar.≒10nCB
【0057】これらの図は、例えば256中間レベルを
作る様な方法でQを調整する際の困難さを示してい
る。これを達成するために、(256×Qpar
)の能率で、すなわち、考察した例において150
0のフィルター能力で、Qparにフィルターをかけな
くてはならない。
【0058】列Cj.を制御するための、上述した列間
の寄生結合の問題に無感応な、実施形態が、図7に図示
されている。この装置60は、行時間の開始時におい
て、画素の電流を高速で取得することに基づいており、
従って、他の列の整流が無い場合である。画素Ipix
の放出電流は、制御電圧が変化しないときは列時間の
間、一定であると考えることができる。
【0059】電荷Qrefが行時間の開始から考察して
いる画素へと送出されることは分かっている。そして、
列が、画素の放出のブロックレベルVc−offに切り
替わらなくてはならない時刻toffを計算することが
できる。
【0060】この装置は、特に、図6の装置で示される
様なプッシュプルタイプの出力段62とCCT電流―電
圧変換タイプのアセンブリを備える。前記電流電圧変換
器アセンブリは、列の電位を仮想接地の電位に維持する
ことのできる増幅器74を備える。抵抗Rによる増幅器
のフィードバックによって、出力A2において画素の電
流の測定値を得ることができる。増幅器74には、反転
入力に、制御スイッチSW2および/または高速スイッ
チングダイオードDF1とDF2がある。これらの部品
の役割は、測定する例の外でキャパシタンス大電流を接
地電位へと直接汲み出すことである。事実、行/列の代
替の間、キャパシタンス大電流は、電流電圧変換器を混
乱させることがある。
【0061】CCNのディジタルあるいはアナログ計算
回路は、適当な手段DNAからディジタルデータあるい
はアナログデータを受信し、行時間の開始時から、時間
はt off=Qref/Ipixであるように列切替の
時間toffを計算することができ、電流Ipixは行
時間の間は一定である。
【0062】図8は、行アドレスサイクル(時間t
line)の間の、図7の装置内にある別の電圧のタイ
ムチャートを表している。サイクルは、信号S1の開始
が刺激となって、また、出力段で列をVcjからV
c−on(仮想接地)まで動かす信号S2の立ち上がり
によって、tに始まる。
【0063】時刻tにおいて、列を切り替えるキャパ
シタンス電流を汲み出すのに、信号S1を使ってスイッ
チSW2を共同で閉じる。列Vcjの電位を達成した後
に、行iをアドレス指定し、制御S1を使ってスイッチ
SW2を共同で開ける。
【0064】画素(Ipix)の電流は、安定化時間
(tstab)の後に、各列において、増幅器74の出
力において電位レベルA2に到達する。tstabは、
アドレス指定された列あるいは行の応答時間を表す。
【0065】ton+tstabの時から、画素に送出
する電荷Qrefを与えられて、 Toff=Qref/Ipix であるようなtoffを計算する位置にいる。
【0066】この解決法によって、行時間の開始時か
ら、そして他の列からの代替の寄生が無い場合は、T
offを計算することができる。
【0067】時刻Toffにおいて、信号S1のインパ
ルス入力と、信号S2のハイからローへのトリガーがあ
り、これによって出力段62の中継を介して、Vcj
−offに戻る。
【0068】列電位Vliは、列電位Vcjが達成され
た後、選択電位Vlsへと切り替わるが、これによっ
て、キャパシタンスを減らして、考察する画素のキャパ
シタンスへと独自に充電する。列におけるキャパシタン
ス電流は、こうして最小化される。
【0069】toffの計算には、各列の出力に対し
て、高速計算用の電子機器52が、列時間の開始時から
時間toffを評価したものを集積する必要がある。本
発明の目的は、電荷を調整するためのに、計算手段無し
に、列間の寄生結合の問題の無い、簡単なアナログ解決
法を提案することである。
【0070】アナログ解決法は、列時間の開始時に、各
画素の電流を標本化しアナログ的に記憶することに基づ
いており、これによって、実際に放出された電荷を、列
時間の残りの間に、他の列からの代替寄生を免れて制御
するためのシステムを作ることができる。
【0071】解決する必要のある問題を、簡単で統合可
能に解決する前記アナログ解決法によって、その動作に
関連して区別する問題と同様に、カソードの放出の非均
一性の問題を解決するのに適した、電荷のアナログ“ド
ライバ”装置を作ることが可能になる。
【0072】本発明の装置の第1実施形態 本発明の装置の第1実施形態89が図9に示されてい
る。
【0073】図7に示される、装置のいくつかの要素を
備えている。従って、 −プッシュプル出力段62と、 −測定しようとする画素電流を可能にする、電流−電圧
変換器CCTと、 −制御ロジック52からの信号S4により制御されるス
イッチSW3と、コンデンサCechと、電流−電圧変
換器CCTからの出力信号を受信し、電圧フォロアに搭
載される増幅器91とを備えて、電圧の形式で記憶され
る、考察している列の画素の電流を可能にする、アナロ
グサンプルホールド装置90と、 −制御ロジック52からの信号S3により制御されるス
イッチSW4と並列に置かれるコンデンサC上で帰還
し、その入力は、例えば接地電位等の固定電位に接続さ
れる増幅器9を備える積分器92と、 −片方がサンプルホールド装置90の増幅器91の出力
に接続され、他方が積分器92の増幅器93の(−)入
力に接続され、積分器92の入力においてサンプルホー
ルド装置90の出力電圧に比例する電流を与える抵抗R
2と、 −(−)入力上で増幅器93の出力を受信し、設定電圧
の多くのデータDNを入力で受信するディジタル−アナ
ログ変換器CDAの出力を、(−)入力上で受信する比
較器95とを備える。
【0074】“プッシュプル”出力段62によって、画
素の消失レベルに対応する供給電圧Vc−offか、あ
るいは仮想接地レベルVc−onを与える電流−電圧変
換器CCTの入力のいずれかに、列C上で切り替わる
ことが可能となる。ここで、Vlns=Vc−on=ア
ナログ接地電位、を選択する。
【0075】電流−電圧変換器CCTによって、考察し
ている列の画素電流を測定可能にする。抵抗R2に結合
するサンプルホールド装置90によって、画素電流をサ
ンプルブロック(sampled-blocked)することができ
る。
【0076】前記積分器92の出力(Su3)は、画素
の電流に比例する傾斜の勾配の電圧であり、隣接する列
の全ての交換寄生(commutation parasites)を免れて
いる。この勾配は、ディジタルアナログ変換器CDAに
よって、比較器95へ与えられる設定電荷(Vref
と比較される。
【0077】従って、比較器95は、(もしR1=R2
ならば)時刻toffにおいて、 toff=Qref/Ipix=C.Vref/I
pix となるように切り替わる。
【0078】この比較器95の出力(Scomp)は、
ロジック52によって処理された後、対象の列の制御を
可能にする、出力回路62の制御上の信号S2によって
再帰還される。
【0079】このように、図9で示される装置は、放出
される電荷を調整するための、帰還アナログシステムを
構成する。図10は、前記装置89内に存在する、ライ
ンアドレスサイクル中の、別の電圧のタイミングチャー
トを表している。この図の中の信号AからEは、図8の
信号AからEに対応する。
【0080】時刻tにサイクルは開始される。インパ
ルスS1のローからハイへの遷移は、スイッチSW2を
閉じる。S2のローからハイへの遷移は、出力段62の
せいで、列電位VcjをVc−on(仮想接地電位)へ
と向かわせる。
【0081】列キャパシタンス電流をスイッチSW2を
通して流すことのできる時刻tof 以降、信号S1
は、ローレベルになり、これによって、スイッチSW2
を開けることができる。そして、抵抗R1の中に、電流
pixが達成される。
【0082】ライン電位Vliは、その電位Vlns
ら、放出を引き起こす選択電位V へと変化する。そ
して、電流Ipixは、自身を達成し、安定時間t
stabの後に、電流−電圧変換器CCTの出力(S
u1)が、代表的電圧値のIpixに固定する。
【0083】そして、電圧値は、サンプルホールド装置
90の中でサンプルブロックされ、そのスイッチSW3
は、ロジック52からの信号S4によって制御される。
時刻ton+tstabから、ロジック52からの信号
S3によって、スイッチSW4が開く。そして、増幅器
91の出力電流(Iu2)の積分が、積分器92のコン
デンサCの中で始まる。
【0084】もし、R2=R1を選ぶと、電流積分器9
2の中で、時刻ton+tstabにおいて、サンプル
ブロックされた値Ipixを取り戻す。積分器92の出
力は、Iu2に比例する傾斜の電圧の勾配(Su3)を
送出する。
【0085】比較器95の出力は、負入力上の電圧勾配
が、正入力上に現れる設定値Vre に達した時、時刻
offに切り替わる。以下の関係がある。 toff−(ton+tstab)=C.Vref
pix
【0086】そして、比較器95の出力(Scomp)
は、ロジック52によって処理された後、画素の放出を
停止するのに信号S2によって再帰還される。そして、
この信号S2は、列Vcjが出力段62を経て、V
c−offへ戻ることを制御する。
【0087】上述した様に、本発明の装置によって、対
象の画素に、供給設定電圧Vrefによって制御される
電荷が運ばれ、またこれは、放出時間の間、列上に与え
られる電圧の変動無しに行われる。このようにして作ら
れる装置は、画素電流の記憶のおかげで、隣接する列の
振り替えには無感応である。
【0088】この装置において、列Vcjの電位に到達
した後で、対象の画素のそれを充電するためのキャパシ
タンスを減らす様に、列電位Vliは選択電位Vls
と切り替わる。従って、列内のキャパシタンス電流は、
放出中の画素がVliがローからハイへ遷移する間に、
最小化される。
【0089】行/列電位の到達と放出中の画素の移動と
に相当する時間tstabは、スクリーンの物理的特性
によって決まる。それによって、システムがアクセスで
きる第1中間レベルを設定する。この達成段階の間、実
際上、列の振り替えは、画素の電流の取得と記憶を禁止
される。時間tstabの間、画素によって放出される
電荷は、従って、システムの第1中間レベルを構成す
る。黒の表示は、制御ロジック52が、低レベルで、対
応する列の信号S2を維持することによって、直接管理
される。
【0090】Ipixの値が記憶されるや否や、ton
+tstabの時点で、スイッチSW2を再び閉じるこ
とが可能で、これによって増幅器74の消費が制限され
る。
【0091】提案された装置によって、IR2/I
pixの比を、R1とR2の間から比を選択することに
よって制御することができる。R2の選択は、また積分
キャパシタンスCiの形状寸法を決定する。
【0092】本発明の装置の第2実施形態 電流ミラーを用いた、画素の電流の記憶に基づいた、本
発明の装置の第2実施形態99が、図11に示されてい
る。
【0093】前記装置99は、図9に示される装置のい
くつかの要素を備える。すなわち、 −出力段62と、 −積分器92と、 −比較器95とを備える。
【0094】さらに、 −電流フォロアアセンブリ100と、 −電流コピアアセンブリ101とを備える。
【0095】電流フォロアアセンブリ100は、増幅器
74の帰還内に置かれるP型トランジスタT1上を帰還
する演算増幅器74を備える。前記トランジスタT1
は、電流フォロア内に置かれるが、言い換えると、その
ゲート電極は、ドレイン電極と増幅器の出力とに接続さ
れ、そのソース電極は増幅器74の反転入力に接続され
る。
【0096】電流コピアアセンブリ101は、スイッチ
SW3と、キャパシタンスCeac と、トランジスタ
T1と同じトランジスタT2とを備え、T2のドレイン
は、電圧Vpolで極性が与えられる。
【0097】増幅器74の出力(Su1)は、トランジ
スタのゲートT2を制御する。トランジスタT2は、こ
うして、それ自身画素電流と同じT1の電流をコピーす
る。アセンブリT1,T2は、電流ミラーを構成する。
T1のドレインは、また、電圧Vpolによって極性を
与えることができる。
【0098】電流コピアアセンブリ101によって、ト
ランジスタT2内の電流Ipixのサンプリングとブロ
ッキングが可能となる。T2の電流は、隣接する列から
の全ての振り替え寄生を免れている。積分器92の出力
は、トランジスタT2の電流に比例し画素の電流に比例
する傾斜の電圧勾配である。この勾配は、ディジタルア
ナログ変換器CDAによって比較器に与えられる設定電
荷と比較される。前記比較器95は、こうして時刻t
offに、 Toff=Qref/Ipix=C.Vref/I
pix であるように切り替わる。
【0099】この比較器95の出力は、ロジック52に
よって処理された後、対象の列の制御を可能にする出力
回路62の制御上で信号S2によって再び帰還が掛けら
れる。こうして説明してきた装置は、放出される電荷を
制御するための、帰還のかかったアナログシステムを構
成する。
【0100】図12は、図11で示される装置99内の
別の電圧のタイムチャートを表している。この図の信号
A〜Iは、それぞれ図10内のA〜FとH〜Jに対応す
る。S1がハイレベルへ移ってスイッチSW2を閉じる
ことにより、また、出力段62によって電位をVcj
らVc−on(仮想接地電位)へと変化させるS2がロ
ーからハイへ遷移することにより、時刻tにサイクル
は開始される。
【0101】列キャパシタンス電流をスイッチSW2を
通してVcjに流し、自身を電圧V c−onに確定する
ことのできる時刻tonの後に、信号S1は、スイッチ
SW2を開けるためにローレベルになる。これによっ
て、電流Ipixは、トランジスタT1の中で確定す
る。
【0102】放出を引き起こすために、Vliは、その
電位Vlns(アセンブリの接地電位と定義される)か
ら選択電位Vlsへと移る。電流Ipixは、その後、
自身を確定し、安定化時間tstabの後に、電流フォ
ロア100の出力電圧(S )は、トランジスタT1
そして結果としてトランジスタT2内の電流Ipix
通過させるのに必要な値に安定化する。この電圧値(S
u1)は、その後、Ceachの中で制御S4によっ
て、サンプルブロックされる。
【0103】時刻ton+tstabから、トランジス
タT2の出力電流を積分器92のキャパシタンスCiの
中に積分し始める信号S3の仲介によって、スイッチS
W4を開く。二つの同一のトランジスタT1とT2によ
って、電流積分器92の中で、定数ton+tstab
にサンプルブロックされたIpixの値を復元する。積
分器92の出力は、トランジスタT2の出力電流(I
T2)に比例する傾斜の電圧勾配を送出する
(Su3)。
【0104】比較器95の出力(Scomp)は、入力
上の電圧勾配が、(+)入力上に現れる設定値Vref
に達した時、toffにおいて、切り替わる。次の式の
ようになる。 toff―(ton+tstab)=C.Vref
pix
【0105】比較器95の出力(Scomp)は、その
後、ロジック52によって再有効化され、画素の放出を
停止する。そして、制御S2は、出力段62の仲介で、
列電圧VcjをVf−offに戻るのを制御する。
【0106】上述した装置は、提供される設定電圧V
refによって制御される電荷を対象となる画素へ送出
することを可能にし、これを、放出時間の間、列上に与
えられる電圧の変動無しに行う。また、画素の電流を記
憶するおかげで、隣接する画素の振り替えに無感応であ
る。この場合、列電位Vliは、また、列の電位(V
cj)に到達した後、対象の画素のそれまで充電するた
めのキャパシタンスを減らすように、選択電位Vls
切り替える。
【0107】提案された前記装置によって、トランジス
タT1とトランジスタT2との間で形状寸法の比を選択
することによって、比IT2/Ipixを制御すること
が可能となる。トランジスタT2の形状寸法は、また積
分キャパシタンスCの形状寸法を決定する。前記装置
は、また、回路内に並列に置かれる、異なる形状寸法の
いくつかのトランジスタT2を選択する自由を与える。
使用するトランジスタの選択は、選ばれた一群の共有す
るドレインを供給Vpolに接続することにより制御す
る、スクリーンの種類(従って、予想されるIpix
に依存している。この接続は、所定のスクリーン上で使
用する際に、回路の外側で行われる。
【0108】参考文献 [1]R.Baptist著、”Ecrans fluorescents a micropo
intes”(L’Onde Electrique,1991年11−12
月、第71巻、第6号、第36−42頁)。 [2]K.Sakai他著、”Flat panel displays based on
surface conduction electron emitters”(Proceeding
s of the 16th international display researchconfer
ence, ref.18.3L、第569−572頁)。 [3]S.Uemura他著、”Carbon nanotube FED element
s”(SID 1998 Digest、第1052−1055頁)。 [4]Dorota Temple著、”Recent progress in field
emitter array development for high performance app
lications”(Material science & engineering、19
99年1月、第R24巻、第5号、第185−239
頁)。 [5]T,Leroux他著、”Microtips displays addressin
g”(SID 91 Digest、第437−439頁)。 [6]FR2632436 [7]US5359256
【図面の簡単な説明】
【図1】 電界放出装置を用いた、従来技術の表示スク
リーンの動作原理を図解した図である。
【図2】 従来技術のマイクロドットスクリーンの構造
を図解した図である。
【図3】 従来技術のマイクロドットの三極管による種
類におけるIcat =f(Vgc)特性を表すグラフ
である。
【図4】 行列構造の電界放出装置を用いた従来技術の
表示スクリーンを図解した図である。
【図5】 行列構造の電子源を制御するための既知の装
置の図である。
【図6】 行列構造の電子源を制御するための一実施形
態の図である。
【図7】 図6の装置の他の実施形態の図である。
【図8】 行アドレスサイクルの間の図7の装置内にあ
る別の電圧のタイミングチャートである。
【図9】 電圧の形式で画素電流を記憶する、行列構造
の電子源の行を制御するための装置の、本発明の第1実
施形態を図解した図である。
【図10】 行アドレスサイクルの間の図9の装置内に
ある別の電圧のタイミングチャートである。
【図11】 電圧の形式で画素電流を記憶する、行列構
造の電子源の行を制御するための装置の、本発明の第2
実施形態を図解した図である。
【図12】 行アドレスサイクルの間の図11の装置内
にある別の電圧のタイミングチャートである。
【符号の説明】
2,30…電子源 4…アノード 6,22…アノード導体 8…電子 10,20…基板 12…カソード導体 14…マイクロドット 16…グリッド 18…穴 24…電圧源 26…極性付与手段 28…リンの物質 36…Vlnsの源 38…Vlsの源 44…論理ブロック 46…電圧追加手段 48…3層出力段 52…制御ロジック 60…制御装置 62…出力段 64…積分器アセンブリ 66,76,95…比較器 70…P型MOSFETトランジスタ 72…N型MOSFETトランジスタ 74,91,93…増幅器 89…第1実施形態 90…サンプルホールド装置 92…積分器 99…第2実施形態 100…電圧フォロアアセンブリ 101…電流コピアアセンブリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 642 G09G 3/20 642C 642P (72)発明者 ドゥニ・サラサン フランス・38360・サッセナージュ・シュ マン・デュ・ドラック・21 Fターム(参考) 5C080 AA08 AA18 BB05 DD05 EE28 JJ02 JJ03 JJ04

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 電子源は、少なくとも1つの行と少なく
    とも1つのアドレス用の列とを備え、その交点は1つ或
    いはいくつかの画素と呼ばれる放出領域を定義し、か
    つ、その交点では列によって電子が与えられる、行列構
    造の電子源の電圧を制御するための方法において、前記
    方法は、 −1番目に、選択した行と列に、放射を可能にするのに
    適切な値の電位を与えることによって電子の前記放射を
    起こし、その後、電位を放射の間中、その値に維持し、
    関連する列の各画素の放射電流の標本化とアナログ記録
    を放射時間の開始時に実行し、電流発生器によって与え
    られ、列の中を循環する測定済み放出電流の値に比例す
    る他の電流を使用し、 −2番目に、残りの行時間の全て或いは一部の間に、各
    電流発生器によって送出される電荷の量を測定し、この
    量が必要な値に達すると、電流発生器に結合する列の電
    位を、この列の画素の電子の放射を確実に遮断する値へ
    と代える、 順次法であることを特徴とする方法。
  2. 【請求項2】 電子の放射を可能にするのに適切な、列
    の電位の値は、アドレスされていない行の電位に等しい
    ことを特徴とする請求項1記載の方法。
  3. 【請求項3】 −行時間の開始時と放射に振り替えられ
    た各列に対して、即時に放射された電流の最初の測定を
    実行するが、この取得の間、スクリーンの異なる行と列
    上に振り替えは起こらない段階と、 −そのように測定された標本を記憶する段階と、 −この標本を使って、その値が前記標本の値に比例する
    定電流発生器を作る段階と、 −電流発生器を用いて、もはや直接に列ではなく、対象
    の列の画素によって放出される電荷を計数する段階と、 −残りの放射時間中に電荷を計数し、この計数は、行と
    列の上に起こる振り替えの間、列によって取得される電
    流の注入によって混乱させられはしない段階とを備える
    ことを特徴とする請求項1記載の方法。
  4. 【請求項4】 電子源は、少なくとも1つの行と少なく
    ともひとつのアドレス用の列とを備え、その各交点は、
    画素と呼ばれる領域を定義し、かつ、その交点では列に
    よって電子が与えられる、行列構造の電子源を制御する
    ための装置において、前記装置は、 −選択した行の上に選択電位を加えることによってアド
    レス行を制御し、選択時間以外では、行は対応する画素
    の放出を確実に遮断する電位に留まる手段と、 −各列に対して、行選択の間、放出を確実にする第1電
    圧か、あるいは前記列の遮断を確実にする第2電圧のい
    ずれかを与える手段を備える、列を制御するための手段
    と、 −放出時間の開始時に瞬時電流を測定する手段と、電流
    発生器により与えられ、測定された電流値に比例する他
    の電流を使用する手段と、 −放出時間の間、電流発生器によって放出された電荷の
    量を測定することを可能にする手段と、 −測定された電荷の量と、基準電荷の量を比較し、列を
    制御する手段にフィードバックする手段とを備えること
    を特徴とする装置。
  5. 【請求項5】 測定された電荷の量は、電圧レベルに変
    換されることを特徴とする請求項4記載の装置。
  6. 【請求項6】 さらに加えて、残留漏洩電流を補償する
    手段を備えることを特徴とする請求項4記載の装置。
  7. 【請求項7】 前記放出時間の開始時に画素の瞬時電流
    を測定するための手段と、前記他の電流を用いるための
    手段とは、その後にアナログのサンプルホールド装置
    (90)が続き、電圧の形式で対象の列の画素の瞬時電
    流を記憶することのできる、電流−電圧変換器を備える
    ことを特徴とする請求項4記載の装置。
  8. 【請求項8】 前記列時間の開始時に瞬時電流を測定
    し、他の電流を用いる手段は、電流フォロアのアセンブ
    リ(100)と電流コピアのアセンブリ(101)を備
    えることを特徴とする請求項4記載の装置。
  9. 【請求項9】 前記電流フォロアのアセンブリ(10
    0)は、演算増幅器(74)のフィードバック内に置か
    れる第1トランジスタ(T1)上で環状になる演算増幅
    器を備え、この第1トランジスタ(T1)は電流フォロ
    ア内に置かれ、また、電流コピアのアセンブリ(10
    1)は、電圧(Vpol)によって極性が与えられる第
    2トランジスタ(T2)を備え、これらの2つのトラン
    ジスタ(T1,T2)は、カレントミラーを構成するこ
    とを特徴とする請求項8記載の装置。
JP2002327401A 2001-11-16 2002-11-11 放出電荷を調整するとともに、行列構造の電子源の電圧を制御するための方法と装置 Expired - Fee Related JP4494711B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0114839 2001-11-16
FR0114839A FR2832537B1 (fr) 2001-11-16 2001-11-16 Procede et dispositif de commande en tension d'une source d'electrons a structure matricielle, avec regulation de la charge emise

Publications (2)

Publication Number Publication Date
JP2003162250A true JP2003162250A (ja) 2003-06-06
JP4494711B2 JP4494711B2 (ja) 2010-06-30

Family

ID=8869467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002327401A Expired - Fee Related JP4494711B2 (ja) 2001-11-16 2002-11-11 放出電荷を調整するとともに、行列構造の電子源の電圧を制御するための方法と装置

Country Status (4)

Country Link
US (1) US6862010B2 (ja)
EP (1) EP1313088A1 (ja)
JP (1) JP4494711B2 (ja)
FR (1) FR2832537B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121755A (ja) * 2003-10-15 2005-05-12 Nippon Hoso Kyokai <Nhk> 電子放射装置、駆動装置およびディスプレイ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968449B1 (en) * 1999-12-15 2005-11-22 Microsoft Corporation Methods and arrangements for providing a mark-up language based graphical user interface for user identification to an operating system
FR2880173B1 (fr) * 2004-12-28 2007-05-11 Commissariat Energie Atomique Procede de commande d'un ecran de visualisation matriciel
FR2899991B1 (fr) * 2006-04-14 2009-03-20 Commissariat Energie Atomique Procede de commande d'un dispositif de visualisation matriciel a source d'electrons
FR2907959B1 (fr) 2006-10-30 2009-02-13 Commissariat Energie Atomique Procede de commande d'un dispositif de visualisation matriciel a source d'electrons a consommation capacitive reduite
US20090295344A1 (en) * 2008-05-29 2009-12-03 Apple Inc. Power-regulator circuit having two operating modes
CA2900170A1 (en) * 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN109299572B (zh) * 2018-10-29 2022-11-08 成都师范学院 荷控忆阶元
CN113257184B (zh) * 2021-05-10 2022-10-25 京东方科技集团股份有限公司 采样电路及驱动方法、像素采样电路、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632436B1 (fr) 1988-06-01 1991-02-15 Commissariat Energie Atomique Procede d'adressage d'un ecran matriciel fluorescent a micropointes
US5359256A (en) 1992-07-30 1994-10-25 The United States Of America As Represented By The Secretary Of The Navy Regulatable field emitter device and method of production thereof
FR2698201B1 (fr) * 1992-11-13 1994-12-16 Commissariat Energie Atomique Ecran d'affichage matriciel du type multiplexe et son procédé de commande.
US5856812A (en) * 1993-05-11 1999-01-05 Micron Display Technology, Inc. Controlling pixel brightness in a field emission display using circuits for sampling and discharging
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
US6204834B1 (en) * 1994-08-17 2001-03-20 Si Diamond Technology, Inc. System and method for achieving uniform screen brightness within a matrix display
FR2730843B1 (fr) * 1995-02-17 1997-05-09 Pixtech Sa Dispositif d'adressage d'une electrode d'ecran plat de visualisation a micropointes
JP3526992B2 (ja) * 1995-11-06 2004-05-17 株式会社半導体エネルギー研究所 マトリクス型表示装置
GB9612958D0 (en) * 1996-06-20 1996-08-21 Sharp Kk Matrix array bistable device addressing
US6417825B1 (en) * 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121755A (ja) * 2003-10-15 2005-05-12 Nippon Hoso Kyokai <Nhk> 電子放射装置、駆動装置およびディスプレイ
JP4504655B2 (ja) * 2003-10-15 2010-07-14 日本放送協会 電子放射装置、駆動装置およびディスプレイ

Also Published As

Publication number Publication date
FR2832537A1 (fr) 2003-05-23
US20030094930A1 (en) 2003-05-22
EP1313088A1 (fr) 2003-05-21
FR2832537B1 (fr) 2003-12-19
JP4494711B2 (ja) 2010-06-30
US6862010B2 (en) 2005-03-01

Similar Documents

Publication Publication Date Title
US6498438B1 (en) Current source and display device using the same
US10325554B2 (en) OLED luminance degradation compensation
KR100937133B1 (ko) 표시장치 및 표시장치의 구동방법
US6587087B1 (en) Capacitive light-emitting element display device and driving method therefor
US5949194A (en) Display element drive method
US7876292B2 (en) Active matrix OLED driving circuit using current feedback
KR100963327B1 (ko) 액티브형 발광 표시 패널 및 액티브형 발광 표시 패널의 구동 방법
US7675485B2 (en) Electroluminescent display devices
KR101679308B1 (ko) 발광 다이오드 디스플레이용 하이브리드 드라이버
TWI351673B (en) Data driver, organic light emitting display, and m
JP2642193B2 (ja) マイクロドット蛍光行列スクリーンのアドレス方法
EP1341147A2 (en) Drive method of light-emitting display and organic EL display device
US20030098828A1 (en) Electroluminescent display device
JP2000163015A (ja) 組織的なスマ―ト画素を備えた表示装置
JP2006525539A (ja) 閾値電圧のドリフト補償を有するアクティブマトリクスoled表示装置
KR20120017084A (ko) 표시 장치 및 표시 장치의 구동 방법
US20070120778A1 (en) Method and apparatus for driving a display panel
JP2003162250A (ja) 放出電荷を調整するとともに、行列構造の電子源の電圧を制御するための方法と装置
KR100674107B1 (ko) 디스플레이 구동회로 및 화소 셀
US7280088B2 (en) Method and device for controlling a matrix electron source, with regulation by the emitted charge
CN110491340A (zh) 微显示像素装置、微显示装置及补偿方法
JP2006171109A (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
KR100881229B1 (ko) Pm-oled패널의 휘도간섭 보상 회로
KR100745417B1 (ko) 발광표시소자 및 그의 구동방법
US20080093994A1 (en) Image Display Screen

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees