DOMAINE TECHNIQUE
La présente invention concerne un procédé
et un dispositif de commande en tension d'une source
d'électrons à structure matricielle, avec régulation de
la charge émise.
ETAT DE LA TECHNIQUE ANTERIEURE
On connaít diverses sources d'électrons ou
dispositifs émetteurs d'électrons. Ces dispositifs
connus reposent sur des principes physiques qui peuvent
être très différents les uns des autres.
On connaít par exemple les cathodes
chaudes, les cathodes photoémissives et les cathodes à
micropointes à effet de champ, comme décrit dans le
document référencé [1] en fin de la description, les
dispositifs à nanofissures à effet de champ, comme
décrit dans le document référencé [2], les sources
planes d'électrons du type graphite ou carbone diamant,
comme décrit dans le document référencé [3] et les
dispositifs électroluminescents ou LED ("Light-Emitting
Diode").
De telles sources d'électrons trouvent des
applications principalement dans le domaine de la
visualisation avec les écrans plats mais aussi dans
d'autres domaines, par exemple celui de
l'instrumentation physique, des lasers et des sources
d'émission de rayon X, comme décrit dans le document
référencé [4] .
Les exemples de l'invention qui sont donnés
dans la suite sont pris dans le vaste domaine de la
visualisation, qui comprend notamment les écrans plats.
La présente invention n'est, cependant, pas limitée à
ce domaine et s'applique à tout dispositif utilisant
une ou des sources d'électrons (incluant notamment le
cas d'une matrice 1 ligne x 1 colonne). C'est le cas,
par exemple, d'un écran monopixel en fonctionnement
pulsé.
La figure 1 illustre schématiquement le
principe de fonctionnement d'un écran de visualisation
qui utilise une source d'électrons à émission de champ
2. Cet écran comprend une anode 4 avec un conducteur
d'anode 6. La cathode, qui constitue la source
d'électrons 2 est généralement commandée en tension.
Sous l'influence de cette tension, elle émet un flux
d'électrons 8.
Dans le cas particulier d'un écran à
micropointes, comme illustré sur la figure 2, cet écran
comprend une cathode constituée d'un substrat 10, muni
de conducteurs cathodiques 12 sur lesquels sont formées
des micropointes 14, et des grilles 16 formées au-dessus
des conducteurs cathodiques et pourvues de trous
18 en regard des micropointes. L'écran comprend aussi
une anode avec un substrat 20 et un conducteur d'anode
22 qui se trouve en regard des grilles 16.
La source de tension 24 permet d'appliquer
la haute tension Va au conducteur d'anode 6. Des moyens
26 de polarisation sont destinés à appliquer la tension
Vg à la grille de la source d'électrons 2 et la tension
Vc à la cathode de cette source. Vgc est la tension de
commande qui est égale à Vg-Vc. Des caractéristiques de
cathode Icath=f(Vgc) sont représentées sur la figure 3
(courbes I et II). Vth est la tension de seuil. Pour une
tension de commande Vo supérieure à Vth, la courbe I
correspond à un courant de cathode Io tandis que la
courbe II correspond à un courant Io-ΔI.
Les électrons émis par la source
d'électrons sont accélérés et collectés par l'anode
soumise à la haute tension Va. Si l'on dépose une
couche de matériau luminophore 28 ("phosphore") sur le
conducteur d'anode 6, l'énergie cinétique des électrons
est convertie en lumière.
Il est possible de réaliser un écran
d'affichage en organisant l'ensemble de base de la
figure 1 sous la forme d'une structure matricielle.
Cette dernière doit permettre l'adressage de chaque
pixel de l'écran et donc la commande de la luminance de
celui-ci, comme décrit dans le document référencé [5].
Un écran à structure matricielle utilisant
une source d'électrons à structure matricielle 30 est
schématiquement représenté sur la figure 4. Chaque
pixel est défini par l'intersection d'une électrode de
ligne et d'une électrode de colonne de cette source. On
note L1, L2 ...Li ... Ln les électrodes de ligne de
cette source et C1, C2 ... Cj ... Cm les électrodes de
colonne. L'écran de la figure 4 comprend un générateur
34 de balayage des lignes. Ce générateur est muni d'une
source 36 de tension Vlns et d'une source 38 de tension
Vls. Vli est la tension de commande de la ligne Li.
L'écran comprend aussi des moyens 40 de génération des
tensions de commande des colonnes. Vcj est la tension de
commande de la colonne Cj.
Plus précisément on affecte un circuit de
commande à chaque ligne et à chaque colonne de l'écran
et on effectue un adressage une ligne à la fois pendant
un temps tlig. Les lignes sont portées séquentiellement
à un potentiel Vls appelé potentiel de sélection de
ligne, tandis que les colonnes sont portées à un
potentiel correspondant à l'information à afficher.
Pendant ce temps tlig les lignes non sélectionnées sont
portées à un potentiel Vlns tel que les tensions
présentes sur les colonnes n'affectent pas l'affichage
sur ces lignes. Pour obtenir des niveaux de gris, on
peut agir sur la valeur des tensions de commande Vli-Vcj
ou sur leur durée tcom, cette durée devant rester
inférieure ou égale à tlig.
D'autres procédés de commande sont
possibles. On connaít par exemple un procédé de
commande utilisant des charges électriques, plus
simplement appelé "procédé de commande en charge",
comme décrit dans le document référencé [6]. On connaít
aussi un procédé de commande utilisant un courant, plus
simplement appelé "procédé de commande en courant",
comme décrit dans le document référencé [7].
On s'intéresse dans ce qui suit aux
différents procédés de commande et, plus
particulièrement, au procédé de commande en charge.
Les procédés de commande mentionnés ci-dessus
n'apportent pas de solution totalement
satisfaisante pour la commande de source d'électrons à
structure matricielle. On a généralement besoin
d'obtenir une émission électronique uniforme et
quantifiée qui soit réalisable sans contrainte
technique majeure.
La commande en tension dans ces différents
procédés d'obtention de niveau de gris est largement
utilisée car elle est facile à mettre en oeuvre. Cela
suppose toutefois que la réponse électrique de la
source d'électrons soit à la fois stable et uniforme.
Mais de telles conditions de stabilité et d'uniformité
sont difficiles à atteindre dans les sources
d'électrons à structure matricielle connues. En effet,
une exigence élevée d'uniformité pour un écran conduit
à des taux de rejets qui peuvent être importants. De
même, on est confronté à des problèmes de
vieillissement différentiel qui, en détruisant
l'uniformité des sources en fonction de l'usage plus ou
moins répété de telle ou telle zone de la source,
nuisent à leur durée de vie réelle.
Une commande en courant peut sembler
résoudre ce problème car on est alors amené à injecter
un courant et donc une quantité déterminée d'électrons.
Un tel principe est effectivement valable en régime
statique. En revanche, dès que l'on veut faire varier
rapidement le courant de la source d'électron, on est
confronté à un problème de charge capacitive. En effet,
une électrode de colonne s'apparente à un condensateur
par rapport aux lignes que cette colonne croise et le
courant nécessaire à la charge rapide de ce
condensateur s'avère supérieur, de plusieurs ordres de
grandeur, au courant d'émission.
A titre d'exemple, dans un écran à
micropointes ayant une définition de 1/4 VGA (320
colonnes x 240 lignes) et une surface d'environ 1 dm2,
fonctionnant sous 300 volts de tension d'anode, la
capacité d'une colonne par rapport aux lignes Ccol vaut
environ 400 pF. Avec un rendement lumineux de 4 lm/w,
on doit, si l'on veut "allumer" c'est-à-dire exciter un
pixel avec une brillance de 400 Cd/m2, faire passer le
courant de ce pixel d'une valeur quasiment nulle
jusqu'à une valeur d'environ 30 µA et, pour ce faire,
on augmente la tension ligne-colonne d'environ 40 V. Si
la commutation doit se faire en 0,5 us (temps qui est à
comparer à un temps de ligne de 60 µs), le courant
capacitif s'élève à :
I = Ccol.dV/dt
c'est-à-dire environ à 32 mA.
Le courant capacitif est ainsi de l'ordre
1000 fois plus grand que le courant d'émission que l'on
veut régler. On comprend qu'une telle méthode ne soit
pas adaptée à la commande rapide d'une source à
structure matricielle.
Pour résoudre le problème précédent, une
commande en charge a déjà été proposée dans le document
référencé [6]. La figure 5 illustre schématiquement un
écran de visualisation comprenant une source
d'électrons à structure matricielle utilisant une
commande en charge. Cet écran connu ne diffère de celui
de la figure 4 que par les moyens d'application des
tensions de commande aux colonnes de la source de
l'écran. Sur la figure 5 les moyens 42 d'application
d'une tension de commande à une colonne, par exemple la
colonne Cj, comprennent un bloc logique 44, qui reçoit
en entrée un signal de synchronisation ligne E1, et un
comparateur 46, qui reçoit en entrée une valeur de
consigne A1 et qui est relié au bloc logique 44. Les
moyens d'application de tension 42 comprennent aussi un
étage de sortie à trois états 48 qui est également
relié au bloc logique 44 et reçoit des tensions
respectivement notées Vc-on et Vc-off de la part de
sources de tension non représentées. L'étage de sortie
à trois états et le comparateur sont reliés à la
colonne correspondante de la source d'électrons (Cj
dans l'exemple considéré)
Dans le cas de la commande en charge, on
pré-charge le conducteur de colonne considéré pour
assurer l'émission des sources (Vc-on). Puis on ouvre le
circuit pour laisser le condensateur de la colonne se
décharger sur son impédance interne, jusqu'à ce que le
potentiel flottant Vcj atteigne la valeur A1 de consigne
correspondant à la quantité d'électrons souhaitée. On
ramène alors la colonne au potentiel d'extinction
(Vc-off). Une telle façon de faire suppose l'utilisation
de composants également parfaits et sa mise en oeuvre
s'avère difficile.
En effet on a vu plus haut qu'une électrode
de colonne s'apparente à un condensateur par rapport
aux lignes de la source à structure matricielle mais
qu'il existe également des courants de fuite qui
circulent entre la colonne considérée et les lignes et
que ces courants varient avec la différence de
potentiel entre ces électrodes. De ce fait, lorsqu'on
ouvre le circuit, la chute de tension ne dépend pas du
seul courant d'émission mais également de courants de
fuite qui varient eux-mêmes en fonction de cette chute
de tension.
Plus précisément, cette évolution du
potentiel est requise pour mesurer la charge prélevée
dans la capacité propre de la colonne mais cette
variation pose un problème. En effet, pendant le temps
t
lig chacune des colonnes va fuir par rapport à la ligne
sélectionnée mais aussi par rapport à l'ensemble des
lignes non sélectionnées. Pour simplifier, on suppose
que ce défaut s'apparente à une résistance de fuite R
lc
identique pour tous les pixels. Cette valeur représente
l'impédance de fuite ligne/colonne pour une ligne et
une colonne quelconque. Pour une colonne et pendant le
temps d'émission, ce courant de fuite I
f s'exprime de
la façon suivante :
If=If(ls)+If(lns)=(Vls-Vcj(t))/Rlc+(n-1). (Vlns-Vcj(t))/Rlc
Avec :
If = Courant de fuite d'une colonne par rapport à
toutes les lignes If(ls) = Courant de fuite d'une colonne par rapport à
la ligne sélectionnée If(lns) = Courant de fuite d'une colonne par rapport
aux lignes non sélectionnées Vls = Potentiel appliqué à la ligne sélectionnée Vlns = Potentiel appliqué aux lignes non
sélectionnées Vcj (t) = Potentiel flottant de la colonne j pendant
le temps d'émission n = Nombre de lignes.
Pour simplifier, on peut prendre Vlns égal à
OV et, sachant que Vcj(t) est très inférieur à Vls, on a
alors :
If=If(ls)+If(lns)
peu différent de (Vls/Rlc) - (n-1).(Vcj(t)/Rlc)
Cela impose de sévères contraintes sur les
valeurs Rlc des différentes colonnes de l'écran. Soit
les courants de fuite sont négligeables (ce qui
correspond à des valeurs Rlc élevées) , soit ils ne le
sont pas complètement et il faut alors assurer au
minimum une très bonne homogénéité de ces résistances
Rlc.
On voit aussi qu'un seul pixel défectueux
du point de vue de Rlc impose sa fuite à l'ensemble de
la colonne considérée, par l'intermédiaire du terme (n-1)
de la formule donnée ci-dessus.
Dans l'exemple considéré, la chute de
tension de colonne due à l'émission vaut :
ΔVcj = I.tlig/Ccol,
de sorte que, avec
I=10 µA, tlig=50 µs et Ccol=400pF, on obtient ΔVcj=1,25V.
On rappelle que cette variation ΔVcj doit
être comparée à la valeur de consigne A1. Cette
variation de la tension ΔVcj dépend de la valeur de la
capacité de la colonne, ce qui ramène des variables
technologiques de l'écran (liées aux dimensions de cet
écran) dans les paramètres de conception du circuit de
commande. Pour sa mise en oeuvre, on voit aussi que le
comparateur 46 se trouve au niveau de l'étage de sortie
de l'ensemble formant les moyens de génération des
tensions de commande des colonnes. Cela signifie que ce
comparateur doit soit supporter la dynamique de tension
nécessaire à la commande des colonnes (environ 40 V),
soit pouvoir s'isoler de cette sortie par un étage
supplémentaire.
La présente invention a pour objectif de
remédier aux divers inconvénients précédents.
EXPOSÉ DE L'INVENTION
L'invention a pour objet un procédé de
commande d'une source d'électrons à structure
matricielle, cette source comprenant au moins une ligne
et au moins une colonne d'adressage, dont
l'intersection définit une ou des zones émissives
appelées pixels, ce procédé étant un procédé séquentiel
caractérisé en ce que :
- dans un premier temps, on déclenche
l'émission des électrons par application de potentiels
sur la ligne sélectionnée et la ou les colonnes à une
valeur apte à permettre cette émission puis on
maintient ces potentiels à leur valeur pendant toute la
durée de l'émission, on réalise un échantillonnage et
une mise en mémoire analogique du courant d'émission de
chaque pixel de la ou des colonnes, en début de temps
d'émission, et on utilise un autre courant fourni par
un générateur de courant qui est proportionnel à la
valeur du courant d'émission mesuré circulant dans la
ou les colonnes, et
- dans un deuxième temps, on mesure la
quantité de charges délivrées, pendant tout ou partie
du temps de ligne restant, par chaque générateur de
courant, et lorsque cette quantité atteint une valeur
requise on commute le potentiel de la colonne associée
au générateur de courant à une valeur qui assure le
blocage de l'émission des électrons du pixel de cette
colonne.
Selon un mode de mise en oeuvre préféré du
procédé objet de l'invention, la valeur du potentiel de
la ou des colonnes apte à permettre l'émission, est
égale au potentiel de la ou des lignes non adressées du
pixel de cette colonne.
Plus précisément le procédé de l'invention
comprend les étapes suivantes :
- en début de temps d'émission et pour
chaque colonne commutée en émission, on effectue une
mesure initiale du courant instantané émis, aucune
commutation n'ayant lieu sur les différentes lignes et
colonnes de l'écran pendant cette acquisition,
- on mémorise l'échantillon ainsi mesuré,
- on utilise cet échantillon pour créer un
générateur de courant constant dont la valeur est
proportionnelle à celle de cet échantillon,
- on utilise le générateur de courant, et
non plus directement la colonne, pour compter les
charges émises par le pixel de la colonne considérée,
- on compte les charges pendant le temps
d'émission, ce comptage n'étant donc pas perturbé par
les injections de courant vues par les colonnes lors
des commutations effectuées sur les lignes et colonnes.
L'invention a également pour objet un
dispositif de commande d'une source d'électrons à
structure matricielle, cette source comprenant au moins
une ligne et au moins une colonne d'adressage dont
chaque intersection définit une zone appelée pixel, ce
dispositif étant caractérisé en ce qu'il comprend :
- des moyens de commande de la ou des
lignes d'adressage par application sur la ligne
sélectionnée d'un potentiel de sélection, alors qu'en
dehors du temps de sélection la ou les lignes restent à
un potentiel assurant le blocage de l'émission des
pixels correspondants,
- des moyens de commande de la ou des
colonnes, ces moyens de commande comprenant, pour
chaque colonne, des moyens d'application, lors d'une
sélection ligne, soit d'une première tension assurant
l'émission soit d'une deuxième tension assurant le
blocage sur ladite colonne,
- des moyens de mesure du courant
instantané en début de temps d'émission et des moyens
d'utilisation d'un autre courant fourni par un
générateur de courant qui est calé à la valeur du
courant mesure pendant le temps de ligne restant,
- des moyens permettant la mesure de la
quantité de charges émise par le générateur de courant
durant le temps d'émission, et
- des moyens de comparaison de la quantité
de charges mesurée à une quantité de charges de
référence, avec rétroaction sur les moyens de commande
des colonnes.
Selon un mode de réalisation particulier,
la quantité de charge mesurée est convertie en un
niveau de tension. Le dispositif objet de l'invention
peut comprendre en outre des moyens de compensation de
courants de fuites résiduels.
Dans un premier exemple de réalisation, les
moyens de mesure du courant instantané en début de
temps d'émission et des moyens d'utilisation d'un autre
courant comprennent un convertisseur courant-tension
suivi d'un échantillonneur-bloqueur analogique qui
permettent de mémoriser, sous la forme d'une tension,
le courant instantané du pixel de la colonne
considérée.
Dans un second exemple de réalisation, les
moyens de mesure du courant instantané en début de
temps ligne et d'utilisation d'un autre courant
comprennent un montage suiveur de courant et un montage
copieur de courant. Avantageusement le montage suiveur
de courant comprend un amplificateur opérationnel
bouclé sur un premier transistor monté dans la contre-réaction
de cet amplificateur, le premier transistor
étant monté en suiveur de courant. Le montage copieur
de courant comprend un second transistor polarisé par
une tension, ces deux transistors constituant un miroir
de courant.
L'invention permet d'obtenir :
- une insensibilité totale du dispositif
qui mesure et régule la charge émise par un pixel, aux
commutations, donc aux couplages capacitifs des autres
colonnes, du fait de l'acquisition rapide en début de
ligne de la valeur du courant du pixel en émission,
avec mise en mémoire de cette valeur,
- un schéma analogique simple pour la
régulation de la charge émise par les pixels, ce qui
permet de réaliser des dispositifs "drivers"
analogiques en charge, compacts, de faible consommation
et de bas coût,
- dans le deuxième exemple de réalisation
(illustré sur figure 11) on peut utiliser d'un seul
type de dispositif "driver" pour toute une catégorie
d'écrans en jouant sur la connexion externe d'un
certain type de transistor de mémorisation du courant
pixel.
BRÈVE DESCRIPTION DES DESSINS
La figure 1 illustre schématiquement le
principe de fonctionnement d'un écran d'affichage de
l'art connu utilisant un dispositif à émission de
champ.
La figure 2 illustre schématiquement la
structure d'un écran à micropointes de l'art connu.
La figure 3 représente les caractéristiques
Icath = f(Vgc) dans le cas d'un écran à micropointes du
genre triode de l'art connu.
La figure 4 illustre schématiquement un
écran d'affichage de l'art connu utilisant un
dispositif à émission de champ à structure matricielle.
La figure 5 est une vue schématique d'un
dispositif connu de commande d'une source d'électrons à
structure matricielle.
La figure 6 illustre schématiquement un
exemple de dispositif de commande d'une colonne d'une
source d'électrons à structure matricielle.
La figure 7 illustre schématiquement une
variante du dispositif de la figure 6.
La figure 8 est un chronogramme des
différentes tensions existant dans le dispositif de la
figure 7 lors d'un cycle d'adressage ligne.
La figure 9 illustre schématiquement un
premier exemple de réalisation, selon l'invention, d'un
dispositif de commande d'une colonne d'une source
d'électrons à structure matricielle, avec mémorisation
du courant pixel sous forme de tension.
La figure 10 est un chronogramme des
différentes tensions existant dans le dispositif de la
figure 9 lors d'un cycle d'adressage ligne.
La figure 11 illustre schématiquement un
second exemple de réalisation, selon l'invention, d'un
dispositif de commande d'une colonne d'une source
d'électrons à structure matricielle, avec mémorisation
du courant pixel à l'aide d'un miroir de courant.
La figure 12 est un chronogramme de
différentes tensions existant dans le dispositif de la
figure 11 lors d'un cycle d'adressage ligne.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
La technique de commande en charge, qui a
été décrite plus haut et qui est également mentionnée
dans le document référencé [6], pose le problème de
l'évolution du potentiel des colonnes commandées.
L'expression du courant de fuite Ifuite que
l'on a vue précédemment :
Ifuite = Ifuite ls+Ifuite lns = (Vls-Vcj (t))/Rlc+(n-1)x(Vlns-Vcj(t))/Rlc
met en évidence la composante de courant de fuite par
rapport à la ligne sélectionnée et la composante de
courant de fuite par rapport aux (n-1) lignes non
sélectionnées. La première de ces composantes est liée
au principe même de balayage de l'écran. La deuxième de
ces composantes peut être annulée à condition que Vcj(t)
et Vlns soit tous deux égaux à une même constante.
Un exemple de dispositif de commande d'une
colonne dans un dispositif fonctionnant dans ces
conditions colonne est représenté sur la figure 6.
Ce dispositif de commande 60 comprend un
étage de sortie 62 du genre push-pull, un montage
intégrateur de courant 64 et un comparateur 66.
L'étage de sortie 62 permet de commuter,
sur l'électrode de colonne (Cj), soit la tension
d'alimentation Vc-off correspondant au niveau
d'extinction du pixel soit l'entrée du montage
intégrateur 64 qui impose par sa masse virtuelle le
niveau Vc-on, le mettant au potentiel Vlns des lignes non
sélectionnées. L'étage de sortie 62 comprend, de façon
connue de l'homme de métier, des moyens 68 de
translation de niveau logique et deux transistors
MOSFET 70 et 72, respectivement de type P et de type N,
agencés comme illustré sur la figure 6.
Le montage intégrateur 64 comprend un
amplificateur 74 qui est bouclé sur un condensateur 76
de capacité Cint qui est lui-même monté en parallèle
avec un interrupteur commandé SW1. La sortie A2 de cet
amplificateur est reliée à l'entrée (-) du comparateur
66.
L'interrupteur SW1, commandé par un signal
S1 correspondant au début du temps qui est alloué à une
ligne, permet de ramener à zéro le potentiel A2 en
début de chaque ligne.
L'entrée (+) du comparateur 66 est reliée à
une tension de consigne A1 correspondant à la quantité
de charges à émettre. Cette consigne de tension peut
être fournie par divers moyens qui dépendent de
l'application souhaitée. Dans l'exemple représenté sur
la figure 6, on utilise un convertisseur numérique
analogique CDA qui reçoit en entrée une donnée
numérique DN de tension de consigne et dont la sortie
fournit le potentiel de consigne A1.
La sortie S2 du montage comparateur
constitue la commande de l'étage de sortie 62
permettant ainsi le bouclage du dispositif.
La logique de commande 52 fournit le signal
S1 et commande un circuit de commande de ligne PL non
représenté.
Ce dispositif convertit la quantité de
charge déjà émise en un niveau de tension, ce qui
permet de faire basculer le pilotage de l'étage de
commande de la colonne Cj au moment toff où la quantité
de charge (Qref) de consigne est atteinte.
Le procédé de commande en charge considéré
permet une commande en charge à potentiel colonne
constant et égal à celui des lignes non sélectionnées,
soit Vc-on = Vlns, ce qui permet de limiter les fuites
ohmiques sur une colonne quelconque aux fuites ohmiques
du seul pixel actif de la colonne considérée.
Cette solution ne règle cependant pas le
problème des couplages capacitifs inter-colonnes. En
effet, lors de la commutation du potentiel d'une
colonne quelconque j de Vc-on à Vc-off, des charges
parasites Qpar = Cpar x ( Vc-on - Vc-off) sont induites sur
les colonnes voisines, Cpar étant la capacité de
couplage inter-colonnes. Si les colonnes voisines se
trouvent à cet instant en émission et en régulation en
charge, leur régulation est perturbée par cette charge
Qpar.
Dans un écran matriciel les couplages
inter-colonnes se décomposent en une partie due à la
capacité d'influence intrinsèque inter-colonnes,
l'autre partie étant due aux capacités pixel par
rapport aux lignes de commande de l'écran. Les lignes
ainsi que leurs dispositifs "drivers" associés ont en
effet une impédance non nulle.
Dans ces conditions, les lignes ne sont
plus des équipotentielles en haute fréquence et des
couplages inter-colonnes apparaissent par leur
intermédiaire.
L'ordre de grandeur de ces charges
parasites est souvent supérieur ou égal à celui des
charges utiles à délivrer au pixel.
Si l'on reprend l'exemple de l'écran
micropointes de définition 1/4VGA (320 colonnes x 240
lignes) d'environ 1 dm2 fonctionnant sous 300 volts de
tension d'anode, avec un rendement lumineux de 4 lm/W,
on doit, si l'on veut allumer l'écran avec une
brillance de 400 Cd/m2, faire passer le courant des
pixels de 0 à 30 µA (Ipix) . Pour un tel écran
fonctionnant à 70 Hz, le temps ligne est de
60 µs (tligne). La charge utile à délivrer à un pixel est
Qu :
Qu = Ipix.tligne = 1,8 nCB .
Compte tenu de la technologie de cet écran
on évalue : Qpar ∼ 10 nCB.
Ces chiffres illustrent la difficulté que
l'on a pour réguler Qu de manière à réaliser, par
exemple, 256 niveaux de gris. On doit, pour cela,
filtrer Qpar avec une efficacité de (256 x Qpar/Qu), soit
dans le cas considéré une efficacité de filtrage de
1500.
Un exemple de réalisation d'un dispositif
de commande d'une colonne Cj, insensible au problème de
couplage parasite inter-colonnes évoqué ci-dessus, est
schématiquement représenté sur la figure 7.
Ce dispositif 60 est basé sur une
acquisition rapide du courant du pixel en début de
temps ligne, donc en l'absence de commutation des
autres colonnes. Le courant d'émission d'un pixel Ipix
peut être considéré comme constant pendant un temps
ligne lorsque les tensions de commande ne varient pas.
On connaít dès le début du temps ligne la
charge Qref à délivrer au pixel considéré. On peut alors
calculer le temps toff auquel la colonne devra basculer
au niveau Vc-off de blocage de l'émission du pixel.
Ce dispositif comprend notamment un étage
de sortie de type push-pull 62, comme représenté dans
le dispositif de la figure 6, et un montage de type
convertisseur courant-tension CCT. Ce montage CCT
comprend un amplificateur 74 permettant le maintien du
potentiel de la colonne à celui de la masse virtuelle.
La contre-réaction de l'amplificateur par la résistance
R permet d'obtenir en sortie A2 une mesure du courant
du pixel. L'amplificateur 74 dispose sur son entrée
inverseuse, d'un interrupteur commandé SW2 et/ou de
diodes de commutation rapides DF1 et DF2. Le rôle de
ces composants est d'évacuer directement à la masse les
forts courants capacitifs en dehors des instants de
mesure. En effet, lors des commutations
lignes/colonnes, de forts courants capacitifs
pourraient perturber le convertisseur courant tension
CCT.
Un circuit de calcul numérique ou
analogique CCN, qui reçoit des données numériques ou
analogiques de moyens appropriés DNA, permet de
calculer, dès le début du temps ligne, le temps toff de
basculement de la colonne, temps tel que toff = Qref/Ipix,
le courant Ipix étant stable pendant le temps ligne.
La figure 8 représente le diagramme
temporel des différentes tensions existant au sein du
dispositif de la figure 7, lors d'un cycle d'adressage
ligne (durée tlig). Le cycle démarre au temps t0, par
l'impulsion de début du signal S1, et la montée du
signal S2 qui, par l'étage de sortie, fait passer la
colonne Vcj à Vc-on (masse virtuelle) .
A l'instant t0 on ferme conjointement
l'interrupteur SW2 à l'aide du signal S1 pour évacuer
les courants capacitifs de commutation des colonnes.
Après établissement du potentiel des colonnes Vcj, on
adresse la ligne i et on ouvre conjointement
l'interrupteur SW2 à l'aide de la commande S1.
Le courant du pixel (Ipix) établit sur
chaque colonne, après un temps de stabilisation tstab,
un palier de potentiel A2 en sortie de l'amplificateur
74. tstab représente le temps de réponse de la colonne
ou du pixel adressé.
Dès l'instant ton+tstab on est en mesure,
compte tenu de la charge Qref à délivrer au pixel, de
calculer l'instant toff tel que :
toff = Qref/Ipix
Cette solution permet dès le début du temps ligne et
donc en l'absence de parasites de commutation issus des
autres colonnes, le calcul de toff.
A l'instant toff on a une impulsion du
signal S1 et le déclenchement d'un front descendant du
signal S2, qui, par l'intermédiaire de l'étage de
sortie 62, impose le retour de Vcj à Vc-off.
Le potentiel ligne VLi bascule vers le
potentiel de sélection Vls, après l'établissement du
potentiel de la colonne (Vcj), ce qui permet de réduire
la capacité à charger uniquement à celle du pixel
considéré. Le courant capacitif dans la colonne est
donc minimisé.
Le calcul de toff nécessite d'intégrer pour
chaque sortie colonne une électronique 52 de calcul
rapide pour évaluer dès le début du temps ligne, le
temps toff.
L'objet de l'invention est de proposer une
solution analogique simple de régulation de la charge,
sans moyens de calcul, en s'affranchissant des
problèmes de couplages parasites inter-colonnes.
Cette solution analogique est basée sur un
échantillonnage et une mise en mémoire analogique du
courant de chaque pixel en début de temps ligne, qui
permet de créer un système de contrôle des charges
véritablement émises exempt des parasites de
commutation des autres colonnes pendant le reste du
temps ligne.
Une telle solution analogique du problème à
résoudre, simple et intégrable, permet la réalisation
de dispositifs "drivers" analogiques en charges aptes à
régler les problèmes de non uniformité d'émission des
cathodes ainsi que les problèmes de marquage associés à
leur fonctionnement.
Premier exemple de réalisation du dispositif de
l'invention
Un premier exemple de réalisation du
dispositif de l'invention 89 est représenté sur la
figure 9. Il comporte plusieurs éléments du dispositif
illustré sur la figure 7. Il comporte ainsi :
- l'étage de sortie push-pull 62,
- le convertisseur courant-tension CCT qui
permet la mesure du courant de pixel,
- un échantillonneur-bloqueur analogique
90, constitué ici d'un interrupteur SW3 commandé par un
signal S4 issu de la logique de commande 52, d'un
condensateur Cech et d'un amplificateur 91 monté en
suiveur de tension, qui reçoit le signal de sortie du
convertisseur courant-tension CCT ; cet
échantillonneur-bloqueur analogique 90 permet de
mémoriser le courant d'un pixel de la colonne
considérée sous la forme d'une tension,
- un intégrateur 92 constitué d'un
amplificateur 93 qui est bouclé sur un condensateur Ci
monté en parallèle avec un interrupteur SW4 commandé
par un signal S3 issu de la logique de commande 52,
l'entrée (+) de cet amplificateur 93 étant reliée à une
tension fixe, par exemple la masse,
- une résistance R2 reliée d'une part à la
sortie de l'amplificateur 91 de l'échantillonneur-bloqueur
90 et d'autre part à l'entrée (-) de
l'amplificateur 93 de l'intégrateur 92. Cette
résistance impose, à l'entrée de l'intégrateur 92, un
courant proportionnel à la tension de sortie de
l'échantillonneur-bloqueur 90.
- un comparateur 95 qui reçoit sur son
entrée (-) la sortie de l'amplificateur 93 et sur son
entrée (+) la sortie d'un convertisseur numérique-analogique
CDA qui reçoit lui-même en entrée une donnée
numérique DN de tension de consigne.
L'étage de sortie "push-pull" 62 permet de
commuter sur la colonne Cj, soit la tension
d'alimentation Vc-off correspondant au niveau
d'extinction du pixel, soit l'entrée du convertisseur
courant-tension CCT imposant par sa masse virtuelle le
niveau Vc-on.
On choisit ici Vlns = Vc-on = masse analogique.
Le convertisseur courant-tension CCT permet
la mesure du courant de pixel de la colonne considérée.
L'échantillonneur-bloqueur 90 associé à la résistance
R2 permet d'échantillonner-bloquer ce courant du pixel.
La sortie de cet intégrateur 92 (Su3) est
une rampe de tension de pente proportionnelle au
courant du pixel et exempte de tous parasites de
commutation des colonnes voisines. Cette rampe est
comparée à la consigne de charge (Vref) fournie au
comparateur 95 par le convertisseur numérique
analogique CDA.
Ce comparateur 95 bascule donc (si R 1= R2)
à l'instant toff tel que :
toff = Qref/Ipix = Ci.Vref/Ipix
La sortie de ce comparateur 95 (Scomp) est, après
traitement par la logique 52, rebouclée par le signal
S2 sur la commande du circuit de sortie 62 permettant
la commande de la colonne considérée.
Ce dispositif illustré sur la figure 9
constitue donc un système analogique bouclé de
régulation de la charge émise.
La figure 10 représente le diagramme
temporel des différentes tensions existant au sein de
ce dispositif 89 lors d'un cycle d'adressage ligne. Les
signaux A à E de cette figure correspondent aux signaux
A à E de la figure 8.
Le cycle démarre au temps t0. Le front
montant de l'impulsion S1 ferme l'interrupteur SW2. Le
front montant de S2, grâce à l'étage de sortie 62, fait
passer le potentiel colonne Vcj à Vc-on (masse
virtuelle).
Après un temps ton qui permet au courant
capacitif colonne de s'écouler à travers l'interrupteur
SW2, le signal S1 passe au niveau bas, ce qui permet
d'ouvrir l'interrupteur SW2. Il y a alors établissement
du courant Ipix dans la résistance R1.
Le potentiel ligne VLi passe de son
potentiel Vlns (défini comme étant la masse du montage)
au potentiel de sélection Vls pour déclencher
l'émission. Le courant Ipix s'établit alors, et après un
temps de stabilisation tstab la sortie du convertisseur
courant-tension CCT (Su1) se stabilise à une valeur de
tension représentative de Ipix.
Cette valeur de tension est alors
échantillonnée-bloquée dans l'échantillonneur-bloqueur
90, dont l'interrupteur SW3 est commandé par le signal
S4 issu de la logique 52.
A partir de l'instant ton + tstab
l'interrupteur SW4 est ouvert, grâce au signal S3 issu
de la logique 52. L'intégration du courant de sortie de
l'amplificateur 91 (Iu2) commence alors dans le
condensateur Ci de l'intégrateur 92.
Si on choisit R2 = R1 on retrouve, dans
l'intégrateur de courant 92, la valeur de Ipix
échantillonnée-bloquée à l'instant ton + tstab. La sortie
de l'intégrateur 92 délivre (Su3) une rampe de tension
de pente proportionnelle à Iu2.
La sortie du comparateur 95 bascule à
l'instant toff lorsque la rampe de tension sur son
entrée négative atteint la valeur de consigne Vref
présentée sur son entrée positive.
On a la relation :
toff - (ton + tstab) = Ci.Vref/Ipix
La sortie du comparateur 95 (Scomp) est alors, après
traitement par la logique 52, rebouclée par le signal
S2, pour stopper l'émission du pixel. Ce signal S2
pilote ainsi le retour de la colonne Vcj à Vc-off par
l'intermédiaire de l'étage de sortie 62.
Le dispositif de l'invention, décrit ci-dessus,
permet de délivrer au pixel considéré une
charge contrôlée par la consigne fournie Vref, et ce
sans variation de la tension appliquée sur la colonne,
pendant le temps d'émission. Le dispositif ainsi
réalisé est insensible aux commutations des colonnes
voisines grâce à la mise en mémoire du courant du
pixel.
Dans ce dispositif, le potentiel ligne VLi
bascule vers le potentiel de sélection Vls, après
l'établissement du potentiel de la colonne Vcj, de
manière à réduire la capacité à charger à celle du
pixel considéré. Le courant capacitif dans la colonne
est donc minimisé lors du passage du pixel en émission,
sur le front montant de VLi.
Le temps tstab, qui correspond à
l'établissement du potentiel ligne/colonne et au
passage du pixel en émission, est imposé par les
caractéristiques physiques de l'écran. Il fixe le
premier niveau de gris accessible par le système. Les
commutations colonnes, en effet, sont, pendant cette
phase d'établissement, interdites d'acquisition et de
mise en mémoire du courant du pixel. La charge émise
par le pixel pendant le temps tstab constitue donc le
premier niveau de gris du système. L'affichage du noir
est géré directement par la logique de commande 52 en
maintenant au niveau bas le signal S2 de la colonne
correspondante.
Dès que la valeur de Ipix est mémorisée, au
temps ton + tstab, il est possible de refermer
l'interrupteur SW2 ce qui limite la consommation de
l'amplificateur 74.
Le dispositif proposé permet de contrôler
le rapport IR2/Ipix par le choix du rapport entre R1 et
R2. Le choix de R2 conditionne aussi la géométrie de la
capacité d'intégration Ci.
Second exemple de réalisation du dispositif de
l'invention
La figure 11 illustre un second exemple de
réalisation du dispositif de l'invention 99 basé sur
une mémorisation du courant des pixels à l'aide d'un
miroir de courant.
Ce dispositif 99 reprend plusieurs éléments
du dispositif illustré sur la figure 9, à savoir :
- l'étage de sortie 62,
- l'intégrateur 92,
- le comparateur 95.
Il comprend, en outre :
- un montage suiveur de courant 100,
- un montage copieur de courant 101.
Le montage suiveur de courant 100 comprend
l'amplificateur opérationnel 74 bouclé sur un
transistor T1 de type P monté dans la contre-réaction
de l'amplificateur 74. Ce transistor T1 est monté en
suiveur de courant, c'est-à-dire que son électrode de
grille est reliée à son électrode de drain et à la
sortie de l'amplificateur 74, et que son électrode de
source est reliée à l'entrée inverseuse de
l'amplificateur 74.
Le montage copieur de courant 101 comprend
l'interrupteur SW3, le condensateur Cech et un
transistor T2, identique au transistor T1, dont le
drain est polarisé par une tension Vpol.
La sortie de l'amplificateur 74 (Su1) pilote
la grille du transistor T2. Le transistor T2 copie donc
le courant de T1, lui-même identique au courant pixel.
L'ensemble T1, T2 constitue un miroir de courant.
Le drain de T1 pourrait aussi être polarisé
par l'intermédiaire de la tension Vpol.
Le montage copieur de courant 101 permet
l'échantillonnage et le bloquage du courant Ipix dans le
transistor T2. Le courant de T2 est exempt de tous
parasites de commutation des colonnes voisines.
La sortie de l'intégrateur 92 est une rampe
de tension de pente proportionnelle au courant du
transistor T2 donc à celui du pixel. Cette rampe est
comparée à la consigne de charge fournie au comparateur
par le convertisseur numérique analogique CDA. Ce
comparateur 95 bascule donc à l'instant toff tel que :
toff = Qref/Ipix = Ci.Vref/Ipix
La sortie de ce comparateur 95 est, après traitement
par la logique 52, rebouclée par le signal S2 sur la
commande du circuit de sortie 62 permettant le pilotage
de la colonne considérée.
Le dispositif ainsi représenté constitue un
système analogique bouclé de régulation de la charge
émise.
La figure 12 représente le diagramme
temporel des différentes tensions au sein du dispositif
99 illustré sur la figure 11. Les signaux A à I de
cette figure, correspondent respectivement aux signaux
A à F et H à J de la figure 10.
Le cycle démarre au temps t0 par le passage
au niveau haut de S1 qui ferme l'interrupteur SW2 et
par le front de montée de S2 qui, par l'étage de sortie
62, fait passer le potentiel Vcj à Vc-on (masse
virtuelle).
Après un temps ton, qui permet au courant
capacitif colonne de s'écouler à travers l'interrupteur
SW2, et donc à Vcj de s'établir à la tension Vc-on, le
signal S1 passe au niveau bas pour ouvrir
l'interrupteur SW2. Ceci permet l'établissement du
courant Ipix dans le transistor T1.
Pour déclencher l'émission, VLi passe de son
potentiel Vlns (défini comme étant la masse du montage)
au potentiel de sélection Vls. Le courant Ipix s'établit
alors, et après un temps de stabilisation tstab, la
tension de sortie (Su1) du suiveur de courant 100 se
stabilise à la valeur nécessaire au passage du courant
Ipix dans le transistor T1 et par conséquence dans le
transistor T2.
Cette valeur de tension (Su1) est alors
échantillonnée bloquée à l'aide de la commande S4, dans
Cech.
A partir de l'instant ton + tstab on ouvre
l'interrupteur SW4 par l'intermédiaire du signal S3 ce
qui débute l'intégration du courant de sortie du
transistor T2 dans la capacité Ci de l'intégrateur 92.
Avec deux transistors T1 et T2 identiques
on retrouve dans l'intégrateur de courant 92, la valeur
de Ipix échantillonnée-bloquée à l'instant ton + tstab. La
sortie de l'intégrateur 92 délivre (Su3) une rampe de
tension de pente proportionnelle au courant de sortie
du transistor T2 (IT2).
La sortie du comparateur 95 (Scomp) bascule
à toff lorsque la rampe de tension sur son entrée
atteint la valeur de consigne Vref présentée sur
l'entrée (+).
On a la relation :
toff-(ton+tstab) = Ci.Vref/Ipix
La sortie du comparateur 95 (Scomp) est
alors revalidée par la logique 52, pour stopper
l'émission du pixel. La commande S2 pilote alors le
retour de la tension colonne Vcj à Vc-off par
l'intermédiaire de l'étage de sortie 62.
Le dispositif décrit ci-dessus, permet de
délivrer au pixel considéré, une charge contrôlée par
la consigne fournie Vref, et ce sans variation de la
tension appliquée sur la colonne pendant le temps
d'émission. Il est aussi insensible aux commutations
des colonnes voisines grâce à la mise en mémoire du
courant du pixel.
Dans ce cas le potentiel ligne VLi bascule
également vers le potentiel de sélection Vls, après
l'établissement du potentiel de la colonne (Vcj), de
manière à réduire la capacité à charger à celle du
pixel considéré.
Le dispositif ainsi proposé permet de
contrôler le rapport IT2/Ipix par le choix des rapports
géométriques entre le transistor T1 et le transistor
T2. La géométrie du transistor T2 conditionne aussi la
géométrie de la capacité d'intégration Ci. Ce
dispositif offre aussi la liberté de disposer d'un
choix de plusieurs transistors T2 de géométries
différentes installés en parallèle dans le circuit. Le
choix du transistor à utiliser se fait alors en
fonction du type d'écran à piloter (donc du Ipix
attendu) en connectant les drains communs de la famille
choisis à l'alimentation Vpol. Cette connexion se fait à
l'extérieur du circuit lors de sa mise en oeuvre sur un
type d'écran donné.
REFERENCES
[1] "Ecrans fluorescents à micropointes" de R. Baptist
(L'onde électrique, novembre-décembre 1991, volume
71, n°6, pages 36-42).
[2] "Flat panel displays based on surface conduction
electron emitters" de K. Sakai et al. (Proceedings
of the 16th international display research
conference, ref.18.3L., pages 569-572).
[3] "Carbon nanotube FED elements" de S. Uemura et al.
(SID 1998 Digest, pages 1052-1055).
[4] "Recent progress in field emitter array
development for high performance applications" de
Dorota Temple (Materials science & engineering,
vol.R24, n°5, Janvier 1999, pages 185-239).
[5] "Microtips displays adressing" de T. Leroux et al.
(SID 91 Digest, pages 437-439).
[6] FR 2632436.
[7] US 5359256.