KR100674107B1 - 디스플레이 구동회로 및 화소 셀 - Google Patents

디스플레이 구동회로 및 화소 셀 Download PDF

Info

Publication number
KR100674107B1
KR100674107B1 KR1020050039388A KR20050039388A KR100674107B1 KR 100674107 B1 KR100674107 B1 KR 100674107B1 KR 1020050039388 A KR1020050039388 A KR 1020050039388A KR 20050039388 A KR20050039388 A KR 20050039388A KR 100674107 B1 KR100674107 B1 KR 100674107B1
Authority
KR
South Korea
Prior art keywords
current
data line
voltage
compensation
driving transistor
Prior art date
Application number
KR1020050039388A
Other languages
English (en)
Other versions
KR20060116877A (ko
Inventor
김태환
곽계달
신홍재
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020050039388A priority Critical patent/KR100674107B1/ko
Publication of KR20060116877A publication Critical patent/KR20060116877A/ko
Application granted granted Critical
Publication of KR100674107B1 publication Critical patent/KR100674107B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 디스플레이 작동을 위한 디스플레이 구동회로와 화소 셀의 설계에 관한 것이다. 본 발명에 의한 디스플레이 구동회로는 전류 싱크, 프리 차지 회로 및 선택부를 포함하고, 프리 차지 회로에서 구동 트랜지스터의 문턱 전압을 보상한다. 그리고 본 발명에 의한 화소 셀은 발광부, 저장 커패시터, 구동 트랜지스터, 보상 신호 생성부, 3개의 스위칭 트랜지스터를 포함한다. 고해상 능동형 유기 발광 다이오드 디스플레이를 구현할 수 있는 전압 전류 혼합형 기입 방식을 가짐으로써, 빠르게 데이터를 기록할 수 있는 전압 기입 방식과 보다 균일한 화질을 제공하는 전류 기입 방식의 장점을 모두 가질 수 있다.
OLED, 대면적, 보상, 문턱 전압, 프리 차지 회로

Description

디스플레이 구동회로 및 화소 셀{Displays Driving circuit and pixel cell}
도 1은 종래 기술에 따른 능동형 유기 발광 다이오드 디스플레이 장치에서의 전압 기입 방식의 화소 셀을 나타낸 도면.
도 2a는 종래 기술에 따른 능동형 유기 발광 다이오드 디스플레이 장치에서의 전압 전류 혼합 방식의 전류 데이터 드라이버를 나타낸 도면.
도 2b는 종래 기술에 따른 능동형 유기 발광 다이오드 디스플레이 장치에서의 전압 전류 혼압 방식의 화소 셀을 나타낸 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 디스플레이 구동회로의 구성을 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 화소 셀을 나타낸 도면.
도 5는 본 발명의 바람직한 일 실시예에 따른 디스플레이 구동회로 및 화소 셀의 동작 타이밍도를 나타낸 도면.
도 6은 트랜지스터의 문턱 전압과 이동도의 변화에 따라 데이터 값에 해당하는 저장된 전압값의 변화 및 보상된 후 균일한 특성을 가지는 프로그램 전류를 나타낸 도면.
도 7은 능동형 유기 발광 다이오드 디스플레이 구동회로 작동시 문턱 전압과 이동도 차이에 따른 전류 편차를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
300 : 디스플레이 구동회로
310 : 전류 싱크
320 : 전압 팔로워 증폭기
330 : 프리 차지 회로
400 : 화소 셀
본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 디스플레이 작동을 위한 디스플레이 구동회로와 화소 셀의 설계에 관한 것이다.
TV, 컴퓨터 또는 휴대 전화의 영상 표시 장치로 액정 디스플레이(Liguid Crystal Display, LCD)가 널리 사용되고 있는 바, 이러한 액정 디스플레이는 백라이트를 필요로 하기 때문에 무거울 뿐만 아니라 두껍고 응답 속도가 느리다는 단점이 있다. 이러한 액정 디스플레이를 대체하는 차세대 영상 표시 장치로 주목을 받는 것으로 능동형 유기 발광 다이오드 디스플레이가 있다. 능동형 유기 발광 다이오드 디스플레이는 0.1㎛ 이하의 극히 얇은 유기 박막을 포함한다. 유기 박막에 전 류를 흘리면 전자 수송층(Electron Transport Layer)과 정공 수송층(Hole Transport Layer)의 계면 근처에서 전자와 정공이 재결합하여 발광하며, 이 발광은 수백 ㎱ 이하의 극히 빠른 응답 시간을 가지고 있다.
종래 대면적을 가진 능동형 유기 발광 다이오드를 제작할 때 각각의 유기 발광 다이오드에 기입되는 전류가 서로 다르기 때문에 화질이 저하되는 문제점이 있었다. 이를 보상하기 위한 방법으로 유기 발광 다이오드와 연결되는 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 칭함)의 전기적 특성을 보상하기 위해 전압 기입 방식과 전류 기입 방식이 있다.
도 1은 종래 기술에 따른 능동형 유기 발광 다이오드 디스플레이에서의 전압 기입 방식의 화소 셀을 나타낸 도면이다. 전압 기입 방식은 데이터 라인을 통해 화소로 기입되는 데이터 신호가 전압의 형태를 갖는 것으로, 도 1에 도시되어 있다.
도 1에서 T1a는 구동 트랜지스터이며, T2a는 스위칭 트랜지스터이다. Scan[n] 신호에 의해 n 번째 라인이 활성화되고 T2a가 턴온(Turn on) 되면, 저장 커패시터 Cst에 아날로그 데이터 전압(VDATA)이 기입된다. 그리고 T1a에 의해 원하는 프레임 시간(frame time) 동안 계조에 해당하는 전류를 OLED 소자로 공급하는 방식이다. 이러한 전압 기입 방식은 간단한 화소 셀을 가지고, 기존의 액정 디스플레이 데이터 드라이버 LSI(Large Scale Integrated circuit, 초고밀도 집적회로)를 이용하여 구동이 가능하다. 하지만, 구동 트랜지스터의 전기적 편차에 민감한 못한다는 단점이 있다.
도 2a는 종래 기술에 따른 능동형 유기 발광 다이오드 디스플레이에서의 전압 전류 혼합 방식의 전류 데이터 드라이버를 나타낸 도면이고, 도 2b는 종래 기술에 따른 능동형 유기 발광 다이오드 디스플레이에서의 전압 전류 혼압 방식의 화소 셀을 나타낸 도면이다.
도 2a 내지 도 2b를 참조하면, 라인 시간의 반(1/2)은 프리 차지 모드이다. 프리 차지(pre-charge) 신호가 하이(High)가 되면 화소의 구동 트랜지스터인 T5b의 게이트 전압(Vg)이 T1b의 게이트 전압으로 프리 차징되어 저장 커패시터 Cst에 충전된다. 이후 프리 차지 신호가 로우(Low)가 되면 데이터 라인(Date line)은 전류 싱크(Current Sink)와 연결된다. 그 결과 다이오드 연결된 T5b는 프로그램된 전류 싱크에 해당 전류(IDATA)를 공급한다. 이 과정에서 프리 차징된 전압과 실제 OLED에 IDATA값에 해당하는 전류를 프로그래밍하기 위한 목표 전압값의 오차를 보정한 다음 프레임 시간 동안 OLED에 프로그램된 전류를 기입한다. T1a는 포화 영역에서 동작하므로 전류 방정식을 이용하여 화소에 전달되는 프리 차징 전압(VPRE)을 구하면 <수학식 1>과 같다.
<수학식 1>
Figure 112005024703533-pat00001
여기서, kT1b은 공정 상수이고, Vthp,T1b는 T1b의 문턱 전압이다.
프리 차징 전압으로 프로그램된 전류(IPROG)와 데이터 전류(IDATA)를 비교하면, <수학식 2>와 같다.
<수학식 2>
Figure 112005024703533-pat00002
여기서, α는 전류 데이터 드라이버의 구동 트랜지스터인 T1b와 화소 셀의 구동 트랜지스터인 T5b 간의 이동도 차이의 비를 나타낸 것이며 보통 0.6 내지 1.6 정도의 값을 갖는다. <수학식 2>에서 살펴본 바와 같이 T1b와 T5b의 문턱 전압이 같다면, 프리차징된 전압값만으로 IDATA와 OLED 소자에 공급될 IOLED 전류가 거의 같다. 이동도의 차이로 인해 발생된 오차와 전압 팔로워 증폭기(Voltage Follower Amplifier)에서 발생된 옵셋 전압과 공급 전압의 IR 전압 강하에 의한 오차는 전류 프로그래밍 모드에서 T5b의 전류를 전류데이터 드라이버의 전류 싱크(Current Sink)에 의하여 전류를 흐르게 하여 보상된다.
상술한 동작에서는 구동 트랜지스터 T1b와 T5b간의 문턱 전압의 오차는 없다고 가정하였다. 하지만, 실제 대형 패널의 경우 트랜지스터들간에는 문턱 전압의 차이가 있으며 이 편차의 최대 변화율은 원래의 문턱 전압에서 ㅁ26.5% 정도이다. 문턱 전압의 차이를 고려하면 IPROG는 <수학식 3>과 같다.
<수학식 3>
Figure 112005024703533-pat00003
<수학식 3>에서
Figure 112005024703533-pat00004
Vthp 가 존재함으로 해서 프로그램된 전류 IPROG와 IDATA 사이에 큰 오차가 존재하며, 화질의 균일성을 확보하기 위해서는 전류 프로그래밍 모드에서 문턱 전압과 이동도의 오차를 보상하여야 한다. 하지만 낮은 계조를 나타내는 수십 ㎁로 데이터 라인의 용량성 부하를 충전/방전하면서 오차를 보상하는 데에는 많은 시간을 필요로 한다. 프리차징전압과 목표전압의 오차가 500mV 정도만 되어도 660㎲의 보상 시간이 필요하며 SVGA(800X600)급 해상도를 가지는 AM-OLED의 라인 시간이 프레임 주파수 60Hz에서 27.78㎲이기 때문에 기존의 프리차징 방식에서 30mV이상의 오차는 절대 보상될 수 없다.
전압 기입 방식은 문턱 전압은 제거하지만 이동도 차이를 보상하지 못한다. 전류 기입 방식은 문턱 전압과 이동도는 보상하지만 긴 충전시간을 필요로 하여 대면적을 가진 능동형 유기 발광 다이오드에 사용하기가 적합하지 않은 문제점이 있다.
따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 고해상 능동형 유기 발광 다이오드 디스플레이를 구현할 수 있는 전압 전류 혼합형 기입 방식을 가 지는 디스플레이 구동회로 및 화소 셀을 제공하는데 있다.
본 발명의 다른 목적은 프리 차지 모드에서 구동 트랜지스터간의 문턱 전압의 차이에 의해 발생되는 프리 차지 전압과 목표 전압의 오차를 줄일 수 있는 디스플레이 구동회로 및 화소 셀을 제공하는데 있다.
본 발명의 다른 목적은 프리 차지 전압과 목표 전압의 오차를 줄여서 대면적에 사용할 수 있는 능동형 유기 발광 다이오드를 구동할 수 있는 디스플레이 구동회로 및 화소 셀을 제공하는데 있다.
본 발명의 또 다른 목적은 수십 ㎁ 단위의 전류에서도 매우 균일한 특성을 나타낼 수 있는 디스플레이 구동회로 및 화소 셀을 제공하는데 있다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 계조를 결정하도록 소정 크기의 계조 전류를 싱크(sink)하는 전류 싱크; 상기 계조 전류에 상응하는 프리 차지 전압(pre-charge voltage)을 생성하는 프리 차지 회로; 및 상기 프리 차지 회로가 상기 전류 싱크를 이용해 생성한 상기 프리 차지 전압을 데이터 라인을 통해 출력하거나 또는 상기 전류 싱크가 상기 데이터 라인에서 상기 계조 전류를 싱크하도록 제어하는 선택부를 포함하되, 상기 프리 차지 회로는, 소스는 전원(VDD)에 연결되고, 게이트 및 드레인은 상기 전류 싱크에 연결되며, 상기 계조 전류에 상응하는 상기 프리 차지 전압을 생성하는 구동 트랜지스터와, 일단이 상기 구동 트랜지스터의 게이트에 연결되어 상기 구동 트랜지스터의 문턱 전압을 보상하 는 보상 커패시터와, 상기 보상 커패시터의 타단에 연결되어 상기 구동 트랜지스터의 문턱 전압이 보상된 프리 차지 전압을 상기 데이터 라인을 통해 전달하는 전압 팔로워 증폭기를 포함하는 디스플레이 구동회로가 제공될 수 있다.
바람직하게는, 상기 프리 차지 회로는, 샘플링 시간 동안 상기 보상 커패시터가 상기 구동 트랜지스터의 문턱 전압을 샘플링하고, 보상 시간 동안 샘플링된 상기 문턱 전압을 보상하는 보상 신호를 생성하는 보상 신호 생성부-여기서, 상기 보상 신호의 한 주기는 상기 샘플링 시간과 상기 보상 시간으로 구성됨-; 상기 전원과 상기 보상 커패시터의 타단 사이에 연결되고, 상기 샘플링 시간 동안만 턴온(turn on)되는 제1 스위칭 트랜지스터; 상기 구동 트랜지스터의 드레인과 상기 전류 싱크 사이에 연결되고, 상기 보상 시간 동안만 턴온되는 제2 스위칭 트랜지스터; 및 상기 전압 팔로워 증폭기와 상기 데이터 라인 사이에 연결되고, 상기 보상 시간 동안만 턴온되는 제3 스위칭 트랜지스터를 포함할 수 있다.
또한, 상기 전류 싱크와 상기 제2 스위칭 트랜지스터 사이에 연결되고, 상기 선택부에 의해 상기 프리 차지 회로가 상기 전류 싱크를 이용해 생성한 상기 프리 차지 전압을 데이터 라인을 통해 출력하는 때에 턴온되는 제4 스위칭 트랜지스터; 상기 제3 스위칭 트랜지스터와 상기 데이터 라인 사이에 연결되고, 상기 선택부에 의해 상기 프리 차지 회로가 상기 전류 싱크를 이용해 생성한 상기 프리 차지 전압을 데이터 라인을 통해 출력하는 때에 턴온되는 제5 스위칭 트랜지스터; 및 상기 전류 싱크와 상기 데이터 라인 사이에 연결되고, 상기 선택부에 의해 상기 전류 싱크가 상기 데이터 라인에서 상기 계조 전류를 싱크하도록 제어할 때에 턴온되는 제6 스위칭 트랜지스터를 더 포함할 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 입력 전류에 상응하여 다양한 계조를 가지도록 발광하는 발광부; 데이터 라인을 통한 프리 차지 전압을 소정 시간 동안 충전하는 저장 커패시터; 게이트는 상기 저장 커패시터 및 상기 데이터 라인에 연결되고, 상기 프리 차지 전압 및 상기 데이터 라인을 통한 계조 전류에 상응하는 프로그램 전류를 생성하며, 방출 시간 동안 상기 프로그램 전류를 상기 발광부로 방출하는 구동 트랜지스터; 보상 시간 동안 상기 구동 트랜지스터의 문턱 전압을 보상하는 보상 신호를 생성하는 보상 신호 생성부; 전원과 상기 구동 트랜지스터의 소스 사이에 연결되고, 상기 보상 신호에 의해 상기 보상 시간 동안만 턴오프(turn off)되는 제1 스위칭 트랜지스터; 상기 데이터 라인과 상기 구동 트랜지스터의 소스 사이에 연결되고, 상기 보상 신호에 의해 상기 보상 시간 동안만 턴온되는 제2 스위칭 트랜지스터; 및 상기 데이터 라인과 상기 구동 트랜지스터 사이에 연결되고, 게이트와 소스가 상기 데이터 라인에 연결되며, 드레인은 상기 구동 트랜지스터의 드레인에 연결되는 제3 스위칭 트랜지스터를 포함하는 화소 셀이 제공될 수 있다.
바람직하게는, 상기 발광부가 n(n은 자연수) 번째 라인에 포함되는 경우, 상기 제2 스위칭 트랜지스터 및 상기 제3 스위칭 트랜지스터가 연결된 부분과 상기 데이터 라인 사이에 연결되고, n 번째 라인 선택 신호에 의해 턴온되는 제1 라인 선택 트랜지스터; 및 상기 구동 트랜지스터의 게이트와 상기 구동 트랜지스터의 드레인 사이에 연결되고, 상기 n 번째 라인 선택 신호에 의해 턴온되는 제2 라인 선 택 트랜지스터를 더 포함할 수 있다.
또한, 상기 구동 트랜지스터의 드레인과 상기 발광부 사이에 연결되고, 방출 시간 동안 턴온되는 방출 스위칭 트랜지스터를 더 포함할 수 있고, 그라운드(ground) 및 상기 데이터 라인 사이에 연결되고, 리셋 신호에 의해 턴온되어 상기 저장 커패시터에 저장된 상기 프리 차지 전압을 초기화하는 리셋 트랜지스터를 더 포함할 수 있다. 그리고 상기 발광부는 유기 발광 다이오드(OLED)일 수 있다.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 이하, 본 발명에 따른 디스플레이 구동회로 및 화소 셀의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명에서는 다양한 트랜지스터가 사용될 수 있으며, 이 중 박막 트랜지스터(TFT)를 중심으로 설명하지만, 그 외 트랜지스터에도 본 발명이 적용가능함은 물론이다. 또한, 본 발명에서는 능동형 유기 발광 다이오드(Active-Matrix Organic Light-Emitting Diode, AM-OLED)를 중심으로 설명하지만, 액정 디스플레이 등에서도 본 발명이 적용가능함은 물론이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 디스플레이 구동회로의 구성을 나타낸 도면이고, 도 4는 본 발명의 바람직한 일 실시예에 따른 화소 셀을 나타낸 도면이다. 도 5는 본 발명의 바람직한 일 실시예에 따른 디스플레이 구동회로 및 화소 셀의 동작 타이밍도를 나타낸 도면이다.
도 3을 참조하면, 디스플레이 구동회로(300)는 전류 싱크(310), 선택부(Vsw1 포함) 및 프리 차지 회로(330)를 포함한다. 또한, 다수의 스위칭 트랜지스터를 더 포함하여 디스플레이 구동회로(300)가 문턱 전압을 보상한 프리 차지 전압을 생성하도록 할 수 있다.
전류 싱크(310)는 유기 발광 다이오드에서의 발광 정도인 계조를 결정하는 부분이다. 미리 설정된 소정 크기의 계조 전류(IDATA)를 싱크(sink)한다. 이후 전류 프로그래밍 시간 동안 상기 계조 전류에 상응하는 프로그램 전류가 유기 발광 다이오드에 입력될 수 있도록 한다. 전류 싱크(310)는 도면에 도시되지 않았지만, 소정 비트(예를 들어, 6 비트)를 가지는 디지털 입력 신호를 아날로그 값을 가지는 계조 전류로 변환한다.
프리 차지 회로(330)는 전류 프로그래밍을 하기 전에 미리 화소 셀(400)의 저장 커패시터(Cst)에 프리 차지 전압(pre-charge voltage)을 저장하도록 하는 회로이다. 프리 차지 전압 및 계조 전류에 상응하는 목표 전압의 차이를 작게 하여 수십 ㎁ 의 미세한 크기의 전류 만으로도 유기 발광 다이오드가 원하는 계조로 발광하도록 구동할 수 있다.
프리 차지 회로(330)는 구동 트랜지스터(T1), 보상 커패시터(Cvth) 및 전압 팔로워 증폭기(320)를 포함한다. 구동 트랜지스터(T1)는 전류 싱크(310)에서 싱크하는 계조 전류에 상응하는 프리 차지 전압을 생성한다. 이때 구동 트랜지스터(T1)의 문턱 전압으로 인해 오차가 발생한다. 이를 보상하기 위해 보상 커패시터(Cvth)가 구동 트랜지스터(T1)의 문턱 전압을 샘플링하여 저장하고 있다가 상쇄시킨다. 전압 팔로워 증폭기(320)는 데이터 라인을 통해 연결된 화소 셀(400)의 용량성 부하 즉, 저장 커패시터(Cst)를 빠르게 충전시키기 위해서 연산 증폭기로 구성된다. (+) 단자를 통해 프리 차지 전압을 입력받고, (-) 단자가 출력부와 연결되어 있다.
선택부(Vsw2 포함)는 프리 차지 신호 및 전류 프로그래밍 신호를 생성한다. 바람직하게는 프리 차지 신호 및 전류 프로그래밍 신호는 서로 반전된 신호이다. 프리 차지 신호에 의해 전류 싱크(310)가 프리 차지 회로(330)로부터 계조 전류를 싱크하도록 하고, 프리 차지 전압을 데이터 라인을 통해 화소 셀(400)로 전달하도록 한다. 전류 프로그래밍 신호는 전류 싱크(310)가 데이터 라인을 통해 계조 전류를 싱크하여 프로그래밍하도록 한다. 프리 차지 신호 및 전류 프로그래밍 신호는 선택적으로 생성되며, 동시에 발생되지는 않는다. 즉, 선택부는 프리 차지 회로(330)가 전류 싱크(310)를 이용해 생성한 프리 차지 전압을 데이터 라인을 통해 출력하거나 또는 전류 싱크(310)가 데이터 라인에서 계조 전류를 싱크하도록 제어하는 역할을 담당한다.
여기서, 프리 차지 회로(330)는 보상 신호(Vsw1) 생성부를 더 포함할 수 있다. 보상 신호(Vsw1)의 한 주기는 샘플링 시간 및 보상 시간으로 이루어진다. 샘플 링 시간 동안 보상 커패시터(Cvth)가 구동 트랜지스터(T1)의 문턱 전압을 샘플링한다. 이후 보상 시간 동안 샘플링된 문턱 전압을 보상한 프리 차지 전압을 생성한다. 여기서, 보상 신호(Vsw1)의 한 주기는 프리 차지 시간에 포함된다.
또한, 프리 차지 회로(330)는 3개의 스위칭 트랜지스터를 더 포함할 수 있다. 전원(VDD)과 보상 커패시터(Cvth)의 일단 사이에 연결되고, 샘플링 시간 동안만 턴온(turn on)되는 스위칭 트랜지스터(T4), 구동 트랜지스터(T1)와 전류 싱크 사이에 연결되고, 보상 시간 동안만 턴온되는 스위칭 트랜지스터(T2), 전압 팔로워 증폭기와 데이터 라인 사이에 연결되고, 보상 시간 동안만 턴온되는 스위칭 트랜지스터(T5)가 프리 차지 회로(330)에 더 포함된다. 이때 구동 트랜지스터(T1)는 게이트와 드레인이 보상 커패시터(Cvth)의 타단 및 전류 싱크(310)에 연결되고 소스가 전원(VDD)에 연결된다. 3개의 스위칭 트랜지스터(T2, T4, T5)는 구동 트랜지스터(T1)의 문턱 전압을 보상하기 위해서 필요한 부분이다.
본 발명에 따른 능동형 유기 발광 다이오드 디스플레이 구동회로(300)는 또 다른 3개의 스위칭 트랜지스터(T3, T6, T7)를 더 포함할 수 있다. 스위칭 트랜지스터(T3)는 전류 싱크(310)와 스위칭 트랜지스터(T2) 사이에 연결되고, 프리 차지 시간 동안만 턴온된다. 프리 차지 시간 동안 구동 트랜지스터(T1)가 전류 싱크(310)에서의 계조 전류에 상응하는 프리 차지 전압을 생성하도록 한다. 제5 스위칭 트랜지스터(T6)는 스위칭 트랜지스터(T5)와 데이터 라인 사이에 연결되고, 프리 차지 시간 동안만 턴온된다. 프리 차지 시간 동안 프리 차지 회로(330)에서 생성된 프리 차지 전압을 데이터 라인을 통해 저장 커패시터(Cst)에 전달한다. 스위칭 트랜지스터(T7)는 전류 싱크(310)와 데이터 라인 사이에 연결되고, 전류 프로그래밍 시간 동안만 턴온된다. 전류 프로그래밍 시간 동안 전류 싱크(310)를 화소 셀(400)에 연결하여 유기 발광 다이오드(OLED)에 입력될 프로그램 전류가 생성되도록 한다.
도 4를 참조하면, 화소 셀(400)은 발광부(410), 저장 커패시터(Cst), 구동 트랜지스터(T14), 보상 신호 생성부(Vswa) 및 다수의 스위칭 트랜지스터를 포함한다. 구동 트랜지스터(T14)의 폭(Width)과 길이(Length)는 디스플레이 구동회로(300)의 구동 트랜지스터(T1)과 동일하다.
발광부(410)는 입력되는 전류에 상응하여 다양한 계조를 가지도록 발광한다. 디지털 입력신호가 아날로그 전류 데이터 값으로 변화하고, 이 값이 발광부(410)에서의 계조를 결정한다. 발광부(410)는 유기 발광 다이오드(OLED), 액정 디스플레이(LCD) 등이 될 수 있다.
저장 커패시터(Cst)는 데이터 라인을 통해 디스플레이 구동회로(300)의 프리 차지 회로(330)에 연결된다. 그리고 프리 차지 시간 중 일부 시간 동안 프리 차지 전압을 충전한다. 도 5를 참조하면, 프리 차지 시간 중 리셋 신호(Vreset)에 의해 저장 커패시터(Cst)가 초기화되는 시간을 제외한 시간 동안 프리 차지 전압을 충전한다. 여기서, 저장 커패시터(Cst)는 일단이 전원(VDD)에 연결되어 있다.
구동 트랜지스터(T14)는 게이트가 저장 커패시터(Cst) 및 데이터 라인에 연결된다. 그리고 전류 프로그래밍 시간 동안 전류 싱크(310)를 통한 계조 전류 및 저장 커패시터(Cst)를 통한 프리 차지 전압에 상응하는 프로그램 전류를 생성한다. 방출 시간 동안에 생성된 프로그램 전류를 유기 발광 다이오드로 방출함으로써 유기 발광 다이오드가 발광되도록 한다. 상기 계조 전류, 프리 차지 전압, 프로그램 전류 간의 관계는 이후 수학식과 더불어 상세히 설명한다.
보상 신호 생성부(Vswa)는 보상 시간 동안 구동 트랜지스터(T14)의 문턱 전압을 보상하는 보상 신호(Vswa)를 생성한다. 구동 트랜지스터(T14)의 문턱 전압을 보상하기 위해서는 전원(VDD)와 구동 트랜지스터(T14)의 소스 사이에 연결되고 보상 시간 동안만 턴오프(turn off)되는 스위칭 트랜지스터(T13), 데이터 라인과 구동 트랜지스터(T14)의 소스 사이에 연결되고 보상 시간 동안만 턴온되는 스위칭 트랜지스터(T10), 게이트와 소스가 데이터 라인에 연결되고 드레인은 구동 트랜지스터(T14)의 드레인에 연결되는 스위칭 트랜지스터(T11)를 더 포함한다.
발광부(410)를 포함하는 화소 셀(400)이 n(n은 자연수) 번째 라인에 포함되는 경우, n 번째 라인 선택 신호(Vsel[n])에 의해 해당 라인에 포함되는 유기 발광 다이오드가 발광할 수 있도록 한다. 이를 위해 본 발명에 따른 능동형 유기 발광 다이오드 디스플레이 구동 장치는 스위칭 트랜지스터(T10)와 스위칭 트랜지스터(T11)가 연결된 부분과 데이터 라인 사이에 연결되고, n 번째 라인 선택 신호에 의해 턴온되는 라인 선택 트랜지스터(T9) 및 구동 트랜지스터(T14)의 게이트와 드레인 사이에 연결되고, n 번째 라인 선택 신호에 의해 턴온되는 라인 선택 트랜지스터(T12)가 더 포함될 수 있다. 라인 선택 트랜지스터(T9) 및 라인 선택 트랜지스터(T12)는 n 번째 라인에 해당하는 유기 발광 다이오드를 발광하고자 할 때 에만 턴온되는 일종의 스위치 역할을 한다.
또한, 화소 셀(400)은 구동 트랜지스터(T14)의 드레인과 유기 발광 다이오드(OLED) 사이에 연결되고, 방출 시간 동안 턴온되는 방출 스위칭 트랜지스터(T15)를 더 포함할 수 있다. 구동 트랜지스터(T14)에 의해 생성된 프로그램 전류를 유기 발광 다이오드(OLED)에 전달할 수 있도록 하는 역할을 담당한다.
또한, 그라운드(ground) 및 데이터 라인에 연결되고, 리셋 신호에 의해 그라운드와 데이터 라인을 연결시켜 저장 커패시터(Cst)에 저장된 프리 차지 전압을 초기화하는 리셋 트랜지스터(T8)가 더 포함될 수도 있다.
이하에서는 도 5를 참조하여 각 신호의 타이밍도에 따른 각 구성요소들의 동작 특성에 대해서 상세히 설명한다.
한 라인의 시간은 크게 프리 차지 시간(pre-charge period)(520)과 전류 프로그래밍 시간(current programming peroid)(522)로 나눌 수 있다. 프리 차지 시간(520)은 다시 구동 트랜지스터(T1)의 문턱 전압 샘플링 시간(T1 Vth sampling period)(510)과 프리 차지 전압에서 문턱 전압 보상 시간(Vth compensation period)(512)로 나눌 수 있다. 프리 차지 시간(520)과 전류 프로그래밍 시간(522)은 Vsw2 신호에 의해 결정되고, 문턱 전압 샘플링 시간(510)과 문턱 전압 보상 시간(512)은 Vsw1 신호에 의해 결정된다.
프리 차지 시간(520)에서는 Vsw2 신호는 하이(High)이다. 프리 차지 시간(520) 중 문턱 전압 샘플링 시간(510) 동안에는 Vsw1 신호가 로우(Low)이고, 디스플레이 구동회로(300)에서 스위칭 트랜지스터 중 T2와 T5는 꺼지고 T4는 켜진다. 이때 구동 트랜지스터(T1)의 게이트 전압은 VDD - Vthp,T1이 된다. 따라서, 보상 커패시터(Cvth)는 구동 트랜지스터(T1)의 문턱 전압 값(Vthp,T1)만큼을 샘플링하고 저장한다. 이후 문턱 전압 보상 시간(512) 동안에는 Vsw1 신호가 하이(High)로 바뀌고, 구동 트랜지스터(T1)가 해당 데이터 전류(IDATA)를 흘릴 수 있도록 구동 트랜지스터(T1)의 게이트와 드레인 전압이 프로그램되면서 프리 차지 전압을 설정한다. 이때 T4는 꺼져 있으므로 플로팅 노드(floating node)가 되고, 보상 커패시터(Cvth)는 구동 트랜지스터(T1)의 문턱 전압을 저장하고 있었다. 따라서, 기존의 프리 차징 전압에서 문턱 전압이 보상되어서 전압 팔로워 증폭기(320)에 입력되고 보상된 프리 차징 전압(Vpre_com)으로 출력된다. 출력되는 프리 차징 전압(Vpre_com)은 다음의 <수학식 4>와 같다.
<수학식 4>
Figure 112005024703533-pat00005
여기서, VG,T1은 구동 트랜지스터(T1)의 게이트 전압을 의미한다. 기존의 프리 차징 전압에서 구동 트랜지스터(T1)의 문턱 전압이 보상되어 제거되었음을 알 수 있다.
이후 전류 프로그래밍 시간(522)에서 Vsw2는 로우(Low)가 되고, 스위칭 트랜지스터 중 T3 및 T6이 꺼지고, T7이 켜진다.
도 4에 도시된 화소 셀(400)에서의 동작 특성을 살펴보면, Vswa 신호에 따라서 프리 차징 및 구동 트랜지스터(T14)의 문턱 전압 보상 시간(540)과 전류 프로그래밍 시간(542, 522)로 나눌 수 있다. Vsel[n] 신호가 하이(High)에서 로우(Low)로 n 번째 라인이 선택되면 디스플레이 구동회로(300)에서 문턱 전압 샘플링 시간(510) 동안 Vreset 신호가 하이(High)가 되면서 이전에 저장 커패시터(Cst)에 저장되어 있었던 데이터 신호를 초기화한다. 이 초기화 과정은 다이오드 연결된 T11의 A 노드의 전위가 Vg의 전위보다 낮기 때문에 초기화가 가능하며, 동시에 Vswa 신호가 하이(High)이므로 B 노드의 전위는 더 이상 VDD가 아니다. 초기화 과정 이후에 디스플레이 구동회로(300)로부터 구동 트랜지스터(T1)의 문턱 전압이 보상된 프리 차지 전압(Vpre_com)이 입력된다. 이 때 T11의 소스는 A 노드이므로, T11은 꺼지게 된다. 그 결과 화소 셀(400)의 구동 트랜지스터(T14)의 소스인 B 노드의 전압이 프리 차징 전압(Vpre_com)이 된다. T12는 Vsel[n]이 선택될 때 동시에 커져 있었으며, T15는 Vsel[n-1], 즉 n-1 번째 라인이 선택될 때부터 꺼져 있었기 때문에 구동 트랜지스터(T14)의 게이트에 연결되어 있는 저장 커패시터(Cst)에는 프리 차징 전압(Vpre_com)에서 구동 트랜지스터(T14)의 문턱 전압만큼의 값이 강하된 데이터 값(Vpre_com - Vthp,T14)이 저장 커패시터(Cst)에 저장된다. 저장 커패시터(Cst)에 충전된 충전 전압(Vcst)는 <수학식 5>와 같다.
<수학식 5>
Figure 112005024703533-pat00006
다음으로 Vswa가 로우(Low)일 때 T10은 꺼지고 T13은 켜지면, 화소 셀(400)은 전류 소스 구조로 동작하게 된다. 따라서, 디스플레이 구동회로(300)에 있는 전류 싱크(310)에 IDATA에 해당하는 전류를 공급하게 된다. 이 때 A 노드의 전압이 Vg 노드의 전압보다 낮아지게 되면서 프리 차징 시간(540) 동안 꺼져있던 T11은 전류 패스(path)를 형성하게 되고 나머지 오차 부분을 보상하게 된다. 프리 차징 전압으로 생성된 전류 IPROG는 <수학식 6>과 같다.
<수학식 6>
Figure 112005024703533-pat00007
<수학식 6>에 나타난 바와 같이 전류 프로그래밍 시간(522)에서 제일 문제가 되었던 문턱 전압의 편차를 제거하였으며, 나머지 이동도의 차이에 의해 발생하는 오차는 주어진 시간 안에 충분히 보상할 수 있다.
해당 라인의 데이터 기입 시간인 라인 시간이 끝나서 Vsel[n] 신호가 다시 하이(High)가 된 다음 Vswb 신호를 로우(Low)로 만들어서 T15를 켜주면 저장 커패시터(Cst)에 저장된 아날로그 데이터 신호에 해당하는 프로그램 전류(IPROG)를 프레 임 시간 중 방출 시간(550) 동안 OLED 소자에 공급하게 된다. OLED 소자는 유입되는 전류량에 비례하여 선택된 계조로 발광한다.
도 6은 트랜지스터의 문턱 전압과 이동도의 변화에 따라 데이터 값에 해당하는 저장된 전압값의 변화 및 보상된 후 균일한 특성을 가지는 프로그램 전류를 나타낸 도면이다.
도 6을 참조하면, 문턱 전압(ΔVth)이 0 V 이고 이동도의 변화(Δμ)가 0 ㎠/Vs 인 경우 저장된 전압값(610) 및 프로그램 전류(620)를 기준으로 한다. 문턱 전압(ΔVth)이 -0.5 V 이고 이동도의 변화(Δμ)가 -20 ㎠/Vs 인 경우 저장된 전압값(612)은 610의 경우와 비교하여 0.5 V 정도 크며, 프로그램 전류(622)는 620의 경우와 비교하여 거의 유사하다. 문턱 전압(ΔVth)이 0.5 V 이고 이동도의 변화(Δμ)가 20 ㎠/Vs 인 경우 저장된 전압값(612)은 610의 경우와 비교하여 0.5 V 정도 작으며, 프로그램 전류(622)는 620의 경우와 비교하여 거의 유사하다. 즉, 문턱 전압의 차이는 각각 보상이 되고, 그 후 프로그램 전류는 620 내지 624를 통해서 확인한 결과 수십 ㎁ 범위에서 균일한 특성을 가짐을 알 수 있다.
도 7은 능동형 유기 발광 다이오드 구동회로 작동시 문턱 전압과 이동도 차이에 따른 전류 편차를 나타낸 도면이다. 도 7을 참조하면, 도 1에 도시된 2개의 트랜지스터와 1개의 커패시터 화소 셀(400)에서의 전류 편차(710), 도 2에 도시된 프리 차지시 문턱 전압 보상 기법이 적용되지 않은 구조에서의 전류 편차(720) 및 본 발명의 바람직한 일 실시예에 따른 구조에서의 전류 편차(730)를 문턱 전압과 이동도의 편차가 -25% 내지 25% 인 범위에서 시뮬레이션한 그래프이다.
도 1에 도시된 구조에서의 전류 편차(710)는 -82.4% 내지 168% 의 편차를 나타내고, 도 2에 도시된 구조에서의 전류 편차(720)는 도 1에서 도시된 구조에서의 전류 편차(710)보다는 개선되었지만 여전히 큰 편차가 존재한다. 본 발명의 바람직한 일 실시예에 따른 구조에서의 전류 편차(730)는 -5% 내지 5% 의 편차를 나타내는 바, 본 발명에 따른 구조는 도 1에서 도시된 구조 및 도 2에서 도시된 구조와 비교할 때 매우 뛰어난 보상 능력을 갖는다.
상술한 바와 같이, 본 발명에 따른 디스플레이 구동회로 및 화소 셀은 고해상 능동형 유기 발광 다이오드 디스플레이를 구현할 수 있는 전압 전류 혼합형 기입 방식을 가짐으로써, 빠르게 데이터를 기록할 수 있는 전압 기입 방식과 보다 균일한 화질을 제공하는 전류 기입 방식의 장점을 모두 가질 수 있다.
또한, 프리 차지 모드에서 구동 트랜지스터간의 문턱 전압의 차이에 의해 발생되는 프리 차지 전압과 목표 전압의 오차를 줄일 수 있다. 그리고 프리 차지 전압과 목표 전압의 오차를 줄여서 대면적에 사용할 수 있다.
또한, 수십 ㎁ 단위의 전류에서도 매우 균일한 특성을 나타낼 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 계조를 결정하도록 소정 크기의 계조 전류를 싱크(sink)하는 전류 싱크;
    상기 계조 전류에 상응하는 프리 차지 전압(pre-charge voltage)을 생성하는 프리 차지 회로; 및
    상기 프리 차지 회로가 상기 전류 싱크를 이용해 생성한 상기 프리 차지 전압을 데이터 라인을 통해 출력하거나 또는 상기 전류 싱크가 상기 데이터 라인에서 상기 계조 전류를 싱크하도록 제어하는 선택부를 포함하되,
    상기 프리 차지 회로는,
    소스는 전원(VDD)에 연결되고, 게이트 및 드레인은 상기 전류 싱크에 연결되며, 상기 계조 전류에 상응하는 상기 프리 차지 전압을 생성하는 구동 트랜지스터와,
    일단이 상기 구동 트랜지스터의 게이트에 연결되어 상기 구동 트랜지스터의 문턱 전압을 보상하는 보상 커패시터와,
    상기 보상 커패시터의 타단에 연결되어 상기 구동 트랜지스터의 문턱 전압이 보상된 프리 차지 전압을 상기 데이터 라인을 통해 전달하는 전압 팔로워 증폭기를 포함하는 디스플레이 구동회로.
  2. 제1항에 있어서, 상기 프리 차지 회로는,
    샘플링 시간 동안 상기 보상 커패시터가 상기 구동 트랜지스터의 문턱 전압을 샘플링하고, 보상 시간 동안 샘플링된 상기 문턱 전압을 보상하는 보상 신호를 생성하는 보상 신호 생성부-여기서, 상기 보상 신호의 한 주기는 상기 샘플링 시간과 상기 보상 시간으로 구성됨-;
    상기 전원과 상기 보상 커패시터의 타단 사이에 연결되고, 상기 샘플링 시간 동안만 턴온(turn on)되는 제1 스위칭 트랜지스터;
    상기 구동 트랜지스터의 드레인과 상기 전류 싱크 사이에 연결되고, 상기 보상 시간 동안만 턴온되는 제2 스위칭 트랜지스터; 및
    상기 전압 팔로워 증폭기와 상기 데이터 라인 사이에 연결되고, 상기 보상 시간 동안만 턴온되는 제3 스위칭 트랜지스터
    를 포함하는 디스플레이 구동회로.
  3. 제2항에 있어서,
    상기 전류 싱크와 상기 제2 스위칭 트랜지스터 사이에 연결되고, 상기 선택부에 의해 상기 프리 차지 회로가 상기 전류 싱크를 이용해 생성한 상기 프리 차지 전압을 데이터 라인을 통해 출력하는 때에 턴온되는 제4 스위칭 트랜지스터;
    상기 제3 스위칭 트랜지스터와 상기 데이터 라인 사이에 연결되고, 상기 선택부에 의해 상기 프리 차지 회로가 상기 전류 싱크를 이용해 생성한 상기 프리 차지 전압을 데이터 라인을 통해 출력하는 때에 턴온되는 제5 스위칭 트랜지스터; 및
    상기 전류 싱크와 상기 데이터 라인 사이에 연결되고, 상기 선택부에 의해 상기 전류 싱크가 상기 데이터 라인에서 상기 계조 전류를 싱크하도록 제어할 때에 턴온되는 제6 스위칭 트랜지스터
    를 더 포함하는 디스플레이 구동회로.
  4. 입력 전류에 상응하여 다양한 계조를 가지도록 발광하는 발광부;
    데이터 라인을 통한 프리 차지 전압을 소정 시간 동안 충전하는 저장 커패시터;
    게이트는 상기 저장 커패시터 및 상기 데이터 라인에 연결되고, 상기 프리 차지 전압 및 상기 데이터 라인을 통한 계조 전류에 상응하는 프로그램 전류를 생성하며, 방출 시간 동안 상기 프로그램 전류를 상기 발광부로 방출하는 구동 트랜지스터;
    보상 시간 동안 상기 구동 트랜지스터의 문턱 전압을 보상하는 보상 신호를 생성하는 보상 신호 생성부;
    전원과 상기 구동 트랜지스터의 소스 사이에 연결되고, 상기 보상 신호에 의해 상기 보상 시간 동안만 턴오프(turn off)되는 제1 스위칭 트랜지스터;
    상기 데이터 라인과 상기 구동 트랜지스터의 소스 사이에 연결되고, 상기 보상 신호에 의해 상기 보상 시간 동안만 턴온되는 제2 스위칭 트랜지스터; 및
    상기 데이터 라인과 상기 구동 트랜지스터 사이에 연결되고, 게이트와 소스가 상기 데이터 라인에 연결되며, 드레인은 상기 구동 트랜지스터의 드레인에 연결되는 제3 스위칭 트랜지스터를 포함하되,
    상기 프리 차지 전압은 상기 계조 전류에 상응하는 것을 특징으로 하는 화소 셀.
  5. 제4항에 있어서,
    상기 발광부가 n(n은 자연수) 번째 라인에 포함되는 경우,
    상기 제2 스위칭 트랜지스터 및 상기 제3 스위칭 트랜지스터가 연결된 부분과 상기 데이터 라인 사이에 연결되고, n 번째 라인 선택 신호에 의해 턴온되는 제1 라인 선택 트랜지스터; 및
    상기 구동 트랜지스터의 게이트와 상기 구동 트랜지스터의 드레인 사이에 연결되고, 상기 n 번째 라인 선택 신호에 의해 턴온되는 제2 라인 선택 트랜지스터
    를 더 포함하는 화소 셀.
  6. 제4항에 있어서,
    상기 구동 트랜지스터의 드레인과 상기 발광부 사이에 연결되고, 방출 시간 동안 턴온되는 방출 스위칭 트랜지스터
    를 더 포함하는 화소 셀.
  7. 제4항에 있어서,
    그라운드(ground) 및 상기 데이터 라인 사이에 연결되고, 리셋 신호에 의해 턴온되어 상기 저장 커패시터에 저장된 상기 프리 차지 전압을 초기화하는 리셋 트랜지스터를 더 포함하는 화소 셀.
  8. 제4항에 있어서,
    상기 발광부는 유기 발광 다이오드(OLED)인 화소 셀.
KR1020050039388A 2005-05-11 2005-05-11 디스플레이 구동회로 및 화소 셀 KR100674107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050039388A KR100674107B1 (ko) 2005-05-11 2005-05-11 디스플레이 구동회로 및 화소 셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050039388A KR100674107B1 (ko) 2005-05-11 2005-05-11 디스플레이 구동회로 및 화소 셀

Publications (2)

Publication Number Publication Date
KR20060116877A KR20060116877A (ko) 2006-11-15
KR100674107B1 true KR100674107B1 (ko) 2007-01-24

Family

ID=37653660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039388A KR100674107B1 (ko) 2005-05-11 2005-05-11 디스플레이 구동회로 및 화소 셀

Country Status (1)

Country Link
KR (1) KR100674107B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064454B2 (en) 2008-12-02 2015-06-23 Samsung Display Co., Ltd. Display device and method of driving the same
CN109754754A (zh) * 2017-11-03 2019-05-14 深圳天德钰电子有限公司 驱动像素驱动电路的驱动控制电路及显示装置
US11569327B2 (en) 2019-12-04 2023-01-31 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773088B1 (ko) * 2005-10-05 2007-11-02 한국과학기술원 전류 귀환을 이용한 ａｍｏｌｅｄ 구동회로
KR100813097B1 (ko) * 2006-11-13 2008-03-17 한국과학기술원 화소회로, 데이터 구동회로 및 이를 포함한유기발광표시장치
KR101338903B1 (ko) * 2007-03-12 2013-12-09 재단법인서울대학교산학협력재단 표시패널, 이를 갖는 표시장치 및 이의 구동방법
KR101318752B1 (ko) * 2007-05-08 2013-10-18 엘지디스플레이 주식회사 유기전계발광표시장치
KR101493220B1 (ko) * 2008-05-26 2015-02-17 엘지디스플레이 주식회사 유기발광표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008254A (ko) * 2000-07-20 2002-01-30 구자홍 액티브 소자의 구동 회로 및 제어 방법
KR20040031039A (ko) * 2001-09-07 2004-04-09 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 회로 및 화상표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008254A (ko) * 2000-07-20 2002-01-30 구자홍 액티브 소자의 구동 회로 및 제어 방법
KR20040031039A (ko) * 2001-09-07 2004-04-09 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치와 ｅｌ 표시 장치의 구동 회로 및 화상표시 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020008254 *
1020040031039 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064454B2 (en) 2008-12-02 2015-06-23 Samsung Display Co., Ltd. Display device and method of driving the same
CN109754754A (zh) * 2017-11-03 2019-05-14 深圳天德钰电子有限公司 驱动像素驱动电路的驱动控制电路及显示装置
US11569327B2 (en) 2019-12-04 2023-01-31 Samsung Display Co., Ltd. Display device
US11950460B2 (en) 2019-12-04 2024-04-02 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20060116877A (ko) 2006-11-15

Similar Documents

Publication Publication Date Title
KR102432801B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
JP3750616B2 (ja) 画像表示装置及び該画像表示装置に用いられる制御方法
KR101214205B1 (ko) 표시 장치 및 그 구동 방법
KR100674107B1 (ko) 디스플레이 구동회로 및 화소 셀
US7576718B2 (en) Display apparatus and method of driving the same
US8284128B2 (en) Semiconductor device
US8913090B2 (en) Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same
JP5200539B2 (ja) 表示装置及び表示装置の駆動方法
KR101363380B1 (ko) 발광 장치, 화소 회로의 구동 방법 및 구동 회로
US9825624B2 (en) Semiconductor device and driving method of the same
JP2006003752A (ja) 表示装置及びその駆動制御方法
JP4979772B2 (ja) 電流駆動型表示装置
JP5467484B2 (ja) 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置
JP2004271643A (ja) 発光駆動回路及び表示装置並びにその駆動制御方法
WO2004077671A1 (ja) 半導体装置およびその駆動方法
KR102032776B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
JP2007003706A (ja) 画素回路、表示装置、並びに画素回路の駆動方法
KR102033734B1 (ko) 디스플레이 장치
JP2007011215A (ja) 画素回路および表示装置
KR100670333B1 (ko) 유기 전계발광 표시장치
KR102050717B1 (ko) 디스플레이 장치
JP2007086328A (ja) 駆動回路及び表示装置の駆動方法
JP4496469B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
JP2010015187A (ja) 表示装置及びその駆動制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee