JP2003161953A - 液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 画素電極近傍の光り抜けを防止できるアクテ
ィブマトリックス型液晶表示装置の製造方法を提供する
こと。 【解決手段】 アレイ基板に対して略平行な電界を発生
させることにより、液晶分子の配列を変化させる、アク
ティブマトリックス型液晶表示装置において、アレイ基
板１０上に、配線を形成した後透明な絶縁膜２０を成膜
する工程と、該配線側面に、該配線の膜厚に対する比が
０．５以上１．０以下の膜厚の前記絶縁膜を残すよう
に、該絶縁膜をドライエッチングする工程と、前記配線
の膜厚に対する比が０．２以下の膜厚の前記配線のみ、
ウェットエッチングする工程とを含むようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置の製
造方法に関し、特に、画素電極近傍の光り抜けを防止す
るようにした、アクティブマトリックス型液晶表示装置
の製造方法に関するものである。

【０００２】

【従来の技術】インプレーンスイッチング（IPS: In Pl
ain Switching）方式と呼ばれる、アレイ基板に対して
略平行な電界を発生させることにより、液晶分子の配列
を変化させる、アクティブマトリックス型液晶表示装置
では、通常、アレイ基板上の櫛型形状の画素電極が、カ
ラーフィルター基板上のブラックマトリックスにより遮
蔽されていないため、画素電極近傍の配向がコントラス
トに影響を与える。画素電極のテーパ角が大きいか、も
しくは画素電極の膜厚が厚いと、画素電極近傍の配向規
制力が弱くなるため、黒表示もしくは中間調表示におい
て画素電極近傍に光り抜けが発生し、コントラスト低下
の原因となる。従来は、上記画素電極のテーパ角を小さ
くするか、もしくは前記画素電極の膜厚を薄く形成する
ことにより、前記画素電極近傍の光り抜けを防止してい
た。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
アクティブマトリックス型液晶表示装置の製造方法で
は、以下のような問題点があった。まず、上記画素電極
と同時にチャネル部をエッチングするプロセスの場合、
上記画素電極のテーパを制御するのは困難であるため、
上記画素電極のテーパ角を小さくすることが出来ない。
また、上記画素電極と同時に信号配線を形成する場合、
上記画素電極の膜厚を薄くすると上記信号配線の配線抵
抗が増加するため、上記画素電極の膜厚を薄く形成でき
ない。

【０００４】本発明は、上記のような問題を解決するた
めになされたものであり、画素電極近傍の光り抜けを防
止できる、アクティブマトリックス型液晶表示装置の製
造方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】本願請求項1の発明に係
る液晶表示装置の製造方法は、アレイ基板に対して略平
行な電界を発生させることにより、液晶分子の配列を変
化させる、アクティブマトリックス型液晶表示装置の製
造方法において、上記アレイ基板上に配線を形成した
後、透明な絶縁膜を成膜する工程と、該配線側面に、該
配線の膜厚に対する比が０．５以上１．０以下の膜厚の
前記絶縁膜を残すように、該絶縁膜をエッチングする工
程とを含むようにしたものである。

【０００６】また、本願請求項２の発明に係る液晶表示
装置の製造方法は、アレイ基板に対して略平行な電界を
発生させることにより、液晶分子の配列を変化させる、
アクティブマトリックス型液晶表示装置の製造方法にお
いて、上記アレイ基板上に配線を形成した後、透明な絶
縁膜を成膜する工程と、該配線側面に、該配線の膜厚に
対する比が０．５以上１．０以下の膜厚の前記絶縁膜を
残すように、該絶縁膜をエッチングする工程と、前記配
線の膜厚に対する比が０．２以下の膜厚の前記配線の
み、等方性エッチングによりエッチングする工程とを含
む、ようにしたものである。

【０００７】

【発明の実施の形態】実施の形態１．以下、本発明の実
施の形態１について図面を参照しながら説明する。図１
に、本発明の実施の形態１に係るアクティブマトリック
ス型液晶表示装置の平面構成図を示す。図において、１
０はアレイ基板、１ａは走査配線、１ｂは共通配線、２
ａは信号配線、２ｂは画素電極、３ａはスイッチング素
子である。

【０００８】次に、このように構成される液晶表示装置
の製造方法について、図２〜４を用いて説明する。ま
ず、透明なガラスからなるアレイ基板１０上に、スパッ
タ装置にて膜厚０．４μｍのアルミニウム膜を全面に蒸
着する。次に、フォトリソグラフィ法により、上記アル
ミニウム膜のパターニングを行い、複数の走査配線１ａ
と複数の共通配線１ｂを形成する。次いで、その上に絶
縁膜２０として化学気相成長法（ＣＶＤ法）にて、窒化
珪素膜とａ-Ｓｉ膜を形成する。さらにその上に、膜厚
０．２μｍのアルミニウム膜を全面に蒸着し、フォトリ
ソグラフィ法により上記アルミニウム膜のパターニング
を行い、信号配線２ａと画素電極２ｂを形成した後、Ｃ
ＶＤ法により膜厚０．３μｍの窒化珪素膜３０を形成す
る。この時の図１におけるＹ−Ｙ’の構成断面図を、図
２に示す。

【０００９】その後、ドライエッチングにより膜厚０．
３μｍの前記窒化珪素３０のエッチングを行うと同時に
停止することにより、前記画素電極２ｂの側壁に、幅
０．２μｍ、厚さ０．１５μｍの窒化珪素膜３０を残
す。この時の図１におけるＹ−Ｙ’の構成断面図を、図
３に示す。

【００１０】最後に、絶縁膜４０をＣＶＤ法により形成
する。この時の図１におけるＹ−Ｙ’の構成断面図を、
図４に示す。

【００１１】この基板を用いて作成された液晶パネルに
ついて、画像検査を行ったところ、画素電極近傍の光り
抜けは見られず、従来の方法で作成された液晶パネルに
対して、コントラストが５％上昇した。なお、窒化珪素
膜３０の膜厚を０．３μｍから０．１５μｍまで変化さ
せて同様の実験を行ったところ、コントラストが３％か
ら５％向上した。

【００１２】実施の形態２．次に、本発明の実施の形態
２について、図面を参照しながら説明する。本発明の実
施の形態２に係るアクティブマトリックス型液晶表示装
置の構成は、実施の形態１に係る液晶表示装置の構成に
同じである。

【００１３】次に、実施の形態２による液晶表示装置の
製造方法について、図５〜７を用いて説明する。まず、
透明なガラスからなるアレイ基板１０上に、スパッタ装
置にて膜厚０．４μｍのアルミニウム膜を全面に蒸着す
る。次に、フォトリソグラフィ法により、上記アルミニ
ウム膜のパターニングを行い、複数の走査配線１ａと複
数の共通配線１ｂを形成する。次いで、その上に絶縁膜
２０として化学気相成長法（ＣＶＤ法）にて、窒化珪素
膜とａ-Ｓｉ膜を形成する。さらにその上に、膜厚０．
３μｍのアルミニウム膜を全面に蒸着し、フォトリソグ
ラフィ法により上記アルミニウム膜のパターニングを行
い、信号配線２ａと画素電極２ｂを形成した後、ＣＶＤ
法により膜厚０．３μｍの窒化珪素膜３０を形成する。
この時の図１におけるＹ−Ｙ’の構成断面図を、図５に
示す。

【００１４】次に、等方性エッチングであるウエットエ
ッチングにより、前記画素電極２ｂを膜厚０．０８μｍ
エッチングする。この時の図１におけるＹ−Ｙ’の構成
断面図を、図６に示す。最後に絶縁膜４０をＣＶＤ法に
より形成した。この時の図１におけるＹ−Ｙ’の構成断
面図を、図７に示す。

【００１５】この基板を用いて作成された液晶パネルに
関して、画像検査を行ったところ、画素電極近傍の光り
抜けは見られず、従来の方法で作製された液晶パネルに
対してコントラストが７％上昇した。

【００１６】

【発明の効果】以上のように、本発明の請求項１にかか
る液晶表示装置の製造方法によれば、アレイ基板に対し
て略平行な電界を発生させることにより、液晶分子の配
列を変化させる、アクティブマトリックス型液晶表示装
置の製造方法において、上記アレイ基板上に配線を形成
した後、透明な絶縁膜を成膜する工程と、該配線側面
に、該配線の膜厚に対する比が０．５以上１．０以下の
膜厚の前記絶縁膜を残すように、該絶縁膜をエッチング
する工程とを含むものとしたので、前記櫛型電極周辺の
平坦性を高めて、画素内の櫛型電極近傍の配向規制力を
強め、光り抜けを防止することができる。

【００１７】また、本発明の請求項２にかかる液晶表示
装置の製造方法によれば、アレイ基板に対して略平行な
電界を発生させることにより、液晶分子の配列を変化さ
せる、アクティブマトリックス型液晶表示装置の製造方
法において、上記アレイ基板上に配線を形成した後、透
明な絶縁膜を成膜する工程と、該配線側面に、該配線の
膜厚に対する比が０．５以上１．０以下の膜厚の前記絶
縁膜を残すように、該絶縁膜をエッチングする工程と、
前記配線の膜厚に対する比が０．２以下の膜厚の前記配
線のみ、等方性エッチングによりエッチングする工程と
を含むものとしたので、前記櫛型電極周辺の平坦性を高
めて、画素内の櫛型電極近傍の配向規制力を強め、光り
向けを防止することができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１及び２におけるアクテ
ィブマトリックス型液晶表示装置の平面構成図である。

【図２】実施の形態１において画素電極２ｂを形成し、
絶縁膜３０を形成した後の、図１におけるＹ−Ｙ’部の
構成断面図である。

【図３】実施の形態１において絶縁膜３０をエッチング
した後の、図１におけるＹ−Ｙ’部の構成断面図であ
る。

【図４】実施の形態１において絶縁膜３０をエッチング
した後、絶縁膜４０を形成した後の、図１におけるＹ−
Ｙ’部の構成断面図である。

【図５】実施の形態２において絶縁膜３０をエッチング
した後の、図１におけるＹ−Ｙ’部の構成断面図であ
る。

【図６】実施の形態２において画素電極２ｂをエッチン
グした後の図１におけるＹ−Ｙ’部の構成断面図であ
る。

【図７】実施の形態２において画素電極２ｂをエッチン
グした後、絶縁膜４０を形成した後の、図１におけるＹ
−Ｙ’部の構成断面図である。

【符号の説明】

１０ アレイ基板 ２０ 絶縁膜（SiNx,a-Si） ３０ 絶縁膜（SiNx） ４０ 絶縁膜（SiNx） １ａ 走査配線（Al） １ｂ 共通配線（Al） ２ａ 信号配線（Al） ２ｂ 画素電極（Al） ３ａ スイッチング素子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H090 HA03 HA07 HB04 HC12 JA05 LA01 LA04 2H092 GA14 GA16 GA17 GA25 JA24 JB05 MA17 NA04 NA19 5F110 AA30 BB01 CC07 DD02 EE03 EE44 FF03 FF29 GG02 GG15 GG44 HK03 HK32 HM20 NN02 NN24 NN35 NN72 QQ05

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アレイ基板に対して略平行な電界を発生
   させることにより、液晶分子の配列を変化させる、アク
   ティブマトリックス型液晶表示装置の製造方法におい
   て、 上記アレイ基板上に配線を形成した後、透明な絶縁膜を
   成膜する工程と、 該配線側面に、該配線の膜厚に対する比が０．５以上
   １．０以下の膜厚の前記絶縁膜を残すように、該絶縁膜
   をエッチングする工程とを含む、 ことを特徴とする、液晶表示装置の製造方法。
2. 【請求項２】 アレイ基板に対して略平行な電界を発生
   させることにより、液晶分子の配列を変化させる、アク
   ティブマトリックス型液晶表示装置の製造方法におい
   て、 上記アレイ基板上に配線を形成した後、透明な絶縁膜を
   成膜する工程と、 該配線側面に、該配線の膜厚に対する比が０．５以上
   １．０以下の膜厚の前記絶縁膜を残すように、該絶縁膜
   をエッチングする工程と、 前記配線の膜厚に対する比が０．２以下の膜厚の前記配
   線のみ、等方性エッチングによりエッチングする工程と
   を含む、 ことを特徴とする、液晶表示装置の製造方法。