JP2003153530A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2003153530A JP2003153530A JP2001349430A JP2001349430A JP2003153530A JP 2003153530 A JP2003153530 A JP 2003153530A JP 2001349430 A JP2001349430 A JP 2001349430A JP 2001349430 A JP2001349430 A JP 2001349430A JP 2003153530 A JP2003153530 A JP 2003153530A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- circuit
- voltage
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 多出力型のスイッチング電源装置において、
一方の回路が電圧低下しフィードバック動作によるトラ
ンス駆動を行う際に、他の回路にスパイク状のノイズが
発生することを防ぐ。 【解決手段】 フィードバック動作によるトランス１０
０の駆動時には、電圧低下していない側のトランス１０
０の２次巻線の両端間を半導体素子Ｑ２、またはＱ３を
用いて短絡させることにより、フィードバック動作時の
過剰なエネルギーによって発生するピンスパイク状のノ
イズが、電圧降下していない側の回路に接続された負荷
に伝わることがなくなる。これにより負荷として接続さ
れた回路内の素子が壊れたり、または回路が誤作動を引
き起こすといったことがなくなる。
一方の回路が電圧低下しフィードバック動作によるトラ
ンス駆動を行う際に、他の回路にスパイク状のノイズが
発生することを防ぐ。 【解決手段】 フィードバック動作によるトランス１０
０の駆動時には、電圧低下していない側のトランス１０
０の２次巻線の両端間を半導体素子Ｑ２、またはＱ３を
用いて短絡させることにより、フィードバック動作時の
過剰なエネルギーによって発生するピンスパイク状のノ
イズが、電圧降下していない側の回路に接続された負荷
に伝わることがなくなる。これにより負荷として接続さ
れた回路内の素子が壊れたり、または回路が誤作動を引
き起こすといったことがなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、多出力型のスイッ
チング電源装置、とくにその出力電圧の安定化に関す
る。
チング電源装置、とくにその出力電圧の安定化に関す
る。
【０００２】
【従来の技術】従来の技術として、フライバック方式の
多出力型のスイッチング電源装置の回路図を図３に示
す。トランス１００の１次巻線１３１の一端が直流電源
である入力電源Ｖｉｎに、他端がスイッチング用半導体
素子Ｑ１を介しグランドＧＮＤに接続されている。トラ
ンス１００の２次側に２つの２次巻線１３２ａ、１３２
ｂを備え、２次巻線１３２ａ、１３２ｂの両端にそれぞ
れ回路が接続される。該回路は２次巻線１３２ａ、１３
２ｂの端子の一方に、２次巻線１３２ａ、１３２ｂに誘
起される電力を整流するためにそれぞれ整流用ダイオー
ドＤ１、Ｄ２が備えられ、整流用ダイオードＤ１、Ｄ２
を通過した電力の電圧を平滑するために電圧平滑用コン
デンサＣ１、Ｃ２が２次巻線１３２ａ、１３２ｂの両端
間に接続される。トランス１００から出力される駆動電
力は電圧平滑用コンデンサＣ１、Ｃ２によって電圧平滑
されて出力端子１１０、１１１へ、出力電圧Ｖｏｕｔ
１、Ｖｏｕｔ２をそれぞれ出力する。出力端子１１０に
接続された負荷１０７へは出力電圧Ｖｏｕｔ１が、出力
端子１１１に接続された負荷１０８へは出力電圧Ｖｏｕ
ｔ２が出力される。
多出力型のスイッチング電源装置の回路図を図３に示
す。トランス１００の１次巻線１３１の一端が直流電源
である入力電源Ｖｉｎに、他端がスイッチング用半導体
素子Ｑ１を介しグランドＧＮＤに接続されている。トラ
ンス１００の２次側に２つの２次巻線１３２ａ、１３２
ｂを備え、２次巻線１３２ａ、１３２ｂの両端にそれぞ
れ回路が接続される。該回路は２次巻線１３２ａ、１３
２ｂの端子の一方に、２次巻線１３２ａ、１３２ｂに誘
起される電力を整流するためにそれぞれ整流用ダイオー
ドＤ１、Ｄ２が備えられ、整流用ダイオードＤ１、Ｄ２
を通過した電力の電圧を平滑するために電圧平滑用コン
デンサＣ１、Ｃ２が２次巻線１３２ａ、１３２ｂの両端
間に接続される。トランス１００から出力される駆動電
力は電圧平滑用コンデンサＣ１、Ｃ２によって電圧平滑
されて出力端子１１０、１１１へ、出力電圧Ｖｏｕｔ
１、Ｖｏｕｔ２をそれぞれ出力する。出力端子１１０に
接続された負荷１０７へは出力電圧Ｖｏｕｔ１が、出力
端子１１１に接続された負荷１０８へは出力電圧Ｖｏｕ
ｔ２が出力される。
【０００３】Ｖｏｕｔ１、Ｖｏｕｔ２を制御するため、
Ｖｏｕｔ１モニタ１０１とフォトカプラＱ４からなるフ
ィードバック回路１２０と、Ｖｏｕｔ２モニタ１０２と
フォトカプラＱ５からなるフィードバック回路１２１が
備えられている。Ｖｏｕｔ１モニタ１０１、Ｖｏｕｔ２
モニタ１０２はそれぞれ出力端子１１０間、１１１間に
接続され、Ｖｏｕｔ１、Ｖｏｕｔ２を所定の閾値Ａ、Ｂ
と比較する。Ｖｏｕｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂ以上
の時は、検出信号Ｅ、ＦはＨレベル信号となり、Ｖｏｕ
ｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂより低いときは検出信号
Ｅ、ＦはＬレベル信号となる。検出信号Ｅ、Ｆはフォト
カプラＱ４、Ｑ５を介しトランス１００の１次側の電源
制御部１１３に絶縁転送される。
Ｖｏｕｔ１モニタ１０１とフォトカプラＱ４からなるフ
ィードバック回路１２０と、Ｖｏｕｔ２モニタ１０２と
フォトカプラＱ５からなるフィードバック回路１２１が
備えられている。Ｖｏｕｔ１モニタ１０１、Ｖｏｕｔ２
モニタ１０２はそれぞれ出力端子１１０間、１１１間に
接続され、Ｖｏｕｔ１、Ｖｏｕｔ２を所定の閾値Ａ、Ｂ
と比較する。Ｖｏｕｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂ以上
の時は、検出信号Ｅ、ＦはＨレベル信号となり、Ｖｏｕ
ｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂより低いときは検出信号
Ｅ、ＦはＬレベル信号となる。検出信号Ｅ、Ｆはフォト
カプラＱ４、Ｑ５を介しトランス１００の１次側の電源
制御部１１３に絶縁転送される。
【０００４】トランス１００の１次側において、プルア
ップ抵抗である抵抗Ｒ１、Ｒ２の一端は入力電源Ｖｉｎ
と接続され、他端はフォトカプラＱ４、Ｑ５を介しグラ
ンドＧＮＤに接続される。また抵抗Ｒ１、Ｒ２とフォト
カプラＱ４、Ｑ５の接続点は電源制御部１１３に接続さ
れる。トランス１００の１次側のフォトカプラＱ４、Ｑ
５が検出信号Ｅ、ＦのＬレベル信号を受けることによっ
て、抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点
の電位がＬレベルになり、また検出信号Ｅ、ＦがＨレベ
ル信号の時は、抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ
５の接続点の電位がＨレベルになる。検出信号Ｅ、Ｆは
抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点の電
位を介し電源制御部１１３に伝達される。電源制御部１
１３は検出信号Ｅ、Ｆに応じて、駆動信号Ｇをスイッチ
ング用半導体素子Ｑ１に出力する。
ップ抵抗である抵抗Ｒ１、Ｒ２の一端は入力電源Ｖｉｎ
と接続され、他端はフォトカプラＱ４、Ｑ５を介しグラ
ンドＧＮＤに接続される。また抵抗Ｒ１、Ｒ２とフォト
カプラＱ４、Ｑ５の接続点は電源制御部１１３に接続さ
れる。トランス１００の１次側のフォトカプラＱ４、Ｑ
５が検出信号Ｅ、ＦのＬレベル信号を受けることによっ
て、抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点
の電位がＬレベルになり、また検出信号Ｅ、ＦがＨレベ
ル信号の時は、抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ
５の接続点の電位がＨレベルになる。検出信号Ｅ、Ｆは
抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点の電
位を介し電源制御部１１３に伝達される。電源制御部１
１３は検出信号Ｅ、Ｆに応じて、駆動信号Ｇをスイッチ
ング用半導体素子Ｑ１に出力する。
【０００５】図４のタイムチャートに各部の動作を示
す。図はＶｏｕｔ１またはＶｏｕｔ２の電圧低下時に、
フィードバック動作によるトランス１００の駆動が行な
われた際の各部の動作および電圧波形を示している。
す。図はＶｏｕｔ１またはＶｏｕｔ２の電圧低下時に、
フィードバック動作によるトランス１００の駆動が行な
われた際の各部の動作および電圧波形を示している。
【０００６】Ｖｏｕｔ２が電圧低下し所定の閾値Ｂより
低くなる時刻ｔ１において、Ｖｏｕｔ２モニタ１０２か
ら出力される検出信号ＦがＨレベルからＬレベルへ移行
し、Ｌレベル信号がＴ時間だけ電源制御部１１３に出力
される。電源制御部１１３は該信号を受けている間、駆
動信号Ｇを所定間隔で繰り返し出力してスイッチング用
半導体素子Ｑ１をオンオフさせる。駆動信号Ｇがオフと
なる時刻ｔ２で、トランス１００に蓄積されたエネルギ
ーが負荷１０７側および負荷１０８側の回路に出力され
る。これにより電圧低下していたＶｏｕｔ２が上昇す
る。一方、Ｖｏｕｔ１が電圧降下し所定の閾値Ａより低
くなる場合は、上記動作と同様に、Ｖｏｕｔ１が上昇す
る。
低くなる時刻ｔ１において、Ｖｏｕｔ２モニタ１０２か
ら出力される検出信号ＦがＨレベルからＬレベルへ移行
し、Ｌレベル信号がＴ時間だけ電源制御部１１３に出力
される。電源制御部１１３は該信号を受けている間、駆
動信号Ｇを所定間隔で繰り返し出力してスイッチング用
半導体素子Ｑ１をオンオフさせる。駆動信号Ｇがオフと
なる時刻ｔ２で、トランス１００に蓄積されたエネルギ
ーが負荷１０７側および負荷１０８側の回路に出力され
る。これにより電圧低下していたＶｏｕｔ２が上昇す
る。一方、Ｖｏｕｔ１が電圧降下し所定の閾値Ａより低
くなる場合は、上記動作と同様に、Ｖｏｕｔ１が上昇す
る。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、出力端子１１０、１１１に消費電力が異な
る回路が接続された場合、例えば負荷１０７が軽負荷
で、負荷１０８が重負荷であるとすれば、重負荷である
出力端子１１１側のＶｏｕｔ２が低下したときのフィー
ドバック動作によりトランス１００の駆動を行う際に、
出力端子１１０は軽負荷状態であるのでエネルギーが過
剰となり、図４に示すようにＶｏｕｔ１にスパイク状の
ノイズ２０１が発生する。このＶｏｕｔ１に発生したノ
イズ２０１により、出力端子１１０に負荷として接続さ
れた回路内の素子の破壊、または回路の誤作動を引き起
こす可能性があった。
の構成では、出力端子１１０、１１１に消費電力が異な
る回路が接続された場合、例えば負荷１０７が軽負荷
で、負荷１０８が重負荷であるとすれば、重負荷である
出力端子１１１側のＶｏｕｔ２が低下したときのフィー
ドバック動作によりトランス１００の駆動を行う際に、
出力端子１１０は軽負荷状態であるのでエネルギーが過
剰となり、図４に示すようにＶｏｕｔ１にスパイク状の
ノイズ２０１が発生する。このＶｏｕｔ１に発生したノ
イズ２０１により、出力端子１１０に負荷として接続さ
れた回路内の素子の破壊、または回路の誤作動を引き起
こす可能性があった。
【０００８】したがって本発明は上記の問題点に鑑み、
消費電流の大きな出力端子の電圧が低下し、フィードバ
ック動作によってトランス駆動を行う際に、他方の消費
電流の小さな出力端子に、過剰なエネルギーによるスパ
イク状のノイズが発生することを防ぐようにした多出力
型のスイッチング電源装置を提供することを目的とす
る。
消費電流の大きな出力端子の電圧が低下し、フィードバ
ック動作によってトランス駆動を行う際に、他方の消費
電流の小さな出力端子に、過剰なエネルギーによるスパ
イク状のノイズが発生することを防ぐようにした多出力
型のスイッチング電源装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
複数の２次巻線を備えたトランスの１次巻線に直流電源
が接続され、１次巻線への通電をオン・オフするスイッ
チング素子が設けられ、複数の２次巻線にはそれぞれ、
当該２次巻線に誘起されるスイッチング信号を整流平滑
して負荷へ出力する出力回路が接続され、いずれかの出
力回路の出力電圧が低下したとき、スイッチング素子を
駆動して、出力電圧を上昇させるフィードバック手段を
備えたスイッチング電源装置において、出力回路はそれ
ぞれ出力電圧が出力回路ごとに設定された所定値以上の
ときは当該出力回路が接続された２次巻線の両端間を短
絡すると共に、出力回路はそれぞれ出力電圧が出力回路
ごとに設定された所定値より低いときには、当該出力回
路が接続された２次巻線の両端間を解放する短絡手段を
有しているものとした。
複数の２次巻線を備えたトランスの１次巻線に直流電源
が接続され、１次巻線への通電をオン・オフするスイッ
チング素子が設けられ、複数の２次巻線にはそれぞれ、
当該２次巻線に誘起されるスイッチング信号を整流平滑
して負荷へ出力する出力回路が接続され、いずれかの出
力回路の出力電圧が低下したとき、スイッチング素子を
駆動して、出力電圧を上昇させるフィードバック手段を
備えたスイッチング電源装置において、出力回路はそれ
ぞれ出力電圧が出力回路ごとに設定された所定値以上の
ときは当該出力回路が接続された２次巻線の両端間を短
絡すると共に、出力回路はそれぞれ出力電圧が出力回路
ごとに設定された所定値より低いときには、当該出力回
路が接続された２次巻線の両端間を解放する短絡手段を
有しているものとした。
【００１０】請求項２記載の発明は、フィードバック手
段が、出力回路にそれぞれ設けられて各出力回路の出力
電圧がそれぞれの閾値より低いときに検出信号を出力す
る電圧モニタと、検出信号を転送するフォトカプラと、
該フォトカプラを介した検出信号に基づいてスイッチン
グ素子を駆動する電源制御部とを有するものとした。
段が、出力回路にそれぞれ設けられて各出力回路の出力
電圧がそれぞれの閾値より低いときに検出信号を出力す
る電圧モニタと、検出信号を転送するフォトカプラと、
該フォトカプラを介した検出信号に基づいてスイッチン
グ素子を駆動する電源制御部とを有するものとした。
【００１１】請求項３記載の発明は、短絡手段が、閾値
を所定値とし、電圧モニタからの検出信号を受けて、出
力電圧が閾値以上のときはオンして２次巻線を短絡し、
出力電圧が閾値より低いときにはオフする半導体素子で
あるとした。
を所定値とし、電圧モニタからの検出信号を受けて、出
力電圧が閾値以上のときはオンして２次巻線を短絡し、
出力電圧が閾値より低いときにはオフする半導体素子で
あるとした。
【００１２】
【発明の効果】請求項１記載の発明によれば、出力回路
の出力電圧が所定値より低いときには、出力回路に接続
される２次巻線の両端間の短絡手段が解放されているこ
とにより、フィードバック動作によって２次巻線で発生
する電力がそのまま反映され、当該出力回路の出力電圧
が上昇する。一方出力回路の出力電圧が所定値以上のと
きには、出力回路に接続される２次巻線の両端間が短絡
手段により短絡されていることにより、フィードバック
動作によって２次巻線で発生する電力が当該出力回路に
接続される負荷に伝わることがない。これにより負荷に
スパイク状のノイズが発生することがなく、負荷として
接続された回路内の素子を壊したり、負荷の誤作動を引
き起こすといったことがなくなる。
の出力電圧が所定値より低いときには、出力回路に接続
される２次巻線の両端間の短絡手段が解放されているこ
とにより、フィードバック動作によって２次巻線で発生
する電力がそのまま反映され、当該出力回路の出力電圧
が上昇する。一方出力回路の出力電圧が所定値以上のと
きには、出力回路に接続される２次巻線の両端間が短絡
手段により短絡されていることにより、フィードバック
動作によって２次巻線で発生する電力が当該出力回路に
接続される負荷に伝わることがない。これにより負荷に
スパイク状のノイズが発生することがなく、負荷として
接続された回路内の素子を壊したり、負荷の誤作動を引
き起こすといったことがなくなる。
【００１３】請求項２記載の発明によれば、出力電圧が
それぞれの閾値より低いときに電圧モニタから出力され
る検出信号を、フォトカプラを介して電源制御部へ出力
することにより、トランス１次側とトランス２次側の間
で電気的に絶縁された信号伝達ができる。
それぞれの閾値より低いときに電圧モニタから出力され
る検出信号を、フォトカプラを介して電源制御部へ出力
することにより、トランス１次側とトランス２次側の間
で電気的に絶縁された信号伝達ができる。
【００１４】請求項３記載の発明によれば、短絡手段を
半導体素子で構成し電圧モニタからの検出信号により作
動するようにしたので、半導体素子を制御するための回
路を別に用いる必要がなく回路が簡素化される。
半導体素子で構成し電圧モニタからの検出信号により作
動するようにしたので、半導体素子を制御するための回
路を別に用いる必要がなく回路が簡素化される。
【００１５】
【発明の実施の形態】次に発明の実施の形態を示す。図
１は実施の形態を示す回路図である。図において、トラ
ンス１００の１次巻線１３１の一端が直流電源である入
力電源Ｖｉｎに、他端がスイッチング用半導体素子Ｑ１
を介しグランドＧＮＤに接続されている。
１は実施の形態を示す回路図である。図において、トラ
ンス１００の１次巻線１３１の一端が直流電源である入
力電源Ｖｉｎに、他端がスイッチング用半導体素子Ｑ１
を介しグランドＧＮＤに接続されている。
【００１６】トランス１００の２次側に２つの２次巻線
１３２ａ、１３２ｂを備え、２次巻線１３２ａ、１３２
ｂの両端にそれぞれ回路が接続される。該回路は２次巻
線１３２ａ、１３２ｂの端子の一方に、２次巻線１３２
ａ、１３２ｂに誘起される電力を整流するためにそれぞ
れ整流用ダイオードＤ１、Ｄ２が備えられ、整流用ダイ
オードＤ１、Ｄ２を通過した電力の電圧を平滑するため
に電圧平滑用コンデンサＣ１、Ｃ２が２次巻線１３２
ａ、１３２ｂの両端間に接続される。トランス１００か
ら出力される駆動電力は電圧平滑用コンデンサＣ１、Ｃ
２によって電圧平滑されて出力端子１１０、１１１へ、
出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２をそれぞれ出力する。
出力端子１１０に接続された負荷１０７へは出力電圧Ｖ
ｏｕｔ１が、出力端子１１１に接続された負荷１０８へ
は出力電圧Ｖｏｕｔ２が出力される。
１３２ａ、１３２ｂを備え、２次巻線１３２ａ、１３２
ｂの両端にそれぞれ回路が接続される。該回路は２次巻
線１３２ａ、１３２ｂの端子の一方に、２次巻線１３２
ａ、１３２ｂに誘起される電力を整流するためにそれぞ
れ整流用ダイオードＤ１、Ｄ２が備えられ、整流用ダイ
オードＤ１、Ｄ２を通過した電力の電圧を平滑するため
に電圧平滑用コンデンサＣ１、Ｃ２が２次巻線１３２
ａ、１３２ｂの両端間に接続される。トランス１００か
ら出力される駆動電力は電圧平滑用コンデンサＣ１、Ｃ
２によって電圧平滑されて出力端子１１０、１１１へ、
出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２をそれぞれ出力する。
出力端子１１０に接続された負荷１０７へは出力電圧Ｖ
ｏｕｔ１が、出力端子１１１に接続された負荷１０８へ
は出力電圧Ｖｏｕｔ２が出力される。
【００１７】Ｖｏｕｔ１、Ｖｏｕｔ２を制御するため、
Ｖｏｕｔ１モニタ１０１とフォトカプラＱ４からなるフ
ィードバック回路１２０と、Ｖｏｕｔ２モニタ１０２と
フォトカプラＱ５からなるフィードバック回路１２１が
備えられている。Ｖｏｕｔ１モニタ１０１、Ｖｏｕｔ２
モニタ１０２はそれぞれ出力端子１１０間、１１１間に
接続され、Ｖｏｕｔ１、Ｖｏｕｔ２を所定の閾値Ａ、Ｂ
と比較して、Ｖｏｕｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂ以上
の時は、検出信号Ｅ、ＦはＨレベル信号となり、Ｖｏｕ
ｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂより低いときは検出信号
Ｅ、ＦはＬレベル信号となる。検出信号Ｅ、Ｆはフォト
カプラＱ４、Ｑ５を介しトランス１００の１次側の電源
制御部１１３に絶縁転送される。以上の構成は図３に示
した従来例と同じである。
Ｖｏｕｔ１モニタ１０１とフォトカプラＱ４からなるフ
ィードバック回路１２０と、Ｖｏｕｔ２モニタ１０２と
フォトカプラＱ５からなるフィードバック回路１２１が
備えられている。Ｖｏｕｔ１モニタ１０１、Ｖｏｕｔ２
モニタ１０２はそれぞれ出力端子１１０間、１１１間に
接続され、Ｖｏｕｔ１、Ｖｏｕｔ２を所定の閾値Ａ、Ｂ
と比較して、Ｖｏｕｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂ以上
の時は、検出信号Ｅ、ＦはＨレベル信号となり、Ｖｏｕ
ｔ１、Ｖｏｕｔ２が閾値Ａ、Ｂより低いときは検出信号
Ｅ、ＦはＬレベル信号となる。検出信号Ｅ、Ｆはフォト
カプラＱ４、Ｑ５を介しトランス１００の１次側の電源
制御部１１３に絶縁転送される。以上の構成は図３に示
した従来例と同じである。
【００１８】さらにトランス１００の２次側には、トラ
ンス１００の２次巻線１３２ａ、１３２ｂの両端間を接
続する半導体素子Ｑ２、Ｑ３がトランス１００と整流用
ダイオードＤ１、Ｄ２の間に接続される。この半導体素
子Ｑ２、Ｑ３はそれぞれＶｏｕｔ１モニタ１０１、Ｖｏ
ｕｔ２モニタ１０２からの検出信号Ｅ、Ｆを受け、２次
巻線１３２ａの両端間および２次巻線１３２ｂの両端間
を短絡または解放する。トランス１００の１次側におい
て、プルアップ抵抗である抵抗Ｒ１、Ｒ２の一端は入力
電源Ｖｉｎと接続され、他端はフォトカプラＱ４、Ｑ５
を介しグランドＧＮＤに接続される。また抵抗Ｒ１、Ｒ
２とフォトカプラＱ４、Ｑ５の接続点はＮＡＮＤゲート
１０６を介し電源制御部１０３に接続される。トランス
１００の１次側のフォトカプラＱ４、Ｑ５が検出信号
Ｅ、ＦのＬレベル信号を受けることによって、抵抗Ｒ
１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点の電位がＬ
レベルになり、また検出信号Ｅ、ＦがＨレベル信号の時
は、抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点
の電位がＨレベルになる。検出信号Ｅ、Ｆは抵抗Ｒ１、
Ｒ２とフォトカプラＱ４、Ｑ５の接続点の電位を介し、
ＮＡＮＤゲート１０６で論理演算されて電源制御部１０
３に伝達される。電源制御部１０３は、検出信号Ｅ、Ｆ
応じて、駆動信号Ｇをスイッチング用半導体素子Ｑ１に
出力する。
ンス１００の２次巻線１３２ａ、１３２ｂの両端間を接
続する半導体素子Ｑ２、Ｑ３がトランス１００と整流用
ダイオードＤ１、Ｄ２の間に接続される。この半導体素
子Ｑ２、Ｑ３はそれぞれＶｏｕｔ１モニタ１０１、Ｖｏ
ｕｔ２モニタ１０２からの検出信号Ｅ、Ｆを受け、２次
巻線１３２ａの両端間および２次巻線１３２ｂの両端間
を短絡または解放する。トランス１００の１次側におい
て、プルアップ抵抗である抵抗Ｒ１、Ｒ２の一端は入力
電源Ｖｉｎと接続され、他端はフォトカプラＱ４、Ｑ５
を介しグランドＧＮＤに接続される。また抵抗Ｒ１、Ｒ
２とフォトカプラＱ４、Ｑ５の接続点はＮＡＮＤゲート
１０６を介し電源制御部１０３に接続される。トランス
１００の１次側のフォトカプラＱ４、Ｑ５が検出信号
Ｅ、ＦのＬレベル信号を受けることによって、抵抗Ｒ
１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点の電位がＬ
レベルになり、また検出信号Ｅ、ＦがＨレベル信号の時
は、抵抗Ｒ１、Ｒ２とフォトカプラＱ４、Ｑ５の接続点
の電位がＨレベルになる。検出信号Ｅ、Ｆは抵抗Ｒ１、
Ｒ２とフォトカプラＱ４、Ｑ５の接続点の電位を介し、
ＮＡＮＤゲート１０６で論理演算されて電源制御部１０
３に伝達される。電源制御部１０３は、検出信号Ｅ、Ｆ
応じて、駆動信号Ｇをスイッチング用半導体素子Ｑ１に
出力する。
【００１９】図２のタイムチャートに従い本発明の各部
の動作を示す。図はＶｏｕｔ１またはＶｏｕｔ２の電圧
低下時に、Ｖｏｕｔ１モニタ１０１またはＶｏｕｔ２モ
ニタ１０２によりそれぞれフィードバック動作が行なわ
れた際の各部の動作および電圧波形を示している。
の動作を示す。図はＶｏｕｔ１またはＶｏｕｔ２の電圧
低下時に、Ｖｏｕｔ１モニタ１０１またはＶｏｕｔ２モ
ニタ１０２によりそれぞれフィードバック動作が行なわ
れた際の各部の動作および電圧波形を示している。
【００２０】Ｖｏｕｔ２が低下し所定の閾値Ｂより低く
なる時刻ｔ１で、Ｖｏｕｔ２モニタ１０２から出力され
る検出信号Ｆが、Ｈレベル信号からＬレベル信号へ移行
し、Ｌレベル信号がＴ時間だけ出力される。検出信号Ｆ
のＬレベル信号がＮＡＮＤゲート１０６でＨレベル信号
となり、電源制御部１０３へ出力される。電源制御部１
０３は該信号を受けている間、駆動信号Ｇを所定間隔で
繰り返し出力してスイッチング用半導体素子Ｑ１をオン
オフさせる。駆動信号Ｇがオフとなる時刻ｔ２で、トラ
ンス１００に蓄積されたエネルギーが負荷１０７側およ
び負荷１０８側の回路に出力される。この時Ｖｏｕｔ２
側の半導体素子Ｑ３のゲートには検出信号ＦのＬレベル
信号が入力されていることにより、半導体素子Ｑ３はオ
フ状態である。一方、Ｖｏｕｔ１側の半導体素子Ｑ２の
ゲートには検出信号ＥのＨレベル信号が入力されてお
り、半導体素子Ｑ２はオン状態である。
なる時刻ｔ１で、Ｖｏｕｔ２モニタ１０２から出力され
る検出信号Ｆが、Ｈレベル信号からＬレベル信号へ移行
し、Ｌレベル信号がＴ時間だけ出力される。検出信号Ｆ
のＬレベル信号がＮＡＮＤゲート１０６でＨレベル信号
となり、電源制御部１０３へ出力される。電源制御部１
０３は該信号を受けている間、駆動信号Ｇを所定間隔で
繰り返し出力してスイッチング用半導体素子Ｑ１をオン
オフさせる。駆動信号Ｇがオフとなる時刻ｔ２で、トラ
ンス１００に蓄積されたエネルギーが負荷１０７側およ
び負荷１０８側の回路に出力される。この時Ｖｏｕｔ２
側の半導体素子Ｑ３のゲートには検出信号ＦのＬレベル
信号が入力されていることにより、半導体素子Ｑ３はオ
フ状態である。一方、Ｖｏｕｔ１側の半導体素子Ｑ２の
ゲートには検出信号ＥのＨレベル信号が入力されてお
り、半導体素子Ｑ２はオン状態である。
【００２１】つまり、負荷１０７側の２次巻線１３２ａ
の両端間が短絡状態のため、負荷１０７に前述のエネル
ギー伝達が行われず、他方の出力端子１１１側Ｖｏｕｔ
２の電圧レベルのみ上昇する。よってＶｏｕｔ１にノイ
ズ発生の原因となる過剰なエネルギー伝達がないため、
フィードバック動作時において負荷１０７に入力される
Ｖｏｕｔ１にノイズが発生することがない。整流用ダイ
オードＤ１が電源平滑用コンデンサＣ１と半導体素子Ｑ
２の間に備えられていることにより、半導体素子Ｑ２が
オンの時に電源平滑用コンデンサＣ１に蓄積された電力
が、半導体素子Ｑ２に流れ込むことがない。また、Ｖｏ
ｕｔ１が時刻ｔ３で所定の閾値Ａより低くなった時は、
時刻ｔ４の時にＶｏｕｔ１が回復する、その際の各部動
作は上記動作のＶｏｕｔ１とＶｏｕｔ２の立場が入れか
わるだけで同様に作動する。
の両端間が短絡状態のため、負荷１０７に前述のエネル
ギー伝達が行われず、他方の出力端子１１１側Ｖｏｕｔ
２の電圧レベルのみ上昇する。よってＶｏｕｔ１にノイ
ズ発生の原因となる過剰なエネルギー伝達がないため、
フィードバック動作時において負荷１０７に入力される
Ｖｏｕｔ１にノイズが発生することがない。整流用ダイ
オードＤ１が電源平滑用コンデンサＣ１と半導体素子Ｑ
２の間に備えられていることにより、半導体素子Ｑ２が
オンの時に電源平滑用コンデンサＣ１に蓄積された電力
が、半導体素子Ｑ２に流れ込むことがない。また、Ｖｏ
ｕｔ１が時刻ｔ３で所定の閾値Ａより低くなった時は、
時刻ｔ４の時にＶｏｕｔ１が回復する、その際の各部動
作は上記動作のＶｏｕｔ１とＶｏｕｔ２の立場が入れか
わるだけで同様に作動する。
【００２２】フォトカプラＱ４、Ｑ５およびＶｏｕｔ１
モニタ１０１、Ｖｏｕｔ２モニタ１０２、プルアップ抵
抗Ｒ１、Ｒ２、ＮＡＮＤゲート１０６、電源制御部１０
３、スイッチング用半導体素子Ｑ１は本発明におけるフ
ィードバック手段を構成する。
モニタ１０１、Ｖｏｕｔ２モニタ１０２、プルアップ抵
抗Ｒ１、Ｒ２、ＮＡＮＤゲート１０６、電源制御部１０
３、スイッチング用半導体素子Ｑ１は本発明におけるフ
ィードバック手段を構成する。
【００２３】本実施例は以上のように構成され、フィー
ドバック動作によるトランス１００の駆動時には、電圧
低下していない回路と接続されているトランス１００の
２次巻線の両端間を半導体素子を用いて短絡させること
により、フィードバック動作時の過剰なエネルギーによ
って発生するピンスパイク状のノイズが、電圧降下して
いない側の負荷に伝わることがなくなる。これにより電
圧降下していない側の負荷として接続された回路内の素
子が壊れたり、または回路が誤作動を引き起こすといっ
たことがなくなる。
ドバック動作によるトランス１００の駆動時には、電圧
低下していない回路と接続されているトランス１００の
２次巻線の両端間を半導体素子を用いて短絡させること
により、フィードバック動作時の過剰なエネルギーによ
って発生するピンスパイク状のノイズが、電圧降下して
いない側の負荷に伝わることがなくなる。これにより電
圧降下していない側の負荷として接続された回路内の素
子が壊れたり、または回路が誤作動を引き起こすといっ
たことがなくなる。
【００２４】なお、Ｖｏｕｔ２が電圧低下しフィードバ
ック動作によりトランス１００の駆動を行う時のみ、半
導体素子Ｑ２に流れるトランス１００で発生するエネル
ギーを、出力端子１１１に伝達する回路を設けてもよ
い。このことにより該エネルギーを、電圧が低下してい
る側の出力端子１１１の電圧を上昇させるために有効に
利用することができる。Ｖｏｕｔ１が電圧低下した際に
も上記動作と同様に、半導体素子Ｑ３に流れるエネルギ
ーを出力端子１１０側に伝達する回路を設けてもよい。
ック動作によりトランス１００の駆動を行う時のみ、半
導体素子Ｑ２に流れるトランス１００で発生するエネル
ギーを、出力端子１１１に伝達する回路を設けてもよ
い。このことにより該エネルギーを、電圧が低下してい
る側の出力端子１１１の電圧を上昇させるために有効に
利用することができる。Ｖｏｕｔ１が電圧低下した際に
も上記動作と同様に、半導体素子Ｑ３に流れるエネルギ
ーを出力端子１１０側に伝達する回路を設けてもよい。
【００２５】本実施例では、フォトカプラＱ４、Ｑ５か
らのＬレベル信号をＮＡＮＤゲート１０６を用いＨレベ
ル信号に変換して電源制御部１０３に入力し、電源制御
部１０３が駆動信号Ｇを出力するようにしたが、電源制
御部の仕様に応じて従来例である図３に示すように、電
源制御部１１３にフォトカプラＱ４、Ｑ５からのＬレベ
ル信号が入力された際に、駆動信号Ｇを出力する構成と
してもよい。また本実施例では出力回路を２つとして説
明したが、３つ以上でも同様の効果を有することは言う
までもない。
らのＬレベル信号をＮＡＮＤゲート１０６を用いＨレベ
ル信号に変換して電源制御部１０３に入力し、電源制御
部１０３が駆動信号Ｇを出力するようにしたが、電源制
御部の仕様に応じて従来例である図３に示すように、電
源制御部１１３にフォトカプラＱ４、Ｑ５からのＬレベ
ル信号が入力された際に、駆動信号Ｇを出力する構成と
してもよい。また本実施例では出力回路を２つとして説
明したが、３つ以上でも同様の効果を有することは言う
までもない。
【図面の簡単な説明】
【図１】本発明の実施例を示す図である。
【図２】回路の動作を示すタイムチャートである。
【図３】従来例を示す図である。
【図４】従来例の回路のタイムチャートを示す図であ
る。
る。
１００ トランス
１０１ Ｖｏｕｔ１モニタ（電圧モニタ）
１０２ Ｖｏｕｔ２モニタ（電圧モニタ）
１０３、１１３ 電源制御部
１０６ ＮＡＮＤゲート
１０７、１０８ 負荷
１１０、１１１ 出力端子
１２０、１２１ フィードバック回路
１３１ １次巻線
１３２ａ、１３２ｂ ２次巻線
２０１ ノイズ
Ａ、Ｂ 閾値
Ｃ１、Ｃ２ 電圧平滑用コンデンサ
Ｄ１、Ｄ２ 整流用ダイオード
Ｅ、Ｆ 検出信号
Ｇ 駆動信号
ＧＮＤ グランド
Ｑ１ スイッチング用半導体素子（スイッチング素
子） Ｑ２、Ｑ３ 半導体素子（短絡手段） Ｑ４、Ｑ５ フォトカプラ Ｒ１、Ｒ２ プルアップ抵抗 Ｖｉｎ 入力電源 Ｖｏｕｔ１、Ｖｏｕｔ２ 出力電圧
子） Ｑ２、Ｑ３ 半導体素子（短絡手段） Ｑ４、Ｑ５ フォトカプラ Ｒ１、Ｒ２ プルアップ抵抗 Ｖｉｎ 入力電源 Ｖｏｕｔ１、Ｖｏｕｔ２ 出力電圧
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5G013 AA02 AA04 AA14 BA02 CB02
DA05
5G053 AA09 BA04 CA04 EA02 EB02
EC03
5H730 BB43 DD04 DD41 EE02 EE07
EE54 EE59 EE73 FD01 XX03
XX12 XX23 XX32
Claims (3)
- 【請求項１】 複数の２次巻線を備えたトランスの１次
巻線に直流電源が接続され、１次巻線への通電をオン・
オフするスイッチング素子が設けられ、前記複数の２次
巻線にはそれぞれ、当該２次巻線に誘起されるスイッチ
ング信号を整流平滑して負荷へ出力する出力回路が接続
され、いずれかの出力回路の出力電圧が低下したとき、
前記スイッチング素子を駆動して、前記出力電圧を上昇
させるフィードバック手段を備えたスイッチング電源装
置において、前記出力回路はそれぞれ出力電圧が出力回
路ごとに設定された所定値以上のときは当該出力回路が
接続された２次巻線の両端間を短絡すると共に、前記出
力回路はそれぞれ出力電圧が出力回路ごとに設定された
所定値より低いときには、当該出力回路が接続された２
次巻線の両端間を解放する短絡手段を有していることを
特徴とするスイッチング電源装置。 - 【請求項２】 前記フィードバック手段が、前記出力回
路にそれぞれ設けられて各出力回路の出力電圧がそれぞ
れの閾値より低いときに検出信号を出力する電圧モニタ
と、前記検出信号を転送するフォトカプラと、該フォト
カプラを介した検出信号に基づいて前記スイッチング素
子を駆動する電源制御部とを有することを特徴とする請
求項１記載のスイッチング電源装置。 - 【請求項３】 前記短絡手段は、前記閾値を前記所定値
とし、電圧モニタからの前記検出信号を受けて、出力電
圧が閾値以上のときはオンして前記２次巻線を短絡し、
出力電圧が閾値より低いときにはオフする半導体素子で
あることを特徴とする請求項２記載のスイッチング電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349430A JP2003153530A (ja) | 2001-11-14 | 2001-11-14 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349430A JP2003153530A (ja) | 2001-11-14 | 2001-11-14 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003153530A true JP2003153530A (ja) | 2003-05-23 |
Family
ID=19162102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349430A Withdrawn JP2003153530A (ja) | 2001-11-14 | 2001-11-14 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003153530A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043811A (ja) * | 2005-08-02 | 2007-02-15 | Funai Electric Co Ltd | トランス、多出力型スイッチング電源、液晶テレビ |
| JP2008198869A (ja) * | 2007-02-14 | 2008-08-28 | Toshiba Lighting & Technology Corp | ゴム被覆絶縁変圧器装置および標識灯システム |
| US7560915B2 (en) | 2004-05-21 | 2009-07-14 | Rohm Co., Ltd. | Power supply apparatus provided with regulation function and boosting of a regulated voltage |
| CN101873066A (zh) * | 2010-06-25 | 2010-10-27 | 海洋王照明科技股份有限公司 | 一种多路电源变换电路 |
| JP2021022995A (ja) * | 2019-07-25 | 2021-02-18 | 日本電産モビリティ株式会社 | スイッチング電源装置 |
-
2001
- 2001-11-14 JP JP2001349430A patent/JP2003153530A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7560915B2 (en) | 2004-05-21 | 2009-07-14 | Rohm Co., Ltd. | Power supply apparatus provided with regulation function and boosting of a regulated voltage |
| JP2007043811A (ja) * | 2005-08-02 | 2007-02-15 | Funai Electric Co Ltd | トランス、多出力型スイッチング電源、液晶テレビ |
| US7486066B2 (en) | 2005-08-02 | 2009-02-03 | Funai Electric Co., Ltd. | Transformer, multi-output switching power supply, liquid crystal television |
| JP4650151B2 (ja) * | 2005-08-02 | 2011-03-16 | 船井電機株式会社 | トランス、多出力型スイッチング電源、液晶テレビ |
| JP2008198869A (ja) * | 2007-02-14 | 2008-08-28 | Toshiba Lighting & Technology Corp | ゴム被覆絶縁変圧器装置および標識灯システム |
| CN101873066A (zh) * | 2010-06-25 | 2010-10-27 | 海洋王照明科技股份有限公司 | 一种多路电源变换电路 |
| CN101873066B (zh) * | 2010-06-25 | 2015-03-25 | 海洋王照明科技股份有限公司 | 一种多路电源变换电路 |
| JP2021022995A (ja) * | 2019-07-25 | 2021-02-18 | 日本電産モビリティ株式会社 | スイッチング電源装置 |
| JP7198169B2 (ja) | 2019-07-25 | 2022-12-28 | 日本電産モビリティ株式会社 | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8854842B2 (en) | Digital communication link between secondary side and primary side of switching power converter | |
| EP1605576B1 (en) | Device and method for extending the input voltage range of a DC/DC converter | |
| US6532160B2 (en) | Switching power supply | |
| JPH1118423A (ja) | 電力変換集積回路およびプログラミング方法 | |
| JP5319137B2 (ja) | Ｄｃｄｃ変換器、及びこれに用いた電圧検出装置 | |
| EP1363385A1 (en) | Zero-cross detection method of the current flowing in an inductor driven in switched mode and a relative driving circuit | |
| JP3397189B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| KR100430965B1 (ko) | 다출력 ｄｃ－ｄｃ 컨버터 및 이를 이용한 전자 장치 | |
| JP2003153530A (ja) | スイッチング電源装置 | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JP3453016B2 (ja) | 多出力スイッチング電源装置 | |
| TW202011673A (zh) | 諧振電力轉換器及用於控制其之方法與積體電路控制器 | |
| JP7413754B2 (ja) | 半導体駆動装置および電力変換装置 | |
| JP7387542B2 (ja) | スイッチング電源装置 | |
| JP3490321B2 (ja) | スイッチング電源装置 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP2003018827A (ja) | スイッチング電源装置 | |
| JP3490327B2 (ja) | スイッチング電源装置 | |
| JPH09266667A (ja) | 過電流・過負荷保護回路、電源装置、電気機器および複写機 | |
| JP2004040901A (ja) | 絶縁型電源装置 | |
| JP3963095B2 (ja) | スイッチング電源装置 | |
| JP3543287B2 (ja) | 電源回路 | |
| JP2002199713A (ja) | 同期整流型フォワードコンバータ | |
| JP2569493Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2917474B2 (ja) | インバータ電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |