JP2003152951A

JP2003152951A - マルチプルスタガードセンサ画素信号読み取り方法

Info

Publication number: JP2003152951A
Application number: JP2001329156A
Authority: JP
Inventors: Chinka Ri; 鎮河李
Original assignee: Umax Data System Inc
Current assignee: Veutron Corp
Priority date: 2001-10-26
Filing date: 2001-10-26
Publication date: 2003-05-23

Abstract

(57)【要約】【課題】マルチプルスタガードセンサ画像信号読み取
り方法の提供。【解決手段】マルチプルスタガードセンサ画像信号読
み取り方法は、マルチプルスタガードセンサを提供し、
それは少なくとも二つの線形イメージセンサを含み、そ
のうち一つの線形イメージセンサの複数のホトセルとも
う一つの線形イメージセンサの複数のホトセルはそれぞ
れ偏位し相互に隣接し、線形イメージセンサの連続する
ホトセルが画像信号を読み取る。そのうち、もう一つの
線形イメージセンサのホトセルの画像信号を挿入しな
い。本発明は特に低解析度の快速走査方法を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一種の高速イメージ
キャプチャ設備において、スタガード（ｓｔａｇｇｅｒ
ｄ）センサのイメージ出力の方法に係り、特に高速スキ
ャナの線形スタガードセンサのイメージ出力の方法に関
する。

【０００２】

【従来の技術】多くの人が了解するように、撮影設備
中、例えばスキャナは、ＣＣＤ或いはＣＭＯＳ素子を感
光素子とし、多くの長所を有している。例えばシリコン
半導体材料のシングルチップ上に多くの独立したＣＣＤ
を形成可能である。しかし、撮影設備に対しては、高走
査解析度の能力が要求されるため、整合式のＣＣＤセン
シングアレイから二次元整合アレイの若干センサ列中の
インタレース（ｉｎｔｅｒｌａｃｅ）或いはスティッチ
（ｓｔｉｃｈ）感光素子に至っている。

【０００３】伝統的に、センサアレイは多くの等距離の
独立配列され且つ同じＣＣＤセンサを各一つのセンサ列
（ｒｏｗ）中に配列している。単一センサ列上にあって
十分な解析度の画素をキャプチャできれば、即ち、高解
析度定義の走査線を提供できる。しかし、センサアレイ
中の二列のセンサ列上の有限な個数のＣＣＤ素子にあっ
て、一列のセンサ列のセンサ素子だけを用いると、通常
高解析度の走査を提供するのに不足する。センサアレイ
の低分析度の能力に限れば、走査方向上でセンサ列の相
互側向堆積或いはオフセットの方式を利用することによ
り、各一つの走査線上の各一つの画素がセンサアレイ上
の多列のセンサ列中の多数のセンサ素子により撮影され
うる。

【０００４】例えば、スタガードセンサアレイは少なく
とも二列のセンサ列を有する。即ち、メインセンサ列と
サブセンサ列であり、両者はオフセット形式で放置され
る。各一つのセンサ列は多くの配列されたセンサを具え
ている。一つのパターン上の各一つの走査線上の全ての
画素を検出する時、各一つのセンサ素子は一つの規定位
置の画素に対応する。図１に示されるように、数字５は
メインセンサ列の８個のセンサ素子の検出する第１連続
列画像信号ｐ１、ｐ２、ｐ３、．．．、ｐ８を示し、数
字１０はサブセンサ列の８個のセンサ素子の検出する第
２連続列画像信号ｐ１’、ｐ２’、ｐ３’、．．．、ｐ
８’を示す。図２に示されるように、数字１５はスタガ
ードセンサアレイの連続計時パルスをメイン、サブセン
サ列のセンサ素子の発生するサンプルデータを読み取る
或いは転送するのに用いる応用を示す。多数の連続計時
パルスがスタガードセンサアレイの多列のセンサ列のセ
ンサ素子の発生する連続サンプルデータを読み取る或い
は転送するのに用いられうる。一つの走査線が高解析度
に定義される時、第１連続列画像信号ｐ１、ｐ２、ｐ
３、．．．、ｐ８が第２連続列画像信号ｐ１’、ｐ
２’、ｐ３’、．．．、ｐ８’と組み合わされて相互に
インタレースする形式とされ、例えば数字２０のＶＯＵ
Ｔｐ１、ｐ１’、ｐ２、ｐ２’、ｐ３、ｐ
３’、．．．ｐ８、ｐ８’の如しである。

【０００５】しかし、走査線が低解析度に定義される
時、ただメイン、サブセンサ列中のそのうちの一つの画
像信号がスキャナのアナログ・ディジタル変換器に出力
されればよい。インタレース形式の出力ｐ１、ｐ１’、
ｐ２、ｐ２’、ｐ３、ｐ３’、．．．ｐ８、ｐ８’は却
ってスタガードセンサアレイ中の走査速度を減速する。
さらに、不必要な画像信号はアナログ・ディジタル変換
器の重い負担を形成する。その解決の方法の一つは、ア
ナログ・ディジタル変換器が電磁干渉効果（ＥＭＩ）を
発生しうる。

【０００６】

【発明が解決しようとする課題】上述したように、伝統
的なスタガードセンサアレイは多くの欠点を有し、本発
明の主要な目的は、一種のスタガードセンサのイメージ
出力の方法を提供することにある。一つのセンサアレイ
中の多列のセンサ列の出力信号が順に出力され、伝統的
なインタレース式出力に代わり採用されている。

【０００７】本発明のもう一つの目的は、撮影設備のス
タガードセンサアレイの高速イメージ出力の方法を提供
することにある。低解析度の設定の走査に対して、本発
明は高速のイメージ出力を提供しうる。

【０００８】

【課題を解決するための手段】請求項１の発明は、少な
くとも二つの線形イメージセンサを含み、そのうちの一
つの線形イメージセンサの複数のホトセルともう一つの
線形イメージセンサの複数のホトセルがそれぞれ変位し
相互に隣接する、マルチプルスタガードセンサを提供す
るステップ、線形イメージセンサの連続するホトセルよ
り画素信号を読み取るステップとされ、そのうち、もう
一つの線形イメージセンサの該ホトセルの画素信号を挿
入させないステップ、以上を含むマルチプルスタガード
センサ画素信号読み取り方法としている。請求項２の発
明は、上記ホトセルが少なくとも複数のＣＣＤを含むこ
とを特徴とする、請求項１に記載のマルチプルスタガー
ドセンサ画素信号読み取り方法としている。請求項３の
発明は、上記ホトセルが少なくとも複数のＣＭＯＳ検出
素子を含むことを特徴とする、請求項１に記載のマルチ
プルスタガードセンサ画素信号読み取り方法としてい
る。請求項４の発明は、上記方法において、読み取りの
ステップで、少なくとも一つの序列の計時パルスと組み
合わせることを特徴とする、請求項１に記載のマルチプ
ルスタガードセンサ画素信号読み取り方法としている。
請求項５の発明は、上記方法において、読み取りのステ
ップの後で、線形イメージセンサの連続するホトセルの
画素信号をアナログ・ディジタル変換器に送ることを特
徴とする、請求項１に記載のマルチプルスタガードセン
サ画素信号読み取り方法としている。

【０００９】

【発明の実施の形態】本発明は一種のマルチプルスタガ
ードセンサ（ｍｕｌｔｉｐｌｅｓｔａｇｇｅｒｅｄ
ｓｅｎｓｏｒ）画像信号読み取り方法を提供する。それ
は、マルチプルスタガードセンサを提供し、それは、少
なくとも、二つの線形イメージセンサを含み、そのうち
一つの線形イメージセンサの複数のホトセルともう一つ
の線形イメージセンサの複数のホトセルはそれぞれ偏位
（ｏｆｆｓｅｔ）し相互に隣接（ａｂｕｔｔｉｎｇ）
し、線形イメージセンサの連続するホトセルが画像信号
を読み取り、そのうち、もう一つの線形イメージセンサ
のホトセルの画像信号を挿入しない。本発明は特に低解
析度の快速走査方法を提供する。

【００１０】

【実施例】本発明の画像信号の異なる部分は寸法に照ら
して描かれてはいない。それらの寸法とその他の関係す
る寸法は相互に誇張され、本発明を明らかに理解できる
ようにしている。このほか、本発明は各種の撮影設備、
例えば、コピー機、スキャナ、及び多機能事務機械（Ｍ
ｕｌｔｉｐｌｅ−ＦｕｎｃｔｉｏｎＰｒｏｄｕｃｔ；
ＭＦＰ）に応用可能である。

【００１１】本発明の主要な目的は、マルチプルスタガ
ードセンサの一種のイメージ出力の方法を提供すること
にある。その方法は、マルチプルスタガードセンサ中に
あって、少なくとも二つのセンサ列を提供する。各一つ
のセンサ列はおおくのホトセルで組成されている。複数
の画素を含む一つの走査線を読み取るが、この読み取り
のステップは、センサの一つにより実行し、第１連続列
画像信号を発生する。走査線をオフセットし、もう一つ
のセンサで読み取りステップを進行し、第２連続列画像
信号を発生する。そして、イメージを出力する。このイ
メージは第１連続列画像信号で組成される。

【００１２】本発明の第１実施例において、高速スキャ
ナ中にあって、一つのダブルスタガードセンサアレイを
使用する。このダブルスタガードセンサアレイはカラー
センサアレイとされうる。こうして、ダブルスタガード
センサアレイが少なくとも一つのメインセンサ列とサブ
センサ列を具え、そのうちいずれもサブ列を含み異なる
カラーを検出する。各一つのセンサ列は８個のセンサ素
子を含む。図３に示されるように、数字２７はメインセ
ンサ列の８個のセンサ素子の検出する第１連続列画像信
号ｐ１、ｐ２、ｐ３、．．．、ｐ８を示す。数字２８は
サブセンサ列の８個のセンサ素子の検出する第２連続列
画像信号ｐ１’、ｐ２’、ｐ３’、．．．、ｐ８’を示
す。図４中、数字２９はスタガードセンサアレイの連続
計時パルスを応用してメイン、サブセンサ列のセンサ素
子の発生するサンプルデータを読み取る或いは送出する
のを示す。このほか、複数の連続計時パルスはスタガー
ドセンサアレイの多列のセンサ列のセンサ素子の発生す
る連続サンプルデータを送出或いは読み取るのに用いら
れうる。

【００１３】一つの走査線に一つの解析度を定義する
時、本発明では第１連続列画像信号ｐ１、ｐ２、ｐ
３、．．．、ｐ８と第２連続列画像信号ｐ１’、ｐ
２’、ｐ３’、．．．、ｐ８’を提供し、それらが相互
に直列配列の形式となるように出力し、これは、もし符
号３０に示されるところのＶＯＵＴｐ１、ｐ２、ｐ
３、．．．、ｐ８、ｐ１’、ｐ２’、ｐ３’、．．．、
ｐ８’の如しである。こうして順序よく配列したｐ１、
ｐ２、ｐ３、．．．、ｐ８、ｐ１’、ｐ２’、ｐ
３’、．．．、ｐ８’はただメインセンサ列、サブセン
サ列のそのうちの一つの画像信号をアナログ・ディジタ
ル変換器に出力すれば、低解析度設定の多くの長所を提
供し、即ち、出力の所要時間を節約し、不必要な画像信
号を破棄し、ダブルスタガードセンサアレイの速度を加
速できる。さらに、本発明はスキャナの現在あるハード
ウエア構造中に応用され、ダブルスタガードセンサアレ
イのデータ出力順序を変更するだけでよく、これは製造
コストを増加せずにスキャナの速度を増加できる。デー
タ出力順序は関係する計時或いは計数回路により調整で
きる。さらに、ダブルスタガードセンサアレイの出力加
速はスキャナの電磁干渉効果（ＥＭＩ）を発生しない。

【００１４】図５に示されるのは、本発明の一つのＣＭ
ＯＳセンサアレイ表示図である。メインセンサ列３３は
若干の光検出素子ＰＤ１、ＰＤ２、．．．を含む。同様
に、サブセンサ列３４は光検出素子ＰＤ１’、ＰＤ
２’、．．．を含む。メインセンサ列３３の光検出素子
ＰＤ１、ＰＤ２、．．．は、各自のスイッチＳ１、Ｓ
２、・・・を経由し、バス３５と連接する。バス３５は
シフトレジスタ（ＳＲ）３２に連接する。各一つのスイ
ッチＳ１、Ｓ２、・・・は走査回路３１に連接し、且つ
走査回路３１により制御される。一方で、サブセンサ列
３４の光検出素子ＰＤ１’、ＰＤ２’、．．．は、各ス
イッチＳ１’、Ｓ２’、・・・を経由し、もう一つのバ
ス３６と連接する。バス３６はシフトレジスタ（ＳＲ）
３７に連接する。各一つのスイッチＳ１’、Ｓ２’、・
・・は走査回路３１に連接し、且つ走査回路３１により
制御される。好ましい実施例では、走査回路３１は十分
に、一つの串接された計時パルス或いは計数パルスを受
信或いは発生して組み合わせるか、或いは全てのスイッ
チＳ１、Ｓ１’、Ｓ２、Ｓ２’、・・・を制御する。メ
インセンサ列３３の光検出素子ＰＤ１、ＰＤ２、．．．
の発生するビデオ信号は走査回路３１のスイッチＳ１、
Ｓ２、・・・制御により、順に出力される。同様に、サ
ブセンサ列３４の光検出素子ＰＤ１’、ＰＤ
２’、．．．の発生するビデオ信号は走査回路３１のス
イッチＳ１’、Ｓ２’、・・・制御により、順に出力さ
れる。比較的低い解析度に対しては、走査回路３１はメ
インセンサ列３３のビデオ信号を先に出力し、アナログ
・ディジタル変換器に連接するビデオ信号出力となす。
サブセンサ列３４のビデオ信号を含まないビデオ信号出
力は低解析度設定のスキャナに対しては、時間を節約で
きる。一方で、スキャナに高解析度の走査設定がなされ
る時、走査回路３１はメインセンサ列３３のビデオ信号
を先に出力し、それに続いてサブセンサ列３４のビデオ
信号を出力する。両者のビデオ信号は相互にインタレー
スされる状況がない。これにより、サブセンサ列３４の
ビデオ信号を含むビデオ信号出力は高解析度の出力の定
義を維持できる。

【００１５】図６に示されるのは、本発明によるＣＣＤ
センサの実施例表示図である。光検出素子ＰＤ１、ＰＤ
２、．．．は、各自のスイッチＳ１、Ｓ２、Ｓ３、・・
・を経由し、シフトレジスタ４０の各ユニット（ＳＲ
１、ＳＲ２、ＳＲ３、・・・）に連接する。スイッチＳ
１、Ｓ２、Ｓ３、・・・は、連接するパルス信号４２の
制御を受ける。一方で、光検出素子ＰＤ１’、ＰＤ
２’、．．．は、各スイッチＳ１’、Ｓ２’、Ｓ３’、
・・・を経由して、対応するもう一つのシフトレジスタ
４１の各ユニット（ＳＲ１’、ＳＲ２’、ＳＲ３’、・
・・）に連接し、連接するパルス信号４２に制御され
る。パルス信号４２は開始信号、計時信号或いは計数信
号を含む。このようにして、低解析度にたいして、メイ
ンセンサ列３８のビデオ信号が先に出力されてアナログ
・ディジタル変換器に連接するビデオ出力とされる。高
解析度に関しては、サブセンサ列３９のビデオ信号出力
を含むビデオ信号出力が、出力品質を維持する。

【００１６】以上に述べたのは本発明の好ましい実施例
にすぎず、これは本発明の実施範囲を限定するものでは
なく、本発明に基づきなしうる細部の修飾或いは改変
は、いずれも本発明の請求範囲に属するものとする。

【００１７】

【発明の効果】本発明は伝統的なスタガードセンサアレ
イの欠点を解決する。本発明は、スタガードセンサのイ
メージ出力の方法を提供し、それは、一つのセンサアレ
イ中の多列のセンサ列の出力信号を順に出力し、伝統的
なインタレース式出力の代わりとしている。さらに本発
明は、撮影設備のスタガードセンサアレイの高速イメー
ジ出力の方法を提供し、それは、低解析度の設定の走査
に対して、高速のイメージ出力を提供している。

【図面の簡単な説明】

【図１】伝統的なスタガードセンサアレイ画像出力方法
の表示図である。

【図２】伝統的なスタガードセンサアレイ画像出力方法
の表示図である。

【図３】本発明のスタガードセンサアレイ画像出力方法
の表示図である。

【図４】本発明のスタガードセンサアレイ画像出力方法
の表示図である。

【図５】本発明のＣＭＯＳセンサの実施例図である。

【図６】本発明のＣＣＤセンサの実施例図である。

【符号の説明】

３１走査回路３２シフトレジスタ３３メインセンサ列３４サブセンサ列３５バス３６バス３７シフトレジスタ３８メインセンサ列３９サブセンサ列４０シフトレジスタ４１シフトレジスタ４２パルス信号

Claims

【特許請求の範囲】

【請求項１】少なくとも二つの線形イメージセンサを
含み、そのうちの一つの線形イメージセンサの複数のホ
トセルともう一つの線形イメージセンサの複数のホトセ
ルがそれぞれ変位し相互に隣接する、マルチプルスタガ
ードセンサを提供するステップ、線形イメージセンサの連続するホトセルより画素信号を
読み取るステップとされ、そのうち、もう一つの線形イ
メージセンサの該ホトセルの画素信号を挿入させないス
テップ、以上を含むマルチプルスタガードセンサ画素信号読み取
り方法。
【請求項２】上記ホトセルが少なくとも複数のＣＣＤ
を含むことを特徴とする、請求項１に記載のマルチプル
スタガードセンサ画素信号読み取り方法。
【請求項３】上記ホトセルが少なくとも複数のＣＭＯ
Ｓ検出素子を含むことを特徴とする、請求項１に記載の
マルチプルスタガードセンサ画素信号読み取り方法。
【請求項４】上記方法において、読み取りのステップ
で、少なくとも一つの序列の計時パルスと組み合わせる
ことを特徴とする、請求項１に記載のマルチプルスタガ
ードセンサ画素信号読み取り方法。
【請求項５】上記方法において、読み取りのステップ
の後で、線形イメージセンサの連続するホトセルの画素
信号をアナログ・ディジタル変換器に送ることを特徴と
する、請求項１に記載のマルチプルスタガードセンサ画
素信号読み取り方法。