JP2003151987A - Semiconductor substrate and manufacturing method thereof - Google Patents

Semiconductor substrate and manufacturing method thereof

Info

Publication number
JP2003151987A
JP2003151987A JP2001353295A JP2001353295A JP2003151987A JP 2003151987 A JP2003151987 A JP 2003151987A JP 2001353295 A JP2001353295 A JP 2001353295A JP 2001353295 A JP2001353295 A JP 2001353295A JP 2003151987 A JP2003151987 A JP 2003151987A
Authority
JP
Japan
Prior art keywords
layer
substrate
sige
semiconductor substrate
vacuum container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001353295A
Other languages
Japanese (ja)
Inventor
Fumihiko Hirose
文彦 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2001353295A priority Critical patent/JP2003151987A/en
Priority to TW91132765A priority patent/TW586227B/en
Priority to DE2002153895 priority patent/DE10253895A1/en
Publication of JP2003151987A publication Critical patent/JP2003151987A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce power loss by having sufficient planarity and a high yield so as to have power of >=280 V and >=20 A by one element. SOLUTION: The contact structure of SiGe and Si is formed by laminating an Si layer 9-4 using a substrate obtained, by laminating an SiGe layer 9-2 on an Si substrate 9-1, based on Si and forming an Si layer 9-3 on it in advance. Since the SiGe layer is formed on the substrate to be used in advance, an SiGe process can be omitted and since the Si layer is formed on its surface, impurities can effectively be removed in a surface purifying process when forming Si on it and planarity can be suppressed. When a semiconductor device using the contact structure is formed, SiGe can finally be manufactured by a high yield.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板、及
び、半導体基板の製造方法に関し、特に、SiGe/S
i接合を持つトランジスタの製造を高歩留まり化する半
導体基板、及び、半導体基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate and a method for manufacturing a semiconductor substrate, and more particularly to SiGe / S.
The present invention relates to a semiconductor substrate and a method for manufacturing the semiconductor substrate, which increase the yield of transistors having an i-junction.

【0002】[0002]

【従来の技術】SiGe膜を用いたバイポーラトランジ
スタは、数十GHz以上の高速増幅動作が可能であり、
高速通信のために広く用いられている。本発明者らは、
このような高速性をパワートランジスタに活用し、高速
動作による低損失のパワートランジスタを実現してい
る。
2. Description of the Related Art A bipolar transistor using a SiGe film is capable of high-speed amplification operation of several tens GHz or more,
Widely used for high speed communication. We have
By utilizing such high speed in the power transistor, a low-loss power transistor with high-speed operation is realized.

【0003】図15は、ヘテロ接合型バイポーラトラン
ジスタ(HBT)の公知の基本的積層構造を示してい
る。SiGe膜101は、Si基板102の上面に積層
されてトランジスタのベースを形成している。SiGe
膜101は、その一方面でコレクタとしてのSi層10
3に接触し、その他方面でエミッタとしてのSi層10
4に接触している。コレクタ電極105はSi基板10
2に接触して形成され、エミッタ電極106はエミッタ
としてのSi層104に接触して形成され、ベース電極
107はSiGe膜101に接触して形成されている。
このようなSiGeトランジスタであるヘテロ接合型バ
イポーラトランジスタは、低入力インピーダンスのベー
スとすることができ、Siトランジスタに比べて、高速
化が可能になっている。
FIG. 15 shows a known basic laminated structure of a heterojunction bipolar transistor (HBT). The SiGe film 101 is laminated on the upper surface of the Si substrate 102 to form the base of the transistor. SiGe
The film 101 has a Si layer 10 as a collector on one surface thereof.
3 in contact with the Si layer 10 and the Si layer 10 as an emitter on the other side
Touching 4. The collector electrode 105 is the Si substrate 10.
2, the emitter electrode 106 is formed in contact with the Si layer 104 as an emitter, and the base electrode 107 is formed in contact with the SiGe film 101.
Such a heterojunction bipolar transistor, which is a SiGe transistor, can be used as a base with low input impedance, and can be made faster than a Si transistor.

【0004】SiGe膜は、SiとGeが混晶状態にな
っている膜であり、その結晶構造はダイヤモンド構造に
似ていて、通常、50%以下のGe濃度のものが用いら
れている。SiGe膜は、Si基板上に膜として形成さ
れた後に加工される。SiGe膜を形成する技術とし
て、化学気相堆積法が用いられている。図16は、化学
気相堆積法を用いてSiGe膜を形成する公知の化学気
相堆積装置を示している。Si基板108が真空容器1
09の中に導入されて基板台110に載置される。Si
基板108は、基板台110に載置されたまま500゜
C以上の高温に加熱される。そのような加熱状態の真空
容器109に、シリコン化合物ガス(SiH、Si
)とゲルマニウム化合物ガス(GeH)が導入さ
れる。真空容器109の中で充満するシリコン化合物ガ
スとゲルマニウム化合物ガスは、適正圧力と適正基板温
度で、熱化学反応して、Si原子とGe原子がSi基板
108の露出面に析出して、Si基板108にSiGe
混晶膜としてSiGe膜が積層されて形成される。
The SiGe film is a film in which Si and Ge are in a mixed crystal state, and the crystal structure thereof is similar to the diamond structure, and a Ge concentration of 50% or less is usually used. The SiGe film is processed after being formed as a film on the Si substrate. A chemical vapor deposition method is used as a technique for forming a SiGe film. FIG. 16 shows a known chemical vapor deposition apparatus for forming a SiGe film by using the chemical vapor deposition method. Si substrate 108 is vacuum container 1
09 and is mounted on the substrate table 110. Si
The substrate 108 is heated to a high temperature of 500 ° C. or higher while being placed on the substrate table 110. The silicon container gas (SiH 4 , Si 2
H 6 ) and germanium compound gas (GeH 4 ) are introduced. The silicon compound gas and the germanium compound gas filled in the vacuum container 109 undergo a thermochemical reaction at an appropriate pressure and an appropriate substrate temperature, and Si atoms and Ge atoms are deposited on the exposed surface of the Si substrate 108. SiGe on 108
It is formed by stacking SiGe films as a mixed crystal film.

【0005】このような成膜は、下記の手順の通りに実
行される。Si基板108が試料交換室111から基板
台110に移される。Si基板108の温度は、800
〜900゜Cに設定される。このような温度によるSi
基板108の加熱の時間は、数十分程度である。このよ
うな加熱により、Si基板108の表面の酸素と炭素が
除去される。このような除去は、表面清浄化の後に、S
i基板108に成膜を施す温度が設定される。適正な成
膜温度は、通常、500〜800゜Cである。成膜温度
に設定された真空容器109に既述の混合ガスが導入さ
れる。成膜は、混合ガスの導入の停止、又は、温度降下
により終了する。形成されたSiGe膜の膜厚は、成膜
時間とガス供給圧力により調整される。SiGe膜のG
e濃度は、混合ガスの混合比率により調整される。
Such film formation is performed according to the following procedure. The Si substrate 108 is transferred from the sample exchange chamber 111 to the substrate table 110. The temperature of the Si substrate 108 is 800
It is set to ~ 900 ° C. Si at such temperature
The heating time of the substrate 108 is about tens of minutes. By such heating, oxygen and carbon on the surface of the Si substrate 108 are removed. Such removal is carried out after cleaning the surface with S
The temperature for forming a film on the i-substrate 108 is set. The appropriate film forming temperature is usually 500 to 800 ° C. The mixed gas described above is introduced into the vacuum container 109 set to the film forming temperature. The film formation ends when the introduction of the mixed gas is stopped or the temperature drops. The film thickness of the formed SiGe film is adjusted by the film formation time and the gas supply pressure. G of SiGe film
The e concentration is adjusted by the mixing ratio of the mixed gas.

【0006】SiGe膜101の形成の後に、SiGe
膜101に更にSi層104が積層される。Si層の積
層のためにも、既述の図16の化学気層堆積装置と全く
同じ構造の化学気層堆積装置が用いられる。このような
Si層の形成のための化学気層堆積装置は、SiGe膜
101の形成のための化学気層堆積装置とは別に用意さ
れ、SiGe膜101の形成のための化学気層堆積装置
が兼用されることはほとんどない。HBTに用いられる
SiGe/Si接合構造では、SiGeの導電型とSi
の導電型は互いに反転しており、且つ、Si側には10
19以上の高濃度のドープが要求されることが多い。兼
用的に同一の堆積装置でSiGe層の堆積とSi層の堆
積が行われれば、Siドープ時のドーパントがその装置
内に残留し、その残留ドーパントがSiGe層の積層時
にそのSiGe層に混入してしまう。このようなオート
ドープの問題の発生を回避するために、SiGe層の堆
積のための堆積装置は、Si層の堆積のための堆積装置
から区別されて用いられることが普通である。
After the formation of the SiGe film 101, the SiGe
A Si layer 104 is further laminated on the film 101. The chemical vapor deposition apparatus having exactly the same structure as the chemical vapor deposition apparatus of FIG. 16 described above is also used for stacking Si layers. The chemical vapor deposition apparatus for forming such a Si layer is prepared separately from the chemical vapor deposition apparatus for forming the SiGe film 101, and the chemical vapor deposition apparatus for forming the SiGe film 101 is provided. It is rarely used in combination. In the SiGe / Si junction structure used for HBT, the conductivity type of SiGe and Si
Conductivity types are opposite to each other, and 10
A high concentration of 19 or more is often required. If the SiGe layer and the Si layer are deposited in the same deposition device for the dual purpose, the dopant at the time of Si doping remains in the device, and the residual dopant is mixed into the SiGe layer at the time of stacking the SiGe layer. Will end up. In order to avoid the occurrence of such an autodoping problem, the deposition apparatus for depositing the SiGe layer is usually used separately from the deposition apparatus for depositing the Si layer.

【0007】SiGeが既に積層されている基板が、も
う1つの化学気層堆積装置の試料台110に移載され
る。その基板の温度が800〜900゜Cに設定され、
数分〜数十分加熱される。この加熱により、基板表面に
残留する酸素と炭素のような不純物が除去される。この
表面清浄化の後に、基板の温度は成膜温度に設定され
る。成膜温度は、通常、500〜800゜Cの範囲に設
定される。成膜温度が設定されている反応容器109
に、シリコン化合物ガスが導入される。Si膜の成膜
は、その反応ガスの導入により開始され、基板温度を室
温に戻すか、又は、その反応ガスの導入を停止すること
よって停止される。そのSi膜の膜厚は、成膜時間とガ
ス供給圧力により調整される。
The substrate on which SiGe is already laminated is transferred to the sample stage 110 of another chemical vapor deposition apparatus. The temperature of the substrate is set to 800-900 ° C,
It is heated for several minutes to several tens of minutes. By this heating, impurities such as oxygen and carbon remaining on the substrate surface are removed. After this surface cleaning, the temperature of the substrate is set to the film forming temperature. The film forming temperature is usually set in the range of 500 to 800 ° C. Reaction container 109 in which the film forming temperature is set
Then, a silicon compound gas is introduced. The film formation of the Si film is started by introducing the reaction gas, and stopped by returning the substrate temperature to room temperature or by stopping the introduction of the reaction gas. The film thickness of the Si film is adjusted by the film formation time and the gas supply pressure.

【0008】トランジスタの高性能化と歩留まりの向上
のためには、形成されるSiGe膜とSi膜に欠陥がな
く平坦であることが要求される。SiGe膜とSi膜に
存在する欠陥は、トランジスタに漏れ電流の原因にな
る。平坦性が悪いことは、加工工程の精度の劣化と歩留
まりの劣化の原因になる。このようなSiGe層とSi
層の積層構造を化学気相堆積法により形成する公知の技
術には、結晶性と平坦性の点で問題があった。結晶性と
平坦性とが乱れる原因として、2つの事実が知られてい
る。その一つは、成膜時に生じる歪みである。他の一つ
は、表面清浄化後の成膜初期表面に存在する汚れであ
る。
In order to improve the performance and yield of the transistor, it is required that the SiGe film and the Si film to be formed be flat without any defects. The defects existing in the SiGe film and the Si film cause a leakage current in the transistor. Poor flatness causes deterioration of the accuracy of the processing process and deterioration of the yield. Such SiGe layer and Si
The known technique of forming a laminated structure of layers by a chemical vapor deposition method has problems in crystallinity and flatness. Two facts are known as causes of disorder in crystallinity and flatness. One of them is strain that occurs during film formation. The other one is stains existing on the initial surface of film formation after surface cleaning.

【0009】膜の歪みは、下地であるSiGeとこれに
積層されるSiの格子定数が僅かに異なることに起因し
て発生する。SiGe膜はGe濃度の増大に伴ってその
格子定数が増大するので、SiGe膜/Si基板の接触
構造の接触界面付近で格子の伸縮が生じる。このような
伸縮が、歪みの原因である。歪みが生ずれば、転位とい
われる結晶欠陥がSiGe膜に生じる。このような結晶
欠陥は積層欠陥を誘発し、積層欠陥が生じたSiGe膜
は多欠陥質になって同時に平坦性が失われる。このよう
な積層欠陥の誘発を抑制するために、接触構造の2層間
のGe濃度格差と膜厚を限定することが必要になる。欠
陥の発生を抑制するGe濃度差条件と膜厚条件として、
Bean等によりその調査結果がApplied Physics Lett
ersの1989年54巻925頁に報告されている。歪
みの影響に基づく結晶性と平坦性の乱れは、その条件に
沿って回避され得るが、汚れの影響に基づく欠陥の発生
の抑制は、依然として困難である状況にある。特に、S
iGe層を積層した後に、一旦化学気相堆積装置から出
して、別の化学気相堆積装置に装着するまでにSiGe
層の表面に付着する不純物の除去が困難であり、SiG
e層の上面に積層するSi層で、取りきれない不純物に
起因する積層欠陥の発生を抑えることが困難であり、S
i層の平坦性を確保することが困難であった。
The strain of the film is caused by a slight difference in the lattice constant between the underlying SiGe and the Si laminated thereon. Since the lattice constant of the SiGe film increases as the Ge concentration increases, the lattice expands and contracts near the contact interface of the SiGe film / Si substrate contact structure. Such expansion and contraction is the cause of distortion. If strain occurs, crystal defects called dislocations occur in the SiGe film. Such crystal defects induce stacking faults, and the SiGe film in which stacking faults occur has multiple defects and loses flatness at the same time. In order to suppress such stacking fault induction, it is necessary to limit the Ge concentration difference between the two layers of the contact structure and the film thickness. As the Ge concentration difference condition and the film thickness condition for suppressing the generation of defects,
The result of the survey by Bean et al. Is Applied Physics Lett.
ers, 1989, 54, 925. Distortion of crystallinity and flatness due to the influence of strain can be avoided according to the conditions, but it is still difficult to suppress the occurrence of defects due to the influence of dirt. In particular, S
After stacking the iGe layer, once the SiGe is taken out from the chemical vapor deposition apparatus and then mounted in another chemical vapor deposition apparatus, SiGe
It is difficult to remove impurities adhering to the surface of the layer, and SiG
In the Si layer stacked on the upper surface of the e layer, it is difficult to suppress the occurrence of stacking faults due to impurities that cannot be completely removed.
It was difficult to secure the flatness of the i layer.

【0010】SiGe層の表面の汚れとして、酸素、炭
素、フッ素、金属原子のような不純物の表面付着が考え
られている。不純物の低減は、従来、成膜前に基板表面
を化学洗浄した後に、表面清浄化といわれる高温加熱処
理が真空容器内で行われている。化学洗浄の代表例とし
て、RCA法を用いる技術が知られていて、下記の通り
である。 1.数分間の超純水洗浄 2.75゜CのNHOH、H、HOの混合溶
液(比率:1:2:7)中に数分以上浸漬する。 3.数分間の超純水洗浄 4.室温の1%フッ酸に数分浸漬する。 5.数分間の超純水洗浄 6.室温のHCl、H、HOの混合溶液(比
率:1:2:7)中に数分以上浸漬する。 7.数分間の超純水洗浄 8.室温の1%フッ酸に数分浸漬する。 9.数分間の超純水洗浄 10.室温のHSO、H、HOの混合溶液
(比率:1:2:7)中に数分以上浸漬する。 11.数分間の超純水洗浄 12.回転乾燥
It is considered that impurities such as oxygen, carbon, fluorine, and metal atoms adhere to the surface as contaminants on the surface of the SiGe layer. To reduce impurities, conventionally, high-temperature heat treatment called surface cleaning is performed in a vacuum container after chemically cleaning the substrate surface before film formation. A technique using the RCA method is known as a typical example of the chemical cleaning, and is as follows. 1. Washing with ultrapure water for several minutes Immerse in a mixed solution of NH 4 OH, H 2 O 2 and H 2 O (ratio 1: 2: 7) at 2.75 ° C. for several minutes or more. 3. Washing with ultrapure water for several minutes 4. Immerse in 1% hydrofluoric acid at room temperature for a few minutes. 5. Washing with ultrapure water for several minutes 6. Immerse in a mixed solution of HCl, H 2 O 2 and H 2 O (ratio 1: 2: 7) at room temperature for several minutes or longer. 7. Ultra pure water cleaning for several minutes 8. Immerse in 1% hydrofluoric acid at room temperature for a few minutes. 9. Washing with ultrapure water for several minutes 10. Immerse in a mixed solution of H 2 SO 4 , H 2 O 2 , and H 2 O (ratio 1: 2: 7) at room temperature for several minutes or longer. 11. Ultra pure water cleaning for several minutes 12. Spin drying

【0011】このような化学洗浄で、成膜前の基板表面
の不純物、特に、炭素不純物、金属原子、微粒子が除去
される。しかし、SiGe膜が酸の処理により溶け出し
て、表面にエッチピットが生じ、その平坦性が失われる
という問題が残存している。表面平坦性が失われたSi
Ge膜にSiを積層して形成したSiGe/Si接合を
持つ電子デバイスは、不良になる確率が極めて高く具合
が悪い。既述の化学洗浄によらない洗浄として、アセト
ンを用いる洗浄が知られている。このような洗浄の工程
が省略されて未洗浄のままでSiの積層工程に移ること
がよく行われている。このような工程では、不純物除去
効果が薄く、不純物の存在に起因する積層欠陥の発生を
効果的に抑制することは困難であり、Si膜の結晶性が
悪く平坦性の確保が困難であった。
By such chemical cleaning, impurities on the substrate surface before film formation, particularly carbon impurities, metal atoms and fine particles are removed. However, there remains a problem that the SiGe film is dissolved by the acid treatment, an etch pit is generated on the surface, and the flatness is lost. Si with lost surface flatness
An electronic device having a SiGe / Si junction formed by stacking Si on a Ge film has an extremely high probability of failure and is unsatisfactory. As a cleaning that does not rely on the above-mentioned chemical cleaning, cleaning using acetone is known. It is often practiced to skip such a cleaning step and move to the Si laminating step without cleaning. In such a process, the effect of removing impurities is small, it is difficult to effectively suppress the occurrence of stacking faults due to the presence of impurities, and the crystallinity of the Si film is poor and it is difficult to secure flatness. .

【0012】不純物による問題のほかに加熱による問題
がある。これまで既述のような化学洗浄を施したSiG
eの積層された基板を化学気相堆積装置に導入して、表
面にSiを積層する前に必ず加熱による洗浄を行う。こ
の加熱は、800〜900゜Cに設定され、この加熱に
より表面に残留する炭素不純物と酸素不純物を検出限界
以下まで低下させる。このときにこの温度での加熱を施
すと、積層されているSiGe膜からGe原子が揮発し
て、SiGe層のGe濃度が低下し、揮発によって表面
に凹凸ができるなどの問題があった。このため、この上
にSi層を積層させてSiGe/Si接合を形成した場
合、積層自体に凹凸ができてしまうなどの問題があっ
た。
In addition to the problem caused by impurities, there is a problem caused by heating. SiG that has been chemically cleaned as described above
The stacked substrate of e is introduced into a chemical vapor deposition apparatus, and cleaning by heating is always performed before Si is stacked on the surface. This heating is set to 800 to 900 ° C., and this heating reduces carbon impurities and oxygen impurities remaining on the surface to below the detection limit. At this time, if heating is performed at this temperature, Ge atoms are volatilized from the laminated SiGe film, the Ge concentration of the SiGe layer is lowered, and there is a problem that the surface is uneven due to volatilization. Therefore, when a Si layer is stacked on top of this to form a SiGe / Si junction, there is a problem in that the stack itself has irregularities.

【0013】このような現象があるため、2台の化学気
層堆積装置を用いて高品質に結晶性を維持してSiGe
/Si接合を形成することは、現状では困難である。1
台の化学気層堆積装置で、SiGe/Si接合を一貫し
て形成するためには、Si成膜時のドーピング原子がS
iGe成膜時に混入するオートドーピングを回避するた
めには、反応容器のクリーニングにかける時間が長くな
り、装置のスルートップが低下すること等の問題があ
る。
Due to such a phenomenon, two chemical vapor deposition devices are used to maintain high quality crystallinity and SiGe.
It is currently difficult to form a / Si junction. 1
In order to consistently form a SiGe / Si junction using a chemical vapor deposition apparatus on a table, the doping atoms during Si film formation must be S
In order to avoid the auto-doping that is mixed during the iGe film formation, there is a problem that the time taken for cleaning the reaction container becomes long and the through top of the apparatus is lowered.

【0014】HBTでは、SiGe層とSi層とが直接
に接合するSiGe/Si接合が、不可欠な構造として
形成される。この接合構造の結晶性と平坦性が十分であ
るSiGe/Si膜積層基板を提供することが求められ
る。結晶性と平坦性が十分であるSiGe/Si膜積層
基板を製造する技術を確立することが重要である。結晶
性と平坦性が十分であるSiGe/Si膜積層基板を形
成する成膜装置には、簡素であり歩留まりが高く実用的
であることが求められる。
In HBT, the SiGe / Si junction in which the SiGe layer and the Si layer are directly joined is formed as an indispensable structure. It is required to provide a SiGe / Si film laminated substrate in which the crystallinity and flatness of this junction structure are sufficient. It is important to establish a technique for manufacturing a SiGe / Si film laminated substrate having sufficient crystallinity and flatness. A film forming apparatus for forming a SiGe / Si film laminated substrate having sufficient crystallinity and flatness is required to be simple, have a high yield, and be practical.

【0015】[0015]

【発明が解決しようとする課題】本発明の課題は、平坦
性が十分である半導体基板、及び、半導体基板の製造方
法を提供することにある。
An object of the present invention is to provide a semiconductor substrate having sufficient flatness and a method for manufacturing the semiconductor substrate.

【0016】[0016]

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧()つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数の形態又は複数の実施例のうちの少なくとも1つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
Means for solving the problem Means for solving the problem are expressed as follows. The technical matters appearing in the expression are accompanied by parentheses (), and numbers, symbols and the like are added. The numbers, symbols and the like are technical matters constituting at least one embodiment or a plurality of examples of the plurality of embodiments or a plurality of examples of the present invention, particularly, the embodiment or the example. It corresponds to the reference numbers, reference symbols, etc. attached to the technical matters expressed in the drawings corresponding to. Such reference numbers and reference symbols clarify correspondences and bridges between the technical matters described in the claims and the technical matters of the embodiments or examples. Such correspondence / bridge does not mean that the technical matters described in the claims are limited to the technical matters of the embodiment or the examples.

【0017】本発明による半導体基板は、Siが主成分
であるSi基板(51)にSiGe層(52)が積層さ
れ、その上面に、Si層(53)が薄く形成されてい
る。SiGe層の(52)の上面のSi層(53)の厚
みは、50Å以上である。このような構造の基板が予め
提供されることにより、その基板に新たにSi層を適正
量で積層することにより、半導体基板上にSiGe/S
iの積層構造を形成することができる。Si層(53)
の厚みが50Å程度であれば、この厚みは電子デバイス
としては無視することができる程度に十分に薄く、その
上に任意の厚みのSi層を積むことにより、これを利用
する者は自由に任意の厚みのSi層を持つSiGe/S
iの積層構造を得ることができる。このような基板を用
いることにより、従来問題になっていたSiGe層の表
面に付着した不純物の除去に関わる不具合の発生を回避
することができる。この場合、後述されるように、第2
Si層の積層前に表面清浄化が実行され、このときの表
面はSiであり、従来から実績があったRCA法を適用
することができて、効果的に表面の清浄化を実行するこ
とができる。このような構造の基板を用いることによ
り、従来のSiGe層の表面の清浄化で問題になってい
た劣化を防止し、更に、SiGe/Siの積層構造を得
るために成膜装置が1台ですむことのメリットが得られ
る。
In the semiconductor substrate according to the present invention, the SiGe layer (52) is laminated on the Si substrate (51) whose main component is Si, and the Si layer (53) is thinly formed on the upper surface thereof. The Si layer (53) on the upper surface of the SiGe layer (52) has a thickness of 50 Å or more. By providing a substrate having such a structure in advance, a new Si layer is stacked on the substrate in an appropriate amount, so that SiGe / S is formed on the semiconductor substrate.
It is possible to form a laminated structure of i. Si layer (53)
If the thickness is about 50 Å, this thickness is thin enough to be ignored as an electronic device, and by stacking a Si layer of any thickness on it, those who use it can freely decide Si / S with Si layer of different thickness
A laminated structure of i can be obtained. By using such a substrate, it is possible to avoid the occurrence of a problem related to the removal of impurities attached to the surface of the SiGe layer, which has been a problem in the past. In this case, the second
Surface cleaning is performed before stacking the Si layer, and the surface at this time is Si. Therefore, it is possible to apply the RCA method, which has been used in the past, to effectively perform surface cleaning. it can. By using a substrate with such a structure, it is possible to prevent deterioration, which has been a problem with the conventional cleaning of the surface of the SiGe layer, and to obtain a SiGe / Si laminated structure, there is only one film forming device. The benefits of this are obtained.

【0018】本発明による半導体基板の製造方法は、半
導体基板(6−1)を真空容器(1−1)の中で製造す
る第1ステップと、半導体基板(6−1)を真空容器
(1−1)の中から取り出す第2ステップとから構成さ
れている。第1ステップは、基板(9−1)を真空容器
(1−1)に導入するステップと、基板(9−1)の表
面側にSiGe層(9−2)を形成するステップと、S
iGe層(9−2)にSi層(9−3)を形成するステ
ップとを備えている。Si層(9−3)は、第2ステッ
プで真空容器(1−1)から取り出された半導体基板
(6−1)のSiGe層(9−2)を保護するために必
要である程度の厚さであり且つ十分に薄く形成されてい
る。十分に薄いが厚さは50Å以上でなければならな
い。
The method of manufacturing a semiconductor substrate according to the present invention comprises a first step of manufacturing the semiconductor substrate (6-1) in the vacuum container (1-1) and a step of manufacturing the semiconductor substrate (6-1) in the vacuum container (1). -1) and the second step of taking it out. The first step is to introduce the substrate (9-1) into the vacuum container (1-1), to form the SiGe layer (9-2) on the front surface side of the substrate (9-1), and S
forming a Si layer (9-3) on the iGe layer (9-2). The Si layer (9-3) has a certain thickness necessary to protect the SiGe layer (9-2) of the semiconductor substrate (6-1) taken out from the vacuum container (1-1) in the second step. And is formed sufficiently thin. It should be thin enough but not less than 50Å thick.

【0019】本発明による半導体基板の製造方法は、第
1基板(13)を第1真空容器(1−1)の中で製造す
る第1ステップと、第1基板(13)を第1真空容器
(1−1)と異なる第2真空容器(1−2)に導入する
第2ステップと、第2真空容器(1−2)の中で第1基
板(13)に層を形成して第2基板(14)を形成する
第3ステップとから構成されている。真空容器を複数に
用いることは、歩留まりがよい半導体基板を製造するこ
とができる点で重要である。
The method of manufacturing a semiconductor substrate according to the present invention comprises a first step of manufacturing the first substrate (13) in the first vacuum container (1-1) and a step of manufacturing the first substrate (13) in the first vacuum container. The second step of introducing into a second vacuum container (1-2) different from (1-1), and forming a layer on the first substrate (13) in the second vacuum container (1-2) to form a second layer. And the third step of forming the substrate (14). The use of a plurality of vacuum vessels is important in that a semiconductor substrate with a high yield can be manufactured.

【0020】その第1ステップは、第1基板(6)を第
1真空容器(1−1)に導入する第1−1ステップと、
第1基板(6)の表面側にSiGe層(9−2)を形成
する第1−2ステップと、SiGe層(9−2)に第1
Si層(9−3)を形成する第1−3ステップとから形
成されている。その第3ステップは、第1Si層(9−
3)の表面側に第2Si層(9−4)を形成する第3−
1ステップを有している。第1真空容器(1−1)から
第2真空容器(1−2)に第1基板(13)を移送する
際に、SiGe層(9−2)の表面が第1Si層(9−
3)により保護され、更に、下記される化学洗浄と物理
的洗浄の際に、SiGe層(9−2)の表面が保護さ
れ、且つ、Geの揮発が抑制される。そのような保護の
ためには、第1Si層(9−3)の膜厚は、50Åより
厚いことが重要であることが実験により実証されてい
る。
The first step is the 1-1 step of introducing the first substrate (6) into the first vacuum container (1-1), and
The 1-2 step of forming the SiGe layer (9-2) on the surface side of the first substrate (6) and the first step of the SiGe layer (9-2).
The first to third steps of forming the Si layer (9-3). In the third step, the first Si layer (9-
3) Forming a second Si layer (9-4) on the surface side of 3)
It has one step. When the first substrate (13) is transferred from the first vacuum container (1-1) to the second vacuum container (1-2), the surface of the SiGe layer (9-2) is changed to the first Si layer (9-
3), the surface of the SiGe layer (9-2) is protected and the volatilization of Ge is suppressed during the chemical cleaning and physical cleaning described below. It has been proved by experiments that the thickness of the first Si layer (9-3) is important to be thicker than 50Å for such protection.

【0021】第1基板(13)の第1Si層(9−3)
を化学的に洗浄する第4ステップが更に追加されること
が特に好ましい。この化学的洗浄に用いられる薬品は、
SiGe層(9−2)の表面を侵すことはない。
The first Si layer (9-3) of the first substrate (13)
It is particularly preferred that a fourth step of chemically cleaning is further added. The chemicals used for this chemical cleaning are
It does not attack the surface of the SiGe layer (9-2).

【0022】第3−1ステップに時間的に先行し第1基
板(13)を加熱して洗浄する第5ステップを更に備え
ることが重要である。この加熱によるSiGe層(9−
2)の表面のGeの揮発は、第1Si層(9−3)によ
り有効に抑制される。第3−1ステップの第1基板(1
3)の温度は、800゜C以上であることが重要であ
る。第1−2ステップと第1−3ステップでは、Si化
合物ガスとGe化合物ガスとが第1真空容器(1−1)
に導入されて、SiGeの成膜が行われる。そのような
第1−2ステップと第1−3ステップでは、第3基板
(6又は9−1)が500゜C以上に加熱されることが
重要であることが実験的に実証されている。第1基板
(13)を化学的に洗浄する第6ステップと、第3−1
ステップに時間的に先行し第1基板(13)を加熱して
洗浄する第7ステップを更に備えることは重要である。
It is important to further comprise a fifth step of heating and cleaning the first substrate (13) in time preceding the step 3-1. The SiGe layer (9-
The volatilization of Ge on the surface of 2) is effectively suppressed by the first Si layer (9-3). The first substrate (1
It is important that the temperature of 3) is 800 ° C or higher. In the 1-2 step and the 1-3 step, the Si compound gas and the Ge compound gas are mixed in the first vacuum container (1-1).
Then, SiGe is formed into a film. It has been experimentally proved that it is important that the third substrate (6 or 9-1) is heated to 500 ° C. or higher in the steps 1-2 and 1-3. A sixth step of chemically cleaning the first substrate (13), and 3-1
It is important to further include a seventh step, which precedes the step in time by heating and cleaning the first substrate (13).

【0023】第4ステップにより、第1Si層(9−
3)の表面の炭素原子密度は、5×1012atom/cm
以下であることが重要である。第4ステップにより、第
1Si層(9−3)の表面の酸素原子密度は、1×10
15atom/cm以下であることが好ましいが、この程度
の酸素原子密度は十分に低くなく、第4ステップは、フ
ッ化水素酸を含む水溶液に第1基板(13)を浸す第4
−1ステップと、第4−1ステップの後に硫酸と過酸化
水素水の混合溶液に第1基板(13)を浸す第4−2ス
テップとを備えることが重要になり、特に、その不純物
である酸素と炭素が除去される。この工程で、第1Si
層(9−3)は、SiGe層(9−2)を有効に保護す
る。第1基板(13)の第1Si層(9−3)をオゾン
に曝すことを付加することは、洗浄の効果を高くするた
めに有効である。
By the fourth step, the first Si layer (9-
The carbon atom density on the surface of 3) is 5 × 10 12 atom / cm 2
It is important that: By the fourth step, the oxygen atom density on the surface of the first Si layer (9-3) is 1 × 10 5.
It is preferably 15 atom / cm 2 or less, but the oxygen atom density is not sufficiently low, and the fourth step is to immerse the first substrate (13) in an aqueous solution containing hydrofluoric acid.
-1 step, and 4-2 step of immersing the first substrate (13) in a mixed solution of sulfuric acid and hydrogen peroxide solution after the 4-1 step becomes important, and in particular, it is an impurity. Oxygen and carbon are removed. In this process, the first Si
The layer (9-3) effectively protects the SiGe layer (9-2). The addition of exposing the first Si layer (9-3) of the first substrate (13) to ozone is effective for enhancing the cleaning effect.

【0024】第4ステップにより、第1Si層(9−
3)の表面の炭素原子密度が5×10 12atom/cm
下に抑えられることは、本発明の課題を解決して実用的
に有効に実現することができる点で特に重要である。こ
のように形成される半導体基板(14)の欠陥密度は、
1000個/cm以下に抑えられていて、本発明の課
題は有効に解決されて達成されている。
According to the fourth step, the first Si layer (9-
The carbon atom density on the surface of 3) is 5 × 10 12atom / cmTwoSince
Being suppressed below solves the problem of the present invention and is practical.
It is particularly important in that it can be effectively realized. This
The defect density of the semiconductor substrate (14) formed as
1000 / cmTwoIt is suppressed below, and the section of the present invention
The problem is effectively resolved and achieved.

【0025】[0025]

【発明の実施の形態】図に対応して、本発明による半導
体基板の実施の形態は、半導体基板上にSiGe/Si
積層構造が形成されている。Siが主成分であるSi基
板51に、図1に示されるように、SiGe層(膜)5
2が積層され、SiGe層52の上面側に、Si層
(膜)53が薄く形成されている。SiGe層52の上
面のSi層53の厚みは、50Å以上である。Si基板
51とSiGe層52とSi層53とから形成されるこ
のような積層構造の基板50が、利用しやすい形の基板
として一般市場に提供され、又は、トランジスタ製造室
に移送される。このような基板50に新たにSi層を適
正量で積層することにより、半導体基板上にトランジス
タとして適正であるSiGe/Siの積層構造を形成す
ることができる。Si層53の厚みは、50Å程度であ
れば、この厚みは電子デバイスとしては無視することが
できる程度に十分に薄く、その上に任意の厚みのSi層
を積むことにより、これを利用する者は自由に任意の厚
みのSi層を持つSiGe/Siの積層構造を得ること
ができる。
BEST MODE FOR CARRYING OUT THE INVENTION Corresponding to the drawings, an embodiment of a semiconductor substrate according to the present invention is that a SiGe / Si
A laminated structure is formed. As shown in FIG. 1, a SiGe layer (film) 5 is formed on a Si substrate 51 containing Si as a main component.
2 are stacked, and a Si layer (film) 53 is thinly formed on the upper surface side of the SiGe layer 52. The thickness of the Si layer 53 on the upper surface of the SiGe layer 52 is 50 Å or more. The substrate 50 having such a laminated structure formed of the Si substrate 51, the SiGe layer 52, and the Si layer 53 is provided to the general market as a substrate having a convenient shape or transferred to the transistor manufacturing room. By newly laminating an appropriate amount of Si layers on such a substrate 50, it is possible to form an SiGe / Si laminated structure that is appropriate as a transistor on a semiconductor substrate. If the thickness of the Si layer 53 is about 50 Å, this thickness is sufficiently thin that it can be ignored as an electronic device, and a person who uses this by stacking a Si layer of arbitrary thickness on it. Can freely obtain a SiGe / Si laminated structure having a Si layer having an arbitrary thickness.

【0026】図2は、本発明による半導体基板の製造方
法又はその製造装置の実施の形態を示している。本装置
は、既述の公知の成膜装置に構造的に互いに同じである
第1成膜装置が第2成膜装置とともに設けられている。
その第1成膜装置10−1は、第1真空容器1−1を備
えている。第1真空容器1−1は、その中が第1真空ポ
ンプ2−1により適正真空度に調整される。第1真空容
器1−1の内部には、第1基板載置台3−1が配置され
ている。第1基板載置台3−1は、第1ヒータ4−1に
より温度調整自在に加熱される。第1真空容器1−1の
中には、第1原料ガス5−1が導入される。Si基板6
−1は、第1試料交換室7−1から第1開閉式通路8−
1を介して交換自在に第1真空容器1−1に導入されて
第1基板載置台3−1に載置される。
FIG. 2 shows an embodiment of a method for manufacturing a semiconductor substrate or a manufacturing apparatus therefor according to the present invention. In this apparatus, a first film forming apparatus which is structurally the same as the above-described known film forming apparatus is provided together with a second film forming apparatus.
The first film forming apparatus 10-1 includes a first vacuum container 1-1. The inside of the first vacuum container 1-1 is adjusted to an appropriate degree of vacuum by the first vacuum pump 2-1. A first substrate mounting table 3-1 is arranged inside the first vacuum container 1-1. The first substrate mounting table 3-1 is heated by the first heater 4-1 so that the temperature can be adjusted. The first raw material gas 5-1 is introduced into the first vacuum container 1-1. Si substrate 6
-1 is a first opening / closing passage 8-1 from the first sample exchange chamber 7-1
1 is exchangeably introduced into the first vacuum container 1-1 and is placed on the first substrate platform 3-1.

【0027】その第2成膜装置10−2は、図3に示さ
れるように、第2真空容器1−2を備えている。第2真
空容器1−2は、その中が第2真空ポンプ2−2により
適正真空度に調整される。第2真空容器1−2の内部に
は、第2基板載置台3−2が配置されている。第2基板
載置台3−2は、第2ヒータ4−2により温度調整自在
に加熱される。第2真空容器1−2の中には、第2原料
ガス5−2が導入される。第2Si基板6−2は、第2
試料交換室7−2から第2開閉式通路8−2を介して交
換自在に第2真空容器1−2に導入されて第2基板載置
台3−2に載置される。
The second film forming apparatus 10-2 is equipped with a second vacuum container 1-2, as shown in FIG. The inside of the second vacuum container 1-2 is adjusted to an appropriate degree of vacuum by the second vacuum pump 2-2. A second substrate mounting table 3-2 is arranged inside the second vacuum container 1-2. The second substrate mounting table 3-2 is heated by the second heater 4-2 so that its temperature can be adjusted. The second raw material gas 5-2 is introduced into the second vacuum container 1-2. The second Si substrate 6-2 is the second
The sample is exchangeably introduced from the sample exchange chamber 7-2 into the second vacuum container 1-2 through the second opening / closing passage 8-2 and placed on the second substrate platform 3-2.

【0028】図4は、本発明による半導体基板の実施の
形態の詳細を示している。その半導体基板9は、Siが
主成分である第1Si基板9−1と、第1Si基板9−
1の表面側に直接に接合するSiGe層9−2と、Si
Ge層9−2の表面に直接に接合しSiGe層9−2の
表層部位に不純物が付着することを回避するためにSi
Ge層9−2の表層部位を被覆する被覆用Si層9−3
と、被覆用Si層9−3の表面側に直接に接合する第2
Si層9−4とから形成されている積層構造である。
FIG. 4 shows details of the embodiment of the semiconductor substrate according to the present invention. The semiconductor substrate 9 includes a first Si substrate 9-1 containing Si as a main component and a first Si substrate 9-.
SiGe layer 9-2 that is directly bonded to the surface side of Si.
Si is directly bonded to the surface of the Ge layer 9-2 to prevent impurities from adhering to the surface layer portion of the SiGe layer 9-2.
Coating Si layer 9-3 for covering the surface layer portion of the Ge layer 9-2
And the second directly bonded to the surface side of the coating Si layer 9-3.
It is a laminated structure formed of the Si layer 9-4.

【0029】SiGe層9−2と被覆用Si層9−3と
が接合する接合面領域は、本発明の課題を十分に解決す
ることができる程度に、その平坦性とその結晶性が優れ
ている。被覆用Si層9−3は、第2Si層9−4に接
合し、第2Si層9−4と被覆用Si層9−3とは一体
的に1つのSi層を形成し、被覆用Si層9−3とSi
Ge層9−2とは接合しているから、第2Si層9−4
と被覆用Si層9−3とが一体的に接合する1つのSi
層は、SiGe層9−2に接合していて、SiGe層9
−2の被覆用Si層9−3の側の表層部分であるSiG
e/Si接合の接合面の結晶欠陥密度は、十分に小さ
い。
The joining surface region where the SiGe layer 9-2 and the covering Si layer 9-3 are joined has excellent flatness and crystallinity to the extent that the problems of the present invention can be sufficiently solved. There is. The coating Si layer 9-3 is bonded to the second Si layer 9-4, and the second Si layer 9-4 and the coating Si layer 9-3 integrally form one Si layer. 9-3 and Si
Since it is bonded to the Ge layer 9-2, the second Si layer 9-4
And Si for coating Si layer 9-3 are integrally joined
The layer is joined to the SiGe layer 9-2 and the SiGe layer 9-2
-2 which is a surface layer portion on the side of the coating Si layer 9-3.
The crystal defect density of the joint surface of the e / Si joint is sufficiently small.

【0030】実施例:Si基板6は、図5に示されるよ
うに、(100)面方位で4in直径に形成されてい
る。Si基板6は、第1真空容器1−1に導入される前
に、下記される既述のRCA法に依拠する手順の化学洗
浄の処理を既に受けている。 1.数分間の超純水洗浄 2.75゜CのNHOH、H、HOの混合溶
液(比率:1:2:7)中に数分以上の浸漬する。 3.数分間の超純水洗浄 4.室温の1%フッ酸に数分浸漬する。 5.数分間の超純水洗浄 6.室温のHCl、H、HOの混合溶液(比
率:1:2:7)中に数分以上浸漬する。 7.数分間の超純水洗浄 8.室温の1%フッ酸に数分浸漬する。 9.数分間の超純水洗浄 10.室温のHSO、H、HOの混合溶液
(比率:1:2:7)中に数分以上浸漬する。 11.数分間の超純水洗浄 12.回転乾燥
Example: As shown in FIG. 5, the Si substrate 6 has a diameter of 4 inches in the (100) plane orientation. Before being introduced into the first vacuum container 1-1, the Si substrate 6 has already been subjected to the chemical cleaning process of the procedure based on the above-mentioned RCA method described below. 1. Cleaning with ultrapure water for several minutes Immerse in a mixed solution of NH 4 OH, H 2 O 2 and H 2 O (ratio 1: 2: 7) at 2.75 ° C. for several minutes or more. 3. Washing with ultrapure water for several minutes 4. Immerse in 1% hydrofluoric acid at room temperature for a few minutes. 5. Washing with ultrapure water for several minutes 6. Immerse in a mixed solution of HCl, H 2 O 2 and H 2 O (ratio 1: 2: 7) at room temperature for several minutes or longer. 7. Ultra pure water cleaning for several minutes 8. Immerse in 1% hydrofluoric acid at room temperature for a few minutes. 9. Washing with ultrapure water for several minutes 10. Immerse in a mixed solution of H 2 SO 4 , H 2 O 2 , and H 2 O (ratio 1: 2: 7) at room temperature for several minutes or longer. 11. Ultra pure water cleaning for several minutes 12. Spin drying

【0031】このような化学洗浄を受けたSi基板6
(第1Si基板9−1に相当)が、図6に示されるよう
に、第1基板載置台3−1に載置されて第1真空容器1
−1に導入される。次に、第1真空容器1−1の内部の
空気は、その気圧が1×10 Torrになるまで、
第1真空ポンプ2−1により排気される。次に、図7に
示されるように、800〜900゜Cで5分間の加熱が
Si基板6に対して施され、Si基板6の表面清浄化処
理が行われる。この表面浄化処理により酸素と炭素の除
去が行われる。
Si substrate 6 that has been subjected to such chemical cleaning
(Corresponding to the first Si substrate 9-1) is mounted on the first substrate mounting table 3-1 as shown in FIG.
-1 is introduced. Then, the air inside the first vacuum chamber 1-1, the pressure is 1 × 10 - until 9 Torr,
It is exhausted by the first vacuum pump 2-1. Next, as shown in FIG. 7, the Si substrate 6 is heated at 800 to 900 ° C. for 5 minutes to clean the surface of the Si substrate 6. Oxygen and carbon are removed by this surface cleaning treatment.

【0032】次に、第1Si基板9−1の温度は700
゜Cに設定される。第1Si基板9−1の温度が700
゜Cに設定されている第1真空容器1−1の内部に、図
8に示されるように、SiとGeHの混合ガス
が原料原料ガス5−1として導入される。GeHの導
入圧力は、4×10−5Torrである。第1真空容器
1−1の内部は、そのままに10分間放置される。次
に、GeHの供給が停止され、GeHの供給が停止
されてから10秒の後に、Siの供給と第1Si
基板9−1を含む基板の加熱が停止され、成膜が停止さ
れる。この工程の成膜温度を500゜Cより高くするこ
とにより、シリコン化合物ガスを効果的に分解して、基
板6(9−1)の表面に堆積されるSiGe層の結晶性
を維持することができる。
Next, the temperature of the first Si substrate 9-1 is 700.
Set to ° C. The temperature of the first Si substrate 9-1 is 700
As shown in FIG. 8, a mixed gas of Si 2 H 6 and GeH 4 is introduced as a raw material raw material gas 5-1 into the inside of the first vacuum container 1-1 set to ° C. The introduction pressure of GeH 4 is 4 × 10 −5 Torr. The inside of the first vacuum container 1-1 is left as it is for 10 minutes. Next, the supply of GeH 4 is stopped, after the supply of GeH 4 is stopped for 10 seconds, the supply of Si 2 H 6 1Si
The heating of the substrates including the substrate 9-1 is stopped, and the film formation is stopped. By raising the film forming temperature in this step to higher than 500 ° C., the silicon compound gas can be effectively decomposed and the crystallinity of the SiGe layer deposited on the surface of the substrate 6 (9-1) can be maintained. it can.

【0033】Geの積層とSiの積層は、下記式により
表される。 GeHadsorption: GeH(gas)+4Si→2Ge(adsorbed)+4H
(adsorbed) Siadsorption: Si(gas)+2Si→2Si−(adsorbed)+
6H(adsorbed) Hdesorption: 2H(adsorbed)→H(gas)
The stack of Ge and the stack of Si are represented by the following formula. GeH 4 adsorption: GeH 4 (gas) + 4Si → 2Ge (adsorbed) + 4H
(Adsorbed) Si 2 H 6 adsorption: Si 2 H 6 (gas) + 2Si → 2Si- (adsorbed) +
6H (adsorbed) Hdesorption: 2H (adsorbed) → H 2 (gas)

【0034】この一連の工程の成膜により、図8に示さ
れるように、第1Si基板9−1の表面にSiGe層9
−2が積層されて形成され、更に、SiGe層9−2の
表面に被覆用Si層9−3が積層されて形成される。S
iGe層9−2の膜厚は2000Åであり、被覆用Si
層9−3の膜厚は50Åである。
By the film formation in this series of steps, as shown in FIG. 8, the SiGe layer 9 is formed on the surface of the first Si substrate 9-1.
-2 is laminated and formed, and further, a coating Si layer 9-3 is laminated and formed on the surface of the SiGe layer 9-2. S
The film thickness of the iGe layer 9-2 is 2000Å
The thickness of the layer 9-3 is 50Å.

【0035】次に、SiGe層9−2と被覆用Si層9
−3とが積層された第1積層済み基板13が、図9に示
されるように、第1真空容器1−1から取り出される。
この取り出しにより、その第1積層済み基板13は大気
に触れることになるが、SiGe層9−2の表面は被覆
用Si層9−3に保護されていて、酸素、炭素等の不純
物がSiGe層9−2の表面に付着することが効果的に
回避される。
Next, the SiGe layer 9-2 and the covering Si layer 9 are formed.
As shown in FIG. 9, the first laminated substrate 13 in which -3 and -3 are laminated is taken out from the first vacuum container 1-1.
By this removal, the first laminated substrate 13 comes into contact with the atmosphere, but the surface of the SiGe layer 9-2 is protected by the coating Si layer 9-3, and impurities such as oxygen and carbon are contained in the SiGe layer. Adhesion to the surface of 9-2 is effectively avoided.

【0036】次に、第1積層済み基板13の表面に対し
て、化学洗浄が実行される。第1積層済み基板13は、
47質量%のフッ化水素酸を1/50に希釈した水溶液
中に浸され、その後に、硫酸と過酸化水素水を1:2の
体積割合で混合した液の中に浸される。フッ化水素酸
は、この段階の基板表面である第1積層済み基板13の
表面の酸化物を除去する。硫酸と過酸化水素水は、第1
積層済み基板13の表面に存在する炭素と金属元素の不
純物の密度を有効に低減する。このような化学洗浄の工
程のSiGe層9−2の表面は、被覆用Si層9−3に
被覆され保護されていて、酸系の溶液によりその平坦性
が失われることが有効に回避される。
Next, the surface of the first laminated substrate 13 is chemically cleaned. The first laminated substrate 13 is
It is immersed in an aqueous solution in which 47% by mass of hydrofluoric acid is diluted to 1/50, and then immersed in a liquid in which sulfuric acid and hydrogen peroxide solution are mixed at a volume ratio of 1: 2. Hydrofluoric acid removes oxides on the surface of the first laminated substrate 13, which is the substrate surface at this stage. Sulfuric acid and hydrogen peroxide are the first
The density of carbon and metal element impurities existing on the surface of the laminated substrate 13 is effectively reduced. The surface of the SiGe layer 9-2 in such a chemical cleaning step is covered and protected by the coating Si layer 9-3, and it is effectively avoided that the flatness is lost by the acid-based solution. .

【0037】このような化学洗浄を受けた被覆用Si層
9−3の表面の炭素原子密度は、X線光電子分光法で観
測され、炭素原子密度が5×1012atom/cm以下
であり、酸素原子密度は1×1015atom/cmの程
度に抑えられている。金属原子密度は、観測限界以下で
あり、1×1011atom/cm以下である。炭素と金
属原子の不純物密度は、次のSi積層の前の表面として
は、十分に低い残留密度である。酸素原子密度は、Si
成膜前の加熱処理で除去することができる程度に少なく
なっている。このような化学洗浄処理により、第1積層
済み基板13の表面に顕微鏡で観測することができる程
度の凹凸は見つからず、有効な平坦性が保持されている
ことが分かる。
The carbon atom density on the surface of the coating Si layer 9-3 subjected to such chemical cleaning was observed by X-ray photoelectron spectroscopy, and the carbon atom density was 5 × 10 12 atom / cm 2 or less. The oxygen atom density is suppressed to about 1 × 10 15 atom / cm 2 . The metal atom density is below the observation limit and is below 1 × 10 11 atom / cm 2 . The impurity density of carbon and metal atoms is a sufficiently low residual density for the surface before the next Si stack. The oxygen atom density is Si
The amount is small enough to be removed by the heat treatment before film formation. By such a chemical cleaning treatment, it is found that the surface of the first laminated substrate 13 has no unevenness that can be observed with a microscope and the effective flatness is maintained.

【0038】既述の化学洗浄の代わりに、第1積層済み
基板13をオゾンに曝すことは効果的である。水銀ラン
プで空気を励起してオゾンを生成し、そのオゾンに第1
積層済み基板13を曝すことにより、炭素原子密度を5
×1012atom/cm以下にすることができる。酸素
原子密度は、1015atom/cmのオーダーで存在し
ているが、この程度の密度の酸素原子は、加熱処理によ
り十分に除去することができる。
It is effective to expose the first laminated substrate 13 to ozone instead of the above-mentioned chemical cleaning. Exciting air with a mercury lamp to generate ozone,
By exposing the laminated substrate 13, the carbon atom density is increased to 5
It can be set to × 10 12 atom / cm 2 or less. The oxygen atom density exists on the order of 10 15 atom / cm 2 , and oxygen atoms having such a density can be sufficiently removed by heat treatment.

【0039】次に、図10に示されるように、第1積層
済み基板13が第2成膜装置10−2の第2真空容器1
−2に導入される。第2真空容器1−2の内部が真空化
され、図11に示されるように、第1積層済み基板13
は加熱されて、5分間800〜900゜Cに保持され
る。この加熱処理により、第1積層済み基板13の表面
の酸素が除去される。この加熱工程中で、SiGe層9
−2は被覆用Si層9−3に被覆されて保護されている
ので、SiGe膜9−2のGeの揮発が有効に抑えられ
ていて、Ge抜けは観測されない。その揮発抑制効果が
被覆用Si層9−3の膜厚を50Å以上にすることによ
り有効に発揮されることは、実験的事実である。
Next, as shown in FIG. 10, the first laminated substrate 13 is the second vacuum container 1 of the second film forming apparatus 10-2.
-2 is introduced. The inside of the second vacuum container 1-2 is evacuated, and as shown in FIG.
Is heated and held at 800-900 ° C for 5 minutes. By this heat treatment, oxygen on the surface of the first laminated substrate 13 is removed. During this heating step, the SiGe layer 9
-2 is covered and protected by the coating Si layer 9-3, so that volatilization of Ge in the SiGe film 9-2 is effectively suppressed, and no Ge escape is observed. It is an experimental fact that the volatilization suppressing effect is effectively exhibited by setting the film thickness of the coating Si layer 9-3 to 50 Å or more.

【0040】被覆用Si層9−3の50Å程度の厚み
は、電子デバイスの観点では無視され得る薄さであり、
この程度の薄さの被覆用Si層9−3は、存在しないの
と同然である。SiGe/Si接合の電気特性、例え
ば、pn接合の整流特性とV−I特性は、第1真空容器
1−1で積層されたSiGe層9−2と第2真空容器1
−2で積層されたSi層の物性で定められる。従って、
化学洗浄と高温処理に伴う平坦性欠如と結晶性劣化が被
覆用Si層9−3の存在により効果的に回避され、本発
明の手順によるSiGe/Si接合には、十分な整流特
性と十分なV−I特性が得られている。
The thickness of the coating Si layer 9-3 of about 50 Å is negligible from the viewpoint of electronic devices,
It is as if the coating Si layer 9-3 having such a thin thickness does not exist. The electrical characteristics of the SiGe / Si junction, for example, the rectifying characteristic and the VI characteristic of the pn junction are determined by the SiGe layer 9-2 and the second vacuum vessel 1 stacked in the first vacuum vessel 1-1.
-2 determines the physical properties of the laminated Si layers. Therefore,
The lack of flatness and the deterioration of crystallinity due to the chemical cleaning and the high temperature treatment are effectively avoided by the presence of the coating Si layer 9-3, and sufficient rectification characteristics and sufficient rectification characteristics are obtained for the SiGe / Si bonding according to the procedure of the present invention. VI characteristics are obtained.

【0041】次に、図12に示されるように、SiH
が第2真空容器1−2に2.2×10−4Torrで導
入され、第1積層済み基板13の温度は700゜Cに設
定される。この工程で、第1積層済み基板13の表面で
ある既述の被覆用Si層9−3の表面に、第3Si層9
−6が堆積されて形成され、第2積層済み基板14が作
製される。第3Si層9−6は、被覆用Si層9−3を
含んでいて、被覆用Si層9−3と被覆用Si層9−3
の表面に新たに積層されたSi層の合計膜厚は6000
Åである。この時の成膜温度が500゜Cより低い場
合、その成膜速度は10Å/min以下になって、実用
的に好ましい生産効率は得られない。このように製作さ
れた第2積層済み基板14は、図4の半導体基板9に一
致している。
Next, as shown in FIG. 12, SiH 6
Is introduced into the second vacuum container 1-2 at 2.2 × 10 −4 Torr, and the temperature of the first laminated substrate 13 is set to 700 ° C. In this step, the third Si layer 9 is formed on the surface of the coating Si layer 9-3 which is the surface of the first laminated substrate 13.
-6 is deposited and formed, and the second laminated substrate 14 is manufactured. The third Si layer 9-6 includes a coating Si layer 9-3, and the coating Si layer 9-3 and the coating Si layer 9-3.
The total film thickness of the Si layer newly laminated on the surface of 6000
It is Å. If the film forming temperature at this time is lower than 500 ° C., the film forming rate becomes 10 Å / min or less, and practically preferable production efficiency cannot be obtained. The second laminated substrate 14 thus manufactured corresponds to the semiconductor substrate 9 shown in FIG.

【0042】次に、図13に示されるように、第2積層
済み基板14は第2真空容器1−2から取り出される。
第2積層済み基板14である半導体基板9は、Si基板
9−1と2000ÅのSiGe層9−2と6000Åの
第3Si層9−6の3層の接合構造であり、顕微鏡で顕
著な凹凸を見出すことはできない。欠陥密度は、1cm
当たり、1000個以下に抑えられていて、高品質に
結晶性と平坦性とが保持されている。
Next, as shown in FIG. 13, the second laminated substrate 14 is taken out of the second vacuum container 1-2.
The semiconductor substrate 9 which is the second laminated substrate 14 has a three-layer bonding structure of the Si substrate 9-1 and the 2000 Å SiGe layer 9-2 and the 6000 Å third Si layer 9-6, and has a conspicuous unevenness by a microscope. I can't find it. Defect density is 1 cm
It is suppressed to 1000 or less per 2 and high quality crystallinity and flatness are maintained.

【0043】比較例1:第1真空容器1−1でSiGe
層9−2に被覆用Si層9−3を積層しない比較用基板
が作製される。第1真空容器1−1から第2真空容器1
−2に移送する前に、実施例と同様の化学洗浄のために
硫酸と過酸化水素水の混合溶液にその基板が浸漬され
る。その浸漬の際に、SiGe層9−2の表面に酸に起
因する溶解と推定されるエッチピットが観測された。そ
のような基板にSi層(第2Si層9−4に相当)が積
層される。その積層表面には、エッチピットが核になっ
たと考えられる積層欠陥が発生し、その積層欠陥の密度
は、1cm当たり数十万が観測された。このような比
較例の積層基板の中のSiGe層の中のGe濃度は、本
発明による実施例のそれは5%の濃度に維持されている
ことに対して、4%程度に減少していることが観測され
た。その減少の一因は、既述の揮発である。
Comparative Example 1: SiGe in the first vacuum container 1-1
A comparative substrate is produced in which the coating Si layer 9-3 is not laminated on the layer 9-2. First vacuum container 1-1 to second vacuum container 1
Before being transferred to -2, the substrate is immersed in a mixed solution of sulfuric acid and hydrogen peroxide for the same chemical cleaning as in the example. During the immersion, etch pits presumed to be acid-induced dissolution were observed on the surface of the SiGe layer 9-2. A Si layer (corresponding to the second Si layer 9-4) is laminated on such a substrate. On the surface of the stack, stacking faults thought to have nuclei of etch pits were generated, and the density of stacking faults was several hundred thousand per cm 2 . The Ge concentration in the SiGe layer in the laminated substrate of the comparative example is reduced to about 4%, while that of the example according to the present invention is maintained at 5%. Was observed. One of the causes of the decrease is the aforementioned volatilization.

【0044】比較例2:実施例の被覆用Si層9−3が
50Åより薄い比較用基板が作製される。そのような比
較用基板は、その被覆用Si層9−3の厚さが30Åと
40Åである2種類が作製された。このような厚さの比
較用基板は、化学洗浄によりエッチピットが発生した。
このようなエッチピットの発生は、その化学洗浄工程
で、Si層が失われたためであると推定される。このよ
うな試料にSi層(第3Si層9−6に相当)を600
0Åの厚さに積層してその表面を観察した結果、エッチ
ピットが核になったと推定される積層欠陥が1cm
たり数千個が発生していて、Si層の結晶性が劣化して
いることが明白であった。
Comparative Example 2: A comparative substrate is manufactured in which the coating Si layer 9-3 of the example is thinner than 50Å. Two types of such comparative substrates were produced in which the coating Si layer 9-3 had a thickness of 30Å and 40Å. In the comparative substrate having such a thickness, etch pits were generated by the chemical cleaning.
The occurrence of such etch pits is presumed to be due to the loss of the Si layer in the chemical cleaning process. A Si layer (corresponding to the third Si layer 9-6) of 600 is applied to such a sample.
As a result of stacking with a thickness of 0 Å and observing the surface, several thousand stacking faults per cm 2 that are presumed to have been the etch pits became nuclei, and the crystallinity of the Si layer was deteriorated. It was clear.

【0045】図14は、SiGeトランジスタの積層構
造を示している。nSi基板21の表面側にnSi
層22が形成されている。nSi層22の表面側にp
−SiGe層23が形成されている。p−SiGe層2
3の表面側にnSi層24が形成されている。n
i層24は、エッチングにより横方向に分割されてい
る。分割されて形成されるnSi層要素25の表面に
エミッタ電極が形成されている。隣り合うnSi層要
素25の間でp−SiGe層23の露出面にベース電極
26が形成されている。コレクタ電極は、nSi基板
21の裏面側に形成される。
FIG. 14 shows a laminated structure of the SiGe transistor. n - Si on the surface side of the n + Si substrate 21
The layer 22 is formed. p on the surface side of the n - Si layer 22
-SiGe layer 23 is formed. p-SiGe layer 2
An n + Si layer 24 is formed on the surface side of No. 3. n + S
The i layer 24 is laterally divided by etching. An emitter electrode is formed on the surface of the n + Si layer element 25 that is divided and formed. A base electrode 26 is formed on the exposed surface of the p-SiGe layer 23 between the adjacent n + Si layer elements 25. The collector electrode is formed on the back surface side of the n + Si substrate 21.

【0046】[0046]

【発明の効果】本発明による半導体基板、及び、半導体
基板の製造方法は、半導体装置又は電子デバイスの製造
の歩留まりを向上させることができる。
The semiconductor substrate and the method of manufacturing a semiconductor substrate according to the present invention can improve the yield of manufacturing semiconductor devices or electronic devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明による半導体基板の実施の形態
を示す断面図である。
FIG. 1 is a sectional view showing an embodiment of a semiconductor substrate according to the present invention.

【図2】図2は、本発明による半導体基板の製造装置の
実施の形態の部分を示す断面図である。
FIG. 2 is a sectional view showing a part of an embodiment of a semiconductor substrate manufacturing apparatus according to the present invention.

【図3】図3は、本発明による半導体基板の製造装置の
実施の形態の他の部分を示す断面図である。
FIG. 3 is a sectional view showing another portion of the embodiment of the semiconductor substrate manufacturing apparatus according to the present invention.

【図4】図4は、本発明による半導体基板の実施の形態
の詳細を示す断面図である。
FIG. 4 is a sectional view showing details of the embodiment of the semiconductor substrate according to the present invention.

【図5】本発明による半導体基板の製造方法の実施の形
態の手順を示す断面図である。図5は、図3の手順の次
の手順を示す断面図である。
FIG. 5 is a cross-sectional view showing the procedure of the embodiment of the method for manufacturing a semiconductor substrate according to the present invention. FIG. 5 is a cross-sectional view showing the next procedure of the procedure of FIG.

【図6】図6は、図5の手順の次の手順を示す断面図で
ある。
FIG. 6 is a cross-sectional view showing the next procedure of the procedure of FIG.

【図7】図7は、図6の手順の次の手順を示す断面図で
ある。
FIG. 7 is a cross-sectional view showing the next procedure of the procedure of FIG.

【図8】図8は、図7の手順の次の手順を示す断面図で
ある。
FIG. 8 is a cross-sectional view showing a procedure next to the procedure in FIG. 7.

【図9】図9は、図8の手順の次の手順を示す断面図で
ある。
9 is a cross-sectional view showing the next procedure of the procedure of FIG.

【図10】図10は、図9の手順の次の手順を示す断面
図である。
FIG. 10 is a cross-sectional view showing a procedure next to the procedure in FIG. 9.

【図11】図11は、図10の手順の次の手順を示す断
面図である。
FIG. 11 is a cross-sectional view showing a procedure next to the procedure in FIG. 10.

【図12】図12は、図11の手順の次の手順を示す断
面図である。
FIG. 12 is a cross-sectional view showing a procedure next to the procedure in FIG. 11.

【図13】図13は、図12の手順の次の手順を示す断
面図である。
FIG. 13 is a cross-sectional view showing a procedure next to the procedure in FIG. 12.

【図14】図14は、本発明による半導体基板を用いた
トランジスタの実施の形態を示す断面図である。
FIG. 14 is a sectional view showing an embodiment of a transistor using a semiconductor substrate according to the present invention.

【図15】図15は、公知のトランジスタを示す断面図
である。
FIG. 15 is a cross-sectional view showing a known transistor.

【図16】図16は、公知の半導体を製造する製造装置
を示す断面図である。
FIG. 16 is a cross-sectional view showing a known manufacturing apparatus for manufacturing a semiconductor.

【符号の説明】[Explanation of symbols]

6…Si基板 9−1…Si基板 9−2…SiGe層 9−3…第1Si層 9−4…第2Si層 9−5…第2領域部分 9−6…Si層 1−1…第1真空容器 1−2…第2真空容器 13…第1基板 14…第2基板 6 ... Si substrate 9-1 ... Si substrate 9-2 ... SiGe layer 9-3 ... First Si layer 9-4 ... second Si layer 9-5 ... Second area portion 9-6 ... Si layer 1-1 ... First vacuum container 1-2 ... second vacuum container 13 ... First substrate 14 ... Second substrate

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F003 AP04 AP06 AZ07 BB04 BC08 BF06 BM01 BP11 BP31 BP41 5F043 AA02 BB22 DD02 5F045 AA06 AB01 AB02 AC01 AD11 AE11 AF03 BB02 CA02 DP04 HA14    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F003 AP04 AP06 AZ07 BB04 BC08                       BF06 BM01 BP11 BP31 BP41                 5F043 AA02 BB22 DD02                 5F045 AA06 AB01 AB02 AC01 AD11                       AE11 AF03 BB02 CA02 DP04                       HA14

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】Siが主成分である基板と、 前記基板の上面側に形成されるSiGe層と、 前記SiGe層の上面側に形成されるSi層とを含む半
導体基板。
1. A semiconductor substrate including a substrate containing Si as a main component, a SiGe layer formed on the upper surface side of the substrate, and a Si layer formed on the upper surface side of the SiGe layer.
【請求項2】前記Si層の厚みは50Å以上である請求
項1の半導体基板。
2. The semiconductor substrate according to claim 1, wherein the Si layer has a thickness of 50 Å or more.
【請求項3】半導体基板を真空容器の中で製造する第1
ステップと、 前記半導体基板を前記真空容器の中から取り出す第2ス
テップとを含み、 前記第1ステップは、 前記基板を前記真空容器に導入するステップと、 前記基板の表面側にSiGe層を形成するステップと、 前記SiGe層にSi層を形成するステップとを備え、 前記Si層は、前記第2ステップで前記真空容器から取
り出された前記半導体基板の前記SiGe層を保護する
ために必要である程度の厚さであり且つ十分に薄く形成
され、 前記厚さは50Å以上である半導体基板の製造方法。
3. A first method for manufacturing a semiconductor substrate in a vacuum container.
And a second step of taking the semiconductor substrate out of the vacuum container, the first step introducing the substrate into the vacuum container, and forming a SiGe layer on the front surface side of the substrate. And a step of forming a Si layer on the SiGe layer, the Si layer having a certain degree necessary to protect the SiGe layer of the semiconductor substrate taken out from the vacuum container in the second step. A method of manufacturing a semiconductor substrate, which is thick and sufficiently thin, and has a thickness of 50 Å or more.
【請求項4】第1基板を第1真空容器の中で製造する第
1ステップと、 前記第1基板を前記第1真空容器と異なる第2真空容器
に導入する第2ステップと、 前記第2真空容器の中で前記第1基板に層を形成して第
2基板を形成する第3ステップとを含み、 前記第1ステップは、 前記第1基板を前記第1真空容器に導入する第1−1ス
テップと、 前記第1基板の表面側にSiGe層を形成する第1−2
ステップと、 前記SiGe層に第1Si層を形成する第1−3ステッ
プとを備え、 前記第3ステップは、 前記第1Si層の表面側に第2Si層を形成する第3−
1ステップを備える半導体基板の製造方法。
4. A first step of manufacturing a first substrate in a first vacuum container; a second step of introducing the first substrate into a second vacuum container different from the first vacuum container; A third step of forming a layer on the first substrate to form a second substrate in a vacuum container, the first step including introducing the first substrate into the first vacuum container; 1 step, and 1-2 for forming a SiGe layer on the surface side of the first substrate
A third step of forming a first Si layer on the SiGe layer, and a third step of forming a second Si layer on the front surface side of the first Si layer.
A method of manufacturing a semiconductor substrate, comprising one step.
【請求項5】前記第1Si層の膜厚は、50Å以上であ
る請求項3の半導体基板の製造方法。
5. The method of manufacturing a semiconductor substrate according to claim 3, wherein the film thickness of the first Si layer is 50 Å or more.
【請求項6】前記第1ステップより時間的に後行し前記
第2ステップより時間的に先行し、前記第1基板の前記
第1Si層を化学的に洗浄する第4ステップを更に含む
請求項4の半導体基板の製造方法。
6. The method further comprises a fourth step of temporally subsequent to the first step and temporally ahead of the second step, the step of chemically cleaning the first Si layer of the first substrate. 4. A method for manufacturing a semiconductor substrate according to 4.
【請求項7】前記第3−1ステップに時間的に先行し前
記第1基板を加熱して洗浄する第5ステップを更に含む
請求項3の半導体基板の製造方法。
7. The method of manufacturing a semiconductor substrate according to claim 3, further comprising a fifth step of heating and cleaning the first substrate prior to the 3-1st step in time.
【請求項8】前記第4ステップの前記第1基板の温度は
800゜C以上である請求項6の半導体基板の製造方
法。
8. The method of manufacturing a semiconductor substrate according to claim 6, wherein the temperature of the first substrate in the fourth step is 800 ° C. or higher.
【請求項9】前記第1−2ステップでは、Si化合物ガ
スとGe化合物ガスとが前記第1真空容器に導入される
請求項3〜8から選択される1請求項の半導体基板の製
造方法。
9. The method of manufacturing a semiconductor substrate according to claim 1, wherein in the step 1-2, Si compound gas and Ge compound gas are introduced into the first vacuum container.
【請求項10】前記第1−3ステップと前記第3−1ス
テップでは、Si化合物ガスが前記第1真空容器に導入
される請求項3〜9から選択される1請求項の半導体基
板の製造方法。
10. The manufacturing of a semiconductor substrate according to claim 1, wherein a Si compound gas is introduced into the first vacuum container in the steps 1-3 and 3-1. Method.
【請求項11】前記第1−2ステップ、前記第1−3ス
テップ、前記第3−1ステップとでは、前記第1基板は
500゜C以上に加熱される請求項9又は10の半導体
基板の製造方法。
11. The semiconductor substrate according to claim 9, wherein the first substrate is heated to 500 ° C. or higher in the 1-2 step, the 1-3 step and the 3-1 step. Production method.
【請求項12】前記第4ステップは、 フッ化水素酸を含む水溶液に前記第1基板を浸す第4−
1ステップと、 前記第4−1ステップの後に硫酸と過酸化水素水の混合
溶液に前記第1基板を浸す第4−2ステップとを備える
請求項6の半導体基板の製造方法。
12. The fourth step comprises immersing the first substrate in an aqueous solution containing hydrofluoric acid.
7. The method of manufacturing a semiconductor substrate according to claim 6, comprising 1 step and 4-2 step of immersing the first substrate in a mixed solution of sulfuric acid and hydrogen peroxide solution after the 4-1 step.
【請求項13】前記第1基板の前記第1Si層をオゾン
に曝す第6ステップを更に含む請求項4の半導体基板の
製造方法。
13. The method of manufacturing a semiconductor substrate according to claim 4, further comprising a sixth step of exposing the first Si layer of the first substrate to ozone.
JP2001353295A 2001-11-19 2001-11-19 Semiconductor substrate and manufacturing method thereof Pending JP2003151987A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001353295A JP2003151987A (en) 2001-11-19 2001-11-19 Semiconductor substrate and manufacturing method thereof
TW91132765A TW586227B (en) 2001-11-19 2002-11-07 Manufacture of bipolar transistors including silicon-germanium/silicon heterojunction
DE2002153895 DE10253895A1 (en) 2001-11-19 2002-11-19 Semiconductor substrate for transistor manufacture, has silicon-germanium layer and silicon layer sequentially formed on substrate containing silicon as main component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001353295A JP2003151987A (en) 2001-11-19 2001-11-19 Semiconductor substrate and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003151987A true JP2003151987A (en) 2003-05-23

Family

ID=19165337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001353295A Pending JP2003151987A (en) 2001-11-19 2001-11-19 Semiconductor substrate and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP2003151987A (en)
DE (1) DE10253895A1 (en)
TW (1) TW586227B (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032962A (en) * 2004-07-14 2006-02-02 Internatl Business Mach Corp <Ibm> METHOD OF FORMING RELAXED SiGe LAYER
JP2006074040A (en) * 2004-09-01 2006-03-16 Internatl Business Mach Corp <Ibm> Bipolar transistor having external stress layer
WO2008078404A1 (en) * 2006-12-26 2008-07-03 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and its manufacturing method, semiconductor device manufacturing method, and soi wafer manufacturing method
CN110073477A (en) * 2016-12-07 2019-07-30 维多利亚联科有限公司 For the rare earth nitride structure except depassivation cap, Apparatus and method for
CN113718257A (en) * 2021-08-24 2021-11-30 安徽光智科技有限公司 Etching method of germanium ingot

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705553A (en) * 2005-06-28 2007-02-01 Nxp Bv Doping profile improvement of in-situ doped n-type emitters
CN110060920A (en) * 2018-07-09 2019-07-26 南方科技大学 NiGe single crystal film and preparation method and application thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032962A (en) * 2004-07-14 2006-02-02 Internatl Business Mach Corp <Ibm> METHOD OF FORMING RELAXED SiGe LAYER
JP2006074040A (en) * 2004-09-01 2006-03-16 Internatl Business Mach Corp <Ibm> Bipolar transistor having external stress layer
WO2008078404A1 (en) * 2006-12-26 2008-07-03 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and its manufacturing method, semiconductor device manufacturing method, and soi wafer manufacturing method
JP2008159976A (en) * 2006-12-26 2008-07-10 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer, method of manufacturing the same, method of manufacturing semiconductor device, and method of manufacturing soi wafer
CN110073477A (en) * 2016-12-07 2019-07-30 维多利亚联科有限公司 For the rare earth nitride structure except depassivation cap, Apparatus and method for
CN113718257A (en) * 2021-08-24 2021-11-30 安徽光智科技有限公司 Etching method of germanium ingot
CN113718257B (en) * 2021-08-24 2023-11-07 安徽光智科技有限公司 Method for etching germanium ingot

Also Published As

Publication number Publication date
TW586227B (en) 2004-05-01
TW200302579A (en) 2003-08-01
DE10253895A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
TW465101B (en) Semiconductor substrate and method for producing the same
AU721781B2 (en) Substrate processing method and apparatus and Soi substrate
JP5018066B2 (en) Method for manufacturing strained Si substrate
TW459390B (en) Semiconductor substrate and method for producing the same
JPH0794725A (en) Method for forming gate oxide film of semiconductor device
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
JP2002184960A (en) Manufacturing method of soi wafer and soi wafer
CN113399341A (en) Cleaning regeneration method of SiC epitaxial wafer
JP2003151987A (en) Semiconductor substrate and manufacturing method thereof
TWI235407B (en) Wafer and the manufacturing and reclaiming method therefor
CN116613058A (en) Composite substrate, composite film and preparation method thereof
KR20060073521A (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
US9217209B2 (en) Methods for epitaxial silicon growth
US20070254491A1 (en) Protective layer for a low k dielectric film and methods of forming the same
JP4016701B2 (en) Manufacturing method of bonded substrate
JPS60247928A (en) Cleaning method of semiconductor substrate
WO2000001009A1 (en) Dielectric separation wafer and production method thereof
JPH08241863A (en) Manufacture of semiconductor substrate
JPS60239028A (en) Cleaning method of surface
JP2850502B2 (en) Method for manufacturing SOI substrate
JP2002270801A (en) Method for manufacturing semiconductor substrate, and the semiconductor substrate
JPH05109702A (en) Manufacture of semiconductor device
TWI779953B (en) Wet clean process for fabricating semiconductor devices
JP4951949B2 (en) Manufacturing method of bonded substrate
JP6834932B2 (en) Manufacturing method of support substrate for bonded wafer and manufacturing method of bonded wafer