JP2003151845A - Manufacturing method of laminated ceramic electronic component - Google Patents

Manufacturing method of laminated ceramic electronic component

Info

Publication number
JP2003151845A
JP2003151845A JP2001352091A JP2001352091A JP2003151845A JP 2003151845 A JP2003151845 A JP 2003151845A JP 2001352091 A JP2001352091 A JP 2001352091A JP 2001352091 A JP2001352091 A JP 2001352091A JP 2003151845 A JP2003151845 A JP 2003151845A
Authority
JP
Japan
Prior art keywords
laminated
ceramic green
green sheet
ceramic
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001352091A
Other languages
Japanese (ja)
Inventor
Atsushi Otsuka
淳 大塚
Junichi Ito
淳一 伊藤
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001352091A priority Critical patent/JP2003151845A/en
Publication of JP2003151845A publication Critical patent/JP2003151845A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated ceramic electronic component wherein troubles such as warp hardly occur regardless of the multilayering and thinning of a ceramic green sheet. SOLUTION: If an inorganic compound powder particle CP with an average grain diameter of 500 nm or less is contained, the baking contraction of a wiring pattern layer 6 can be delayed properly when the ceramic green sheet 5 is formed to a laminated body and baked. As a result, the generation of the warp or the like can be restrained effectively. Furthermore, since the laminated green sheet 5 is laminated after a via hole formed in each ceramic green sheet 5 is charged with first conductor powder, it is possible to raise the charging density of the first conductor powder in each via hole 4 of the ceramic green sheet 5 and further to raise the density of a via electrode obtained after baking, thus raising the conductivity of a via electrode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、例えば積層コン
デンサ、積層インダクタ、積層コンデンサ内蔵基板、積
層モジュール基板等として好適に使用される積層セラミ
ック電子部品の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a monolithic ceramic electronic component suitable for use as, for example, a monolithic capacitor, a monolithic inductor, a monolithic capacitor-embedded substrate, a monolithic module substrate, or the like.

【0002】[0002]

【従来の技術】上記のような積層セラミック電子部品
(例えば積層セラミックコンデンサ)は、従来、セラミ
ックグリーンシートと配線パターン層とが交互に積層さ
れた積層グリーン体を作製し、この積層セラミックグリ
ーン体を同時焼成することにより製造している。
2. Description of the Related Art In the above-mentioned laminated ceramic electronic component (for example, laminated ceramic capacitor), a laminated green body in which ceramic green sheets and wiring pattern layers are alternately laminated is conventionally prepared, and the laminated ceramic green body is manufactured. It is manufactured by co-firing.

【0003】[0003]

【発明が解決しようとする課題】ところで、セラミック
グリーンシートと配線パターン層とを積層体の形で同時
焼成しようとした場合、その焼成温度は当然、セラミッ
クの焼成が十分に進行する温度域に設定される。他方、
配線パターン層は金属粉末により形成されるが、金属粉
末は通常、セラミックよりも低温域で焼成が開始する。
すなわち、積層体を焼成する際には、セラミックグリー
ンシートと配線パターン層との間で焼成温度域に差があ
るため、金属を主体とする配線パターン層の焼成が、セ
ラミックグリーンシートの焼成よりも常に先んじる傾向
にある。
By the way, when the ceramic green sheet and the wiring pattern layer are to be simultaneously fired in the form of a laminate, the firing temperature is naturally set to a temperature range in which the firing of the ceramic sufficiently proceeds. To be done. On the other hand,
The wiring pattern layer is formed of metal powder, and the metal powder usually starts firing in a temperature range lower than that of ceramic.
That is, when the laminated body is fired, there is a difference in firing temperature range between the ceramic green sheet and the wiring pattern layer. Therefore, firing of the wiring pattern layer mainly composed of metal is more preferable than firing of the ceramic green sheet. Always tends to stay ahead.

【0004】配線パターン層は焼成が開始すると面内方
向に大きく収縮する。他方、セラミックグリーンシート
は焼成温度域に到達していないため、収縮は未だほとん
ど進行していない状態である。この収縮量の差により、
図13に示すように、未収縮のセラミックグリーンシー
ト5は配線パターン層6に引っ張られる形で反りを生じ
やすくなる。その結果、得られる部品の表面に凹凸や曲
がりなどの不具合が生じやすくなる問題がある。セラミ
ックグリーンシート5の焼成が進行すれば、このような
反りはある程度は減少するものの、ある程度の残留は避
けがたい。
The wiring pattern layer largely shrinks in the in-plane direction when firing is started. On the other hand, since the ceramic green sheet has not reached the firing temperature range, shrinkage has not progressed yet. Due to this difference in shrinkage,
As shown in FIG. 13, the unshrinkable ceramic green sheet 5 is easily pulled by the wiring pattern layer 6 to cause a warp. As a result, there is a problem that defects such as unevenness and bending are likely to occur on the surface of the obtained component. As the firing of the ceramic green sheet 5 progresses, such warpage is reduced to some extent, but some residual is inevitable.

【0005】今日、積層電子部品には、さらなる高性能
化、高集積化及び小型化(薄型化)が求められており、
シートの積層数増大と薄型化とが一層推し進められよう
としている。シートの積層数が多くなるほど、上記のよ
うな収縮不均一の影響を受けやすくなり、セラミックグ
リーンシートが薄くなることも加重されて、焼成後の積
層部品に反り等の不具合が出やすくなる。特に、配線部
として大面積の電極が形成される積層セラミックコンデ
ンサの場合は、この傾向が著しい。そして、このような
反りの発生を防ぐために、製造における個々の工程を高
精度に管理する必要があり、また焼成後における部品の
品質検査の負担、不合格品を排除することによる歩留ま
り低下等のために、製造コストの上昇を招きやすく、こ
のようなことがコストダウンを図る上での障害となる。
Today, laminated electronic components are required to have higher performance, higher integration, and smaller size (thinner).
Increasing the number of laminated sheets and making them thinner are being further promoted. As the number of laminated sheets increases, the influence of uneven shrinkage as described above is more likely to occur, and the thinner ceramic green sheet is also weighted, so that problems such as warpage are more likely to occur in laminated components after firing. This tendency is particularly remarkable in the case of a monolithic ceramic capacitor in which electrodes having a large area are formed as wiring portions. Then, in order to prevent the occurrence of such warp, it is necessary to control each step in manufacturing with high accuracy, and also the burden of quality inspection of parts after firing, the yield decrease due to the rejection of rejected products, etc. Therefore, the manufacturing cost is likely to increase, which is an obstacle to cost reduction.

【0006】この発明は、高性能化・薄型化が求められ
る積層セラミック電子部品において、セラミックグリー
ンシートの多層化及び薄型化に拘わらず、反り等の不具
合が軽減し、品質の向上及びコストの低減を図ることを
直接の課題とする。
In the present invention, in a multilayer ceramic electronic component that is required to have high performance and thinness, defects such as warpage are reduced, quality is improved and cost is reduced regardless of the multilayered and thinned ceramic green sheets. It is a direct challenge to

【0007】[0007]

【課題を解決するための手段及び発明の効果】上記の課
題を解決するために、本発明の積層セラミック電子部品
の製造方法の第1は、第1のベース部用セラミックグリ
ーンシートと第2のベース部用セラミックグリーンシー
トとの間に、複数の積層用セラミックグリーンシートと
配線パターン層とが交互に積層され、かつ、2以上の積
層用セラミックグリーンシートの積層部を貫くように形
成されたビアホール内に、積層された複数の配線パター
ン層の少なくとも1つと、焼成後において電気的に導通
することとなるビア電極を形成した積層グリーン体を作
製する工程と、その積層グリーン体を焼成する工程とを
含み、配線パターン層を形成する第2導電体粉末は、金
属粉末と、平均粒径が500nm以下の無機化合物粉末
とを含有し、さらに、ビア電極を形成する第1導電体粉
末は無機化合物粉末を含有しないか、又は第2導電体粉
末よりもその含有率が低くされ、さらに、積層グリーン
体を作製する工程において、積層用セラミックグリーン
シートに形成されたビアホール内に第1導電体粉末を充
填して充填済み積層用セラミックグリーンシートとなし
た後、第1のベース部用セラミックグリーンシート及び
第2のベース部用セラミックグリーンシートのいずれか
の主表面上に、充填済み積層用セラミックグリーンシー
トを積層することを特徴とする。
Means for Solving the Problems and Effects of the Invention In order to solve the above problems, the first method of manufacturing a laminated ceramic electronic component according to the present invention is the first ceramic green sheet for base portion and the second ceramic green sheet for base portion. A via hole formed by alternately laminating a plurality of laminating ceramic green sheets and a wiring pattern layer between the base ceramic green sheet and a laminating portion of two or more laminating ceramic green sheets. A step of producing a laminated green body in which at least one of a plurality of laminated wiring pattern layers and a via electrode which becomes electrically conductive after firing are formed; and a step of firing the laminated green body. And a second conductor powder that forms a wiring pattern layer contains a metal powder and an inorganic compound powder having an average particle diameter of 500 nm or less. , The first conductor powder forming the via electrode does not contain the inorganic compound powder or the content thereof is lower than that of the second conductor powder, and further, in the step of producing the laminated green body, the ceramic green for lamination is formed. After filling the first conductor powder into the via holes formed in the sheet to form a filled ceramic green sheet for lamination, either the first ceramic green sheet for the base portion or the second ceramic green sheet for the base portion It is characterized in that a filled ceramic green sheet for lamination is laminated on the main surface thereof.

【0008】また、同じく第2は、第1のベース部用セ
ラミックグリーンシートと第2のベース部用セラミック
グリーンシートとの間に、複数の積層用セラミックグリ
ーンシートと配線パターン層とが交互に積層され、か
つ、2以上の積層用セラミックグリーンシートの積層部
を貫くように形成されたビアホール内に、積層された複
数の配線パターン層の少なくとも1つと、焼成後におい
て電気的に導通することとなるビア電極を形成した積層
グリーン体を作製する工程と、その積層グリーン体を焼
成する工程とを含み、配線パターン層を形成する第2導
電体粉末は、金属粉末と、平均粒径が500nm以下の
無機化合物粉末とを含有し、さらに、ビア電極を形成す
る第1導電体粉末は無機化合物粉末を含有しないか、又
は第2導電体粉末よりもその含有率が低くされ、さら
に、積層グリーン体を作製する工程において、第1のベ
ース部用セラミックグリーンシート及び第2のベース部
用セラミックグリーンシートのいずれかの主表面上に、
ビアホール内に第1導電体粉末を充填しない状態の積層
用セラミックグリーンシートを積層する工程と、その積
層された積層用セラミックグリーンシートのビアホール
への第1導電体粉末の充填とを交互に繰り返すことを特
徴とする。
Similarly, a plurality of laminated ceramic green sheets and wiring pattern layers are alternately laminated between the first base portion ceramic green sheet and the second base portion ceramic green sheet. In the via hole formed so as to penetrate the laminated portion of the two or more laminated ceramic green sheets, at least one of the laminated wiring pattern layers is electrically connected after firing. The second conductor powder forming the wiring pattern layer includes a metal powder and an average particle diameter of 500 nm or less including a step of producing a laminated green body having a via electrode formed thereon and a step of firing the laminated green body. The first conductor powder which contains the inorganic compound powder and further forms the via electrode does not contain the inorganic compound powder or is different from the second conductor powder. Also lower the content thereof, additionally, in the step of preparing a laminated green body, the first base portion for ceramic green sheets and one of the main surfaces on ceramic green sheets for the second base portion,
Alternately repeating a step of laminating a laminated ceramic green sheet in a state where the first conductor powder is not filled in the via hole and a filling of the via hole of the laminated ceramic green sheet with the first conductor powder. Is characterized by.

【0009】本明細書では、「ビア電極」と「配線パタ
ーン層」の両名称(及びその下位概念)を、便宜的に焼
成前の状態と焼成後の状態の双方に共通に用いている。
また、本明細書において「主成分」とは、その成分の重
量含有率が、他の成分の重量含有率の合計よりも高くな
っているものをいい、「2以上の成分が主成分である」
とは、それら成分の合計が、他の成分の重量含有率の合
計よりも高くなっていることをいう。さらに、無機化合
物粒子の平均粒径は、組織断面の走査型電子顕微鏡観察
画像において観察される1次粒子の、粒子外形線に外接
する最小間隔の平行線距離d1と最大間隔の平行線距離
d2との相加平均値を粒径と定義したときの、その平均
値を意味するものとする。
In the present specification, the names of "via electrode" and "wiring pattern layer" (and their subordinate concepts) are used in common for both the state before firing and the state after firing for convenience.
Further, in the present specification, the “main component” means that the weight content of the component is higher than the total weight content of the other components, and “two or more components are the main components”. "
Means that the total of these components is higher than the total of the weight content of the other components. Further, the average particle size of the inorganic compound particles is the parallel line distance d1 of the minimum interval and the parallel line distance d2 of the maximum interval circumscribing the particle outline of the primary particles observed in the scanning electron microscope observation image of the tissue section. When the arithmetic mean value of and is defined as the particle size, it means the average value.

【0010】上記本発明の方法においては、配線パター
ン層用の第2粉末が、例えば図14に示すように、金属
粉末等からなる導電性粉末粒子(以下、金属粉末で代表
させ、第2金属粉末という):310のみから構成され
ていると、セラミックに適合した焼成温度では、金属粉
末粒子間における拡散や粒子の溶融により収縮が急激に
進行し、図13に示すような反り等を招くことにつなが
る。しかしながら、図15に示すように、上記粒径の無
機化合物粉末粒子315を含有させると、該セラミック
グリーンシートを積層体となして焼成する際に、無機化
合物粉末粒子315が金属粉末粒子310間の拡散を阻
害し、また、無機化合物粉末粒子315が金属粉末粒子
310の空間的な占有を排除することも手伝って、配線
パターン層の焼成収縮を適度に遅らせることができる。
その結果、前記した反り等の発生を効果的に抑制するこ
とができる。また、上記の製法によれば、ビア電極は、
当該ビア電極により接続される配線パターン層間の誘電
体セラミック層内に位置する部分が少なくとも、無機化
合物粉末を含有しないか又は配線パターン層よりも無機
化合物粉末の含有率が低くなるように形成される。その
結果、ビア電極の導電性が大幅に向上する。
In the above method of the present invention, the second powder for the wiring pattern layer is, for example, as shown in FIG. 14, conductive powder particles made of metal powder or the like (hereinafter referred to as a metal powder, referred to as a second metal). (Referred to as powder): If it is composed only of 310, at a firing temperature compatible with ceramics, shrinkage rapidly progresses due to diffusion between metal powder particles and melting of the particles, resulting in warpage as shown in FIG. Leads to. However, as shown in FIG. 15, when the inorganic compound powder particles 315 having the above-mentioned particle size are contained, the inorganic compound powder particles 315 are separated between the metal powder particles 310 when the ceramic green sheet is fired as a laminated body. By inhibiting the diffusion and also helping the inorganic compound powder particles 315 to eliminate the spatial occupation of the metal powder particles 310, the firing shrinkage of the wiring pattern layer can be delayed appropriately.
As a result, it is possible to effectively suppress the occurrence of the above-mentioned warpage and the like. According to the above manufacturing method, the via electrode is
The portion located in the dielectric ceramic layer between the wiring pattern layers connected by the via electrode is formed so that at least the inorganic compound powder is not contained or the content of the inorganic compound powder is lower than that of the wiring pattern layer. . As a result, the conductivity of the via electrode is significantly improved.

【0011】そして、その第1の方法においては、個々
の積層用セラミックグリーンシートに形成されたビアホ
ール内に第1導電体粉末を充填してからそれらの積層を
行うことにより、また、第2の方法においては、積層グ
リーン体を作製する工程において、ビアホール内に第1
導電体粉末を充填しない状態の積層用セラミックグリー
ンシートを積層する工程と、その積層された積層用セラ
ミックグリーンシートのビアホールへの第1導電体粉末
の充填とを交互に繰り返すことにより、積層用セラミッ
クグリーンシートの各ビアホール内の第1導電体粉末の
充填密度を高めることができる。その結果、焼成後に得
られるビア電極が高密度化し、ビア電極の導電性を高め
ることに寄与する。
In the first method, the first conductor powder is filled in the via holes formed in the individual ceramic green sheets for lamination, and then the layers are laminated. In the method, in the step of manufacturing the laminated green body, the first
By alternately repeating the step of laminating the ceramic green sheets for lamination without being filled with the conductor powder and the filling of the via holes of the laminated ceramic green sheets with the first conductor powder, the ceramic for lamination is laminated. The packing density of the first conductor powder in each via hole of the green sheet can be increased. As a result, the density of the via electrode obtained after firing becomes high, which contributes to increase the conductivity of the via electrode.

【0012】この場合、充填済み積層用セラミックグリ
ーンシートの積層体を積層方向に加圧することが、セラ
ミックグリーンシートの圧着状態を高め、欠陥の少ない
焼成体を得るうえで望ましい。該加圧は、全ての充填済
み積層用セラミックグリーンシートを積層した後に行っ
てもよいが、充填済み積層用セラミックグリーンシート
を1層積層する毎に、その積層された充填済み積層用セ
ラミックグリーンシートを積層方向に加圧すれば、セラ
ミックグリーンシートの圧着状態をより高めることがで
きる。
In this case, it is desirable to press the laminated body of the filled ceramic green sheets for lamination in the laminating direction in order to enhance the pressure bonding state of the ceramic green sheets and obtain a fired body with few defects. The pressing may be performed after all the filled ceramic green sheets for lamination are laminated, but every time one layer of the laminated ceramic green sheets for filling is laminated, the laminated ceramic green sheets for lamination are laminated. If is pressed in the stacking direction, the pressure-bonded state of the ceramic green sheet can be further enhanced.

【0013】本発明においては、具体的には、ビア電極
の一部を、第1のベース部用セラミックグリーンシート
と第2のベース部用セラミックグリーンシートとの少な
くともいずれかの表面に形成されるフリップチップ型表
面実装用端子に導通させ、積層セラミック電子部品を表
面実装型部品として製造することができる。電子機器、
特に携帯電話や通信用基板等の通信機器は、近年小型化
への志向が特に著しく、基板上の実装スペースを節約で
き、かつ部品載置後にはんだリフロー処理するだけで実
装が可能なフリップチップ型表面実装型部品の採用が急
速に進んでいる。小型のフリップチップ型表面実装型部
品の場合、わずかな部品の反りや凹凸なども、形成され
るフリップチップ型表面実装用端子のコプラナリティー
など、端子の接合精度を支配する因子に大きく影響し、
不良に直結する問題がある。そこで本発明の製造法を適
用することにより、こうしたフリップチップ型表面実装
型部品の反り等を効果的に軽減することができ、ひいて
は、小型化を推し進めた場合においても不良率を大幅に
減ずることができ、歩留まり向上に寄与する。また、コ
ンデンサ電極を接続するビア電極は、前記した通り誘電
体セラミック層内に位置する部分が少なくとも、無機化
合物粉末を含有しないか又は配線パターン層よりも無機
化合物粉末の含有率が低くなるように形成されるので、
その導電性が大幅に向上し、コンデンサの寄生インダク
タンスを軽減する上でも有利となる。該効果は、特に高
周波用(例えば周波数1GHz以上)のコンデンサに本
発明を適用した場合に、特に顕著である。
In the present invention, specifically, a part of the via electrode is formed on at least one surface of the first base ceramic green sheet and the second base ceramic green sheet. It is possible to manufacture a monolithic ceramic electronic component as a surface mount type component by connecting it to a flip chip type surface mount terminal. Electronics,
Especially in communication devices such as mobile phones and communication boards, there has been a significant tendency toward downsizing in recent years, and it is possible to save the mounting space on the board and to mount the components simply by reflowing the solder after mounting the components. The adoption of surface mount type components is advancing rapidly. In the case of small flip-chip type surface mount type components, even slight warpage or unevenness of parts greatly influences factors that control the bonding accuracy of the terminals, such as the coplanarity of the flip chip type surface mount terminals that are formed.
There is a problem that is directly linked to defects. Therefore, by applying the manufacturing method of the present invention, it is possible to effectively reduce the warpage and the like of such flip-chip type surface mount type components, and to significantly reduce the defect rate even when the miniaturization is promoted. This contributes to the improvement of yield. In addition, as described above, the via electrode connecting the capacitor electrode is such that at least the portion located in the dielectric ceramic layer does not contain the inorganic compound powder or the content of the inorganic compound powder is lower than that of the wiring pattern layer. Because it is formed
The conductivity is significantly improved, which is also advantageous in reducing the parasitic inductance of the capacitor. The effect is particularly remarkable when the present invention is applied to a capacitor for high frequency (for example, a frequency of 1 GHz or more).

【0014】例えば、表面実装型部品は、以下のように
して表面実装型積層セラミックコンデンサとして製造す
ることができる。すなわち、配線パターン層が積層用セ
ラミックグリーンシートを介して対向する第1及び第2
のコンデンサ電極を含み、ビア電極が、第1のコンデン
サ電極と電気的に導通し第2のコンデンサ電極とは導通
しない第1導通型ビア電極と、第2のコンデンサ電極と
電気的に導通し第1のコンデンサ電極とは導通しない第
2導通型ビア電極とを含むものとして形成する。そし
て、フリップチップ型表面実装用端子を、第1導通型ビ
ア電極と第2導通型ビア電極とのいずれかに選択的に導
通するものとして形成する。積層セラミックコンデンサ
は配線パターン層をなすコンデンサ電極が比較的大面積
であり、しかも層厚方向に多数のコンデンサ電極が積層
配置されるので、個々のコンデンサ電極層の焼成収縮時
に生ずる反り等が累積しやすく、前記不具合がより生じ
やすい。従って、本発明適用による波及効果が特に大き
い。
For example, the surface mount type component can be manufactured as a surface mount type multilayer ceramic capacitor as follows. That is, the first and second wiring pattern layers face each other with the ceramic green sheet for lamination interposed therebetween.
Including a capacitor electrode, the via electrode is electrically conductive with the first capacitor electrode and is not electrically conductive with the second capacitor electrode, and the via electrode is electrically conductive with the second capacitor electrode. The second conductive type via electrode which is not conductive with the first capacitor electrode is formed. Then, the flip-chip type surface mounting terminal is formed so as to be selectively conducted to either the first conduction type via electrode or the second conduction type via electrode. In a monolithic ceramic capacitor, the capacitor electrodes forming the wiring pattern layer have a relatively large area, and moreover, a large number of capacitor electrodes are stacked in the layer thickness direction. It is easy and the above-mentioned trouble is more likely to occur. Therefore, the ripple effect by the application of the present invention is particularly large.

【0015】配線パターン層の形成に使用される第2粉
末は、含有される金属粉末(以下、第2金属粉末とい
う)の平均粒径を0.1〜3μmとすることが望まし
い。これにより、第2粉末に配合する無機化合物粉末、
すなわち焼成後の配線パターン層中の無機化合物粒子の
平均粒径を500nm以下とすることとも相俟って、無
機化合物粉末による金属粉末の焼成収縮抑制効果を、層
全体にわたって均一に発現させることができ、ひいては
反り等の発生をより効果的に抑制することができるよう
になる。無機化合物粉末の平均粒径を500nm以下と
しているのは、上記反り等の不具合を効果的に防止する
ための無機化合物粉末による金属粉末粒子の焼成収縮抑
制が効果的に得られるためである。無機化合物粉末の平
均粒径が500nmを超えると、無機化合物粉末の粒子
数が少ないため焼成収縮抑制効果の発現が損なわれ、反
り防止効果を十分に達成できなくなる。また、第2金属
粉末より大きくては均質な分散性が得られないため、同
様に十分な焼成収縮抑制効果が得られない。一方、無機
化合物粉末の平均粒径の下限値については特に制限はな
いが、極度に粒径の小さい粉末は凝集を起こしやすく、
均一分散を図る上での限界が存在することがあり、また
価格の高騰も招きやすい。これらのことを考慮して、無
機化合物粉末の平均粒径は、例えば5nm程度を下限値
の目安として設定することが望ましい。
The second powder used for forming the wiring pattern layer preferably has an average particle size of the metal powder (hereinafter referred to as the second metal powder) contained therein of 0.1 to 3 μm. Thereby, the inorganic compound powder to be blended with the second powder,
That is, in combination with setting the average particle diameter of the inorganic compound particles in the wiring pattern layer after firing to 500 nm or less, the effect of suppressing the firing shrinkage of the metal powder by the inorganic compound powder can be uniformly expressed over the entire layer. Therefore, the occurrence of warpage can be suppressed more effectively. The reason why the average particle size of the inorganic compound powder is 500 nm or less is that the firing shrinkage of the metal powder particles can be effectively suppressed by the inorganic compound powder in order to effectively prevent the problems such as the warp. When the average particle size of the inorganic compound powder exceeds 500 nm, the number of particles of the inorganic compound powder is small, so that the effect of suppressing firing shrinkage is impaired and the warp preventing effect cannot be sufficiently achieved. Further, if it is larger than the second metal powder, a uniform dispersibility cannot be obtained, and thus a sufficient effect of suppressing firing shrinkage cannot be obtained. On the other hand, the lower limit of the average particle size of the inorganic compound powder is not particularly limited, but the extremely small particle size powder easily causes agglomeration,
There may be a limit to achieving uniform dispersion, and price increases are likely to occur. Considering these points, it is desirable to set the average particle diameter of the inorganic compound powder to, for example, about 5 nm as a guideline for the lower limit value.

【0016】第2金属粉末の平均粒径を0.1〜3μm
としているのは、厚さ数μm以下の薄い配線パターン層
でも均一に形成できるようにするためである。第2金属
粉末の平均粒径が3μmを超えると表面粗さが悪化し、
細線部での抵抗の増大や高周波領域での表皮効果による
インピーダンス増大(ひいては高周波信号の伝送損失の
増大)、さらには導通不良をもたらし、また、薄いセラ
ミック層では耐電圧等の低下や最悪の場合、貫通による
ショート不良が生じる。平均粒径を0.1μm以下とす
ると焼成収縮量が増大するだけでなく、ハンドリング性
の悪さや価格的なデメリットも生じる。
The average particle size of the second metal powder is 0.1 to 3 μm.
The reason is that even a thin wiring pattern layer having a thickness of several μm or less can be formed uniformly. When the average particle diameter of the second metal powder exceeds 3 μm, the surface roughness deteriorates,
Increased resistance in thin wires, increased impedance due to skin effect in high frequency range (and increased transmission loss of high frequency signals), and poor conduction. In addition, in thin ceramic layers, decrease in withstand voltage etc. or worst case , A short circuit failure due to penetration occurs. When the average particle size is 0.1 μm or less, not only the shrinkage amount during firing increases, but also the handling property becomes poor and the cost disadvantageous.

【0017】第2粉末に含有される無機化合物粉末は、
平均粒径が望ましくは100nm以下、さらに望ましく
は平均粒径が50nm以下であることが、配線パターン
層の収縮抑制効果を均一に発現させ、反り等の不具合を
防止する上でより好都合である。また、第2粉末に含有
される無機化合物粉末は、第2粉末中の配合比率を、例
えば0.5〜30質量%に調整することが望ましい。該
配合比率が0.5質量%未満では配線パターン層の収縮
抑制効果が十分でなくなり、30質量%を超えると得ら
れる配線パターン層の導電率が十分に確保できなくなる
問題を生ずる。
The inorganic compound powder contained in the second powder is
The average particle size is preferably 100 nm or less, and more preferably 50 nm or less, which is more convenient for uniformly exhibiting the shrinkage suppressing effect of the wiring pattern layer and preventing defects such as warpage. In addition, it is desirable that the inorganic compound powder contained in the second powder has a blending ratio in the second powder adjusted to, for example, 0.5 to 30 mass%. If the blending ratio is less than 0.5% by mass, the effect of suppressing the shrinkage of the wiring pattern layer will be insufficient, and if it exceeds 30% by mass, the electrical conductivity of the obtained wiring pattern layer will not be sufficiently secured.

【0018】次に、ビア電極を形成する第1粉末中の導
電性粉末(以下、金属粉末で代表させ、第1金属粉末と
いう)の平均粒径を2〜20μmとやや大きくするの
は、ビアホール内への充填率を高め、緻密で導電率の高
いビア電極を形成しやすくするためである。第1金属粉
末の平均粒径が2μm未満ではビア電極内の粉末充填密
度が不足して、緻密なビア電極が得られなくなったり、
過度の収縮によりビア電極がビアホール内周面から剥離
したりする不具合につながる。他方、第1金属粉末の平
均粒径が20μmを超えると焼結性が損なわれ、緻密な
ビア電極が得られなくなる不具合につながる。第1金属
粉末の平均粒径は、より望ましくは5〜10μmの範囲
で調整するのがよい。
Next, it is necessary to increase the average particle size of the conductive powder (hereinafter referred to as a first metal powder, represented by a metal powder) in the first powder forming the via electrode to 2 to 20 μm. This is because the filling rate in the interior is increased and it is easy to form a dense and highly conductive via electrode. If the average particle size of the first metal powder is less than 2 μm, the powder packing density in the via electrode is insufficient, and a dense via electrode cannot be obtained, or
Due to excessive contraction, the via electrode may be separated from the inner peripheral surface of the via hole. On the other hand, when the average particle diameter of the first metal powder exceeds 20 μm, the sinterability is impaired, which leads to a problem that a dense via electrode cannot be obtained. The average particle size of the first metal powder is more preferably adjusted in the range of 5 to 10 μm.

【0019】なお、ビア電極は、配線パターン層ほどに
は焼成収縮のタイミングの不整合は問題となりにくいた
め、焼成収縮制御を配線パターン層ほどには考慮する必
要がない。そのため、なるべく高い導電率を得ることが
できるようにするために、用いる第1粉末は第2粉末よ
りも無機化合物粉末の含有率が低くされたものとする
か、又は無機化合物粉末を含有しないのがよい。
Since the via electrode is less likely to cause a mismatch in firing shrinkage timing than the wiring pattern layer, it is not necessary to consider firing shrinkage control as much as the wiring pattern layer. Therefore, in order to obtain as high a conductivity as possible, the first powder to be used has a lower content of the inorganic compound powder than the second powder, or does not contain the inorganic compound powder. Is good.

【0020】セラミックグリーンシートを構成する誘電
体セラミックスの好例としては、アルミナ含有量を98
%以上としたアルミナ質セラミックス、ムライト質セラ
ミックス、窒化アルミニウムセラミックス、窒化珪素セ
ラミックス、炭化珪素セラミックスおよびガラスセラミ
ックス等、高周波領域においても誘電損失が小さい材質
が本発明に好適に使用される。特に、低抵抗で高周波で
の信号の損失の少ないCu,Ag等の低融点金属を導体
層に使用できる点において、ガラスとガラス以外のセラ
ミックフィラーとの複合材料(以下、これをガラスセラ
ミックという)を使用することが望ましい。また、高周
波における誘電体損失が少ないという点において、高純
度アルミナ質セラミックスを使用することが望ましい。
また、他の誘電体セラミック層の材質としては、強誘電
性ペロブスカイト型酸化物を使用できる。これは、AT
iO(A:アルカリ土類金属元素)の化学式で表さ
れ、Aのサイトを、アルカリ土類金属元素であるBaま
たは、Baと、Mg、Ca、Srのうち1種もしくは2
種以上とより構成したもの、さらには、上記ATiO
のTiサイトの一部をZrもしくはHfで置換したも
の、または、PbTiO もしくは、PbTiOとP
bZrOとの固溶体であるPZT、もしくは、KNb
などを挙げることができる。このような強誘電体酸
化物としては、構成元素が少ないほど組成比が安定した
状態で充填層に分散形成され、結果として安定した結晶
形成、ひいては上記した誘電率向上の機能がさらに高め
られると考えられる。さらに、室温付近における誘電率
および環境性を考慮すれば、特にBaTiOが好適で
ある。
Dielectric constituting ceramic green sheet
As a good example of the body ceramics, the alumina content is 98
% Or more of alumina ceramics and mullite ceramics
Mix, aluminum nitride ceramics, silicon nitride ceramic
Ramix, silicon carbide ceramics and glass ceramics
Materials with low dielectric loss even in high frequencies such as
Are preferably used in the present invention. Especially with low resistance and high frequency
Conductor of low melting point metal such as Cu and Ag, which has less signal loss
Glass and non-glass ceramics can be used in layers.
Composite material with Mick filler (hereinafter referred to as glass ceramic
Mick) is preferred. Also, high frequency
High purity in terms of low dielectric loss in waves
It is desirable to use aluminous ceramics.
The other dielectric ceramic layers are made of ferroelectric materials.
Perovskite oxides can be used. This is AT
iOThreeRepresented by the chemical formula (A: alkaline earth metal element)
The site of A is replaced with Ba, which is an alkaline earth metal element.
Or Ba and one or two of Mg, Ca, and Sr.
More than one kind, and further the above ATiO Three
Part of the Ti site of was replaced with Zr or Hf
Or PbTiO ThreeOr PbTiOThreeAnd P
bZrOThreePZT or KNb which is a solid solution with
OThreeAnd so on. Such a ferroelectric acid
As the compound, the composition ratio became more stable as the number of constituent elements decreased.
In this state, the crystals are dispersed and formed in the packed bed, resulting in stable crystals.
The function of forming, and by extension, improving the dielectric constant, is further enhanced.
It is thought to be done. Furthermore, the dielectric constant near room temperature
And in consideration of environment, especially BaTiO 3.ThreeIs preferred
is there.

【0021】配線パターン層及びビア電極を形成するた
めの金属粉末の上記材質は、セラミックスとの同時焼結
性を考慮して選定する必要があり、特に前記したセラミ
ックスとの同時焼結性を考慮する場合は、Ag、Au、
Ni、Cu、Pt及びPdから選ばれる1種又は2種以
上を主成分とするものを使用することが望ましい。
It is necessary to select the above-mentioned material of the metal powder for forming the wiring pattern layer and the via electrode in consideration of the simultaneous sinterability with the ceramics, and in particular, the simultaneous sinterability with the ceramics is taken into consideration. When doing, Ag, Au,
It is desirable to use a material containing one or more selected from Ni, Cu, Pt and Pd as a main component.

【0022】次に、第2粉末に含有される第1無機化合
物粉末としては、酸化アルミニウム、二酸化珪素及び酸
化チタンの少なくとも1種からなるものを特に好適に使
用することができる。
Next, as the first inorganic compound powder contained in the second powder, one made of at least one of aluminum oxide, silicon dioxide and titanium oxide can be particularly preferably used.

【0023】一方、第2粉末中に配合する無機化合物粉
末は、セラミックグリーンシートを構成する誘電体セラ
ミック粉末からなる第2無機化合物粉末を含有させるこ
とができる。このような第2無機化合物の使用により、
焼成後の誘電体セラミック層と配線パターン層との線膨
張係数を近づけることができ、特に焼成後に冷却する際
の、誘電体セラミック層と配線パターン層との層間剥離
等を抑制する効果も合わせて得られる。例えば、誘電体
セラミックが強誘電性ペロブスカイト型酸化物を含有す
るものである場合、第2無機化合物粉末を、強誘電性ペ
ロブスカイト型酸化物粉末を含有するものとすること
で、上記の効果をより顕著なものとすることができる。
On the other hand, the inorganic compound powder blended in the second powder may contain a second inorganic compound powder made of a dielectric ceramic powder that constitutes a ceramic green sheet. By using such a second inorganic compound,
The coefficient of linear expansion of the dielectric ceramic layer and the wiring pattern layer after firing can be made close to each other, and the effect of suppressing delamination between the dielectric ceramic layer and the wiring pattern layer, etc., especially when cooling after firing is also included. can get. For example, when the dielectric ceramic contains a ferroelectric perovskite type oxide, the second inorganic compound powder contains a ferroelectric perovskite type oxide powder, whereby the above effect is further improved. It can be salient.

【0024】無機化合物粉末は、酸化アルミニウム、二
酸化珪素及び酸化チタンの少なくとも1種からなる第1
無機化合物粉末と、セラミックグリーンシートを構成す
るセラミック粉末である第2無機化合物粉末とのうち、
少なくとも一方を含むものとして構成すればよく、両者
を単独で用いることもできるし、両者を配合して用いる
こともできる。第1無機化合物粉末は、第2無機化合物
粉末よりも平均粒径が小さいものを使用することができ
る。第2無機化合物粉末は上記の通りセラミックグリー
ンシートを構成する誘電体セラミック粉末を使用するの
で、セラミックグリーンシートの生産性を考慮して平均
粒径の下限値をそれほど小さくすることができない。し
かしながら、第1無機化合物粉末にはそのような制限が
なく、第2無機化合物粉末よりも粒径の小さなものを使
用することで、配線パターン層中への分散効果、ひいて
は前記の焼成収縮抑制効果を一層高めることができる。
The inorganic compound powder is a first powder composed of at least one of aluminum oxide, silicon dioxide and titanium oxide.
Of the inorganic compound powder and the second inorganic compound powder, which is the ceramic powder forming the ceramic green sheet,
It suffices that it is configured to include at least one, and both can be used alone or both can be used in combination. As the first inorganic compound powder, one having an average particle size smaller than that of the second inorganic compound powder can be used. As the second inorganic compound powder uses the dielectric ceramic powder that constitutes the ceramic green sheet as described above, the lower limit of the average particle size cannot be reduced so much in consideration of the productivity of the ceramic green sheet. However, there is no such limitation on the first inorganic compound powder, and by using a powder having a smaller particle size than the second inorganic compound powder, the dispersion effect in the wiring pattern layer, and thus the firing shrinkage suppression effect described above. Can be further enhanced.

【0025】次に、上記のセラミックグリーンシート
は、第1主表面に配線パターン層が形成され、該第1主
表面と対向して位置する第2主表面が剥離可能な樹脂フ
ィルムにて覆われてなるものとすることができる。
Next, in the above-mentioned ceramic green sheet, a wiring pattern layer is formed on the first main surface, and the second main surface facing the first main surface is covered with a peelable resin film. Can be

【0026】上記のような樹脂フィルムは、樹脂フィル
ムは、セラミックグリーンシートを形成する際に用いた
キャリアフィルム(例えばドクターブレード法にて形成
する際のキャリアフィルム)を流用することで、樹脂フ
ィルム付セラミックグリーンシートを簡単に製造でき
る。この場合、ビアホールは、セラミックグリーンシー
トを樹脂フィルムとともに貫通する形態で形成すればよ
り能率的である。
The resin film as described above is attached to the resin film by diverting the carrier film used for forming the ceramic green sheet (for example, the carrier film formed by the doctor blade method). Ceramic green sheets can be easily manufactured. In this case, it is more efficient if the via hole is formed so as to penetrate the ceramic green sheet together with the resin film.

【0027】特に薄いセラミックグリーンシートを用い
る場合、樹脂フィルムをセラミックグリーンシートより
も厚く形成しておくと、セラミックグリーンシートのハ
ンドリング性改善効果がより顕著である。一例として、
セラミックグリーンシートの厚さが1〜25μmの場
合、樹脂フィルムの厚さは15〜80μmに調整するこ
とが望ましい。樹脂フィルムの厚さが15μm未満では
樹脂フィルム付セラミックグリーンシートのハンドリン
グ性改善効果が不十分となり、80μmを超える厚さで
はハンドリング性改善効果が飽和して素材の無駄が多く
なるほか、樹脂フィルムの剛性が高くなり、セラミック
グリーンシートから剥がしとる際にセラミックグリーン
シートの一部が樹脂フィルムに付着した形で抉り取られ
たりする不具合を生ずる場合がある。樹脂フィルムの厚
さは、より望ましくは20〜50μmの範囲で調整する
のがよい。
Particularly when a thin ceramic green sheet is used, if the resin film is formed thicker than the ceramic green sheet, the handling effect of the ceramic green sheet is more remarkable. As an example,
When the thickness of the ceramic green sheet is 1 to 25 μm, the thickness of the resin film is preferably adjusted to 15 to 80 μm. When the thickness of the resin film is less than 15 μm, the handling improvement effect of the ceramic green sheet with a resin film becomes insufficient, and when the thickness exceeds 80 μm, the handling improvement effect is saturated and waste of material increases, and The rigidity becomes high, and when peeled off from the ceramic green sheet, a problem may occur in that a part of the ceramic green sheet is scooped out in the form of being attached to the resin film. The thickness of the resin film is more preferably adjusted in the range of 20 to 50 μm.

【0028】[0028]

【発明の実施の形態】以下、この発明の実施の形態を図
面に示す実施例を参照して説明する。図7は、本発明の
適用対象となる積層セラミック電子部品の一実施例たる
表面実装型積層セラミックコンデンサ(以下、単にコン
デンサともいう)40の断面構造を示すものである。該
コンデンサ40は、誘電体セラミック層5と配線パター
ン層6とが交互に積層されるとともに、誘電体セラミッ
ク層5を隔てて対向する配線パターン層6が、誘電体セ
ラミック層5を貫くビア電極8,8’により電気的に接
続された構造を有する。配線パターン層6は、誘電体セ
ラミック層5を介して対向する第1及び第2のコンデン
サ電極6a,6bを含み、ビア電極8,8’が、第1の
コンデンサ電極6aと電気的に導通し第2のコンデンサ
電極6bとは導通しない第1導通型ビア電極8と、第2
のコンデンサ電極6bと電気的に導通し第1のコンデン
サ電極6aとは導通しない第2導通型ビア電極8’とを
含む。そして、第1導通型ビア電極8と第2導通型ビア
電極8’とには、それぞれこれらに選択的に導通するフ
リップチップ型の表面実装端子31が、コンデンサ40
の片側の主表面に形成され、それぞれ表面実装用の金属
バンプ32が設けられている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention will be described below with reference to the examples shown in the drawings. FIG. 7 shows a cross-sectional structure of a surface mount type multilayer ceramic capacitor (hereinafter, also simply referred to as a capacitor) 40 which is an example of a multilayer ceramic electronic component to which the present invention is applied. In the capacitor 40, the dielectric ceramic layers 5 and the wiring pattern layers 6 are alternately laminated, and the wiring pattern layers 6 facing each other across the dielectric ceramic layers 5 penetrate the dielectric ceramic layers 5. , 8 ′ has a structure electrically connected. The wiring pattern layer 6 includes first and second capacitor electrodes 6a and 6b facing each other with the dielectric ceramic layer 5 in between, and the via electrodes 8 and 8'are electrically connected to the first capacitor electrode 6a. A first conductive type via electrode 8 that does not conduct with the second capacitor electrode 6b;
Second conductive type via electrode 8'which is electrically conductive with the capacitor electrode 6b and is not conductive with the first capacitor electrode 6a. Then, the flip chip type surface mount terminal 31 selectively conducting to each of the first conductive type via electrode 8 and the second conductive type via electrode 8 ′ is connected to the capacitor 40.
The metal bumps 32 are formed on the main surface on one side of each of the above, and are provided with metal bumps 32 for surface mounting.

【0029】ビア電極8,8’と配線パターン層6はい
ずれもAg、AgPt、AgPd、Au、Ni及びCu
からなる金属にて構成される。配線パターン層6は、図
9〜図11に示すように、平均粒径が500nm以下
(望ましくは100nm以下、さらに望ましくは50n
m以下)の無機化合物粒子317あるいは316が、上
記金属からなる金属相313中に分散した組織を有す
る。他方、図7において、ビア電極8,8’の、当該ビ
ア電極8,8’により接続される配線パターン層6間の
誘電体セラミック層5内に位置する部分(以下、主要部
ともいう)8aは、無機化合物粒子を含有しない金属相
のみからなる組織を有する。配線パターン層6が、平均
粒径が500nm以下の無機化合物粒子が金属相中に分
散した組織を有することにより、反り等の不具合が軽減
された高品質の表面実装型積層セラミックコンデンサ4
0が実現される。他方、ビア電極8,8’は、主要部8
aが無機化合物粉末を含有しないものとして形成される
ので、導電性が大幅に向上し、ひいてはコンデンサ40
の寄生インダクタンス軽減に有効である。
The via electrodes 8 and 8'and the wiring pattern layer 6 are made of Ag, AgPt, AgPd, Au, Ni and Cu.
It is composed of a metal. As shown in FIGS. 9 to 11, the wiring pattern layer 6 has an average particle size of 500 nm or less (preferably 100 nm or less, more preferably 50 n or less).
(m or less) inorganic compound particles 317 or 316 have a structure in which they are dispersed in a metal phase 313 made of the above metal. On the other hand, in FIG. 7, a portion (hereinafter, also referred to as a main portion) 8a of the via electrode 8 or 8 ′ located in the dielectric ceramic layer 5 between the wiring pattern layers 6 connected by the via electrode 8 or 8 ′. Has a structure composed of only a metal phase containing no inorganic compound particles. Since the wiring pattern layer 6 has a structure in which inorganic compound particles having an average particle diameter of 500 nm or less are dispersed in the metal phase, high-quality surface mount type multilayer ceramic capacitor 4 in which defects such as warpage are reduced
0 is realized. On the other hand, the via electrodes 8 and 8'include the main part 8
Since a is formed so as not to contain the inorganic compound powder, the conductivity is greatly improved, and thus the capacitor 40
It is effective in reducing the parasitic inductance.

【0030】以下、本発明による上記コンデンサ40の
製造工程の一例について説明する。コンデンサ40はセ
ラミックグリーンシートを用いて製造される。該セラミ
ックグリーンシートは、以下のようなドクターブレード
法により製造することができる。まず、誘電体セラミッ
クからなる原料セラミック粉末(例えば、ガラスセラミ
ック粉末の場合、ホウケイ酸ガラス粉末とBaTiO
等のセラミックフィラー粉末との混合粉末:平均粒径は
0.3〜1μm程度)に溶剤(アセトン、メチルエチル
ケトン、ジアセトン、メチルイソブチルケトン、ベンゼ
ン、ブロムクロロメタン、エタノール、ブタノール、プ
ロパノール、トルエン、キシレンなど)、結合剤(アク
リル系樹脂(例えば、ポリアクリル酸エステル、ポリメ
チルメタクリレート)、セルロースアセテートブチレー
ト、ポリエチレン、ポリビニルアルコール、ポリビニル
ブチラールなど)、可塑剤(ブチルベンジルフタレー
ト、ジブチルフタレート、ジメチルフタレート、フタル
酸エステル、ポリエチレングリコール誘導体、トリクレ
ゾールホスフェートなど)、解膠剤(脂肪酸(グリセリ
ントリオレートなど)、界面活性剤(ベンゼンスルホン
酸など)、湿潤剤(アルキルアリルポリエーテルアルコ
ール、ポチエチレングリコールエチルエーテル、ニチル
フェニルグリコール、ポリオキシエチレンエステルな
ど)などの添加剤を配合して混練し、スラリーを作る。
An example of the manufacturing process of the capacitor 40 according to the present invention will be described below. The capacitor 40 is manufactured using a ceramic green sheet. The ceramic green sheet can be manufactured by the following doctor blade method. First, a raw material ceramic powder made of a dielectric ceramic (for example, in the case of glass ceramic powder, borosilicate glass powder and BaTiO 3
Powder mixed with ceramic filler powder such as: average particle diameter of 0.3 to 1 μm) in a solvent (acetone, methyl ethyl ketone, diacetone, methyl isobutyl ketone, benzene, bromochloromethane, ethanol, butanol, propanol, toluene, xylene, etc.) ), Binder (acrylic resin (eg, polyacrylic acid ester, polymethyl methacrylate), cellulose acetate butyrate, polyethylene, polyvinyl alcohol, polyvinyl butyral, etc.), plasticizer (butylbenzyl phthalate, dibutyl phthalate, dimethyl phthalate, phthalate) Acid ester, polyethylene glycol derivative, tricresole phosphate, etc., peptizer (fatty acid (glycerin trioleate, etc.), surfactant (benzene sulfonic acid, etc.), wetting agent ( Le Kill allyl polyether alcohols, spot ethylene glycol ethyl ether, Nitinol Le phenyl glycol, polyoxyethylene esters, etc.) were kneaded by blending additives such as, making a slurry.

【0031】図8に示すように、容器301の開放底
を、ポリエチレンテレフタレート等の樹脂フィルムから
なるキャリアフィルム302にて塞ぎ、容器301内に
上記のスラリー303を充填する。キャリアフィルム3
02は、容器301に対し面内長手方向に所定速度で送
出可能とされる一方、容器301の該送出方向前方側の
側壁部にはドクターブレード304が配置され、その下
縁と、キャリアフィルム302との間には一定量の隙間
305が形成されている。この状態でキャリアフィルム
302の送出を開始すると、キャリアフィルム302上
にはドクターブレード304により隙間305に対応し
た厚さに擦り切られる形で、スラリー塗布層306が形
成される。そして、その送出方向下流側には乾燥チャン
バ307が配置され、キャリアフィルム302上のスラ
リー塗布層306は、このチャンバ307内に流通され
る温風308に暴露されることにより溶媒が蒸発し、セ
ラミックグリーンシート309となる。この工程からも
明らかな通り、セラミックグリーンシート309は、片
側の主表面にキャリアフィルム302が一体化された連
続ストリップ形態で得られ、適当な寸法に切断されて、
積層電子部品の製造に供される。
As shown in FIG. 8, the open bottom of the container 301 is closed with a carrier film 302 made of a resin film such as polyethylene terephthalate, and the above-mentioned slurry 303 is filled in the container 301. Carrier film 3
02 can be delivered to the container 301 in the longitudinal direction in the plane at a predetermined speed, while a doctor blade 304 is disposed on the side wall portion of the container 301 on the front side in the delivery direction, and its lower edge and the carrier film 302. A certain amount of gap 305 is formed between and. When the delivery of the carrier film 302 is started in this state, the slurry coating layer 306 is formed on the carrier film 302 by the doctor blade 304 so as to be scraped to a thickness corresponding to the gap 305. Then, a drying chamber 307 is arranged on the downstream side in the delivery direction, and the slurry coating layer 306 on the carrier film 302 is exposed to the warm air 308 flowing in the chamber 307 to evaporate the solvent, and thus the ceramics. It becomes a green sheet 309. As is apparent from this step, the ceramic green sheet 309 is obtained in the form of a continuous strip in which the carrier film 302 is integrated on the main surface on one side, and cut into an appropriate size.
Used for manufacturing laminated electronic components.

【0032】なお、本実施形態では、セラミックグリー
ンシート309の厚さが3〜25μmとされ、キャリア
フィルム302(樹脂フィルム)の厚さは30〜50μ
mとされている。
In this embodiment, the ceramic green sheet 309 has a thickness of 3 to 25 μm, and the carrier film 302 (resin film) has a thickness of 30 to 50 μm.
It is supposed to be m.

【0033】次に、ビア電極形成用の第1粉末の印刷用
ペースト(以下、ビア電極用ペーストという)を調製す
る。図12に示すように、使用する金属粉末312は、
例えばAg、AgPt、AgPd、Au、Ni及びCu
のいずれかにより構成され、平均粒径が2〜20μmの
範囲で調整されたものである。この金属粉末312に、
ブチルカルビトール等の有機溶剤を、適度な粘度が得ら
れるように配合・調整することによりビア電極用ペース
トが得られる。本実施形態ではAg、AgPd、AgP
tを用いた。
Next, a first powder printing paste for forming a via electrode (hereinafter referred to as a via electrode paste) is prepared. As shown in FIG. 12, the metal powder 312 used is
For example, Ag, AgPt, AgPd, Au, Ni and Cu
The average particle size is adjusted in the range of 2 to 20 μm. In this metal powder 312,
A via electrode paste is obtained by mixing and adjusting an organic solvent such as butyl carbitol so that an appropriate viscosity is obtained. In the present embodiment, Ag, AgPd, AgP
t was used.

【0034】他方、配線パターン層形成用の第2粉末の
印刷用ペースト(以下、配線パターン層用ペーストとい
う)を調製する。図9〜図11に示すように、使用する
金属粉末311は、例えば金属粉末312と材質は同じ
であるが、平均粒径が0.1〜3μmと小さく調整され
たものである。この金属粉末311に、平均粒径500
nm以下(望ましくは100nm以下、さらに望ましく
は50nm以下)の無機化合物粉末を0.5〜30重量
%の範囲にて配合し、さらに、エチルセルロース等の有
機バインダと、ブチルカルビトール等の有機溶剤を、適
度な粘度が得られるように配合・調整することにより配
線パターン層形成用が得られる。
On the other hand, a second powder printing paste (hereinafter referred to as a wiring pattern layer paste) for forming a wiring pattern layer is prepared. As shown in FIGS. 9 to 11, the metal powder 311 used has the same material as that of the metal powder 312, for example, but has an average particle size adjusted to a small value of 0.1 to 3 μm. This metal powder 311 has an average particle size of 500
nm (preferably 100 nm or less, more preferably 50 nm or less) of an inorganic compound powder is blended in the range of 0.5 to 30% by weight, and an organic binder such as ethyl cellulose and an organic solvent such as butyl carbitol are further added. By forming and adjusting so that an appropriate viscosity can be obtained, a wiring pattern layer-forming material can be obtained.

【0035】無機化合物粉末は、図9に示すように、セ
ラミックグリーンシート309の原料セラミック粉末を
第2種無機化合物粉末316として使用してもよいし、
図10に示すように、第2種無機化合物粉末316とと
もに、酸化アルミニウム(Al)、二酸化珪素
(SiO)及び酸化チタン(TiO)の少なくとも
1種からなる第1種無機化合物粉末(平均粒径100n
m以下、望ましくは50nm以下)317を配合して使
用してもよい。さらに、図11に示すように、第1種無
機化合物粉末317を単独で使用してもよい。これらの
無機化合物粉末は、いずれも焼成時において金属粉末3
11が収縮して配線パターン層の金属マトリックス31
3となる際に、その焼成収縮を抑制する働きをなす。こ
の焼成抑制効果に特に優れるのは、第1種無機化合物粉
末317を単独で使用した図11の態様、及び第2種無
機化合物粉末316と配合して使用する図10の態様で
ある。
As the inorganic compound powder, as shown in FIG. 9, the raw material ceramic powder of the ceramic green sheet 309 may be used as the second type inorganic compound powder 316,
As shown in FIG. 10, together with the second type inorganic compound powder 316, the first type inorganic compound powder made of at least one of aluminum oxide (Al 2 O 3 ), silicon dioxide (SiO 2 ) and titanium oxide (TiO 2 ). (Average particle size 100n
m or less, preferably 50 nm or less) 317 may be blended and used. Further, as shown in FIG. 11, the first type inorganic compound powder 317 may be used alone. All of these inorganic compound powders are metal powders 3 during firing.
11 shrinks and the metal matrix 31 of the wiring pattern layer
When it becomes 3, it has a function of suppressing the firing shrinkage. Particularly excellent in this firing suppression effect is the embodiment of FIG. 11 in which the first-type inorganic compound powder 317 is used alone, and the embodiment of FIG. 10 in which it is used in combination with the second-type inorganic compound powder 316.

【0036】上記セラミックグリーンシート309及び
金属ペーストを用い、コンデンサ40は以下のようにし
て製造することができる(以下、説明を容易にするた
め、焼成前の各部の符号及び名称を、焼成後のコンデン
サ40の各部の符号ないし名称にて代用する)。図1
は、その工程の概略を示すもので、(a)に示すよう
に、第2のベース部用セラミックグリーンシート21を
用意する一方、それよりも薄い積層用セラミックグリー
ンシート5を別途用意し、それぞれ複数のビアホール4
を同じ位置に形成するとともに、各ビアホール4内にビ
ア電極用ペーストを充填してビア電極8を形成してお
く。また、セラミックグリーンシート5の片面には、各
ビア電極8に導通する形で、配線パターン層としての内
部電極6(以下、第1及び第2のコンデンサ電極6a,
6bを総称する名称として使用する)を、配線パターン
層用ペーストを用いて印刷形成しておく。次に、(b)
に示すように、これら積層用セラミックグリーンシート
5を第2のベース部用セラミックグリーンシート21上
に順次積層する。そして、(c)に示すように、ビアホ
ール2内にビア電極3を形成した第1のベース部用セラ
ミックグリーンシート1を重ね合わせて圧着し、最終的
に必要とする所定数Nのセラミックグリーンシート5
(これにベース部用のセラミックグリーンシート1及び
21が加わる)と所定数の配線パターン層とを交互に積
層してなる積層グリーン体30を作製する。その後、
(d)に示すように、ベース用のセラミックグリーンシ
ート1に形成されたビア電極3の上に実装パッド31の
パターンを形成し、さらに積層グリーン体30の焼成後
にパッド31上に金属バンプ32を形成することによ
り、面実装型積層セラミックコンデンサ40が得られ
る。
Using the ceramic green sheet 309 and the metal paste, the capacitor 40 can be manufactured as follows. (Hereinafter, in order to facilitate the explanation, the reference numerals and names of the parts before firing are the same as those after firing. The reference numerals or names of the respective parts of the capacitor 40 are used instead. Figure 1
Shows an outline of the process. As shown in (a), a second base ceramic green sheet 21 is prepared, and a lamination ceramic green sheet 5 thinner than the second ceramic green sheet 21 is separately prepared. Multiple via holes 4
Are formed in the same position, and the via electrode 8 is formed by filling each via hole 4 with a via electrode paste. Further, on one surface of the ceramic green sheet 5, an internal electrode 6 (hereinafter referred to as a first and a second capacitor electrode 6a, which is a wiring pattern layer) is formed so as to be electrically connected to each via electrode 8.
6b) is used as a generic name) and is formed by printing using a wiring pattern layer paste. Next, (b)
As shown in FIG. 3, these laminated ceramic green sheets 5 are sequentially laminated on the second base ceramic green sheet 21. Then, as shown in (c), the first base portion ceramic green sheets 1 in which the via electrodes 3 are formed in the via holes 2 are overlapped and pressure-bonded, and a predetermined number N of ceramic green sheets finally required. 5
A laminated green body 30 is produced by alternately laminating (the ceramic green sheets 1 and 21 for the base portion are added thereto) and a predetermined number of wiring pattern layers. afterwards,
As shown in (d), a pattern of the mounting pad 31 is formed on the via electrode 3 formed on the base ceramic green sheet 1, and a metal bump 32 is formed on the pad 31 after firing the laminated green body 30. By forming, the surface mount type multilayer ceramic capacitor 40 is obtained.

【0037】図2は、第1のベース部用セラミックグリ
ーンシート1の製造工程をより詳しく示す図である。図
8の方法により得られたセラミックグリーンシート30
9を、キャリアフィルム302ごと所定長に切断する。
切断されたキャリアフィルム302は、(1)に示すよ
うに、バックテープ11となり、これと一体化されたセ
ラミックグリーンシート1を得る。このセラミックグリ
ーンシート1は、積層用セラミックグリーンシート5以
上の厚みを有する(例えば2〜10倍程度の厚み)もの
とされる。次に(2)に示すように、そのバックテープ
付のベース部用セラミックグリーンシート1に、金型、
数値制御のパンチング手段あるいはレーザ孔開け装置等
のビア形成手段により、所定のパターンで複数のビアホ
ール2を形成する。さらに(3)で、そのビアホール2
に、前記したビア電極用ペーストを、例えば穴埋め印刷
により充填して固化させることにより、ビア電極3を形
成する。なお、第2のベース部用セラミックグリーンシ
ート21は、ビアホールの穿孔とビア電極充填を行わな
い以外は、第1のベース部用セラミックグリーンシート
1と同様に製造される。
FIG. 2 is a diagram showing in more detail the manufacturing process of the first ceramic green sheet 1 for the base portion. Ceramic green sheet 30 obtained by the method of FIG.
9 is cut together with the carrier film 302 into a predetermined length.
As shown in (1), the cut carrier film 302 becomes the back tape 11, and the ceramic green sheet 1 integrated with the back tape 11 is obtained. The ceramic green sheet 1 has a thickness equal to or greater than that of the laminated ceramic green sheet 5 (for example, about 2 to 10 times as thick). Next, as shown in (2), the base tape ceramic green sheet 1 with the back tape is attached to the mold,
A plurality of via holes 2 are formed in a predetermined pattern by numerically controlled punching means or via forming means such as a laser drilling device. Furthermore, in (3), the via hole 2
Then, the via electrode 3 is formed by filling and solidifying the above-mentioned via electrode paste by, for example, hole filling printing. The second base green ceramic sheet 21 is manufactured in the same manner as the first base green ceramic sheet 1 except that the via holes are not punched and the via electrodes are not filled.

【0038】また、図3の(1)に示すように、積層用
のセラミックグリーンシート5を用意する。これは上述
と同様のバックテープ(キャリアフィルム)11を有
し、ベース用のシートより薄く形成されたものである。
さらに図3の(2)に示すように、上述のようなビア形
成手段により積層用セラミックグリーンシート5の所定
の位置にビアホール4を形成する。次に(3)に示すよ
うに、ビア電極用ペーストをビアホール4内に、例えば
穴埋め印刷により充填することにより、ビア電極8を形
成する。そして、(4)に示すように、そのビアホール
4が開けられたセラミックグリーンシート5のバックテ
ープ11とは反対側のシート面(主表面)に、前記した
配線パターン層ペーストを、例えばスクリーン印刷によ
り所定のパターンで塗布することにより所定パターンの
内部電極6(第1のコンデンサ電極6a)を形成する。
Further, as shown in FIG. 3A, a ceramic green sheet 5 for lamination is prepared. This has a back tape (carrier film) 11 similar to that described above and is formed to be thinner than the base sheet.
Further, as shown in FIG. 3B, the via hole 4 is formed at a predetermined position of the laminated ceramic green sheet 5 by the above-mentioned via forming means. Next, as shown in (3), the via electrode 8 is formed by filling the via electrode paste into the via hole 4 by, for example, hole filling printing. Then, as shown in (4), the above-mentioned wiring pattern layer paste is applied to the sheet surface (main surface) on the side opposite to the back tape 11 of the ceramic green sheet 5 in which the via holes 4 are opened by, for example, screen printing. By applying in a predetermined pattern, the internal electrode 6 (first capacitor electrode 6a) having a predetermined pattern is formed.

【0039】また、同様に(5)〜(6)に示すよう
に、積層用の別のセラミックグリーンシート5に、ビア
ホール4を導電ペーストで埋めてビア電極8を形成し、
さらに(4)とは別の配置パターンで内部電極6(第1
のコンデンサ電極6b)を形成する。つまり、シートに
対する第1の配置パターンで内部電極6を保持するビア
電極付の第1のセラミックグリーンシート5(図3の
(4))と、シートに対する第2の配置パターンで内部
電極6を保持する、ビア電極付の第2のセラミックグリ
ーンシート5(図3の(6))とを作製する。
Similarly, as shown in (5) to (6), the via hole 4 is filled with the conductive paste in another ceramic green sheet 5 for lamination to form the via electrode 8.
Further, the internal electrode 6 (first electrode) is arranged in an arrangement pattern different from that of (4).
To form the capacitor electrode 6b). That is, the first ceramic green sheet 5 with a via electrode that holds the internal electrodes 6 in the first arrangement pattern with respect to the sheet ((4) in FIG. 3) and the internal electrodes 6 with the second arrangement pattern in the sheet are held. Then, the second ceramic green sheet 5 with a via electrode ((6) in FIG. 3) is prepared.

【0040】これら2種類のものを交互に重ねることに
より、セラミックグリーンシート5と内部電極6とを交
互に積層することができる。ここで、セラミックグリー
ンシート1は内部電極6の間に介在すべき誘電体として
の機能と、2種類の内部電極(つまり、第1及び第2の
コンデンサ電極6a,6b)をその種類毎に区別して保
持(担持)する保持体ないし担持体の役割を果たす。
By alternately stacking these two types, the ceramic green sheets 5 and the internal electrodes 6 can be alternately stacked. Here, the ceramic green sheet 1 functions as a dielectric to be interposed between the internal electrodes 6 and separates two types of internal electrodes (that is, the first and second capacitor electrodes 6a and 6b) for each type. It plays the role of a holding body or a holding body that holds (carries) separately.

【0041】そして、図4のように、ビア電極8が形成
されるとともにバックテープ11とは反対側のシート面
にそれぞれ内部電極6が形成された積層用のセラミック
グリーンシート5を、第2のベース部となるセラミック
グリーンシート21上に複数枚積層する。より詳しく
は、第2のベース部となるセラミックグリーンシート2
1のバックテープ11とは反対側のシート面に、積層用
のセラミックグリーンシート5の片面に形成された内部
電極6が対面するように、セラミックグリーンシート5
を重ねあわせ、積層方向に加圧して圧着する。次にその
圧着されたセラミックグリーンシート5のバックテープ
11を剥がした後、その剥がした後のシート面に次のセ
ラミックグリーンシート5を、自身の片面に形成された
内部電極6が対面するようにして同様に圧着する。
Then, as shown in FIG. 4, the laminated ceramic green sheet 5 having the via electrode 8 formed therein and the internal electrode 6 formed on the sheet surface on the side opposite to the back tape 11 is formed into a second ceramic green sheet. A plurality of layers are laminated on the ceramic green sheet 21 that serves as the base portion. More specifically, the ceramic green sheet 2 serving as the second base portion
The ceramic green sheet 5 so that the internal electrode 6 formed on one surface of the laminating ceramic green sheet 5 faces the sheet surface opposite to the back tape 11 of FIG.
Are stacked, and pressure is applied in the stacking direction for pressure bonding. Next, the back tape 11 of the pressure-bonded ceramic green sheet 5 is peeled off, and the next ceramic green sheet 5 is placed on the sheet surface after the peeling so that the internal electrodes 6 formed on one side of the ceramic green sheet 5 face each other. And crimp in the same way.

【0042】以下同様にして、セラミックグリーンシー
ト5を、各内部電極6を交互に挟み込んでラミネートす
るように順次圧着していき(図5参照)、予定された積
層数に達すれば、図6に示すように、第1のベース部と
なるセラミックグリーンシート1を積層・圧着すること
により、積層グリーン体30を得る。なお、セラミック
グリーンシート5及びセラミックグリーンシート1は、
先に一括して重ね合わせてから積層方向に加圧すること
もできるが、上記のように1層ごとに加圧して圧着を行
うほうが、層厚方向の加圧履歴を均等化でき、欠陥の少
ない積層グリーン体30を得る上で有利である。このよ
うに積層された複数のセラミックグリーンシート5の各
ビア電極8(ビア電極形成用導電部とも言える)は、積
層グリーン体30の厚さ方向(積層方向)にお互いに連
結して適数本の連結(集合)ビア電極を構成し、さらに
これらのビア電極が、第1のベース部となるセラミック
グリーンシートのビア電極3とも電気的に接続されて、
積層グリーン体30の片側の主表面に露出したビア電極
8,8’となる。これらは通常2グループ、具体的には
コンデンサの正極・負極の各グループに分けることがで
きる。その一方が第一導通型ビア電極8であり、他方が
第二導通型ビア電極8’である。図6に示すように、こ
れらビア電極8,8’に導通する内部電極6(コンデン
サ電極6a,6b)は、セラミックグリーンシート5を
介して絶縁形態にて部分的に対向することにより、コン
デンサ構造を形成している。
In the same manner, the ceramic green sheets 5 are sequentially crimped so that the internal electrodes 6 are alternately sandwiched and laminated (see FIG. 5), and when the planned number of layers is reached, FIG. 6 is obtained. As shown, the laminated green body 30 is obtained by laminating and pressure-bonding the ceramic green sheets 1 which are the first base portions. The ceramic green sheet 5 and the ceramic green sheet 1 are
It is also possible to first stack them all together and then apply pressure in the stacking direction, but by applying pressure for each layer to perform pressure bonding as described above, the pressure history in the layer thickness direction can be made uniform and there are few defects. This is advantageous in obtaining the laminated green body 30. The via electrodes 8 (also referred to as via electrode forming conductive portions) of the plurality of ceramic green sheets 5 stacked in this manner are connected to each other in the thickness direction (stacking direction) of the stacked green body 30 and an appropriate number of them are formed. Connecting (collective) via electrodes, and these via electrodes are also electrically connected to the via electrodes 3 of the ceramic green sheet that is the first base portion,
The via electrodes 8 and 8 ′ are exposed on the main surface of one side of the laminated green body 30. These can be generally divided into two groups, specifically, positive and negative electrode groups of capacitors. One of them is the first conductive type via electrode 8 and the other is the second conductive type via electrode 8 ′. As shown in FIG. 6, the internal electrodes 6 (capacitor electrodes 6a and 6b) that are electrically connected to the via electrodes 8 and 8'are partially opposed to each other in an insulating form with the ceramic green sheet 5 interposed therebetween, thereby forming a capacitor structure. Is formed.

【0043】図6においては、さらに露出するビア電極
3に対して、後の金属バンプの形成のための実装パッド
31を、所定の導電ペースト、例えば前述のビア電極や
内部電極と同様な導電ペーストを用いてスクリーン印刷
等により印刷する。このような積層グリーン体30を必
要に応じて所定のグリーンチップの形状に切断した後、
これを所定の温度と雰囲気中で脱脂・焼成し、図7に示
す積層セラミックコンデンサの積層焼成体40を得る。
焼成後には、その積層焼成体40のパッド31上に、必
要な金属バンプ32、例えばハンダバンプを形成し、積
層セラミックコンデンサチップ(部品)とする。
In FIG. 6, a mounting pad 31 for later forming metal bumps is provided on a further exposed via electrode 3 with a predetermined conductive paste, for example, a conductive paste similar to the above-mentioned via electrode and internal electrode. Is printed by screen printing or the like. After cutting such a laminated green body 30 into a predetermined green chip shape as necessary,
This is degreased and fired at a predetermined temperature and atmosphere to obtain a laminated fired body 40 of the laminated ceramic capacitor shown in FIG.
After firing, necessary metal bumps 32, for example, solder bumps are formed on the pads 31 of the laminated fired body 40 to form a laminated ceramic capacitor chip (component).

【0044】この焼成に際して、内部電極6(配線パタ
ーン層)を形成する配線パターン層用ペーストには、前
記した平均粒径の無機化合物粉末が配合されており、図
16に示すように、内部電極6の収縮に適度で均一な遅
れが生ずるとともに、最終的な収縮量も抑制される。そ
の結果、図13に示すようなセラミックグリーンシート
5との間の収縮差に基づく反りの発生が抑制され、焼成
後の積層セラミックコンデンサチップに反りや凹凸など
の不具合が発生することが効果的に防止される。積層セ
ラミックコンデンサの場合、内部電極6の面積が大きい
ので、焼成時におけるセラミックグリーンシート5との
間の収縮挙動の差の影響を受けやすく、本発明の適用に
よる波及効果は特に大きい。他方、ビア電極3,8は無
機化合物粉末を含有しないビア電極用ペーストが使用さ
れ、その金属粉末の粒径も配線パターン層用ペーストよ
りは大きく設定されてビアホール内への充填率も高めら
れるから、導電性が良好である。さらに、図3に示すよ
うに、積層用のグリーンシート5は、ビアホール4への
ペースト充填を行ってから、積層を行うようにしている
ので、配線パターン層(内部電極)6間の個々のビア電
極部分を高密度化できる利点がある。
At the time of this firing, the wiring pattern layer paste for forming the internal electrodes 6 (wiring pattern layer) contains the above-mentioned inorganic compound powder having an average particle diameter, and as shown in FIG. A moderate and uniform delay occurs in the contraction of No. 6, and the final contraction amount is also suppressed. As a result, the occurrence of warpage due to the difference in contraction with the ceramic green sheet 5 as shown in FIG. 13 is suppressed, and defects such as warpage and unevenness occur effectively in the laminated ceramic capacitor chip after firing. To be prevented. In the case of a monolithic ceramic capacitor, since the area of the internal electrode 6 is large, it is easily affected by the difference in contraction behavior between the internal electrode 6 and the ceramic green sheet 5, and the ripple effect by the application of the present invention is particularly large. On the other hand, for the via electrodes 3 and 8, a via electrode paste containing no inorganic compound powder is used, and the particle size of the metal powder is set to be larger than that of the wiring pattern layer paste, so that the filling rate in the via hole is increased. , Good conductivity. Further, as shown in FIG. 3, since the green sheets 5 for lamination are laminated after the via holes 4 are filled with the paste, the individual vias between the wiring pattern layers (internal electrodes) 6 are formed. There is an advantage that the density of the electrode portion can be increased.

【0045】なお、図17に示すように、ビアホール4
へのペースト充填を行わない積層用グリーンシート5の
積層と、その積層されたグリーンシート5のビアホール
4へのペースト充填とを交互に行うようにしても、ビア
ホール4へのペースト充填はグリーンシート5を単位と
して分割して行われるので、1回あたりの充填深さが減
少し、配線パターン層(内部電極)6間の個々のビア電
極部分の高密度化を図ることができる。この実施形態で
は、第2のベース部用セラミックグリーンシート21上
に第3のビア電極15を有する第2のセラミックグリー
ンシート13を重ねて圧着し、そのバックテープ11を
剥がした状態で、所定位置にビアホール4が形成された
積層用のセラミックグリーンシート(内部電極6を形成
済み)5を圧着して積層し(、)、かつそのビアホ
ール4にペーストを充填してビア電極8を形成する
()。さらに、そのビア電極8を形成したセラミック
グリーンシート5の上に、別のセラミックグリーンシー
ト5を積層・圧着し(、)、またそのシート5のビ
アホール4をペーストで埋めてビア電極8を形成する
()。
As shown in FIG. 17, the via hole 4
Even if the stacking of the green sheets 5 for stacking without filling the paste into the via holes 4 and the paste filling of the stacked green sheets 5 into the via holes 4 are alternately performed, the paste filling into the via holes 4 is not performed. Since it is divided into units, the filling depth per time can be reduced and the density of individual via electrode portions between the wiring pattern layers (internal electrodes) 6 can be increased. In this embodiment, the second ceramic green sheet 13 having the third via electrode 15 is overlaid on the second ceramic green sheet 21 for the base portion and pressure-bonded, and the back tape 11 is peeled off at a predetermined position. A ceramic green sheet for lamination (internal electrode 6 is already formed) 5 having a via hole 4 formed therein is pressure-bonded and laminated (,), and the via hole 4 is filled with a paste to form a via electrode 8 (). . Further, another ceramic green sheet 5 is laminated and pressure-bonded (,) on the ceramic green sheet 5 on which the via electrode 8 is formed, and the via hole 4 of the sheet 5 is filled with paste to form the via electrode 8. ().

【0046】なお、以上の実施形態は、すべて積層セラ
ミックコンデンサを例にとったが、コンデンサ以外に、
積層セラミックインダクタ等の他の積層セラミック電子
部品にこの発明を適用することもできる。
In the above embodiments, the laminated ceramic capacitor is taken as an example, but other than the capacitor,
The present invention can be applied to other monolithic ceramic electronic components such as monolithic ceramic inductors.

【図面の簡単な説明】[Brief description of drawings]

【図1】積層セラミックコンデンサの製造方法の、本発
明の第1に係る一例を示す工程説明図。
FIG. 1 is a process explanatory view showing an example according to a first aspect of the present invention of a method for manufacturing a monolithic ceramic capacitor.

【図2】図1における第1のベース部用セラミックグリ
ーンシートの製造工程を詳細に説明する図。
FIG. 2 is a diagram illustrating in detail the manufacturing process of the first ceramic green sheet for the base portion in FIG.

【図3】同じく積層用セラミックグリーンシートの製造
工程を詳細に説明する図。
FIG. 3 is a diagram for explaining the manufacturing process of the laminated ceramic green sheet in detail.

【図4】積層用セラミックグリーンシートの積層工程の
説明図。
FIG. 4 is an explanatory view of a stacking process of a ceramic green sheet for stacking.

【図5】図4に続く説明図。FIG. 5 is an explanatory diagram following FIG. 4;

【図6】図1の工程を用いた場合の積層グリーン体の完
成状態を示す説明図。
FIG. 6 is an explanatory diagram showing a completed state of a laminated green body when the process of FIG. 1 is used.

【図7】図6の積層グリーン体を用いて製造された面実
装型積層セラミックコンデンサの断面構造を示す図。
FIG. 7 is a view showing a cross-sectional structure of a surface mount type multilayer ceramic capacitor manufactured by using the multilayer green body of FIG.

【図8】ドクターブレード法によるセラミックグリーン
シートの製造工程説明図。
FIG. 8 is an explanatory view of a manufacturing process of a ceramic green sheet by a doctor blade method.

【図9】第2導電体粉末における無機化合物粉末の第1
の配合形態を示す模式図。
FIG. 9 is a first inorganic compound powder in the second conductor powder.
FIG.

【図10】同じく第2の配合形態を示す模式図。FIG. 10 is a schematic diagram showing a second formulation.

【図11】同じく第3の配合形態を示す模式図。FIG. 11 is a schematic diagram showing a third compounding form.

【図12】第1導電体粉末の模式図。FIG. 12 is a schematic view of a first conductor powder.

【図13】配線パターン層とセラミックグリーンシート
との焼成収縮の際により反りが生ずる様子を説明する
図。
FIG. 13 is a diagram for explaining how warpage occurs due to firing shrinkage of a wiring pattern layer and a ceramic green sheet.

【図14】金属粉末のみからなる配線パターン層が大き
く収縮する様子を説明する図。
FIG. 14 is a diagram illustrating a state in which a wiring pattern layer made of only metal powder is greatly contracted.

【図15】金属粉末に無機化合物粉末を配合することに
より収縮抑制を図る様子を説明する図。
FIG. 15 is a diagram illustrating a state of suppressing shrinkage by mixing an inorganic compound powder with a metal powder.

【図16】その収縮抑制により反り防止がなされる様子
を説明する図。
FIG. 16 is a diagram illustrating how warpage is prevented by suppressing the contraction.

【図17】積層セラミックコンデンサの製造方法の、本
発明の第2に係る一例を、本発明の第1との相違点のみ
抽出して示す工程説明図。
FIG. 17 is a process explanatory view showing an example of a method for manufacturing a monolithic ceramic capacitor according to a second aspect of the present invention by extracting only the differences from the first aspect of the present invention.

【符号の説明】[Explanation of symbols]

1,5,21 セラミックグリーンシート(シート本
体) 6 内部電極(配線パターン層、コンデンサ電極) 6a 第1のコンデンサ電極 6b 第2のコンデンサ電極 3,15 ビア電極 8 ビア電極(第1導通型ビア電極) 8’ビア電極(第2導通型ビア電極) 11 バックテープ(樹脂フィルム) 30 積層グリーン体 40 積層セラミックコンデンサ 311,312 金属粉末 317 第1種無機化合物粉末 316 第2種無機化合物粉末
1, 5, 21 Ceramic green sheet (sheet body) 6 Internal electrode (wiring pattern layer, capacitor electrode) 6a First capacitor electrode 6b Second capacitor electrode 3,15 Via electrode 8 Via electrode (first conduction type via electrode) ) 8'via electrode (second conduction type via electrode) 11 back tape (resin film) 30 laminated green body 40 laminated ceramic capacitors 311 and 312 metal powder 317 type 1 inorganic compound powder 316 type 2 inorganic compound powder

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 学 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E001 AB03 AE02 AH01 AH09 AJ01 AJ02 5E082 AB03 CC02 CC03 EE04 EE35 FF05 FG26 FG46    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Manabu Sato             14-18 Takatsuji-cho, Mizuho-ku, Nagoya City, Aichi Prefecture             Inside this special ceramics company F-term (reference) 5E001 AB03 AE02 AH01 AH09 AJ01                       AJ02                 5E082 AB03 CC02 CC03 EE04 EE35                       FF05 FG26 FG46

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1のベース部用セラミックグリーンシ
ートと第2のベース部用セラミックグリーンシートとの
間に、複数の積層用セラミックグリーンシートと配線パ
ターン層とが交互に積層され、かつ、2以上の積層用セ
ラミックグリーンシートの積層部を貫くように形成され
たビアホール内に、積層された複数の配線パターン層の
少なくとも1つと、焼成後において電気的に導通するこ
ととなるビア電極を形成した積層グリーン体を作製する
工程と、 その積層グリーン体を焼成する工程とを含み、 前記配線パターン層を形成する第2導電体粉末は、金属
粉末と、平均粒径が500nm以下の無機化合物粉末と
を含有し、 さらに、前記ビア電極を形成する第1導電体粉末は無機
化合物粉末を含有しないか、又は前記第2導電体粉末よ
りもその含有率が低くされ、さらに、 前記積層グリーン体を作製する工程において、前記積層
用セラミックグリーンシートに形成されたビアホール内
に前記第1導電体粉末を充填して充填済み積層用セラミ
ックグリーンシートとなした後、前記第1のベース部用
セラミックグリーンシート及び第2のベース部用セラミ
ックグリーンシートのいずれかの主表面上に、前記充填
済み積層用セラミックグリーンシートを積層することを
特徴とする積層セラミック電子部品の製造方法。
1. A plurality of laminating ceramic green sheets and wiring pattern layers are alternately laminated between a first base ceramic green sheet and a second ceramic green sheet, and 2 In the via hole formed so as to penetrate the laminated portion of the above-mentioned laminated ceramic green sheet, at least one of the plurality of laminated wiring pattern layers was formed with a via electrode which is electrically connected after firing. The second conductor powder forming the wiring pattern layer includes a metal powder and an inorganic compound powder having an average particle diameter of 500 nm or less, which includes a step of producing a laminated green body and a step of firing the laminated green body. Furthermore, the first conductor powder forming the via electrode does not contain an inorganic compound powder, or is less than the second conductor powder. And a filled ceramic green sheet for laminating, wherein in the step of producing the laminated green body, the via holes formed in the laminated ceramic green sheet are filled with the first conductor powder. After that, the filled ceramic green sheet for lamination is laminated on the main surface of either the first ceramic green sheet for the base portion or the ceramic green sheet for the second base portion. Manufacturing method of ceramic electronic components.
【請求項2】 第1のベース部用セラミックグリーンシ
ートと第2のベース部用セラミックグリーンシートとの
間に、複数の積層用セラミックグリーンシートと配線パ
ターン層とが交互に積層され、かつ、2以上の積層用セ
ラミックグリーンシートの積層部を貫くように形成され
たビアホール内に、積層された複数の配線パターン層の
少なくとも1つと、焼成後において電気的に導通するこ
ととなるビア電極を形成した積層グリーン体を作製する
工程と、 その積層グリーン体を焼成する工程とを含み、 前記配線パターン層を形成する第2導電体粉末は、金属
粉末と、平均粒径が500nm以下の無機化合物粉末と
を含有し、 さらに、前記ビア電極を形成する第1導電体粉末は無機
化合物粉末を含有しないか、又は前記第2導電体粉末よ
りもその含有率が低くされ、さらに、 前記積層グリーン体を作製する工程において、前記第1
のベース部用セラミックグリーンシート及び第2のベー
ス部用セラミックグリーンシートのいずれかの主表面上
に、前記ビアホール内に前記第1導電体粉末を充填しな
い状態の積層用セラミックグリーンシートを積層する工
程と、その積層された積層用セラミックグリーンシート
の前記ビアホールへの前記第1導電体粉末の充填とを交
互に繰り返すことを特徴とする積層セラミック電子部品
の製造方法。
2. A plurality of laminating ceramic green sheets and wiring pattern layers are alternately laminated between the first base ceramic green sheet and the second ceramic green sheet, and 2 In the via hole formed so as to penetrate the laminated portion of the above-mentioned laminated ceramic green sheet, at least one of the plurality of laminated wiring pattern layers was formed with a via electrode which is electrically connected after firing. The second conductor powder forming the wiring pattern layer includes a metal powder and an inorganic compound powder having an average particle diameter of 500 nm or less, which includes a step of producing a laminated green body and a step of firing the laminated green body. Furthermore, the first conductor powder forming the via electrode does not contain an inorganic compound powder, or is less than the second conductor powder. In the step of producing the laminated green body, and
A step of laminating a laminating ceramic green sheet in a state in which the first conductor powder is not filled in the via hole on either main surface of the base ceramic green sheet or the second ceramic green sheet And a method of manufacturing the laminated ceramic electronic component, wherein the filling of the first conductor powder into the via holes of the laminated ceramic green sheets is alternately repeated.
【請求項3】 前記積層用セラミックグリーンシートを
1層積層する毎に、その積層された積層用セラミックグ
リーンシートを積層方向に加圧する請求項1又は2に記
載の積層セラミック電子部品の製造方法。
3. The method for producing a laminated ceramic electronic component according to claim 1, wherein each time one of the laminated ceramic green sheets is laminated, the laminated laminated ceramic green sheet is pressed in the laminating direction.
【請求項4】 前記ビア電極の一部を、前記第1のベー
ス部用セラミックグリーンシートと第2のベース部用セ
ラミックグリーンシートとの少なくともいずれかの表面
に形成されるフリップチップ型表面実装用端子に導通さ
せ、前記積層セラミック電子部品を表面実装型部品とし
て製造する請求項1ないし3のいずれか1項に記載の積
層セラミック電子部品の製造方法。
4. A flip-chip type surface mounting device, wherein a part of the via electrode is formed on at least one surface of the first base ceramic green sheet and the second base ceramic green sheet. The method for producing a monolithic ceramic electronic component according to claim 1, wherein the monolithic ceramic electronic component is electrically connected to a terminal and the monolithic ceramic electronic component is produced as a surface mount type component.
【請求項5】 前記配線パターン層が前記積層用セラミ
ックグリーンシートを介して対向する第1及び第2のコ
ンデンサ電極を含み、 前記ビア電極が、第1のコンデンサ電極と電気的に導通
し第2のコンデンサ電極とは導通しない第1導通型ビア
電極と、第2のコンデンサ電極と電気的に導通し第1の
コンデンサ電極とは導通しない第2導通型ビア電極とを
含み、 前記フリップチップ型表面実装用端子を、前記第1導通
型ビア電極と第2導通型ビア電極とのいずれかに選択的
に導通するものとして形成することにより、前記表面実
装型部品を表面実装型積層セラミックコンデンサとして
製造する請求項4に記載の積層セラミック電子部品の製
造方法。
5. The wiring pattern layer includes first and second capacitor electrodes facing each other with the laminated ceramic green sheet interposed therebetween, and the via electrode is electrically connected to the first capacitor electrode to form a second capacitor electrode. A first conductive type via electrode that is not conductive with the capacitor electrode of No. 2 and a second conductive type via electrode that is electrically conductive with the second capacitor electrode and is not conductive with the first capacitor electrode. The mounting terminal is formed as one that selectively conducts to either the first conductive type via electrode or the second conductive type via electrode, thereby manufacturing the surface mount type component as a surface mount type multilayer ceramic capacitor. The method for manufacturing a monolithic ceramic electronic component according to claim 4.
【請求項6】 前記無機化合物粉末は、前記セラミック
グリーンシートを構成する前記誘電体セラミック粉末よ
りも平均粒径の小さい請求項1ないし5のいずれか1項
に記載の積層セラミック電子部品の製造方法。
6. The method for manufacturing a laminated ceramic electronic component according to claim 1, wherein the inorganic compound powder has an average particle size smaller than that of the dielectric ceramic powder forming the ceramic green sheet. .
【請求項7】 前記無機化合物粉末は、酸化アルミニウ
ム、二酸化珪素及び酸化チタンの少なくとも1種からな
る第1種無機化合物粒子と、前記誘電体セラミック層と
同一材質からなる第2種無機化合物粒子との少なくとも
一方を含有する請求項1ないし6のいずれか1項に記載
の積層セラミック電子部品の製造方法。
7. The inorganic compound powder comprises first type inorganic compound particles made of at least one of aluminum oxide, silicon dioxide and titanium oxide, and second type inorganic compound particles made of the same material as the dielectric ceramic layer. 7. The method for manufacturing a monolithic ceramic electronic component according to claim 1, further comprising at least one of the above.
【請求項8】 前記第2種無機化合物粉末は、強誘電性
ペロブスカイト型酸化物粉末を含有するものである請求
項7記載の積層セラミック電子部品の製造方法。
8. The method for producing a laminated ceramic electronic component according to claim 7, wherein the second type inorganic compound powder contains a ferroelectric perovskite type oxide powder.
JP2001352091A 2001-11-16 2001-11-16 Manufacturing method of laminated ceramic electronic component Pending JP2003151845A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001352091A JP2003151845A (en) 2001-11-16 2001-11-16 Manufacturing method of laminated ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001352091A JP2003151845A (en) 2001-11-16 2001-11-16 Manufacturing method of laminated ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2003151845A true JP2003151845A (en) 2003-05-23

Family

ID=19164317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001352091A Pending JP2003151845A (en) 2001-11-16 2001-11-16 Manufacturing method of laminated ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2003151845A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637680A (en) * 2013-11-06 2015-05-20 三星电机株式会社 Multilayer ceramic capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637680A (en) * 2013-11-06 2015-05-20 三星电机株式会社 Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
CN102543424B (en) Multilayer ceramic electronic component and a method for manufacturing the same
JP2002094244A (en) Method for manufacturing ceramic multi-layer board and unburned ceramic laminated body
KR20130065199A (en) Conductive paste for external electrode, multi-layered ceramic electronic parts fabricated by using the same and fabricating method thereof
JP2010045209A (en) Method of manufacturing laminated ceramic electronic component
JP2004186339A (en) Conductive paste for internal electrode of multilayer electronic component and multilayer electronic component using the same
CN116544034A (en) Ceramic electronic component and method for manufacturing the same
JP4385726B2 (en) Conductive paste and method for producing multilayer ceramic capacitor using the same
JP4018898B2 (en) Multilayer ceramic electronic components
JP2003151852A (en) Manufacturing method of laminated ceramic electronic component
JP2003158031A (en) Method of manufacturing multilayer ceramic electronic component
JP2003151845A (en) Manufacturing method of laminated ceramic electronic component
KR20170121105A (en) Multi-layered ceramic electronic parts
JP2003115416A (en) Conductive paste, method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component
JP2003151853A (en) Manufacturing method of laminated ceramic electronic component
JP2003151844A (en) Ceramic green sheet and manufacturing method of laminated ceramic electronic component using it
JP2003151846A (en) Manufacturing method of laminated ceramic electronic component
JP4817855B2 (en) Capacitor built-in wiring board and manufacturing method thereof
JP2006093484A (en) Glass ceramic multilayer wiring board with built-in capacitor
JP6527612B2 (en) Multilayer ceramic capacitor
JP2010153554A (en) Ceramic substrate, and method of manufacturing the same
JP2002198250A (en) Laminated electronic component
JP3898653B2 (en) Manufacturing method of glass ceramic multilayer wiring board
JP2006156595A (en) Wiring board with built-in capacitor
JP2860734B2 (en) Multilayer ceramic component, method for manufacturing the same, and internal conductor paste
JP3987810B2 (en) Ceramic wiring board