JP2003150947A - 非線形処理用プロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 バスを介して入力されるデータの非線形処理
を効率的に実行することにより、信号処理の高速化を図
ることができる非線形処理用プロセッサを提供する。 【解決手段】 非線形処理用プロセッサとしてのＬＵＴ
ユニット１１５は、システムバス１０９から転送される
バス幅に等しいかまたはそれより小さいビット数のたと
えば３２ビットのデータを一時的に記憶するための入力
レジスタ３０１と、入力レジスタ３０１を経て転送され
る複数の処理単位、たとえば４個の８ビットデータに分
けられた３２ビットのデータに対して、処理単位に分け
た個数と同じ数の４個のルックアップテーブルＬＴＵ０
〜ＬＴＵ３を用いて並列に非線形処理を実行し得るＬＵ
Ｔ３０３と、を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非線形処理用プロ
セッサに関し、特に、画像データを処理するための非線
形処理用プロセッサに関する。

【０００２】

【従来の技術】デジタル信号処理専用のマイクロプロセ
ッサであるＤＳＰ（Digital Signal Processor）におい
ては、高速処理のための手法として、１つの命令で複数
のデータを同時に処理するＳＩＭＤ（Single Instructi
on Multiple Data）方式が一般に採用されている。

【０００３】近年、画像データを高速に処理するため
に、ＳＩＭＤ方式を採用したＤＳＰが用いられてきてい
る。画像データは、通常、各画素が（カラーの場合各色
ごとに）８ビット、すなわち２５６階調で表現されるた
め、８ビットデータ単位で処理される。ＳＩＭＤ方式の
ＤＳＰによれば、たとえばバス幅３２ビットのシステム
バスを介して一度に入力された３２ビットのデータに対
して、４つの８ビットデータに分けて並列に、加算演
算、乗算演算、積和演算などの線形処理を同時に実行す
ることができる。

【０００４】一方、画像処理においては、上記した線形
処理以外に、濃度変換（対数変換）処理などの非線形処
理が存在する。このような非線形処理は、一般に、変換
前のデータに対応した変換後のデータがすべて準備され
ているルックアップテーブルを用いたデータ変換処理に
より実行可能である。ルックアップテーブルは、システ
ムバス上の汎用メモリ内に割り当てられる。そして、変
換前のデータにルックアップテーブルの先頭アドレスを
加えた値をアドレスとして指定してメモリ内のデータを
読み取ることにより、変換後のデータが得られる。

【０００５】

【発明が解決しようとする課題】ところで、システムバ
スから入力されたたとえば３２ビットのデータを１つの
ルックアップテーブルを用いて非線形処理する場合、２
の３２乗、すなわち約４．３Ｇバイトの容量のルックア
ップテーブルが必要となり、容量が過大となって実現が
困難である。したがって、この場合、たとえば８ビット
データ単位で処理できるルックアップテーブル（２５６
バイト）を４個用いて非線形処理を実行せざるを得な
い。

【０００６】しかしながら、上記したルックアップテー
ブルを用いた非線形処理はアドレスを指定してメモリに
アクセスすることにより実行されるので、ルックアップ
テーブルを分割した場合にはメモリへのアクセス動作を
各ルックアップテーブルに対応して順番に行わなければ
ならい。このため、線形処理を並列に実行可能なＤＳＰ
を用いても、後工程の非線形処理に時間がかかるために
全体的な処理能力の向上が図れないという問題があっ
た。

【０００７】本発明は、かかる課題を解決するためにな
されたものであり、本発明の目的は、バスを介して入力
されるデータの非線形処理を効率的に実行することによ
り、信号処理の高速化を図ることができる非線形処理用
プロセッサを提供することである。

【０００８】

【課題を解決するための手段】本発明の目的は、下記す
る手段により達成される。

【０００９】（１）バスを介して入力されるバス幅以下
のビット数のデータを一時的に記憶するための入力デー
タ記憶部と、前記入力データ記憶部を経て転送される複
数の処理単位に分けられた前記データに対して、前記デ
ータが前記処理単位に分けられた個数と同じ数のルック
アップテーブルを用いて並列に、所定の非線形処理を実
行し得る非線形処理部と、を有することを特徴とする非
線形処理用プロセッサ。

【００１０】（２）前記入力データ記憶部には、バス幅
以下のビット数のデータに対して前記複数の処理単位に
分けて並列に所定の線形処理を実行し得る線形処理用プ
ロセッサから出力されるデータが、前記バスを介して入
力されることを特徴とする上記（１）に記載の非線形処
理用プロセッサ。

【００１１】（３）前記ルックアップテーブルに所定時
に書き込まれる変換用のデータを一時的に記憶するため
の記憶部をさらに有することを特徴とする上記（１）ま
たは（２）に記載の非線形処理用プロセッサ。

【００１２】（４）前記データは、画像データであるこ
とを特徴とする上記（１）〜（３）のいずれか１つに記
載の非線形処理用プロセッサ。

【００１３】（５）前記非線形処理部は、画像データと
して得られた原稿の反射率に比例した信号を濃度に比例
した信号に変換するための濃度変換処理、および濃度に
比例した信号を調整するためのガンマ補正処理を実行し
得ることを特徴とする上記（４）に記載の非線形処理用
プロセッサ。

【００１４】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。

【００１５】図１は、本発明の非線形処理用プロセッサ
を適用した画像処理装置が搭載されたデジタル複写機の
構成を示すブロック図である。

【００１６】デジタル複写機は、ＭＰＵ１０１、ＤＲＡ
Ｍ１０２、ＳＲＡＭ１０３、Ｉ／Ｏ部１０４、ＲＯＭ１
０５、ＤＭＡＣ１０６、操作パネル部１０８、ＤＳＰ１
１４、およびＬＵＴユニット１１５を有しており、これ
らはシステムバス１０９を介して相互に接続されてい
る。

【００１７】ＭＰＵ１０１は、プログラムにしたがって
上記各部の制御を行う。ＤＲＡＭ１０２は、画像データ
などの各種データを保存すると共に、プログラムを実行
する際にワークエリアとして使用される大容量のダイナ
ミックＲＡＭ（Dynamic RAM）である。ＳＲＡＭ１０３
は、各種演算処理のためのデータを保存する高速アクセ
ス可能な小容量のスタティックＲＡＭ（Static RAM）で
ある。

【００１８】Ｉ／Ｏ部１０４は、各種データの入出力処
理を行う。Ｉ／Ｏ部１０４には、ＣＣＤ１１０からの出
力がＡＤ変換器１１１を経て入力される。ＣＣＤ１１０
は、原稿を読み取って画像データを生成するための光電
変換素子である。ＡＤ変換器１１１は、ＣＤ１１０から
の出力をデジタルデータに変換する。

【００１９】また、Ｉ／Ｏ部１０４から印刷用の画像デ
ータが印刷部１１２に送られる。印刷部１１２は、たと
えば電子写真方式により、画像データを用紙等の記録材
上に印刷出力する。

【００２０】ＲＯＭ１０５は、複写機各部の制御および
画像処理に必要なプログラムやデータを格納する。ＤＭ
ＡＣ１０６は、画像データなどの各種データを各部に転
送するのに使用するアドレスの生成、および転送データ
を一時記憶しておくためのバッファリングを行うダイナ
ミックメモリアクセスコントローラ（Dynamic MemoryAc
cess Control）である。

【００２１】操作パネル部１０８は、ユーザが各種操作
指示を行うための操作部と各種の表示を行うための表示
部とから構成される。

【００２２】線形処理用プロセッサとしてのＤＳＰ１１
４は、Ｉ／Ｏ部１０４からシステムバス１０９を介して
入力される画像データに対して、線形処理に該当する各
種の画像処理を実行する。なお、本明細書では、プロセ
ッサの用語は１チップの集積回路という概念で使用す
る。

【００２３】非線形処理用プロセッサとしてのＬＵＴユ
ニット１１５は、ＤＳＰ１１４からシステムバス１０９
を介して入力される画像データに対して、非線形処理に
該当する各種の画像処理を実行する。

【００２４】図２は、ＤＳＰおよびＬＵＴユニットの内
部構成の一例を含む図１の要部を示すブロック図であ
る。

【００２５】ＤＳＰ１１４は、レジスタ２０１、２０
２、乗算器２０３、ＡＬＵ２０４、およびＡＣＣ２０５
を有している。ＤＳＰ１１４は、バス幅が３２ビットの
システムバス１０９に接続されており、システムバス１
０９から転送される画像データに対して、図示しないシ
ステムクロックに同期してＤＳＰ１１４内の各部におい
て線形処理が実行される。ここで、バス幅とは、バス内
でデータを転送する信号線の本数に対応しており、バス
が一度にやり取りできるデータ量をいう。

【００２６】レジスタ２０１は、システムバス１０９を
介して入力される３２ビットの画像データを一時保存す
る。レジスタ２０２は、乗算演算に使用される係数を一
時保存する。これらのレジスタ２０１、２０２は、容量
３２ビットのレジスタであるが、それぞれ、４個の容量
８ビットのレジスタとして機能し得る。

【００２７】乗算器２０３は、レジスタ２０１とレジス
タ２０２とに保存された３２ビットのデータ同士の乗算
演算を実行し得る。なお、除算演算も結果的に可能であ
る。ここで、各レジスタに保存された３２ビットのデー
タが図示のように４個の８ビットデータに分けて転送さ
れ、各レジスタからの８ビットデータ同士の乗算演算が
並列に実行される。

【００２８】ＡＬＵ２０４は、乗算演算以外の算術論理
演算、すなわち、加算演算、ビットシフト、または論理
演算などの演算を実行し得る算術論理演算ユニット（Ar
ithmetic and Logic Unit）である。なお、減算演算も
結果的に可能である。ＡＬＵ２０４は、１６ビットデー
タの上記演算を４個並列で処理することができ、処理後
の出力は４個の８ビットデータとなる。

【００２９】ＡＣＣ２０５は、演算処理後のデータを一
時保存するレジスタ（アキュムレータ）である。ＡＣＣ
２０５からの出力は、システムバス１０９上に転送され
る。また、積和演算を効率的に実行するため、ＡＣＣ２
０５からの出力をＡＬＵ２０４にフィードバックするこ
とが可能である。積和演算とは、加算演算と乗算演算の
双方を含む演算である。

【００３０】ＬＵＴユニット１１５は、入力レジスタ３
０１、分離部３０２、ＬＵＴ３０３、書き込み用レジス
タ３０４、合成部３０５、および出力レジスタ３０６を
有している。ＬＵＴユニット１１５は、バス幅が３２ビ
ットのシステムバス１０９に接続されており、システム
バス１０９から転送される画像データに対して、図示し
ないシステムクロックに同期してＬＵＴユニット１１５
内の各部において非線形処理が実行される。

【００３１】入力レジスタ３０１は、システムバス１０
９を介して入力される３２ビットの画像データを一時保
存する。分離部３０２は、入力レジスタ３０１に一時保
存された３２ビットの画像データを４個の８ビットデー
タに分離して、後述するＬＵＴ３０３の各ルックアップ
テーブルへそれぞれ出力する。

【００３２】ＬＵＴ３０３は、分離部３０２からの出力
に対して、４個の８ビットデータごとに並列に所定の非
線形処理を実行し得る。このＬＵＴ３０３は、４個の８
ビットデータの各々に対応した４個のルックアップテー
ブルであるＬＵＴ０〜ＬＵＴ３から構成されている。各
ＬＵＴ０〜ＬＵＴ３は、具体的には、それぞれ容量２５
６バイトのＳＲＡＭである。各ＬＵＴ０〜ＬＵＴ３に
は、ＭＰＵ１０１の指令により、起動時などの所定時
に、処理内容に応じてＲＯＭに保存されている変換用の
データが書き込まれる。

【００３３】書き込み用レジスタ３０４は、ＬＵＴ３０
３に書き込まれる変換用のデータを一時的に保存する。
したがって、書き込み用レジスタ３０４を使用すること
により、変換用のデータが、各ＬＵＴ０〜ＬＵＴ３に書
き込み用レジスタ２０７を経由して迅速に書き込まれ
る。

【００３４】合成部３０５は、ＬＵＴ３０３により変換
処理された４個の８ビットデータを、１個の３２ビット
のデータに合成する。出力レジスタ３０６は、合成部３
０５から転送される３２ビットのデータを一時保存し、
システムバス１０９上に転送する。

【００３５】次に、図３を参照して、デジタル複写機に
おける処理の手順の一例について説明する。図３のフロ
ーチャートに示されるアルゴリズムは、プログラムとし
てＲＯＭ１０５に記憶されており、ＭＰＵ１０１によっ
て実行される。

【００３６】ステップＳ１０では、原稿の読み取りが指
示される。ここで、所定の位置にセットされた原稿に所
定の光源で光が当てられ、その反射光がＣＣＤ１１０に
よりＲＧＢ（Ｒ：赤、Ｇ：緑、Ｂ：青）の三原色で光電
変換されて、その電気信号から画像データが生成され
る。得られた画像データは、原稿の反射率に比例した出
力信号である。

【００３７】ステップＳ２０では、ＡＤ変換器１１１に
より、ステップＳ１０で得られたアナログデータがデジ
タルデータに変換される。ここで、アナログの画像デー
タは、たとえば、各画素が各色ごとに８ビット（２５６
階調）程度のデジタルデータに変換される。

【００３８】ステップＳ３０では、画像データに対して
シェーディング補正処理が行われる。すなわち、画像デ
ータは、ＣＣＤ１１０における各素子の感度のバラツ
キ、および光源の発光特性のバラツキによる変動成分が
補正される。

【００３９】ステップＳ４０では、画像データに対して
濃度変換処理が行われる。すなわち、原稿の反射率（輝
度）に比例した信号である画像データは、濃度に比例し
た信号である画像データに変換される。

【００４０】ステップＳ５０では、画像データに対して
色変換およびその他の画像処理が行われる。すなわち、
画像データの色空間が、ＲＧＢからＹＭＣＫ（Ｙ：イエ
ロー、Ｍ：マゼンタ、Ｃ：シアン、Ｋ：ブラック）に変
換される。また、画像データは、エッジスムージング処
理などの画像処理が施されることによって画質の向上が
図られる。

【００４１】ステップＳ６０では、画像データに対して
ガンマ補正処理が行われる。すなわち、実際に印刷出力
を行う印刷部１１２の各色の印刷特性に応じて、画像デ
ータの濃度が各色ごとに調整される。

【００４２】ステップＳ７０では、印刷部１１２によ
り、画像データが用紙等の記録材上に印刷される。

【００４３】ここで、上記ステップＳ３０およびＳ５０
においては、ＤＳＰ１１４による線形処理が実行され
る。線形処理には、たとえば、図４に示すようなＹＭＣ
Ｋ各色の８ビットデータにそれぞれ所定の係数を乗ずる
処理、および図５に示すようなＹＭＣＫ各色の８ビット
データにそれぞれ所定の値を加算する処理が含まれる。
この線形処理は、画像データに対して、各色ごとに８ビ
ットデータに分けて並列に、クロックに同期して連続的
に行われる。

【００４４】一方、ステップＳ４０およびＳ６０におい
ては、ＬＵＴユニット１１５による非線形処理が実行さ
れる。図６は、ステップＳ４０における濃度変換処理を
示すグラフ、図７は、ステップＳ６０におけるガンマ補
正処理を示すグラフである。すなわち、ステップＳ４０
では、ＬＵＴ３０３のたとえばＬＵＴ０〜ＬＵＴ２に図
６のグラフに対応した変換用のデータがそれぞれ書き込
まれる。そして、画像データに対して、各色ごとに８ビ
ットデータに分けて並列に、ルックアップテーブルを用
いて非線形処理である濃度変換処理がシステムクロック
に同期して連続的に実行される。また、ステップＳ６０
では、ＬＵＴ３０３のＬＵＴ０〜ＬＵＴ３に図７のグラ
フに対応した変換用のデータがそれぞれ書き込まれる。
そして、画像データに対して、各色ごとに８ビットデー
タに分けて並列に、ルックアップテーブルを用いて非線
形処理であるガンマ補正処理がシステムクロックに同期
して連続的に実行される。

【００４５】次に、図８を参照して、８ビットデータの
演算処理をたとえば１６回連続して行う場合の動作シー
ケンスについて説明する。たとえばカラーの画像データ
の場合、通常１画素がたとえばＹＭＣＫ各色に対応した
４個の８ビットデータから構成されるので、図８のシー
ケンスチャートで処理されるデータは４画素分となる。
また、モノクロの画像データの場合、通常１画素が１個
の８ビットデータから構成されるので、図８のシーケン
スチャートで処理されるデータは１６画素分となる。な
お、カラー／モノクロのいずれかの処理モードが選択可
能であり、画像データは、当該処理モードに応じて処理
されることになる。

【００４６】図８に示すように、すべての処理は、シス
テムクロックに同期して実行される。なお、図中、四角
枠内の数字は処理に関係するビット数を示す。

【００４７】ＤＳＰ１１４内では、レジスタ２０１、２
０２、乗算器２０３、ＡＬＵ２０４、およびＡＣＣ２０
５は、システムバス１０９を介して入力される３２ビッ
トのデータに対して、４個の８ビットデータに分けて並
列に線形処理を実行する。

【００４８】ＤＳＰ１１４における線形処理が終了した
データは、ＬＵＴユニット１１５に転送される。システ
ムバス１０９を介してＬＵＴユニット１１５に入力され
る３２ビットのデータは、一旦、入力レジスタ３０１に
保存され、分離部３０２によって４個の８ビットデータ
に分離された後、ＬＵＴ３０３の各ルックアップテーブ
ルへそれぞれ出力されて並列に所定の非線形処理が行わ
れる。ここで、各ルックアップテーブルを用いた変換処
理は、アドレスを指定してデータを読み取ることにより
実行されるものではなく、入力レジスタ３０１からの分
離部３０２を経た４個の８ビットデータが各ルックアッ
プテーブルにそれぞれ独立して入力されることにより並
列に実行され得る。非線形処理後の４個の８ビットデー
タは、合成部３０５によって３２ビットのデータに合成
され、ＤＭＡＣ１０６の内部バッファに一時記憶された
後、書き込み用アドレス信号の出力にしたがって、ＤＲ
ＡＭ１０２に転送されて保存される。図示のように、８
ビットデータの演算処理を１６回連続して行うのに、１
２クロックの時間で済むことがわかる。

【００４９】このように本実施形態のＬＵＴユニット１
１５によれば、システムバス１０９から転送されるバス
幅に等しい３２ビットのデータを一旦入力レジスタ３０
１に保存し、４個の８ビットデータに分けて各ルックア
ップテーブルへそれぞれ出力することができる。したが
って、システムバス１０９を介して入力される３２ビッ
トのデータに対して、４個の８ビットデータに分けて並
列に非線形処理を効率的に実行することができる。これ
により、画像処理の高速化が図られる。また、ＬＵＴユ
ニット１１５が、線形処理を並列に実行可能なＤＳＰ１
１４と組み合わされて使用される場合、システムバス１
０９から転送されるデータを無駄な空き時間を生じさせ
ることなく連続して並列処理することが可能となる。

【００５０】次に、比較例として、線形処理を並列に実
行可能なＤＳＰと、システムバス上のＳＲＡＭ内に実装
されたルックアップテーブルとを用いて演算処理を行う
場合について説明する。

【００５１】図９は、図２に対応した比較例のブロック
図、図１０は、ルックアップテーブルをＳＲＡＭに実装
する方法を説明するためのメモリマップを示す図、図１
１は、比較例において、８ビットデータの演算処理をた
とえば１６回連続して行う場合の動作を示すシーケンス
チャートである。なお、図１および図２に示される部材
と共通する機能を有する部材には、同一の符号を付して
いる。

【００５２】図９に示すように、比較例のＤＳＰ１１４
は、図２と同様の線形処理を並列に実行可能な線形処理
用プロセッサである。ＲＯＭ、Ｉ／Ｏ部、ＤＭＡＣ、Ｓ
ＲＡＭ、およびＤＲＡＭのアドレスは、それぞれ、たと
えば図１０に示すようにマッピングされる。ルックアッ
プテーブルＬＵＴ０〜ＬＵＴ３は、通常、高速アクセス
可能なＳＲＡＭの所定領域に実装される。なお、既述し
たように容量を小さくする必要があることから、８ビッ
トデータ単位で処理できるルックアップテーブルである
ＬＵＴ０〜ＬＵＴ３を４個用いる。

【００５３】ＤＳＰ１１４内において、レジスタ２０
１、２０２、乗算器２０３、ＡＬＵ２０４、およびＡＣ
Ｃ２０５は、システムバス１０９から転送される３２ビ
ットのデータに対して、４個の８ビットデータに分けて
並列に線形処理を実行する。

【００５４】一方、ガンマ補正などの非線形処理は、シ
ステムバス上のＳＲＡＭ１０３内に実装されたルックア
ップテーブルにアクセスすることにより実行される。す
なわち、まず、ＡＣＣ２０５からの出力結果である４個
の８ビットデータのうち、最初の８ビットデータにＬＵ
Ｔ０の先頭アドレスであるオフセット値、たとえば「７
００００００Ｈ」を加えた値をアドレスとして指定し
て、ＳＲＡＭ１０３内におけるそのアドレスのデータが
読み取られる。これにより、最初の８ビットデータが非
線形処理される。処理後のデータは、ＤＭＣＡ１０６を
経由してＤＲＡＭ１０２に保存される。そして、２番
目、３番目および４番目の８ビットデータが、順次、同
様にして非線形処理され、ＤＲＡＭ１０２に保存され
る。

【００５５】このように、ＳＲＡＭ１０３内に実装され
たルックアップテーブルにアクセスする場合、１つの読
み取り用アドレス信号の出力にしたがって、８ビットデ
ータが取り出されることになる。つまり、ＡＣＣ２０５
に一時保持される３２ビットのデータに対する非線形処
理は、８ビットデータ単位で逐次実行される。したがっ
て、３２ビットのデータを非線形処理する場合、ＳＲＡ
Ｍ１０３内のルックアップテーブルにアクセスしてＤＲ
ＡＭ１０２に保存するまでの動作が４回繰り返されるこ
とになる。結果的に、図１１に示すように、ＤＳＰ１１
４は、線形処理であればクロックに同期して並列に連続
処理が本来可能であるにもかかわらず、後工程の非線形
処理に時間がかかるために線形処理についても連続的に
実行できない状態となる。このため、全体的な処理効率
が低下し、図示のように、たとえば８ビットデータの演
算処理を１６回連続して行うのに、２２クロックの時間
を要する。これに対し、本実施形態によれば、前述した
ように同様の処理が１２クロックの時間で済み、高速処
理が可能となる。

【００５６】本発明は、上記した実施形態のみに限定さ
れるものではなく、特許請求の範囲内において、種々改
変することができる。

【００５７】たとえば、上記した実施形態では、システ
ムバス１０９のバス幅が３２ビットである場合について
説明したが、本発明はこれに限定されるものではなく、
たとえばバス幅が６４ビットである場合にも適用可能で
ある。

【００５８】また、上記した実施形態では、３２ビット
のデータに対して４個の８ビットデータに分けて並列に
処理を実行する場合について説明したが、並列処理され
るデータの単位は、８ビットデータに特に限定されるも
のではない。

【００５９】また、上記した実施形態では、バス幅に等
しいビット数のデータに対して並列処理を施す場合につ
いて説明したが、本発明はこれに限定されるものではな
く、並列処理を施す対象となるデータは、バス幅以下の
ビット数のデータであってもよい。したがって、たとえ
ばバス幅が６４ビットである場合、３２ビットのデータ
のみ利用し、このデータに対して並列処理が実行されて
もよい。

【００６０】また、上記した実施形態では、カラーの画
像データの処理が各色並列に同時に実行される場合につ
いて主に説明したが、本発明はこれに限定されるもので
はなく、１ページの処理を各色ごとに順番に行う面順次
方式が採用されてもよい。なお、本発明は、モノクロの
画像データの処理にも適用可能である。

【００６１】また、上記した実施形態では、本発明の非
線形処理用プロセッサを適用した画像処理装置がデジタ
ル複写機に搭載された場合について説明したが、本発明
はこれに限定されるものではない。本発明は、たとえば
コンピュータ、携帯端末、デジタルカメラ、プリンタ、
スキャナ、およびファクシミリ装置など、特に画像処理
を実行する他の機器にも適用することができる。

【００６２】さらに、本発明は、好ましくは画像データ
を処理するための非線形処理用プロセッサに適用される
が、これに限定されるものではなく、他のデータを処理
する非線形処理用プロセッサに適用することも可能であ
る。

【００６３】なお、上述した本発明の実施形態には、特
許請求の範囲の請求項１〜５に記載した発明以外にも、
以下の付記１〜７に示すような発明が含まれる。

【００６４】［付記１］ 前記線形処理用プロセッサ
は、乗算演算を実行し得る乗算器と、乗算演算以外の算
術論理演算を実行し得る算術論理演算ユニットとを有す
ることを特徴とする請求項２に記載の非線形処理用プロ
セッサ。

【００６５】［付記２］ 前記線形処理部および前記非
線形処理部は、バス幅に等しいビット数のデータに対し
て、それぞれ線形処理および非線形処理を並列に実行し
得ることを特徴とする請求項１〜３、付記１のいずれか
１つに記載の非線形処理用プロセッサ。

【００６６】［付記３］ 前記入力データ記憶部は、前
記データを複数の処理単位に分けるための分離部を備え
ていることを特徴とする請求項１〜３、付記１、２のい
ずれか１つに記載の非線形処理用プロセッサ。

【００６７】［付記４］ 前記非線形処理部を経て転送
される前記データを一時的に記憶するための出力データ
記憶部をさらに有することを特徴とする請求項１〜３、
付記１〜３のいずれか１つに記載の非線形処理用プロセ
ッサ。

【００６８】［付記５］ 前記出力データ記憶部は、前
記複数の処理単位を１つに合成するための合成部を備え
ていることを特徴とする請求項１〜３、付記１〜４のい
ずれか１つに記載の非線形処理用プロセッサ。

【００６９】［付記６］ 前記非線形処理部は、前記画
像データの各画素が所定の色空間における各色の値で表
される場合、各色に対応させた前記ルックアップテーブ
ルを用いて並列に、所定の非線形処理を実行し得ること
を特徴とする請求項４または５に記載の非線形処理用プ
ロセッサ。

【００７０】［付記７］ 前記処理単位は、８ビットデ
ータであることを特徴とする請求項４、５、または付記
６に記載の非線形処理用プロセッサ。

【００７１】

【発明の効果】以上説明したように、本発明の非線形処
理用プロセッサによれば、バスから転送されるバス幅以
下のビット数のデータを一旦入力データ記憶部に保存
し、当該データを構成する複数の処理単位に分けて各ル
ックアップテーブルへそれぞれ出力することができる。
したがって、バスを介して入力されるバス幅以下のビッ
ト数のデータに対して、複数の処理単位に分けて並列
に、非線形処理を効率的に実行することができる。これ
により、信号処理の高速化が図られる。

【００７２】また、非線形処理用プロセッサが、線形処
理を並列に実行可能な線形処理用プロセッサと組み合わ
されて使用される場合、バスから転送されるデータを無
駄な空き時間を生じさせることなく連続して並列処理す
ることが可能となる。

【図面の簡単な説明】

【図１】 本発明の非線形処理用プロセッサを適用した
画像処理装置が搭載されたデジタル複写機の構成を示す
ブロック図である。

【図２】 ＤＳＰおよびＬＵＴユニットの内部構成の一
例を含む図１の要部を示すブロック図である。

【図３】 デジタル複写機における処理の手順の一例を
示すフローチャートである。

【図４】 ＹＭＣＫ各色の８ビットデータにそれぞれ所
定の係数を乗ずる処理を示すグラフである。

【図５】 ＹＭＣＫ各色の８ビットデータにそれぞれ所
定の値を加算する処理を示すグラフである。

【図６】 ＲＧＢ各色の８ビットデータをそれぞれ濃度
変換する処理を示すグラフである。

【図７】 ＹＭＣＫ各色の８ビットデータをそれぞれガ
ンマ補正する処理を示すグラフである。

【図８】 本実施形態において、８ビットデータの演算
処理をたとえば１６回連続して行う場合の動作を示すシ
ーケンスチャートである。

【図９】 図２に対応した比較例のブロック図である。

【図１０】 ルックアップテーブルをＳＲＡＭに実装す
る方法を説明するためのメモリマップを示す図である。

【図１１】 比較例において、８ビットデータの演算処
理をたとえば１６回連続して行う場合の動作を示すシー
ケンスチャートである。

【符号の説明】

１０１…ＭＰＵ、 １０２…ＤＲＡＭ、 １０３…ＳＲＡＭ、 １０４…Ｉ／Ｏ部、 １０５…ＲＯＭ、 １０６…ＤＭＡＣ、 １０８…操作パネル部、 １０９…システムバス、 １１０…ＣＣＤ、 １１１…ＡＤ変換器、 １１２…印刷部、 １１４…ＤＳＰ、 １１５…ＬＵＴユニット、 ２０１、２０２…レジスタ、 ２０３…乗算器、 ２０４…ＡＬＵ、 ２０５…ＡＣＣ、 ３０１…入力レジスタ、 ３０２…分離部、 ３０３…ＬＵＴ、 ３０４…書き込み用レジスタ、 ３０５…合成部、 ３０６…出力レジスタ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B056 AA05 BB28 DD14 HH03 5B057 CA01 CA08 CA12 CA16 CB01 CB08 CB12 CB16 CC01 CD11 CE16 CH07 CH11 CH14 5C077 LL01 LL18 NN02 PP06 PP15 PP37 PQ12 PQ23 PQ24

Claims (5)

【特許請求の範囲】
1. 【請求項１】 バスを介して入力されるバス幅以下のビ
   ット数のデータを一時的に記憶するための入力データ記
   憶部と、 前記入力データ記憶部を経て転送される複数の処理単位
   に分けられた前記データに対して、前記データが前記処
   理単位に分けられた個数と同じ数のルックアップテーブ
   ルを用いて並列に、所定の非線形処理を実行し得る非線
   形処理部と、 を有することを特徴とする非線形処理用プロセッサ。
2. 【請求項２】 前記入力データ記憶部には、バス幅以下
   のビット数のデータに対して前記複数の処理単位に分け
   て並列に所定の線形処理を実行し得る線形処理用プロセ
   ッサから出力されるデータが、前記バスを介して入力さ
   れることを特徴とする請求項１に記載の非線形処理用プ
   ロセッサ。
3. 【請求項３】 前記ルックアップテーブルに所定時に書
   き込まれる変換用のデータを一時的に記憶するための記
   憶部をさらに有することを特徴とする請求項１または２
   に記載の非線形処理用プロセッサ。
4. 【請求項４】 前記データは、画像データであることを
   特徴とする請求項１〜３のいずれか１つに記載の非線形
   処理用プロセッサ。
5. 【請求項５】 前記非線形処理部は、画像データとして
   得られた原稿の反射率に比例した信号を濃度に比例した
   信号に変換するための濃度変換処理、および濃度に比例
   した信号を調整するためのガンマ補正処理を実行し得る
   ことを特徴とする請求項４に記載の非線形処理用プロセ
   ッサ。