JP2003150540A - バス・システム及び信号伝送方法 - Google Patents

Abstract

(57)【要約】 【課題】 動作周波数を増大できるバス・システムを提
供する。 【解決手段】 バス・システム１９において、適宜個数
のパイプライン素子２３、アービタ２４、及びデコーダ
２５がラッチ手段としてバス・マスタ２１−バス・スレ
ーブ２２間に介在する。信号は、これらラッチ手段にラ
ッチされつつ、バス・マスタ２１−バス・スレーブ２２
間を伝送される。これにより、該バス・システム１９に
おける１クロック・サイクル当たりの信号伝送距離は、
バス・マスタ２１−バス・スレーブ２２間を１クロック
・サイクルで伝送させるときのものに比し、短縮される
ので、バス・システムの動作周波数を増大できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バス・マスタ及び
バス・スレーブを含むバス・システム及びその信号伝送
方法に関し、詳しくはバス・マスタ及びバス・スレーブ
の配置の自由度を高めたバス・システム及びその信号伝
送方法に関するものである。

【０００２】

【従来の技術】図１は従来の典型的なバス・システムの
概念構成図である。該バス・システムは１個のチップ上
に製作されている。複数個のバス・マスタ１１及び複数
個のバス・スレーブ１２は共通のバス・システム１０へ
接続されている。図１において各バス・マスタ１１−バ
ス・システム１０間、及び各バス・スレーブ１２−バス
・システム１０間の数値は、各バス・マスタ１１−各バ
ス・スレーブ１２間の距離を計算するために、各バス・
マスタ１１及び各バス・スレーブ１２から基準点までの
距離を単位ｍｍで示したものである。バス・システム１
０におけるバス・マスタ１１−バス・スレーブ１２間の
信号伝送時間は、両者の間の信号伝送距離が長いほど、
増大する。図１の例では、バス・マスタ１１−基準点間
の最大距離は２．０ｍｍであり、また、バス・スレーブ
１２−基準点間の最大距離は７．３ｍｍである。したが
って、図１のバス・システムにおけるバス・マスタ１１
−バス・スレーブ１２間の最大距離は９．３（＝２．０
＋７．３）ｍｍとなる。バス・システムのクロックの周
期は、バス・システムにおけるバス・マスタとバス・ス
レーブとの間の信号伝送時間より短くできないので、図
１のバス・システムでは、その動作周波数は、９．３ｍ
ｍにより決定される。このようなバス・システムにおい
て、一定の動作周波数を確保するためには、距離の最大
となるバス・マスタ１１−バス・スレーブ１２間の距離
を詰める必要があるが、このような場合、バス・マスタ
１１及びバス・スレーブ１２が中心部に集中することに
なり、特に、バス・システムを１個のＩＣ上に製作する
場合には、中心部の密度に限界がある。周辺のスペース
にバス・マスタ１１及びバス・スレーブ１２を配置して
も、バス・システムについて一定の動作周波数が確保で
きるのが好ましい。

【０００３】特開平８−３３５２０４号公報は、例えば
２個のバス・マスタと１個のバス・スレーブとの間のデ
ータ転送のために、並列な２個のバスが用意される。並
列伝送の個数だけバスが用意されなければならないの
で、並列転送の個数だけ、バス数が増大する。

【０００４】特開平５−１８１８１７号公報は、複数個
のコンポーネントがマトリックス配置され、同一行のコ
ンポーネント同士、及び同一列のコンポーネント（バス
へ接続されている素子）同士が、リング・バスを構成す
るバス・システムを開示する。各コンポーネントは、行
方向のリング・バスと列方向のリング・バスとの２個の
リング・バスに属することになり、各コンポーネント
は、２個のリング・バスに対して入力及び出力を処理す
る必要があり、制御が複雑化する。

【０００５】特開平５−２８１０４号公報では、バス・
マスタ及びバス・スレーブは共通のリング・バスに接続
され、リング・バスには、ラッチが、バス・マスタ及び
バス・スレーブの１：１に対応して近接して配備される
のみで、該１：１の対応関係とは別個にラッチが設けら
れることはない。このバス・システムでは、リング・バ
スへ隣接的に接続されるバス・マスタ又はバス・スレー
ブの間隔が開けば、バス上で隣接隣同士のラッチの間隔
も開き、動作周波数は、バス・マスタ及びバス・スレー
ブの間隔が開けば、それに伴い、低下することになる。

【０００６】

【発明が解決しようとする課題】本発明の目的は、一定
の動作周波数を確保するために、バス・マスタとバス・
スレーブとの間の距離を詰める必要を排除したバス・シ
ステム及びその信号伝送方法を提供することである。本
発明の目的は、バス・システム及びその信号伝送方法に
おいてバス・マスタとバス・スレーブとの間の距離に対
して実現可能な動作周波数を増大することである。本発
明の目的は、全体におけるデータ転送を効率化するバス
・システム及びその信号伝送方法を提供することであ
る。本発明の目的は、バス・システム及びその信号伝送
方法において並列的なデータ転送を可能にすることであ
る。本発明の目的は、キャッシュ付きバス・マスタを装
備するバス・システム及びその信号伝送方法においてデ
ータ・コヒーレンシィを確保することである。

【０００７】

【課題を解決するための手段】本発明のバス・システム
は、バスに接続されている少なくとも１個のバス・マス
タ、バス・マスタの個数と合わせた総数が３個以上とな
る個数で存在してバスに接続されている少なくとも１個
のバス・スレーブ、及びバス・マスタとバス・スレーブ
との間のバス経路に介在して該バス経路を複数の区画に
分割しクロックに同期して伝送信号のラッチ及び出力を
行うラッチ手段、を有している。そして、クロックの周
期は、バス上の隣接する任意の第１及び第２の区画に対
して、第１の区画における信号伝送時間より長くかつ第
１及び第２の区画の合計の信号伝送時間より短く設定さ
れている。

【０００８】バス・システムには、例えばツリー型、リ
ング型、及びスター型のバス・システムが含まれる。バ
ス・マスタ及びバス・スレーブは共に少なくとも１個は
存在し、かつバス・マスタ及びバス・スレーブの個数の
合計の最小値は３である。バス・システムにおけるバス
・マスタ及びバス・スレーブの総個数の最小構成では、
バス・マスタ及びバス・スレーブが、それぞれ１個及び
２個である場合と、それぞれ２個及び１個である場合と
がある。

【０００９】説明の便宜上、バス・マスタ、バス・スレ
ーブ、及びラッチ手段をコンポーネントと総称すること
にする。バス上の隣接コンポーネント間の距離は、バス
・システムにおいて均一化されていることが好ましい
が、必ずしも均一でなくてもよい。ラッチ手段によりバ
ス上の隣接コンポーネント間の最大距離が、バス・シス
テムの動作周波数増大のために十分に詰まっていればよ
い。バス・システムにおけるバス・マスタ及びバス・ス
レーブは、十分に近接して配置できない事情がある。バ
ス・マスタとバス・スレーブとの間をデータを１クロッ
ク・サイクルで伝送しなければならないバス・システム
では、バス・マスタ及びバス・スレーブを多数装備する
バス・システムほど、バス・マスタとバス・スレーブと
の間の距離の最大値が増大し、バス・システムに適用で
きる動作周波数は低下してしまう。本発明では、ラッチ
手段がバス・マスタとバス・スレーブとの間に適宜、介
在することにより、バス・マスタとバス・スレーブとの
間の最大距離の増大にもかかわらず、１クロック・サイ
クル当たりのデータ転送距離の増大は回避される。した
がって、バス・システムの一定の動作周波数を確保する
ために、バス・マスタ及びバス・スレーブをＩＣチップ
等のバス・システム装備装置の中心部に集中配置する設
計上の制約を排除できる。あるいは、バス・システムに
おけるバス・マスタとバス・スレーブとの間の距離の最
大値に対するバス・システムの動作周波数を高めること
ができる。

【００１０】本発明のバス・システムには、以下に記載
する具体的態様を任意の組み合わせで適宜、付加可能と
なっている。 ・バス上の各区画の長さがほぼ均等に設定されている。
バスの動作周波数は最大長さの区画により決まるので、
バス上の各区画の長さを均等化することにより、ラッチ
手段の分布が改善され、所定動作周波数を得るためのラ
ッチ手段の個数を低減できる。 ・バスは、各バス・マスタ及び各バス・スレーブから見
てツリー構造となっている。好ましくは、データの読出
し及び書込みの高速性の要求度の高い特定のバス・マス
タとバス・スレーブとの間のバス経路長は、要求度の低
い他のバス・マスタとバス・スレーブとの間のバス経路
長未満に設定されるとともに、該特定のバス・マスタと
バス・スレーブとの間におけるラッチ手段の介在個数
は、該他のバス・マスタとバス・スレーブとの間の介在
個数未満に設定されている。バス・マスタとバス・スレ
ーブとの間の信号伝送に要するクロック・サイクル数
は、バス・マスタとバス・スレーブとの間のラッチ手段
の介在個数の増大に伴い、増大する。速やかな伝送の必
要とされるバス・マスタ及びバス・スレーブについて、
それらの間におけるラッチ手段の介在個数を少なくする
ことにより、その信号伝送に要するクロック・サイクル
数が低減し、有利である。

【００１１】・バス・システムは少なくとも２個のバス
・マスタを有し、少なくとも１個のラッチ手段は、バス
・マスタからバス・スレーブへの信号伝送に対するアー
ビタである。又は、バス・システムは少なくとも２個の
バス・スレーブを有し、少なくとも１個のラッチ手段
は、バス・マスタからバス・スレーブへの信号伝送に対
するデコーダである。前述したように、バス・システム
は、バス・マスタからバス・スレーブへの信号伝送は必
須であるが、リードを必要としないバス・システムで
は、バス・スレーブからバス・マスタへの信号伝送は不
要となることがある。バス・スレーブからバス・マスタ
への信号伝送を行うバス・システムでは、バス・マスタ
からバス・スレーブへの信号伝送用のアービタ及びデコ
ーダとしてのラッチ手段は、それぞれバス・スレーブか
らバス・マスタへの信号伝送に対するデコーダ及びアー
ビタとなる。バス・マスタは第１のバス・マスタとキャ
ッシュを装備する第２のバス・マスタとを含み、アービ
タは、バス・スレーブの特定のアドレス範囲に対するリ
ード・リクエストを第１のバス・マスタから受け付けた
とき、第２のバス・マスタへ、該第２のバス・マスタが
自分のキャッシュにバス・スレーブの特定のアドレス範
囲に係るデータを保持しているか否かを問い合わせ、第
２のバス・マスタがデータを保持している場合は、第２
のバス・マスタに、データをバス・スレーブの該当アド
レス範囲に書込ませる。

【００１２】・バス・マスタとバス・スレーブとの間の
データ転送はパケット方式である。１個のパケットのサ
イズは、１クロック・サイクルで伝送可能なサイズより
大きくてもよい。１個のパケットのサイズが、１クロッ
ク・サイクルで伝送可能なサイズより大きいときは、１
個のパケットは、複数個のブロックに分割されて、伝送
される。パケットのヘッダ情報部分は、好ましくは、１
クロック・サイクルで伝送されるが、これに限定され
ず、複数個のクロック・サイクルで伝送されたり、パケ
ットのデータ範囲の先頭部分と一緒に１クロック・サイ
クルで伝送されたりしてもよい。本バス・システムで
は、複数個のパケットが、バスの区画を重複しないこと
を条件に、同時に存在可能となる。また、送信元の異な
る複数個のパケット、送信先の異なる複数個のパケット
が、バス・システム上に存在可能になる。典型的には、
パケット方式のデータ転送はコネクションレスである。

【００１３】・バス・マスタ、バス・スレーブ、及びラ
ッチ手段をコンポーネントと総称することにし、各ラッ
チ手段に対してパケット転送方向へ上流側及び下流側に
隣接するコンポーネントをそれぞれ第１及び第２のコン
ポーネントと呼び、かつ連続する３個のクロック・サイ
クルを前から順番に、第１、第２、及び第３のクロック
・サイクルと呼ぶことにすると、各ラッチ手段は、第２
のクロック・サイクルにおいて第１のコンポーネントか
らパケットを受けるために、第１のクロック・サイクル
において第１のコンポーネントへアクノリッジ信号を出
力する。ラッチ手段は、第１及び第２のラッチを有し、
第１のクロック・サイクルにおいて第１のコンポーネン
トへはアクノリッジ信号を出力しかつ第２のコンポーネ
ントからはアクノリッジ信号を入力しなかったとき、第
１のクロック・サイクルにおいて第２のコンポーネント
へのパケットを第１のラッチにホールドし、第２のクロ
ック・サイクルでは、第２のコンポーネントへ第１のラ
ッチのパケットを再送するとともに、第１のコンポーネ
ントからのパケットを第２のラッチにラッチする。ラッ
チ手段は、第２のクロック・サイクルでは、第１のコン
ポーネントへのアクノリッジ信号の出力を中止し、もし
第２のクロック・サイクルにおいて第２のコンポーネン
トからアクノリッジ信号を入力したならば、第３のクロ
ック・サイクルでは、第１のラッチのパケットを第２の
コンポーネントへ送出しつつ、第２のラッチのパケット
を第１のラッチへラッチし、かつ第１のコンポーネント
へアクノリッジ信号を出力する。アービタは、複数個の
第１のコンポーネントの内の一つを優先コンポーネント
と定め、いずれの第１のコンポーネントからもリクエス
ト信号を受付けていないクロック・サイクルでは、優先
コンポーネントへアクノリッジ信号を発行するパーキン
グ状態とされ、また、アービタ以外のラッチ手段も唯一
の第１のコンポーネントについてのパーキング状態にさ
れている。

【００１４】本発明のバス・システム用信号伝送方法の
適用されるバス・システムでは、バスを介して接続され
るバス・マスタ及びバス・スレーブをそれぞれ少なくと
も１個、かつ両者の総数が１８以上となっている。該バ
ス・システム用信号伝送方法において、少なくとも１個
のラッチ手段をバス・マスタとバス・スレーブとの間の
バス経路に介在させて、該バス経路を複数の区画に分割
し、クロックに同期して伝送信号をラッチ手段において
ラッチ及び出力させ、クロックの周期を、バス上の隣接
する任意の第１及び第２の区画に対して、第１の区画に
おける信号伝送時間より長くかつ第１及び第２の区画の
合計の信号伝送時間より短く設定する。

【００１５】本発明のバス・システム用信号伝送方法は
以下の種々の具体的態様を任意の組み合わせで適宜、付
加することができる。バス上の各区画の長さをほぼ均等
に設定する。バスを、各バス・マスタ及び各バス・スレ
ーブから見てツリー構造とする。バス・マスタの個数を
少なくとも２個とし、少なくとも１個のラッチ手段を、
バス・マスタからバス・スレーブへの信号伝送に対する
アービタとする。バス・スレーブの個数を少なくとも２
個とし、少なくとも１個のラッチ手段を、バス・マスタ
からバス・スレーブへの信号伝送に対するデコーダとす
る。アービタ及びデコーダとしてのラッチ手段を、それ
ぞれバス・スレーブからバス・マスタへの信号伝送に対
するデコーダ及びアービタとする。

【００１６】ツリー型のバス・システムの信号伝送方法
では、データの読出し及び書込みの高速性の要求度の高
い特定のバス・マスタとバス・スレーブとの間のバス経
路長を、要求度の低い他のバス・マスタとバス・スレー
ブとの間のバス経路長未満に設定するとともに、該特定
のバス・マスタとバス・スレーブとの間におけるラッチ
手段の介在個数を、該他のバス・マスタとバス・スレー
ブとの間の介在個数未満に設定する。

【００１７】

【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明する。図２は本発明を具現化したバ
ス・システム１９の概念構成図である。バス・システム
１９は、１個のＩＣチップ上に製作され、例えばプリン
タ・コントーラに組み込まれて膨大なイメージデータを
処理する。バス・システム１９は、複数個のバス・マス
タ２１、及び複数個のバス・スレーブ２２を有してい
る。バス・マスタ２１は例えばＣＰＵやＤＭＡ（Ｄｉｒ
ｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ)であり、バス・
スレーブ２２は例えばメモリである。バス・マスタ２１
−バス・スレーブ２２間は、パイプライン素子２３、ア
ービタ２４、及びデコーダ２５を介して相互に接続され
ている。説明の便宜上、バス・マスタ２１からバス・ス
レーブ２２の方への信号伝送方向を上り方向、その逆を
下り方向と適宜、呼ぶことにする。また、パイプライン
素子２３、アービタ２４、及びデコーダ２５を適宜、ラ
ッチ手段と総称することにし、ラッチ手段、バス・マス
タ２１、及びバス・スレーブ２２を適宜、コンポーネン
トと総称することにする。ラッチ手段は、上り方向及び
下り方向用にそれぞれ少なくとも１個のラッチを備えて
いる。バスは複数個のバス部分２０から成り、各バス部
分２０は信号伝送方向へ隣接関係のコンポーネント同士
を相互に接続している。このバスはパイプライン方式で
あり、各コンポーネントはそれぞれ１又は複数の信号ポ
ートを備え、或るコンポーネントに他のコンポーネント
が接続されるとき、両コンポーネントは、信号ポート同
士を１：１に接続される。図２では、バス上の隣接コン
ポーネント間の矢印の向きは上り方向で示されており、
各バス・マスタ２１から各バス・スレーブ２２への信号
は、パイプライン素子２３、アービタ２４、及び／又は
デコーダ２５を経由する。バス・マスタ２１は例えばＣ
ＰＵやＤＭＡ（ダイレクト・メモリ・アクセス）制御器
であり、バス・スレーブ２２は例えばビデオ・コントロ
ーラ等の各種インターフェースである。バスは複数個の
バス部分２０から構成され、各バス部分２０は、バス上
で隣接同士のコンポーネントを相互に接続する。このバ
スは、ツリー型、パイプライン型、パケット転送型、コ
ネクションレス型、及びパイプライン型の特徴を持つ。
バス・マスタ２１及びバス・スレーブ２２はバスの端末
に接続され、各バス・マスタ２１及び各バス・スレーブ
２２からバスの方を見ると、バスはツリー状に広がって
いる。

【００１８】データはパケット化されて伝送され、１個
のパケットは１又は複数個のクロック・サイクルにわた
って各コンポーネントから送出される。１クロック・サ
イクルに対応する長さのパケット・ブロックが各ラッチ
手段のラッチにラッチされる。アービタ２４は、パケッ
ト転送方向に関して調停機能を備え、前段に接続された
複数個のコンポーネントの中から１個を選択して、次段
のコンポーネントに接続し、パケット転送方向へパケッ
トを転送する。デコーダ２５は、パケット転送方向へ分
岐機能を備え、前段の１個のコンポーネントを次段の複
数個のコンポーネントの中から選択した１個のコンポー
ネントへ接続し、パケット転送方向へパケットを転送す
る。パイプライン素子２３は、或るクロック・サイクル
で入力した信号をラッチし、次のクロック・サイクル以
降において、パケット転送方向の次段のコンポーネント
へ送る役目を持つ。パス上の隣接コンポーネントを結ぶ
バス部分２０について示されている数値”０．９”は、
バス部分２０により相互に結ばれるコンポーネント間の
距離を単位ｍｍで示したものである。バス・システム１
９において隣接関係にあるコンポーネント間の距離ｄ
は、すべて等しい値、例えば０．９ｍｍとなるように、
設計されている。パイプライン素子２３、アービタ２
４、及びデコーダ２５がラッチを装備しかつ隣接関係の
コンポーネント同士がパイプラインにより相互に接続さ
れている結果、信号は、１クロック・サイクル当たりに
隣接コンポーネント間を伝送すれば足りることになる。
そして、バス・システム１９では、隣接関係のコンポー
ネント間の距離は、十分に短縮されているので、バス・
システム１９の動作周波数を大幅に増大できる。ＩＣチ
ップ上のスペースに余裕のある限り、パイプライン素子
２３の介在個数を増大して、バス・システム１９の動作
周波数の一層の上昇を図ることもできる。

【００１９】このバス・システム１９では、バス・マス
タ２１−バス・スレーブ２２間の距離が長くても、その
バス・マスタ２１−バス・スレーブ２２間のパイプライ
ン素子２３の介在数個数を増大すれば、バス・スレーブ
２２の動作周波数の減少の必要性を排除できる。これに
より、一定の動作周波数の確保のために、バス・マスタ
２１及びバス・スレーブ２２を相互の距離を詰めて、Ｉ
Ｃチップの中心部に集中配置する制約を排除して、それ
らをスペースの十分に余裕のある周辺部に配置すること
が可能となる。

【００２０】図２は、バス・システム１９について上り
方向のパケットの流れでアービタ２４及びデコーダ２５
を示しているが、下り方向ではアービタ２４及びデコー
ダ２５の機能が逆転する。すなわち、下り方向では、ア
ービタ２４はデコーダとなり、デコーダ２５はアービタ
となる。例えば、バス・システム１９がバス・マスタか
らバス・スレーブへのアクノリッジ信号不要のライト命
令だけから成るバス・システムである場合には、該バス
・システムにおけるパケットの流れ方向は、バス・マス
タからバス・スレーブへの一方向のみとなるので、アー
ビタ２４及びデコーダ２５はそれぞれ下り方向のパケッ
トに対するデコーダ及びアービタの機能は不要となる。
典型的なバス・システムではバス・マスタがリード・リ
クエストを発行し、読み出しデータが下り方向のパケッ
トとして伝送されるので、各アービタ２４及び各デコー
ダ２５は下り方向のパケット転送に対処するためデコー
ダ及びアービタの機能も装備する。

【００２１】図３及び図４は本発明を具現化したバス・
システムにおける信号の並列伝送及び一時停止を示して
いる。バス・マスタ２１ａ，２１ｂは、アービタ２４ａ
及びデコーダ２５ａを介してバス・スレーブ２２ａへ接
続されている。バス・マスタ２１ａ，２１ｂは、また、
アービタ２４ａ、デコーダ２５ａ、アービタ２４ｂ、及
びデコーダ２５ｂを介してバス・スレーブ２２ｂ，２２
ｃへ接続されている。バス・マスタ２１ｃは、アービタ
２４ｂ及びデコーダ２５ｂを介してバス・スレーブ２２
ｂ，２２ｃへ接続されている。バス部分２０は、全体で
バスを構成するとともに、バス上で隣接同士のコンポー
ネントを相互に接続する。図３における各バス部分２０
の向きは、図２の場合と同様に、上り方向で示されてい
る。図３のアービタ及びデコーダも、図２のアービタ及
びデコーダと同様に、下り方向のパケット転送に対処す
るために、それぞれデコーダ及びアービタの機能を装備
している。

【００２２】図３において、ｆ１はバス・マスタ２１ｂ
からバス・スレーブ２２ａへの信号の流れを、また、ｆ
２はバス・マスタ２１ｃからバス・スレーブ２２ｃへの
信号の流れを示している。本発明のバス・システムで
は、経路が重複しない限り、バス・マスタとバス・スレ
ーブとの間の複数の通信が確立できる。なお、図３の例
では、ｆ１，ｆ２の向きは、共に、バス・マスタからバ
ス・スレーブの向きとなっているが、一方又は両方がバ
ス・スレーブからバス・マスタの向きであってもよい。

【００２３】図４の示す状態では、アービタ２４ｂがバ
ス・マスタ２１ｃからバス・スレーブ２２ｃへ向かう信
号流れを優先し、バス・マスタ２１ｂからバス・スレー
ブ２２ｂ又は２２ｃへ向かう信号流れはアービタ２４ｂ
の前段のデコーダ２５ａにおいて進行を一時停止されて
いる。信号は、クロック・サイクルに同期して、１クロ
ック・サイクルごとに１個のバス部分２０ずつ進行する
ようになっている。また、バス・システムにおける信号
送受はコネクションレス型であるので、バス・マスタと
バス・スレーブとの間に通信が確立されていなくても、
信号の進行が可能になっている。ｆ３の先端は、進行が
可能なアービタの手前まで進行し、すなわち送信先に十
分に接近した位置で一時停止することができるので、送
信元への到達時間が短縮される。

【００２４】図５は全体的な伝送効率を考慮してバス・
マスタとバス・スレーブとの間の距離を設定したバス・
システムにおける構成図である。図５においてバス・マ
スタとバス・スレーブとの間の図面上の距離は、ＩＣチ
ップ等の実際の製品におけるバス・マスタとバス・スレ
ーブとの間の距離を反映したものである。○はバス・マ
スタ、□はバス・スレーブ、△は上り方向用のアービ
タ、▼は上り方向用のデコーダをそれぞれ表している。
Ｐ１，Ｐ２はそれぞれリクエスト・パケット及びアクノ
リッジ・パケットの方向を示している。バス・マスタ
は、高速バス・マスタ２６ａ，２６ｂと、低速バス・マ
スタ２７ａ〜２７ｄとに分類される。バス・スレーブ
は、高速バス・スレーブ３０ａ，３０ｂと低速バス・ス
レーブ３１とに分類される。高速バス・マスタ２６ａ，
２６ｂは低速バス・マスタ２７ａ〜２７ｄよりも高速な
通信を要求されるバス・マスタである。また、高速バス
・スレーブ３０ａ，３０ｂは低速バス・スレーブ３１よ
りも高速な通信を要求されるバス・スレーブである。各
バス・マスタは、通信相手のバス・スレーブが決まって
おり、アービタ３２ａ〜３２ｆ及びデコーダ３３ａ，３
３ｂは、通信可能性のある全部のバス・マスタとバス・
スレーブとの間の通信が保証されるように、バス・マス
タとバス・スレーブとの間を接続している。例えば、高
速バス・マスタ２６ｂは全部のバス・スレーブ３０ａ，
３０ｂ，３１と通信可能性があるのに対し、高速バス・
マスタ２６ａは高速バス・スレーブ３０ａとのみ通信す
るだけであり、低速バス・マスタ２７ｅ，２７ｆは低速
バス・スレーブ３１とのみ通信可能性がある。図５で
は、デコーダ３３ａ−アービタ３２ｆ間の距離が、他の
コンポーネント間の距離より比較的長くなっているの
で、デコーダ３３ａ−アービタ３２ｆ間に所定個数のパ
イプラインを適宜、介在させ、バス上の隣接コンポーネ
ント同士の距離を均一化するのが好ましい。このバス・
システムにおいて、高速バス・マスタ２６ａ−高速バス
・スレーブ３０ａ間の通信は、低速バス・マスタ２７ｂ
〜ｄ−低速バス・スレーブ３１間の通信よりも高速性が
要求されるので、チップ上における高速バス・マスタ２
６ａと高速バス・スレーブ３０ａとの相互距離は、低速
バス・マスタ２７ｂ〜ｄと低速バス・スレーブ３１との
相互距離よりも短くされるとともに、高速バス・マスタ
２６ａ−高速バス・スレーブ３０ａ間のラッチ手段の介
在個数は低速バス・マスタ２７ｂ〜ｄ−低速バス・スレ
ーブ３１間のラッチ手段の介在個数より小さくされてい
る。また、アービタ３２ａ〜３２ｆは、バス・マスタと
バス・スレーブとの間の通信の高速性が要求される通信
を優先する調停を行うようになっている。

【００２５】図６は各パイプライン素子が発行するパケ
ットの種類及びその内容を示している。 （ａ）Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔ Ｄ
ａｔａ（ＷＲＰＤ）：バス・マスタがバス・スレーブに
データの書込みを要求するパケット。 （ｂ）Ｒｅａｄ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔ Ｄａ
ｔａ（ＲＲＰＤ）：バス・マスタがバス・スレーブにデ
ータのリードを要求するパケット。 （ｃ）Ｗｒｉｔｅ Ａｃｋ Ｐａｃｋｅｔ Ｄａｔａ
（ＷＡＰＤ）：バス・スレーブがＷＲＰＤに対してバス
・マスタへ発行するアクノリッジ・パケット。 （ｄ）Ｒｅａｄ Ａｃｋ Ｐａｃｋｅｔ Ｄａｔａ（Ｒ
ＡＰＤ）；バス・スレーブがＲＲＰＤに対してバス・マ
スタへ発行するアクノリッジ・パケット。 （ｅ）Ｃｏｈｅｒｅｎｃｙ Ｒｅｑｕｅｓｔ Ｐａｃｋ
ｅｔ（ＣＲＰ）：アービタがキャッシャ付きバス・マス
タへデータのコヒーレンシィを問い合わせるパケット。 （ｆ）Ｃｏｈｅｒｅｎｃｙ Ａｃｋ Ｐａｃｋｅｔ（Ｃ
ＡＰ）：キャッシュ付きバス・マスタがＣＲＰに対して
アービタへ発行するアクノリッジ・パケット。

【００２６】ＷＲＰＤの持つ情報は次のとおりである。 Ｍａｓｔｅｒ ＩＤ：該ＷＲＰＤを発行したバス・マス
タのＩＤ。 Ａｄｄｒｅｓｓ：該ＷＲＰＤの送り先のバス・スレーブ
におけるライトアドレス範囲の先頭アドレス。 Ｓｉｚｅ：ライトアドレス範囲のサイズ。 Ｄａｔａ(Ｓｉｚｅ）：データ・ブロック（パケット中
の該データ・ブロックの番号）。

【００２７】ＲＲＰＤの持つ情報は次のとおりである。 Ｍａｓｔｅｒ ＩＤ：該ＲＲＰＤを発行したバス・マス
タのＩＤ。 Ａｄｄｒｅｓｓ：該ＲＲＰＤの送り先のバス・スレーブ
におけるリード・アドレス範囲の先頭アドレス。 Ｓｉｚｅ：リード・アドレス範囲のサイズ。 Ｔｙｐｅ：タイプ（詳細は後述する。）。

【００２８】ＷＡＰＤは次の情報を含む。 Ｍａｓｔｅｒ ＩＤ：ライト・リクエストに対するアク
ノリッジの宛て先のバス・マスタのＩＤ。 Ａｄｄｒｅｓｓ：バス・スレーブにおけるライトアドレ
ス範囲の先頭アドレス。 Ｓｔａｔｕｓ：ライト・リクエストに対するエラーとか
ビジー等のバス・スレーブの状態。

【００２９】ＲＡＰＤは次の情報を含む。 Ｍａｓｔｅｒ ＩＤ：リード・リクエストに対するアク
ノリッジの宛て先のバス・マスタのＩＤ。 Ａｄｄｒｅｓｓ：バス・スレーブにおけるリード・アド
レス範囲の先頭アドレス。 Ｓｉｚｅ：リード・アドレス範囲のサイズ。 Ｄａｔａ(Ｓｉｚｅ）：データ・ブロック（パケット中
の該データ・ブロックの番号）。 Ｓｔａｔｕｓ：リード・リクエストに対するエラーとか
ビジー等のバス・スレーブの状態。

【００３０】ＣＲＰは次の情報を含む。 Ａｄｄｒｅｓｓ：コヒーレンシィについての対象アドレ
ス範囲の先頭アドレス。 Ｓｉｚｅ：コヒーレンシィについての対象アドレス範囲
のサイズ。

【００３１】ＣＡＰは次の情報を含む。 Ａｄｄｒｅｓｓ：コヒーレンシィについての対象アドレ
ス範囲の先頭アドレス。 Ｓｔａｔｕｓ：コヒーレンシィリクエストに対するエラ
ーとかビジー等のバス・マスタの状態。

【００３２】前述のタイプ（Ｔｙｐｅ）には次のものが
ある。なお、ｗ／ｏは無し（ｗｉｔｈｏｕｔ）、ｗ／は
有り（ｗｉｔｈ）を意味する。 Ｗｒｉｔｅ ｗ/ｏ Ａｃｋ：アクノリッジ無しの書込
み。 Ｗｒｉｔｅ ｗ/ Ａｃｋ：アクノリッジ有りの書込
み。 Ｒｅａｄ ｗ/ｏ Ａｃｋ：アクノリッジ無しの書込
み。 Ｒｅａｄ ｗ/ Ａｃｋ：アクノリッジ有りの書込み。 Ｃｏｈｅｒｅｎｃｙ Ｒｅｑ ｗ/ｏ Ａｃｋ：アクノ
リッジ無しのコヒーレンシィリクエスト。 Ｃｏｈｅｒｅｎｃｙ Ｒｅｑ ｗ/ Ａｃｋ；アクノリ
ッジ有りのコヒーレンシィリクエスト。

【００３３】図７はパケットとは別に各ラッチ手段の発
行する信号を示している。なお、説明の便宜上、ラッチ
手段がパケット転送方向の発行元側及び発行先側にそれ
ぞれ隣接するコンポーネントをそれぞれシンボルＣｕ，
Ｃｄで表すものとする。また、すでに定義しているよう
に、コンポーネントとは、ラッチ手段だけでなく、バス
・マスタ及びバス・スレーブを含む概念として使用して
いる。マスタ信号（Ｍａｓｔｅｒ Ｓｉｇｎａｌｓ）と
は、各ラッチ手段がそのコンポーネントＣｄと送受する
信号の総称である。スレーブ信号（Ｓｌａｖｅ Ｓｉｇ
ｎａｌｓ）とは、各ラッチ手段がそのコンポーネントＣ
ｕと送受する信号の総称である。アービタ信号（Ａｒｂ
ｉｔｅｒ Ｓｉｇｎａｌｓ）とは、ラッチ手段の内のア
ービタのみがコンポーネントＣｕ，Ｃｄと送受する信号
である。デコーダ信号（Ｄｅｃｏｄｅｒ Ｓｉｇｎａｌ
ｓ）は、ラッチ手段の内のデコーダのみがコンポーネン
トＣｕ，Ｃｄと送受する信号である。図７において、信
号名の先頭のＭｓｔ，Ｓｌｖはそれぞれデータ・パケッ
ト転送方向及びその逆方向へ流れる信号を意味する。信
号名の中間のＲｅｑ，Ａｃｋ，ＩＤ，ＡＤ，Ｓｉｚｅ，
Ｔｙｐｅ，ＭＩＤはそれぞれリクエスト、アクノリッ
ジ、マスタＩＤ、アドレス＆データ・バスサイズ、タイ
プ、及びマスタＩＤを意味する。なお、ＩＤ及びＭＩＤ
共に、マスタＩＤを意味することになっているが、Ｍｓ
ｔ＿ＩＤの意味するマスタＩＤとは、データ転送方向へ
隣接する上流側及び下流側のコンポーネント間におい
て、上流側コンポーネントが自分のＩＤとして出力する
ＩＤであるのに対し、Ｓｌｖ＿ＩＤの意味するマスタＩ
Ｄとは、データ転送方向へ隣接する上流側及び下流側の
コンポーネント間において、下流側コンポーネントがパ
ケットの転送先のバス・マスタのＩＤを指し示すもので
ある。信号名における（Ｏ），（Ｉ）の付記は、その信
号がそれぞれラッチ手段の出力及び入力に係る信号であ
ることを表す。マスタ信号（Ｍａｓｔｅｒ Ｓｉｇｎａ
ｌｓ）には、Ｍｓｔ＿Ｒｅｑ(Ｏ），Ｓｌｖ＿Ａｃｋ
(Ｉ），Ｍｓｔ＿ＩＤ(Ｏ），Ｍｓｔ＿ＡＤ(Ｏ），Ｍｓ
ｔ＿Ｓｉｚｅ(Ｏ），Ｍｓｔ＿Ｔｙｐｅ(Ｏ）Ｓｌｖ＿Ｒ
ｅｑ(Ｉ），Ｍｓｔ＿Ａｃｋ(Ｏ），Ｓｌｖ＿Ｓｉｚｅ
(Ｉ），Ｓｌｖ＿ＡＤ(Ｉ），Ｓｌｖ＿Ｓｔａｔｕｓ
(Ｉ），Ｓｌｖ＿ＩＤ(Ｉ）がある。スレーブ信号（Ｓｌ
ａｖｅ Ｓｉｇｎａｌｓ）には、Ｍｓｔ＿Ｒｅｑ
(Ｉ），Ｓｌｖ＿Ａｃｋ(Ｏ），Ｍｓｔ＿ＩＤ(Ｉ），Ｍ
ｓｔ＿ＡＤ(Ｉ），Ｍｓｔ＿Ｓｉｚｅ(Ｉ），Ｍｓｔ＿Ｔ
ｙｐｅ(Ｉ）Ｓｌｖ＿Ｒｅｑ(Ｏ），Ｍｓｔ＿Ａｃｋ
(Ｉ），Ｓｌｖ＿Ｓｉｚｅ(Ｏ），Ｓｌｖ＿ＡＤ(Ｏ），
Ｓｌｖ＿Ｓｔａｔｕｓ(Ｏ），Ｓｌｖ＿ＩＤ(Ｏ）があ
る。

【００３４】ここで、Ｎをアービタにおけるコンポーネ
ントＣｕの総数（Ｍａｓｔｅｒ Ｃｏｎｎｅｃｔｉｏ
ｎ）、又はデコーダにおけるコンポーネントＣｄの総数
（Ｓｌａｖｅ Ｃｏｎｎｅｃｔｉｏｎ）とする。各アー
ビタでは、１個のコンポーネントＣｕ当たりラッチ手段
のスレーブ信号（Ｓｌａｖｅ Ｓｉｇｎａｌｓ）の個数
だけ送受が必要となるとともに、１個のコンポーネント
Ｃｄ当たりラッチ手段のマスタ信号（Ｍａｓｔｅｒ Ｓ
ｉｇｎａｌｓ）の個数だけ送受が必要となる。したがっ
て、各アービタでは、上流側の信号ポートの個数はスレ
ーブ信号（Ｓｌａｖｅ Ｓｉｇｎａｌｓ）の総数ｘＮと
なり、下流側の信号ポートの個数はマスタ信号（Ｍａｓ
ｔｅｒ Ｓｉｇｎａｌｓ）の総数ｘＮとなる。各デコー
ダでは、１個のコンポーネントＣｕ当たりラッチ手段の
マスタ信号（Ｍａｓｔｅｒ Ｓｉｇｎａｌｓの個数だけ
送受が必要となるとともに、１個のコンポーネントＣｄ
当たりラッチ手段のスレーブ信号（Ｓｌａｖｅ Ｓｉｇ
ｎａｌｓ）の個数だけ送受が必要となる。したがって、
各デコーダでは、上流側の信号ポートの個数はマスタ信
号（Ｍａｓｔｅｒ Ｓｉｇｎａｌｓ）の総数ｘＮとな
り、下流側の信号ポートの個数はスレーブ信号（Ｓｌａ
ｖｅ Ｓｉｇｎａｌｓ）の総数ｘＮとなる。

【００３５】図８及び図９はバス・システムにおけるパ
ケットの流れを順番に示す説明図である。パケットの流
れの過程は、図８の（ａ）→（ｂ）→（ｃ）→図９の
（ａ）→（ｂ）→（ｃ）となる。バス・システムについ
ての図８及び図９の例では、バス・マスタ３４ａ，３４
ｂは、アービタ３６ａ，３６ｂ、及びデコーダ３７を経
てバス・スレーブ３５ａ，３５ｂへ接続されている。バ
ス部分４０は、その全体でバスを構成するとともに、バ
ス上で隣接関係のコンポーネント同士を相互に接続して
いる。各ステップを順番に説明する。なお、図８及び図
９において説明する通信要求は一例である。

【００３６】図８（ａ）：バス・マスタ３４ａ，３４ｂ
が同時にアービタ３６ａへライト・リクエストＲ０及び
リードＲ１を出す。この例では、Ｒ０，Ｒ１は、リクエ
ストてあるとともに、パケット・ヘッダともなってい
る。 図８（ｂ）：アービタ３６ａはＲ０をＲ１よりも優先
し、また、アービタ３６ｂはアービタ３６ａ以外からの
リクエストは受け付けていない。これにより、バス・マ
スタ３４からの計４個のパケット・ブロックＲ０，Ｄ０
−１，Ｄ０−２，Ｄ０−３がアービタ３６ａ，３６ｂ、
及びデコーダ３７を経てクロック・サイクルに同期して
バス・スレーブ３５ａへ発送される。先頭のパケット・
ブロックＲ０がバス・スレーブ３５ａに到着した状態で
は、各Ｒ０，Ｄ０−１，Ｄ０−２，Ｄ０−３はそれぞれ
バス・スレーブ３５ａ−デコーダ３７間、デコーダ３７
−アービタ３６ｂ間、アービタ３６ｂ−アービタ３６ａ
間、アービタ３６ａ−バス・マスタ３４ａ間に存在す
る。 図８（ｃ）：アービタ３６ａは、バス・マスタ３４ａか
らの最後尾のパケット・ブロックＤ０−３をアービタ３
６ｂへ送信しだい、バス・マスタ３４ｂからのリード・
リクエストＲ１をバス・スレーブ３５ａの方へ発送す
る。これにより、パケット・ブロックＲ１は、Ｄ０−３
の後に続いて、バス・スレーブ３５ｃへ進む。

【００３７】図９（ａ）：この例のライト・リクエスト
はアクノリッジ不要のものであるので、バス・スレーブ
３５ａは、Ｄ３を受け付けると、アクノリッジ信号をバ
ス・マスタ３４ａへ向かって発行することなく、バス・
マスタ３４ｂからのリクエストＲ１を受け付ける。 図９（ｂ），（ｃ）：バス・スレーブ３５ａは、バス・
マスタ３４ｂからのリード・リクエストのパケットＲ１
に対するアクノリッジ・パケットの各パケット・ブロッ
クＲ，Ｄ１−１，Ｄ１−２，Ｄ１−３，Ｄ１−４をクロ
ック・サイクルごとに順番に発行する。なお、この例で
は、Ｒは、アクノリッジ信号であるとともに、パケット
・ヘッダである。アクノリッジ・パケットは、リクエス
ト・パケットとは経路を逆方向へバス・マスタ３４ｂへ
向かう。アクノリッジ・パケットに対しては、デコーダ
３７ｂはアービタ、アービタ３６ｂはデコーダ、アービ
タ３６ａはデコーダの機能をそれぞれ果たす。

【００３８】本発明の適用されるバス・システムはデー
タのコヒーレンシィが配慮される。すなわち、バス・マ
スタの中にはキャッシュを装備するものがあり、或るバ
ス・マスタが、それの装備するキャッシュの内容を変更
しているにもかかわらず、対応のバス・スレーブにおけ
るデータの更新が済まされていないときがある。これに
対処するために、各アービタは、それへデータのリード
及びライトをリクエストして来るバス・マスタの中でキ
ャッシャ装備のバス・マスタを全部、把握する。そし
て、或るバス・マスタＭａから所定のバス・スレーブＳ
ａにおける所定アドレス範囲ＡＷ１のデータのリードを
リクエストしてきたときは、他のキャッシャ装備のバス
・マスタへそのキャッシュにおいて該アドレス範囲ＡＷ
１と重複アドレス範囲のデータを書き換えていないかを
問い合わせる。問い合わせ先のバス・マスタは、問い合
わせ元のアービタへ回答し、回答がＮｏであれば、アー
ビタは、データのリードをリクエストして来たバス・マ
スタからのリード・リクエストを、待機させることな
く、速やかにバス・スレーブ側のコンポーネントへ送
る。回答がＹｅｓ、すなわち該アドレス範囲ＡＷ１と重
複アドレス範囲の書き換えがあれば、問い合わせ先のバ
ス・マスタは、そのキャッシュにおける更新データに基
づいてバス・スレーブＳａの更新必要アドレス範囲を更
新するために、ライト・リクエストを発行する。バス・
マスタは、キャッシャ内容更新に基づくライト・リクエ
ストによる書込みパケットを送出し終わってから、バス
・マスタＭａからの待機中のリード・リクエストをバス
・スレーブＳａの方へ送出する。

【００３９】図１０及び図１１は図８及び図９のパケッ
ト転送モデルにおいて各ラッチ手段がラッチを上り方向
及び下り方向共に１個しか装備していないときの各信号
についてのそれぞれ上り方向及び下り方向タイミングチ
ャートである。ラッチ手段は、上り方向及び下り方向に
専用にそれぞれ１個のラッチを装備する。図１１は下り
方向のタイミングチャートであるが、上り方向のタイミ
ングとの関係を明確にするために、図１１の上段には、
デコーダ３７からバス・スレーブ３５ａへの上り方向の
タイミングチャートも示されている。このバス・システ
ムでは、各コンポーネントの発行するアクノリッジは、
パケットの受け入れ可を意味する。図７の説明のときと
同様に、各ラッチ手段に対して、それがパケット転送方
向上流側及び下流側にそれぞれ隣接するコンポーネント
をそれぞれシンボルＣｕ，Ｃｄで表すものとする。ラッ
チ手段（前述したように、ラッチ手段とは、パイプライ
ン素子、アービタ、及びデコーダの総称である。）は、
１個のラッチしか持たないので、或るクロック・サイク
ルにおいて、コンポーネントＣｄからアクノリッジ信号
を受け取らないと、次のクロック・サイクルでは、ラッ
チのデータをコンポーネントＣｄへ引き渡すことができ
ず、したがって、ラッチ・データを次のクロック・サイ
クルのためにホールドする必要上、次のクロック・サイ
クルでは、コンポーネントＣｕからのデータをラッチに
ラッチすることができない。したがって、各ラッチ手段
は、コンポーネントＣｕからパケットを自分のラッチに
ホールドするために、コンポーネントＣｄからアクノリ
ッジ信号を受け取った後、コンポーネントＣｕへアクノ
リッジ信号を発行しなければならない。図１０及び図１
１において同一列は同一クロック・サイクルを示してい
る。

【００４０】説明の便宜上、図１０において、バス・マ
スタ３４ａがリクエストＲ０をアービタ３６ａへ初めて
出力するクロック・サイクルをＴ１で表し、以下、各ク
ロック・サイクルをＴ１から順番にＴ２，Ｔ３，・・・
と表すことにする。図１０において、バス・マスタ３４
ａ，３４ｂは、クロック・サイクルＴ１において最初の
リクエスト信号としてのリクエストＲ０，Ｒ１をアービ
タ３６ａへ出力する。バス・マスタ３４ａは、リクエス
ト信号Ｒ０と共に、書込み先のバス・スレーブにおける
先頭アドレスを指示するパケット・ブロックａ０、ライ
ト（ｗｒｉｔｅ）対象のアドレス範囲を所定単位に換算
したサイズ（Ｓｉｚｅ）の信号３、ライト・リクエスト
がアクノリッジ不要であることを意味するタイプＷｎ、
及び自分のＩＤを示す信号Ｍ０を、アービタ３６ａへ出
力している。同様に、バス・マスタ３４ｂは、リクエス
ト信号Ｒ１と共に、読出し先のバス・スレーブにおける
先頭アドレスを指示するパケット・ブロックａ０、リー
ド対象のアドレス範囲を所定単位に換算したサイズ４、
リード・リクエストがアクノリッジを必要とすることを
意味するタイプＲａ、及び自分のＩＤを示すＭ１を、ア
ービタ３６ａへ出力している。

【００４１】アービタ３６ａは、バス・マスタ３４ａの
ライト・リクエストをバス・マスタ３４ｂのリード・リ
クエストよりも優先し、クロック・サイクルＴ２におい
て、バス・マスタ３４ａへアクノリッジ信号Ａを発行す
る。これに対して、バス・マスタ３４ａは、クロック・
サイクルＴ３では、先頭アドレス情報ａ０に代えて、デ
ータのパケット・ブロックｄ０をアービタ３６ａへ送
る。図１０では、データの全部のパケット・ブロックは
同一のシンボルｄ０で表示されているが、計６個のｄ０
の内、１番目及び２番目のｄ０はデータ・パケット・ブ
ロック（１）、３番目及び４番目のｄ０はデータ・パケ
ット・ブロック（２）、５番目及び６番目のｄ０はデー
タ・パケット・ブロック（３）となっている。各ラッチ
手段は、上り方向及び下り方向共にラッチを１個しか装
備しないので、コンポーネントＣｄからアクノリッジ信
号を受けたクロック・サイクルに対して、該クロック・
サイクルでは、コンポーネントＣｕへアクノリッジ信号
を発行できず、コンポーネントＣｕへアクノリッジ信号
を発行できるのは次のクロック・サイクルとなる。こう
して、エラー等の支障のない限り、アクノリッジが１ク
ロック・サイクル置きに発生するバス・マスタ３４ａ−
アービタ３６ｂ間の送受信号パターンが、１クロック・
サイクルずつ遅れながら、下流段のコンポーネントへ伝
播していく。

【００４２】アービタ３６ａは、クロック・サイクルＴ
９においてアービタ３６ｂからアクノリッジ信号を受け
取ると、クロック・サイクル１０では、バス・マスタ３
４ｂへアクノリッジ信号へ発行する。バス・マスタ３４
ｂは、クロック・サイクルＴ１０におけるアービタ３６
ａからのアクノリッジ信号により、クロック・サイクル
Ｔ９におけるアービタ３６ａへの伝送信号がアービタ３
６ａに受け入れられたことを検知する。エラー等の支障
のない限り、バス・マスタ３４ｂ−アービタ３６ａ間の
送受信号パターンが、１クロック・サイクルずつ遅れな
がら、下流段のコンポーネント間へ伝播していく。バス
・スレーブ３５ａがＲ１に対してデコーダ３７へアクノ
リッジを発行するのはクロック・サイクルＴ１２とな
る。

【００４３】図１１において、バス・スレーブ３５ａ
は、デコーダ３７からリード・リクエストＲ１を受け取
ると、関連のメモリへの所定のアクセスタイムを経てデ
コーダ３７へリクエスト(Ｓｌｖ＿Ｒｅｑ)Ｒを送る。説
明の便宜上、図１１において、バス・スレーブ３５ａが
初めてデコーダ３７へＲを発行したクロック・サイクル
をＴ１とし、以下、Ｔ１以降の各クロック・サイクルに
ついて順番にＴ２，Ｔ３，・・・と表すことにする。バ
ス・スレーブ３５ａは、クロック・サイクルＴ１におい
て、Ｒと共に、リード・アドレス範囲の先頭アドレスを
表すａ１、リード対象のアドレス範囲を所定単位に換算
したサイズの信号４、タイプがリード・リクエストに対
するリクエスト・パケットであることを表すａＲ、どの
バス・マスタに対するアクノリッジ・パケットであるか
を表すＭ１を出力する。下り方向では、デコーダ３７は
アービタとして機能し、アービタ３６ｂ，ａはデコーダ
として機能する。各ラッチ手段は、上り方向のときの信
号伝送の場合と同様に、アクノリッジを受けたコンポー
ネントＣｄ（注：上り方向のときのコンポーネントＣ
ｄ，Ｃｕは下り方向ではそれぞれコンポーネントＣｕ，
Ｃｄとなる。）に対して、そのアクノリッジを受けたク
ロック・サイクルの次のクロック・サイクルでは、ラッ
チのデータを出力するとともに、コンポーネントＣｕへ
はアクノリッジ信号を発行する。こうして、エラー等の
支障のない限り、バス・スレーブ３５ａ−デコーダ３７
間の送受信号パターンが、１クロック・サイクルずつ遅
れながら、下流段のコンポーネント間へ伝播していく。
なお、図１１では、デコーダ３７−アービタ３６ｂ間、
及びアービタ３６ｂ−アービタ３６ａ間において、Ｓｌ
ｖ＿ＡＤ、Ｓｌｖ＿Ｓｉｚｅ、Ｓｌｖ＿Ｔｙｐｅの記載
は図示の簡便化のために省略している。バス・マスタ３
４ｂが最後のパケット・ブロックの入力に対するアクノ
リッジをアービタ３６ａへ出力するのはクロック・サイ
クルＴ１２となる。

【００４４】図１２及び図１３は各ラッチ手段がラッチ
を上り方向及び下り方向共に２個ずつ装備しているとき
の各信号についてのそれぞれ上り方向及び下り方向タイ
ミングチャートである。ラッチ手段は、上り方向及び下
り方向に専用にそれぞれ２個のラッチを装備する。図１
３は下り方向のタイミングチャートであるが、上り方向
のタイミングとの関係を明確にするために、図１２の上
段には、デコーダ３７からバス・スレーブ３５ａへの上
り方向のタイミングチャートも示されている。図１０及
び図１１との相違点についてのみ説明する。なお、説明
の便宜上、図１２では、図１０の説明のときと同様に、
バス・マスタ３４ａがリクエストＲ０をアービタ３６ａ
へ初めて出力するクロック・サイクルをＴ１で表し、以
下、各クロック・サイクルをＴ１から順番にＴ２，Ｔ
３，・・・と表すことにし、また、図１３では、図１１
の説明のときと同様に、バス・スレーブ３５ａが初めて
デコーダ３７へＲを発行したクロック・サイクルをＴ１
とし、以下、Ｔ１以降の各クロック・サイクルについて
順番にＴ２，Ｔ３，・・・と表すことにする。ラッチ手
段がラッチを２個装備する場合には、各ラッチ手段は、
コンポーネントＣｕへアクノリッジ信号を発行したにも
かかわらず、コンポーネントＣｄからアクノリッジ信号
を入力しないクロック・サイクルがあり、次のクロック
・サイクルでは、ラッチのデータをコンポーネントＣｄ
へ再度、送出しなければならないときも、該次のクロッ
ク・サイクルにおいてコンポーネントＣｕからのデータ
を別のラッチにラッチすることができる。したがって、
各ラッチ手段は同一のクロック・サイクルにおいてコン
ポーネントＣｕからアクノリッジ信号を受けつつ、コン
ポーネントＣｄへアクノリッジ信号を発行することがで
きる。各ラッチ手段Ｌｏは、コンポーネントＣｕからの
最初のクロック・サイクルに対しては、その入力のあっ
たクロック・サイクルＴ１の次のクロック・サイクルＴ
２でアクノリッジをコンポーネントＣｕへ発行する。ま
た、コンポーネントＣｕへアクノリッジを発行したラッ
チ手段Ｌｏは、クロック・サイクルＴ２でコンポーネン
トＣｄへリクエストを発行するものの、コンポーネント
Ｃｄがアービタ３６ｂのようなアービタである場合は、
ラッチ手段Ｌｏからのリクエストを他のコンポーネント
に優先して受け付けてくれる保証もないので、コンポー
ネントＣｄから最初のアクノリッジを入力するまで、２
番目のアクノリッジをコンポーネントＣｕへ発行するこ
とができない。したがって、各ラッチ手段Ｌｏがコンポ
ーネントＣｕへ２番目のアクノリッジを発行できるの
は、コンポーネントＣｄからアクノリッジを受け取った
クロック・サイクルの次のクロック・サイクルであり、
最も早くてクロック・サイクルＴ４となる。したがっ
て、各クロック・サイクルＬｏは、コンポーネントＣｕ
へ連続してアクノリッジを発行できるのはクロック・サ
イクルＴ４以降となる。後述のパーキング方式ではこれ
を改善できる。こうして、図１２及び図１３のバス・シ
ステムでは、バス・スレーブ３５ａがデコーダ３７へＲ
１に対するアクノリッジを発行するのはクロック・サイ
クルＴ１０となる。また、バス・マスタ３４ｂが最後の
パケット・ブロックの入力に対するアクノリッジをアー
ビタ３６ａへ出力するのはクロック・サイクルＴ９とな
る。

【００４５】図１２において、アービタ３６ａは、クロ
ック・サイクルＴ７においてバス・マスタ３４ｂへアク
ノリッジ信号を発行しているので、クロック・サイクル
Ｔ６におけるバス・マスタ３４ａへのアクノリッジ信号
に連続してアクノリッジ信号を発行していることになる
が、デコーダ３７ｂはクロック・サイクルＴ８において
アービタ３６ａへのアクノリッジ信号の発行を保留して
いる。これは、アービタ３６ｂは、クロック・サイクル
Ｔ８においてバス・マスタ３４ｂがリード・リクエスト
を発行しているのを初めて知り、他のバス・マスタから
のアクノリッジとの調停の必要上、直ちにアクノリッジ
信号をアービタ３６ａへ発行することができないからで
ある。後述のパーキング方式では、このようなアクノリ
ッジ信号の保留を省略して、伝送効率を高めることがで
きる。

【００４６】図１４及び図１５は図１２及び図１３に係
るバス・システムにパーキング技術を適用した改良バス
・システムにおける各信号についてのそれぞれ上り方向
及び下り方向タイミングチャートである。図１２及び図
１３のタイミングチャートとの相違点を説明する。な
お、説明の便宜上、図１４では、図１１の説明のときと
同様に、バス・マスタ３４ａがリクエストＲ０をアービ
タ３６ａへ初めて出力するクロック・サイクルをＴ１で
表し、以下、各クロック・サイクルをＴ１から順番にＴ
２，Ｔ３，・・・と表すことにし、また、図１５では、
図１２の説明のときと同様に、バス・スレーブ３５ａが
初めてデコーダ３７へＲを発行したクロック・サイクル
をＴ１とし、以下、Ｔ１以降の各クロック・サイクルに
ついて順番にＴ２，Ｔ３，・・・と表すことにする。パ
イプライン素子及びデコーダは、唯一のコンポーネント
Ｃｕへアクノリッジ信号を常時、発行し続けるパーキン
グ状態になっている。また、アービタは、どこからもリ
クエスト信号を入力していないときは、所定の１個のコ
ンポーネントＣｕへアクノリッジ信号を発行し続けるパ
ーキング状態になっている。したがって、アービタから
優先的にアクノリッジ信号を発行されるアービタ３６ａ
からのパケットは、その１番目のパケット・ブロックか
ら、エラー等の支障のない限り、アービタを含む全クロ
ック・サイクルにおいてアクノリッジを待つことなく、
進行することができる。こうして、バス・スレーブ３５
ａがデコーダ３７へＲ１に対するアクノリッジを発行す
るのはクロック・サイクルＴ７となる。また、バス・マ
スタ３４ｂが最後のパケット・ブロックの入力に対する
アクノリッジをアービタ３６ａへ出力するのもクロック
・サイクルＴ７となる。

【００４７】図１６はパイプライン素子の動作に関わっ
ている複数個の信号についてのタイミングチャートの例
示である。各信号の意味は次のとおりである。なお、図
１６〜図２２を参照して説明するバス・システムは、図
６〜図１５において説明したバス・システムとは、同一
のパイプライン方式ながら、装備するインターフェース
が異なっているので、一部の信号が相違している。図６
〜図１５のものでは、ＳＩＺＥによりパケット・サイズ
を定義していたのに対し、図１６以降のものは、パケッ
ト・サイズの代わりに、ＣＭＤ及びＮＸＴと言う信号に
よりをパケットの開始と終了を定義している。 ＣＬＫ：該ＣＬＫの０から１の変化点で各信号がバス上
の隣接コンポーネント間で転送される。 ＲＳＴ：各コンポーネントがコンポーネントＣｄへ出力
する信号。１のときバスがリセット状態であることを示
す。 ＲＥＱ：各コンポーネントがコンポーネントＣｄへ出力
する信号。１のとき転送パケットとしての後述のＡＤが
在ることを示す。 ＣＭＤ：各コンポーネントがコンポーネントＣｄへ出力
する信号。１のとき転送パケットとしてのＡＤがコマン
ドであることを示す。 ＮＸＴ：各コンポーネントがコンポーネントＣｄへ出力
する信号。１のとき転送パケットが続くことを示す。 ＡＤ：各コンポーネントがコンポーネントＣｄへ出力す
る信号。ＣＭＤが１のときはＡＤの内容はコマンドであ
り、０のときはＡＤの内容はデータである。 ＡＣＫ：各コンポーネントがコンポーネントＣｕへ出力
する信号。１のとき現在の転送情報を受け取ったことを
示す。

【００４８】図１６において、ＡＤのパケットには、コ
マンド・パケットのみのばあいと、コマンド・パケット
の後に１個以上のデータ・パケットが続く場合とがあ
る。なお、前述の図１０〜図１５で説明した各コンポー
ネントは、コンポーネントＣｄからアクノリッジ信号を
受けるアクノリッジ信号までリクエスト信号をコンポー
ネントＣｄに対して出力することになっているが、この
図１６のコンポーネントは、ＡＤ信号をコンポーネント
Ｃｄへ出力する全アクノリッジ信号において、リクエス
ト信号をコンポーネントＣｄへ出力することになってい
る。

【００４９】図１７は上り方向のパケット転送の場合の
バス・システムの各コンポーネントにおける信号入出力
を示している。バス・マスタ４３ａ，４３ｂからの上り
方向パケットは、アービタ４６、パイプライン素子４
７、及びデコーダ４８を経てバス・スレーブ４４ａ又は
４４ｂへ送られる。図１６に示したように、各コンポー
ネントは、コンポーネントＣｕへはＲＳＴ、ＲＥＱ，Ｃ
ＭＤ，ＮＸＴ，ＡＤの信号を出力し、コンポーネントＣ
ｄへはＡＣＫを送る。各コンポーネントは、また、共通
のＣＬＫの供給を受ける。バス・マスタ４３ａ，４３ｂ
及びバス・スレーブ４４ａ，４４ｂのロジックはユーザ
に委託される（Ｕｓｅｒ Ｌｏｇｉｃ）。

【００５０】なお、図１７では、バス・マスタからバス
・スレーブへのパケット転送に関連して回路を説明して
いるが、バス・スレーブからバス・マスタへのパケット
転送に対処するために、図１７の回路とは信号方向が逆
向きの回路が別途、装備されている。すなわち、下り方
向のパケット転送用の回路では、図１７の上り方向のパ
ケット転送用回路のアービタ４６及びデコーダ４８はそ
れぞれバス・スレーブ及びバス・マスタに置き換わると
ともに、各ラッチ手段に対するコンポーネントＣｕ及び
コンポーネントＣｄの関係が図１７のものとは逆とな
り、それに伴い、ＲＳＴ、ＲＥＱ，ＣＭＤ，ＮＸＴ，Ａ
Ｄ，ＡＣＫも各コンポーネント間において図１７とは逆
向きとされる。

【００５１】図１８はパイプライン素子４７のブロック
図である。図１８において、ＭＳＴが信号名の語頭に付
いている信号は、パケット転送方向上流側に隣接するコ
ンポーネントＣｕからパイプライン素子４７へ入力され
る信号を意味し、ＳＬＶが信号名の語頭に付いている信
号はパケット転送方向下流側に隣接するコンポーネント
Ｃｄから入力される信号を意味し、ＰＩＰが語頭に付い
ているものは、パイプライン素子４７がコンポーネント
Ｃｕ及びコンポーネントＣｄへ出力する信号であること
を意味する。パイプライン素子４７はラッチＡ５０及び
ラッチＢ５１を有している。コンポーネントＣｕ側から
のＡＤ，ＣＤ，ＮＸＴはラッチＢ５１のＤ及び選択器５
３のＡへ入力される。制御器５２はコンポーネントＣｕ
側に対しては、ＲＥＱを入力され、ＡＣＫを出力し、ま
た、コンポーネントＣｄ側に対しては、ＲＥＱを出力
し、ＡＣＫを入力される。制御器５２は、ラッチＡ５０
のＥＮＢ端子、ラッチＢ５１のＥＮＢ端子、及び選択器
５３のＳＥＬ端子のへ制御信号を送る。

【００５２】図１９は図１８のパイプライン素子４７の
真理値表である。各信号の現在の値（Ｃｕｒｒｅｎｔ
Ｖａｌｕｅ）と次の値（Ｎｅｘｔ Ｖａｌｕｅ）との関
係が示されており、同一列において、各信号の現在の値
に対して各信号の次の値がどうなるかが示されている。
なお、Ｘは”１”，”０”のどちらでもかまわないこと
を意味し、Ｈはラッチが値をホールドすること、すなわ
ち前のクロック・サイクルにおける値を維持すること、
Ａは選択器５３のＡ端子のデータがラッチＡ５０にラッ
チされること、Ｂは選択器５３のＢ端子のデータがラッ
チＡ５０にラッチされること、ＤはラッチＢ５１のＤ端
子のデータがラッチＢ５１にラッチされることを、それ
ぞれ意味する。図１９の真理値表は１２行×９列の行列
となっている。図２０は図１９の真理値表に基づくパイ
プライン素子４７の状態遷移図である。４個の囲み内の
４桁の数値は左から順番に、ＰＩＰ＿ＡＣＫ、ＰＩＰ＿
ＲＥＱ、Ｌａｔｃｈ−Ａ＿Ｆｕｌｌ、及びＬａｔｃｈ−
Ｂ＿Ｆｕｌｌの真理値であり、図１９の１〜４行の真理
値に対応している。

【００５３】図１９及び図２０を参照しつつ、パイプラ
イン素子４７の状態遷移を説明する。エラー等が発生し
ないで、各パケットが１クロック・サイクルごとに次段
のコンポーネントへ転送されているときは、図１９の真
理値表では、６列目の真理値（上から順番に１，１，
１，０｜１，１｜１，１，１，０｜Ｈ，Ｄ）の状態に対
応し、図２０の状態遷移図ではＳ３に対応する。すなわ
ち、コンポーネントは、各クロック・サイクルにおい
て、コンポーネントＣｕ及びコンポーネントＣｄへアク
ノリッジ信号（ＰＩＰ＿ＡＣＫ）及びリクエスト信号
（ＰＩＰ＿ＲＥＱ）を出力し、また、ラッチＡ５０のパ
ケットをコンポーネントＣｄへ転送しつつ、コンポーネ
ントＣｕからのパケットをラッチＡ５０にラッチする処
理を続けている。Ｓ３の状態は、パイプライン素子４７
が、クロック・サイクルにおいてコンポーネントＣｕ及
びコンポーネントＣｄからそれぞれリクエスト信号及び
アクノリッジ信号を入力される場合だけでなく、クロッ
ク・サイクルにおいてコンポーネントＣｕ及びコンポー
ネントＣｄからそれぞれリクエスト信号及びアクノリッ
ジ信号を入力されない場合も、継続する。Ｓ３の状態に
おいて、コンポーネントＣｄからのアクノリッジ信号が
途絶えると、パイプライン素子４７はＳ４の状態へ移行
する。Ｓ４の状態では、コンポーネントは、各クロック
・サイクルにおいて、コンポーネントＣｕへはアクノリ
ッジ信号（ＰＩＰ＿ＡＣＫ）を出力せず、コンポーネン
トＣｄへはリクエスト信号（ＰＩＰ＿ＲＥＱ）を出力す
る。Ｓ４では、ラッチＡ５０及びラッチＢ５１は共にフ
ル（Ｆｕｌｌ）の状態にあり、パケットをラッチＡ５０
及びラッチＢ５１にホールドしている。なお、Ｓ４にお
いて、ラッチＡ５０はＳ３の最後のクロック・サイクル
においてラッチしていたパケットをホールドしており、
また、ラッチＢ５１は、Ｓ４の最初のクロック・サイク
ルにおいてコンポーネントＣｕから入力してラッチした
パケットをホールドしている。Ｓ４の状態は、コンポー
ネントＣｄからアクノリッジ信号を入力しない限り（Ｓ
＿ＡＣＫ＝０）、コンポーネントＣｕからのリクエスト
信号の有無に関係なく（Ｍ＿ＲＥＱ＝Ｘ）、維持され
る。そして、パイプライン素子４７は、アクノリッジ信
号がコンポーネントＣｄから入力されしだい、ラッチＢ
５１のパケットをラッチＡ５０にラッチして、Ｓ４から
Ｓ３へ戻る。

【００５４】図２１はアービタ４６のブロック図であ
る。アービタ４６はパイプライン・ロジック５５を含
み、パイプライン・ロジック５５の構成は図１８のパイ
プライン素子４７の構成と同一である。各コンポーネン
トＣｕ（図１７の例では、バス・マスタ４３ａ及びバス
・マスタ４３ｂ）からの信号は選択器５６のＡ，Ｂへそ
れぞれ入力される。パイプライン・ロジック５５が各コ
ンポーネントＣｕへ出力する信号はデコーダ５７のそれ
ぞれＯＵＴ０，ＯＵＴ１から出力される。各コンポーネ
ントＣｕからのＲＥＱ及びＮＸＴ信号は、選択器５６だ
けでなく、制御器５８へも入力される。コンポーネント
Ｃｄからのアクノリッジ信号（ＳＬＶ＿ＡＣＫ）は、パ
イプライン・ロジック５５を経て、ＡＲＢ＿ＡＣＫとし
てデコーダ５７のＩＮ端子及び制御器５８へ入力され
る。制御器５８は、ＲＥＱ（リクエスト信号）及びＮＥ
ＸＴ（継続信号）に基づいて選択器５６におけるＡ，Ｂ
の切替を制御し、また、ＲＥＱ（リクエスト信号）、Ｎ
ＥＸＴ（継続信号）、及びに基づいてデコーダ５７にお
けるＯＵＴ０，ＯＵＴ１の切替を制御する。選択器５６
は、複数個のコンポーネントＣｕからリクエスト信号
（ＭＳＴ＿ＲＥＱ０，ＭＳＴ＿ＲＥＱ１）を同時に入力
した場合、あらかじめ定めてある調停律に従って１個の
コンポーネントＣｕを選択器５６に選択させ、該選択し
たコンポーネントＣｕからのＮＥＸＴ信号が途絶えるま
で、その選択を選択器５６に維持させる。こうして、ア
ービタ４６において選択されたコンポーネントＣｕから
の連続パケットは、その連続が途絶えるまで次段のコン
ポーネントＣｄ（図１７の例ではパイプライン素子４
７）へ送り続けられる。

【００５５】図２２はデコーダ４８のブロック図であ
る。アービタ４６はパイプライン・ロジック６１を含
み、パイプライン・ロジック６１の構成は図１８のパイ
プライン素子４７の構成と同一である。コンポーネント
Ｃｕからの信号ＭＳＴ＿ＲＥＱ，ＭＳＴ＿ＣＭＤ，ＭＳ
Ｔ＿ＮＸＴ，ＭＳＴ＿ＡＤはパイプライン・ロジック６
１を経てデコーダ６３のＩＮへ信号ＤＥＣ＿ＲＥＱ，Ｄ
ＥＣ＿ＣＭＤ，ＤＥＣ＿ＮＸＴ，ＤＥＣ＿ＡＤとして入
力される。ＤＥＣ＿ＣＭＤ，ＤＥＣ＿ＡＤはまた制御器
６４へも入力される。制御器６４は、入力信号ＤＥＣ＿
ＣＭＤ，ＤＥＣ＿ＡＤに基づいて選択器６２におけるＩ
Ｎ０，ＩＮ１を切替えるとともに、デコーダ６３のＯＵ
Ｔ０，ＯＵＴ１を切替える。こうして、コンポーネント
Ｃｕ側からのパケットは、そのあて先のバス・スレーブ
に対応するＯＵＴ０又はＯＵＴ１からコンポーネントＣ
ｄ側へ送り出され、また、選択器６２において選択され
た１個のコンポーネントＣｄ側からのアクノリッジ信号
（ＳＬＶ＿ＡＣＫ０，ＳＬＶ＿ＡＣＫ１）がＳＬＶ＿Ａ
ＣＫとしてパイプライン・ロジック６１へ入力され、さ
らに、パイプライン・ロジック６１からＤＥＣ＿ＡＣＫ
としてコンポーネントＣｕ側のコンポーネントへ出力さ
れる。

【００５６】まとめとして本発明の構成に関して以下の
事項を開示する。 (１)バスに接続されている少なくとも１個のバス・マス
タ、バス・マスタの個数と合わせた総数が３個以上とな
る個数で存在してバスに接続されている少なくとも１個
のバス・スレーブ、及びバス・マスタとバス・スレーブ
との間のバス経路に介在して該バス経路を複数の区画に
分割しクロックに同期して伝送信号のラッチ及び出力を
行うラッチ手段、を有し、クロックの周期は、バス上の
隣接する任意の第１及び第２の区画に対して、第１の区
画における信号伝送時間より長くかつ第１及び第２の区
画の合計の信号伝送時間より短く設定されている、バス
・システム。 (２)バス上の各区画の長さがほぼ均等に設定されている
(１)記載のバス・システム。 (３)バスは、各バス・マスタ及び各バス・スレーブから
見てツリー構造となっている(１)記載のバス・システ
ム。 (４)少なくとも２個のバス・マスタを有し、少なくとも
１個のラッチ手段は、バス・マスタからバス・スレーブ
への信号伝送に対するアービタである(１)記載のバス・
システム。 (５)少なくとも２個のバス・スレーブを有し、少なくと
も１個のラッチ手段は、バス・マスタからバス・スレー
ブへの信号伝送に対するデコーダである(１)記載のバス
・システム。

【００５７】(６)アービタ及びデコーダとしてのラッチ
手段は、それぞれバス・スレーブからバス・マスタへの
信号伝送に対するデコーダ及びアービタとなっている
(４)又は(５)記載のバス・システム。 (７)データの読出し及び書込みの高速性の要求度の高い
特定のバス・マスタとバス・スレーブとの間のバス経路
長は、要求度の低い他のバス・マスタとバス・スレーブ
との間のバス経路長未満に設定されるとともに、該特定
のバス・マスタとバス・スレーブとの間におけるラッチ
手段の介在個数は、該他のバス・マスタとバス・スレー
ブとの間の介在個数未満に設定されている(３)記載のバ
ス・システム。 (８)バス・マスタとバス・スレーブとの間のデータ転送
はパケット方式である(１)記載のバス・システム。 (９)パケット方式のデータ転送はコネクションレスであ
る(８)記載のバス・システム。 (１０)バス・マスタは第１のバス・マスタとキャッシュ
を装備する第２のバス・マスタとを含み、アービタは、
バス・スレーブの特定のアドレス範囲に対するリード・
リクエストを第１のバス・マスタから受け付けたとき、
第２のバス・マスタへ、該第２のバス・マスタが自分の
キャッシュにバス・スレーブの特定のアドレス範囲に係
るデータを保持しているか否かを問い合わせ、第２のバ
ス・マスタがデータを保持している場合は、第２のバス
・マスタに、データをバス・スレーブの該当アドレス範
囲に書込ませる(４)記載のバス・システム。

【００５８】(１１)バス・マスタ、バス・スレーブ、及
びラッチ手段をコンポーネントと総称することにし、各
ラッチ手段に対してパケット転送方向へ上流側及び下流
側に隣接するコンポーネントをそれぞれ第１及び第２の
コンポーネントと呼び、かつ連続する３個のクロック・
サイクルを前から順番に、第１、第２、及び第３のクロ
ック・サイクルと呼ぶことにすると、各ラッチ手段は、
第２のクロック・サイクルにおいて第１のコンポーネン
トからパケットを受けるために、第１のクロック・サイ
クルにおいて第１のコンポーネントへアクノリッジ信号
を出力する(１)記載のバス・システム。 (１２)ラッチ手段は、第１及び第２のラッチを有し、第
１のクロック・サイクルにおいて第１のコンポーネント
へはアクノリッジ信号を出力しかつ第２のコンポーネン
トからはアクノリッジ信号を入力しなかったとき、第１
のクロック・サイクルにおいて第２のコンポーネントへ
のパケットを第１のラッチにホールドし、第２のクロッ
ク・サイクルでは、第２のコンポーネントへ第１のラッ
チのパケットを再送するとともに、第１のコンポーネン
トからのパケットを第２のラッチにラッチする(１１)記
載のバス・システム。 (１３)ラッチ手段は、第２のクロック・サイクルでは、
第１のコンポーネントへのアクノリッジ信号の出力を中
止し、もし第２のクロック・サイクルにおいて第２のコ
ンポーネントからアクノリッジ信号を入力したならば、
第３のクロック・サイクルでは、第１のラッチのパケッ
トを第２のコンポーネントへ送出しつつ、第２のラッチ
のパケットを第１のラッチへラッチし、かつ第１のコン
ポーネントへアクノリッジ信号を出力する(１２)記載の
バス・システム。 (１４)アービタは、複数個の第１のコンポーネントの内
の一つを優先コンポーネントと定め、いずれの第１のコ
ンポーネントからもリクエスト信号を受付けていないク
ロック・サイクルでは、優先コンポーネントへアクノリ
ッジ信号を発行するパーキング状態にされ、また、アー
ビタ以外のラッチ手段も唯一の第１のコンポーネントに
ついてのパーキング状態にされている(１２)記載のバス
・システム。 (１５)バス・マスタ、バス・スレーブ、及びラッチ手段
が１チップ内に製作されている(１)記載のバス・システ
ム。

【００５９】(１６)バスを介して接続されるバス・マス
タ及びバス・スレーブをそれぞれ少なくとも１個、かつ
両者の総数が１８以上となっているバス・システムの信
号伝送方法において、少なくとも１個のラッチ手段をバ
ス・マスタとバス・スレーブとの間のバス経路に介在さ
せて、該バス経路を複数の区画に分割し、クロックに同
期して伝送信号をラッチ手段においてラッチ及び出力さ
せ、クロックの周期を、バス上の隣接する任意の第１及
び第２の区画に対して、第１の区画における信号伝送時
間より長くかつ第１及び第２の区画の合計の信号伝送時
間より短く設定する、バス・システム用信号伝送方法。 (１７)バス上の各区画の長さをほぼ均等に設定する(１
６)記載のバス・システム用信号伝送方法。 (１８)バスを、各バス・マスタ及び各バス・スレーブか
ら見てツリー構造とする(１６)記載のバス・システム用
信号伝送方法。 (１９)バス・マスタの個数を少なくとも２個とし、少な
くとも１個のラッチ手段を、バス・マスタからバス・ス
レーブへの信号伝送に対するアービタとする(１６)記載
のバス・システム用信号伝送方法。 (２０)バス・スレーブの個数を少なくとも２個とし、少
なくとも１個のラッチ手段を、バス・マスタからバス・
スレーブへの信号伝送に対するデコーダとする(１６)記
載のバス・システム用信号伝送方法。

【００６０】(２１)アービタ及びデコーダとしてのラッ
チ手段を、それぞれバス・スレーブからバス・マスタへ
の信号伝送に対するデコーダ及びアービタとする(１９)
又は(２０)記載のバス・システム用信号伝送方法。 (２２)データの読出し及び書込みの高速性の要求度の高
い特定のバス・マスタとバス・スレーブとの間のバス経
路長を、要求度の低い他のバス・マスタとバス・スレー
ブとの間のバス経路長未満に設定するとともに、該特定
のバス・マスタとバス・スレーブとの間におけるラッチ
手段の介在個数を、該他のバス・マスタとバス・スレー
ブとの間の介在個数未満に設定する(１８)記載のバス・
システム用信号伝送方法。 (２３)バス・マスタとバス・スレーブとの間のデータ転
送をパケット方式とする(１６)記載のバス・システム用
信号伝送方法。 (２４)パケット方式のデータ転送をコネクションレスと
する(２３)記載のバス・システム用信号伝送方法。 (２５)バス・マスタには、第１のバス・マスタとキャッ
シュを装備する第２のバス・マスタとを含ませ、アービ
タの作動として、アービタは、バス・スレーブの特定の
アドレス範囲に対するリード・リクエストを第１のバス
・マスタから受け付けたとき、第２のバス・マスタへ、
該第２のバス・マスタが自分のキャッシュにバス・スレ
ーブの特定のアドレス範囲に係るデータを保持している
か否かを問い合わせ、第２のバス・マスタがデータを保
持している場合は、第２のバス・マスタに、データをバ
ス・スレーブの該当アドレス範囲に書込ませる作動を、
設定する(１９)記載のバス・システム用信号伝送方法。

【００６１】(２６)バス・マスタ、バス・スレーブ、及
びラッチ手段をコンポーネントと総称することにし、各
ラッチ手段に対してパケット転送方向へ上流側及び下流
側に隣接するコンポーネントをそれぞれ第１及び第２の
コンポーネントと呼び、かつ連続する１８個のクロック
・サイクルを前から順番に、第１、第２、及び第３のク
ロック・サイクルと呼ぶことにすると、各ラッチ手段の
作動として、各ラッチ手段は、第２のクロック・サイク
ルにおいて第１のコンポーネントからパケットを受ける
ために、第１のクロック・サイクルにおいて第１のコン
ポーネントへアクノリッジ信号を出力させる作動を、設
定する(１６)記載のバス・システム用信号伝送方法。 (２７)ラッチ手段には、第１及び第２のラッチを装備さ
せ、ラッチ手段の作動として、ラッチ手段は、第１のク
ロック・サイクルにおいて第１のコンポーネントへはア
クノリッジ信号を出力しかつ第２のコンポーネントから
はアクノリッジ信号を入力しなかったとき、第１のクロ
ック・サイクルにおいて第２のコンポーネントへのパケ
ットを第１のラッチにホールドし、第２のクロック・サ
イクルでは、第２のコンポーネントへ第１のラッチのパ
ケットを再送するとともに、第１のコンポーネントから
のパケットを第２のラッチにラッチする作動を設定する
(２６)記載のバス・システム用信号伝送方法。 (２８)ラッチ手段の作動として、ラッチ手段は、第２の
クロック・サイクルでは、第１のコンポーネントへのア
クノリッジ信号の出力を中止し、もし第２のクロック・
サイクルにおいて第２のコンポーネントからアクノリッ
ジ信号を入力したならば、第３のクロック・サイクルで
は、第１のラッチのパケットを第２のコンポーネントへ
送出しつつ、第２のラッチのパケットを第１のラッチへ
ラッチし、かつ第１のコンポーネントへアクノリッジ信
号を出力する作動を、設定する(２７)記載のバス・シス
テム用信号伝送方法。 (２９)アービタの作動として、アービタは、複数個の第
１のコンポーネントの内の一つを優先コンポーネントと
定め、いずれの第１のコンポーネントからもリクエスト
信号を受付けていないクロック・サイクルでは、優先コ
ンポーネントへアクノリッジ信号を発行するパーキング
状態にされ、また、アービタ以外のラッチ手段も唯一の
第１のコンポーネントについてのパーキング状態にされ
る作動を、設定する(２７)記載のバス・システム用信号
伝送方法。

【００６２】

【発明の効果】本発明によれば、バス・マスタとバス・
スレーブとの間の距離が増大しても、バス・システムの
動作周波数の減少を回避できるので、所定の動作周波数
を確保しつつ、ＩＣチップ等のバス・システム装備体に
バス・マスタ及びバス・スレーブを広く分布させて、配
置させることができる。

【図面の簡単な説明】

【図１】従来の典型的なバス・システムの概念構成図で
ある。

【図２】本発明を具現化したバス・システムの概念構成
図である。

【図３】本発明を具現化したバス・システムにおける信
号の並列伝送を示す図である。

【図４】本発明を具現化したバス・システムにおける信
号の一時停止を示す図である。

【図５】全体的な伝送効率を考慮してバス・マスタとバ
ス・スレーブとの間の距離を設定したバス・システムに
おける構成図である。

【図６】各パイプライン素子が発行するパケットの種類
及びその内容を示す図である。

【図７】別に各ラッチ手段の発行する信号を示す図であ
る。

【図８】バス・システムにおけるパケットの流れを順番
に示す説明図である。

【図９】バス・システムにおけるパケットの流れを図８
に続けて順番に示す説明図である。

【図１０】図８及び図９のパケット転送モデルにおいて
各ラッチ手段がラッチを上り方向及び下り方向共に１個
しか装備していないときの各信号についての上り方向タ
イミングチャートである。

【図１１】図８及び図９のパケット転送モデルにおいて
各ラッチ手段がラッチを上り方向及び下り方向共に１個
しか装備していないときの各信号についての下り方向タ
イミングチャートである。

【図１２】各ラッチ手段がラッチを上り方向及び下り方
向共に２個ずつ装備しているときの各信号についての上
り方向タイミングチャートである。

【図１３】各ラッチ手段がラッチを上り方向及び下り方
向共に２個ずつ装備しているときの各信号についての下
り方向タイミングチャートである。

【図１４】図１２及び図１３に係るバス・システムにパ
ーキング技術を適用した改良バス・システムにおける各
信号についての上り方向タイミングチャートである。

【図１５】図１２及び図１３に係るバス・システムにパ
ーキング技術を適用した改良バス・システムにおける各
信号についての下り方向タイミングチャートである。

【図１６】パイプライン素子の動作に関わっている複数
個の信号についてのタイミングチャートの例示である。

【図１７】上り方向のパケット転送の場合のバス・シス
テムの各コンポーネントにおける信号入出力を示す図で
ある。

【図１８】パイプライン素子のブロック図である。

【図１９】図１８のパイプライン素子の真理値表であ
る。

【図２０】図１９の真理値表に基づくパイプライン素子
の状態遷移図である。

【図２１】アービタのブロック図である。

【図２２】デコーダのブロック図である。

【符号の説明】

１９ バス・システム ２１ａ〜ｃ バス・マスタ（コンポーネント） ２２ａ〜ｃ バス・スレーブ（コンポーネント） ２３ パイプライン素子（ラッチ手段） ２４ａ，ｂ アービタ（ラッチ手段、コンポーネン
ト） ２５ａ，ｂ デコーダ（ラッチ手段、コンポーネン
ト） ２６ａ，ｂ 高速バス・マスタ（コンポーネント） ２７ａ〜ｆ 低速バス・マスタ（コンポーネント） ３０ａ，ｂ 高速バス・スレーブ（コンポーネント） ３１ 低速バス・スレーブ（コンポーネント） ３２ａ〜ｆ アービタ（ラッチ手段、コンポーネン
ト） ３３ａ，ｂ デコーダ（ラッチ手段、コンポーネン
ト） ３４ａ，ｂ バス・マスタ（コンポーネント） ３５ａ，ｂ バス・スレーブ（コンポーネント） ３６ａ，ｂ アービタ（ラッチ手段、コンポーネン
ト） ３７ デコーダ（ラッチ手段、コンポーネント） ４３ａ，４３ｂ バス・マスタ（コンポーネント） ４４ａ，４４ｂ バス・スレーブ（コンポーネント） ４６ アービタ（ラッチ手段、コンポーネント） ４７ パイプライン素子（ラッチ手段） ４８ デコーダ（ラッチ手段、コンポーネント）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 信之 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 Ｆターム(参考） 5B005 JJ12 KK15 MM01 5B061 BB21 FF12 PP00 5B077 GG04 GG16 MM01 MM02 5K032 AA09 DA01 DA07 EC02

Claims (29)

【特許請求の範囲】
1. 【請求項１】 バスに接続されている少なくとも１個の
   バス・マスタ、 前記バス・マスタの個数と合わせた総数が３個以上とな
   る個数で存在して前記バスに接続されている少なくとも
   １個のバス・スレーブ、及び前記バス・マスタと前記バ
   ス・スレーブとの間のバス経路に介在して該バス経路を
   複数の区画に分割しクロックに同期して伝送信号のラッ
   チ及び出力を行うラッチ手段、を有し、 クロックの周期は、前記バス上の隣接する任意の第１及
   び第２の区画に対して、第１の区画における信号伝送時
   間より長くかつ第１及び第２の区画の合計の信号伝送時
   間より短く設定されている、ことを特徴とするバス・シ
   ステム。
2. 【請求項２】 前記バス上の各区画の長さがほぼ均等に
   設定されていることを特徴とする請求項１記載のバス・
   システム。
3. 【請求項３】 前記バスは、各バス・マスタ及び各バス
   ・スレーブから見てツリー構造となっていることを特徴
   とする請求項１記載のバス・システム。
4. 【請求項４】 少なくとも２個のバス・マスタを有し、 少なくとも１個のラッチ手段は、バス・マスタからバス
   ・スレーブへの信号伝送に対するアービタであることを
   特徴とする請求項１記載のバス・システム。
5. 【請求項５】 少なくとも２個のバス・スレーブを有
   し、 少なくとも１個のラッチ手段は、バス・マスタからバス
   ・スレーブへの信号伝送に対するデコーダであることを
   特徴とする請求項１記載のバス・システム。
6. 【請求項６】 前記アービタ及び前記デコーダとしての
   ラッチ手段は、それぞれバス・スレーブからバス・マス
   タへの信号伝送に対するデコーダ及びアービタとなって
   いることを特徴とする請求項４又は５記載のバス・シス
   テム。
7. 【請求項７】 データの読出し及び書込みの高速性の要
   求度の高い特定のバス・マスタとバス・スレーブとの間
   のバス経路長は、要求度の低い他のバス・マスタとバス
   ・スレーブとの間のバス経路長未満に設定されるととも
   に、該特定のバス・マスタとバス・スレーブとの間にお
   けるラッチ手段の介在個数は、該他のバス・マスタとバ
   ス・スレーブとの間の介在個数未満に設定されているこ
   とを特徴とする請求項３記載のバス・システム。
8. 【請求項８】 バス・マスタとバス・スレーブとの間の
   データ転送はパケット方式であることを特徴とする請求
   項１記載のバス・システム。
9. 【請求項９】 前記パケット方式のデータ転送はコネク
   ションレスであることを特徴とする請求項８記載のバス
   ・システム。
10. 【請求項１０】 前記バス・マスタは第１のバス・マス
    タとキャッシュを装備する第２のバス・マスタとを含
    み、 前記アービタは、前記バス・スレーブの特定のアドレス
    範囲に対するリード・リクエストを第１のバス・マスタ
    から受け付けたとき、第２のバス・マスタへ、該第２の
    バス・マスタが自分のキャッシュに前記バス・スレーブ
    の特定のアドレス範囲に係るデータを保持しているか否
    かを問い合わせ、前記第２のバス・マスタが前記データ
    を保持している場合は、前記第２のバス・マスタに、前
    記データを前記バス・スレーブの該当アドレス範囲に書
    込ませることを特徴とする請求項４記載のバス・システ
    ム。
11. 【請求項１１】 バス・マスタ、バス・スレーブ、及び
    ラッチ手段をコンポーネントと総称することにし、各ラ
    ッチ手段に対してパケット転送方向へ上流側及び下流側
    に隣接するコンポーネントをそれぞれ第１及び第２のコ
    ンポーネントと呼び、かつ連続する３個のクロック・サ
    イクルを前から順番に、第１、第２、及び第３のクロッ
    ク・サイクルと呼ぶことにすると、 各ラッチ手段は、第２のクロック・サイクルにおいて第
    １のコンポーネントからパケットを受けるために、第１
    のクロック・サイクルにおいて第１のコンポーネントへ
    アクノリッジ信号を出力することを特徴とする請求項１
    記載のバス・システム。
12. 【請求項１２】 前記ラッチ手段は、第１及び第２のラ
    ッチを有し、第１のクロック・サイクルにおいて第１の
    コンポーネントへはアクノリッジ信号を出力しかつ第２
    のコンポーネントからはアクノリッジ信号を入力しなか
    ったとき、第１のクロック・サイクルにおいて第２のコ
    ンポーネントへのパケットを第１のラッチにホールド
    し、第２のクロック・サイクルでは、第２のコンポーネ
    ントへ第１のラッチのパケットを再送するとともに、第
    １のコンポーネントからのパケットを第２のラッチにラ
    ッチすることを特徴とする請求項１１記載のバス・シス
    テム。
13. 【請求項１３】 前記ラッチ手段は、第２のクロック・
    サイクルでは、第１のコンポーネントへのアクノリッジ
    信号の出力を中止し、もし第２のクロック・サイクルに
    おいて第２のコンポーネントからアクノリッジ信号を入
    力したならば、第３のクロック・サイクルでは、第１の
    ラッチのパケットを第２のコンポーネントへ送出しつ
    つ、第２のラッチのパケットを第１のラッチへラッチ
    し、かつ第１のコンポーネントへアクノリッジ信号を出
    力することを特徴とする請求項１２記載のバス・システ
    ム。
14. 【請求項１４】 前記アービタは、複数個の第１のコン
    ポーネントの内の一つを優先コンポーネントと定め、い
    ずれの第１のコンポーネントからもリクエスト信号を受
    付けていないクロック・サイクルでは、優先コンポーネ
    ントへアクノリッジ信号を発行するパーキング状態にさ
    れ、また、アービタ以外のラッチ手段も唯一の第１のコ
    ンポーネントについてのパーキング状態にされているこ
    とを特徴とする請求項１２記載のバス・システム。
15. 【請求項１５】 前記バス・マスタ、前記バス・スレー
    ブ、及び前記ラッチ手段が１チップ内に製作されている
    ことを特徴とする請求項１記載のバス・システム。
16. 【請求項１６】 バスを介して接続されるバス・マスタ
    及びバス・スレーブをそれぞれ少なくとも１個、かつ両
    者の総数が１８以上となっているバス・システムの信号
    伝送方法において、 少なくとも１個のラッチ手段を前記バス・マスタと前記
    バス・スレーブとの間のバス経路に介在させて、該バス
    経路を複数の区画に分割し、 クロックに同期して伝送信号をラッチ手段においてラッ
    チ及び出力させ、 クロックの周期を、前記バス上の隣接する任意の第１及
    び第２の区画に対して、第１の区画における信号伝送時
    間より長くかつ第１及び第２の区画の合計の信号伝送時
    間より短く設定する、ことを特徴とするバス・システム
    用信号伝送方法。
17. 【請求項１７】 前記バス上の各区画の長さをほぼ均等
    に設定することを特徴とする請求項１６記載のバス・シ
    ステム用信号伝送方法。
18. 【請求項１８】 前記バスを、各バス・マスタ及び各バ
    ス・スレーブから見てツリー構造とすることを特徴とす
    る請求項１６記載のバス・システム用信号伝送方法。
19. 【請求項１９】 バス・マスタの個数を少なくとも２個
    とし、 少なくとも１個のラッチ手段を、バス・マスタからバス
    ・スレーブへの信号伝送に対するアービタとすることを
    特徴とする請求項１６記載のバス・システム用信号伝送
    方法。
20. 【請求項２０】 バス・スレーブの個数を少なくとも２
    個とし、 少なくとも１個のラッチ手段を、バス・マスタからバス
    ・スレーブへの信号伝送に対するデコーダとすることを
    特徴とする請求項１６記載のバス・システム用信号伝送
    方法。
21. 【請求項２１】 前記アービタ及び前記デコーダとして
    のラッチ手段を、それぞれバス・スレーブからバス・マ
    スタへの信号伝送に対するデコーダ及びアービタとする
    ことを特徴とする請求項１９又は２０記載のバス・シス
    テム用信号伝送方法。
22. 【請求項２２】 データの読出し及び書込みの高速性の
    要求度の高い特定のバス・マスタとバス・スレーブとの
    間のバス経路長を、要求度の低い他のバス・マスタとバ
    ス・スレーブとの間のバス経路長未満に設定するととも
    に、該特定のバス・マスタとバス・スレーブとの間にお
    けるラッチ手段の介在個数を、該他のバス・マスタとバ
    ス・スレーブとの間の介在個数未満に設定することを特
    徴とする請求項１８記載のバス・システム用信号伝送方
    法。
23. 【請求項２３】 バス・マスタとバス・スレーブとの間
    のデータ転送をパケット方式とすることを特徴とする請
    求項１６記載のバス・システム用信号伝送方法。
24. 【請求項２４】 前記パケット方式のデータ転送をコネ
    クションレスとすることを特徴とする請求項２３記載の
    バス・システム用信号伝送方法。
25. 【請求項２５】 前記バス・マスタには、第１のバス・
    マスタとキャッシュを装備する第２のバス・マスタとを
    含ませ、 前記アービタの作動として、前記アービタは、前記バス
    ・スレーブの特定のアドレス範囲に対するリード・リク
    エストを第１のバス・マスタから受け付けたとき、第２
    のバス・マスタへ、該第２のバス・マスタが自分のキャ
    ッシュに前記バス・スレーブの特定のアドレス範囲に係
    るデータを保持しているか否かを問い合わせ、前記第２
    のバス・マスタが前記データを保持している場合は、前
    記第２のバス・マスタに、前記データを前記バス・スレ
    ーブの該当アドレス範囲に書込ませる作動を、設定する
    ことを特徴とする請求項１９記載のバス・システム用信
    号伝送方法。
26. 【請求項２６】 バス・マスタ、バス・スレーブ、及び
    ラッチ手段をコンポーネントと総称することにし、各ラ
    ッチ手段に対してパケット転送方向へ上流側及び下流側
    に隣接するコンポーネントをそれぞれ第１及び第２のコ
    ンポーネントと呼び、かつ連続する１８個のクロック・
    サイクルを前から順番に、第１、第２、及び第３のクロ
    ック・サイクルと呼ぶことにすると、 各ラッチ手段の作動として、各ラッチ手段は、第２のク
    ロック・サイクルにおいて第１のコンポーネントからパ
    ケットを受けるために、第１のクロック・サイクルにお
    いて第１のコンポーネントへアクノリッジ信号を出力さ
    せる作動を、設定することを特徴とする請求項１６記載
    のバス・システム用信号伝送方法。
27. 【請求項２７】 前記ラッチ手段には、第１及び第２の
    ラッチを装備させ、 前記ラッチ手段の作動として、前記ラッチ手段は、第１
    のクロック・サイクルにおいて第１のコンポーネントへ
    はアクノリッジ信号を出力しかつ第２のコンポーネント
    からはアクノリッジ信号を入力しなかったとき、第１の
    クロック・サイクルにおいて第２のコンポーネントへの
    パケットを第１のラッチにホールドし、第２のクロック
    ・サイクルでは、第２のコンポーネントへ第１のラッチ
    のパケットを再送するとともに、第１のコンポーネント
    からのパケットを第２のラッチにラッチする作動を設定
    することを特徴とする請求項２６記載のバス・システム
    用信号伝送方法。
28. 【請求項２８】 前記ラッチ手段の作動として、前記ラ
    ッチ手段は、第２のクロック・サイクルでは、第１のコ
    ンポーネントへのアクノリッジ信号の出力を中止し、も
    し第２のクロック・サイクルにおいて第２のコンポーネ
    ントからアクノリッジ信号を入力したならば、第３のク
    ロック・サイクルでは、第１のラッチのパケットを第２
    のコンポーネントへ送出しつつ、第２のラッチのパケッ
    トを第１のラッチへラッチし、かつ第１のコンポーネン
    トへアクノリッジ信号を出力する作動を、設定すること
    を特徴とする請求項２７記載のバス・システム用信号伝
    送方法。
29. 【請求項２９】 前記アービタの作動として、前記アー
    ビタは、複数個の第１のコンポーネントの内の一つを優
    先コンポーネントと定め、いずれの第１のコンポーネン
    トからもリクエスト信号を受付けていないクロック・サ
    イクルでは、優先コンポーネントへアクノリッジ信号を
    発行するパーキング状態にされ、また、アービタ以外の
    ラッチ手段も唯一の第１のコンポーネントについてのパ
    ーキング状態にされる作動を、設定することを特徴とす
    る請求項２７記載のバス・システム用信号伝送方法。