JP2003150450A - メモリコントローラ、メモリシステム及びメモリの制御方法 - Google Patents
メモリコントローラ、メモリシステム及びメモリの制御方法Info
- Publication number
- JP2003150450A JP2003150450A JP2001348359A JP2001348359A JP2003150450A JP 2003150450 A JP2003150450 A JP 2003150450A JP 2001348359 A JP2001348359 A JP 2001348359A JP 2001348359 A JP2001348359 A JP 2001348359A JP 2003150450 A JP2003150450 A JP 2003150450A
- Authority
- JP
- Japan
- Prior art keywords
- area
- access
- host computer
- recording medium
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storage Device Security (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 一般ユーザによるデータの読み出し及び／又
は書き込みが禁止される不可視領域を形成可能なメモリ
コントローラを提供する。 【解決手段】 ホストコンピュータ５によるフラッシュ
メモリ３へのアクセスを制御するメモリコントローラで
あって、フラッシュメモリ３に含まれる記録領域のうち
ユーザ領域２１として利用可能な範囲を定義する不可視
領域設定部１３と、ユーザ領域２１を構成する論理アド
レスの最大値ｍをホストコンピュータ５に送出する制御
部１０とを備える。これにより、ホストコンピュータ５
側からは、不可視領域設定部１３によりユーザ領域２１
として定義された範囲しか見えないことから、一般ユー
ザによるデータの読み出し及び／又は書き込みが禁止さ
れる不可視領域２２を形成することが可能となる。
は書き込みが禁止される不可視領域を形成可能なメモリ
コントローラを提供する。 【解決手段】 ホストコンピュータ５によるフラッシュ
メモリ３へのアクセスを制御するメモリコントローラで
あって、フラッシュメモリ３に含まれる記録領域のうち
ユーザ領域２１として利用可能な範囲を定義する不可視
領域設定部１３と、ユーザ領域２１を構成する論理アド
レスの最大値ｍをホストコンピュータ５に送出する制御
部１０とを備える。これにより、ホストコンピュータ５
側からは、不可視領域設定部１３によりユーザ領域２１
として定義された範囲しか見えないことから、一般ユー
ザによるデータの読み出し及び／又は書き込みが禁止さ
れる不可視領域２２を形成することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はメモリコントローラ
に関し、さらに詳細には、一般ユーザによるデータの読
み出し及び／又は書き込みが禁止される不可視領域を形
成可能なメモリコントローラに関する。また、本発明は
メモリシステムに関し、さらに詳細には、一般ユーザに
よるデータの読み出し及び／又は書き込みが禁止される
不可視領域を備えるメモリシステムに関する。さらに、
本発明はメモリの制御方法に関し、さらに詳細には、一
般ユーザによるデータの読み出し及び／又は書き込みが
禁止される不可視領域を形成することができるメモリの
制御方法に関する。
に関し、さらに詳細には、一般ユーザによるデータの読
み出し及び／又は書き込みが禁止される不可視領域を形
成可能なメモリコントローラに関する。また、本発明は
メモリシステムに関し、さらに詳細には、一般ユーザに
よるデータの読み出し及び／又は書き込みが禁止される
不可視領域を備えるメモリシステムに関する。さらに、
本発明はメモリの制御方法に関し、さらに詳細には、一
般ユーザによるデータの読み出し及び／又は書き込みが
禁止される不可視領域を形成することができるメモリの
制御方法に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータに代表さ
れるホストコンピュータの外部記憶装置として、フラッ
シュメモリが用いられることがある。フラッシュメモリ
は不揮発性半導体メモリの一種であり、ＥＥＰＲＯＭ等
に比べて大容量化が容易であることから、ハードディス
ク装置を代替するものとして期待されている。
れるホストコンピュータの外部記憶装置として、フラッ
シュメモリが用いられることがある。フラッシュメモリ
は不揮発性半導体メモリの一種であり、ＥＥＰＲＯＭ等
に比べて大容量化が容易であることから、ハードディス
ク装置を代替するものとして期待されている。
【０００３】ホストコンピュータの外部記憶装置として
フラッシュメモリを用いる場合、ホストコンピュータよ
り与えられる各種命令（コマンド）に基づいてフラッシ
ュメモリを制御するメモリコントローラが必要とされ
る。例えば、ホストコンピュータより所定のホストアド
レスに対するデータの読み出しが指示された場合、メモ
リコントローラは、かかるホストアドレスをフラッシュ
メモリ内の物理アドレスに変換するとともに、この物理
アドレスを用いてフラッシュメモリに対してデータの読
み出しを実行し、同様に、ホストコンピュータより所定
のホストアドレスに対するデータの書き込みが指示され
た場合、メモリコントローラは、かかるホストアドレス
をフラッシュメモリ内の物理アドレスに変換するととも
に、この物理アドレスを用いてフラッシュメモリに対し
てデータの書き込みを実行する。
フラッシュメモリを用いる場合、ホストコンピュータよ
り与えられる各種命令（コマンド）に基づいてフラッシ
ュメモリを制御するメモリコントローラが必要とされ
る。例えば、ホストコンピュータより所定のホストアド
レスに対するデータの読み出しが指示された場合、メモ
リコントローラは、かかるホストアドレスをフラッシュ
メモリ内の物理アドレスに変換するとともに、この物理
アドレスを用いてフラッシュメモリに対してデータの読
み出しを実行し、同様に、ホストコンピュータより所定
のホストアドレスに対するデータの書き込みが指示され
た場合、メモリコントローラは、かかるホストアドレス
をフラッシュメモリ内の物理アドレスに変換するととも
に、この物理アドレスを用いてフラッシュメモリに対し
てデータの書き込みを実行する。
【０００４】したがって、ユーザは、ホストコンピュー
タを操作することによってフラッシュメモリ内の全領域
に対してアクセスすることができ、全領域をユーザエリ
アとして利用することが可能となる。
タを操作することによってフラッシュメモリ内の全領域
に対してアクセスすることができ、全領域をユーザエリ
アとして利用することが可能となる。
【０００５】
【発明が解決しようとする課題】ところが、フラッシュ
メモリの一部の用途においては、フラッシュメモリ内の
所定の領域を不可視領域とし、一般ユーザによるデータ
の読み出しや書き込みを禁止したいという要望が存在す
る。しかしながら、従来のメモリコントローラを用いた
場合、フラッシュメモリ内の全領域がユーザエリアとし
て開放されていることから、このような要望を満たすこ
とができなかった。
メモリの一部の用途においては、フラッシュメモリ内の
所定の領域を不可視領域とし、一般ユーザによるデータ
の読み出しや書き込みを禁止したいという要望が存在す
る。しかしながら、従来のメモリコントローラを用いた
場合、フラッシュメモリ内の全領域がユーザエリアとし
て開放されていることから、このような要望を満たすこ
とができなかった。
【０００６】このような問題は、フラッシュメモリを用
いたメモリシステムのみならず、ハードディスク装置や
ＣＤ−ＲＯＭ等、他の記録媒体を用いたメモリシステム
においても同様に存在する。
いたメモリシステムのみならず、ハードディスク装置や
ＣＤ−ＲＯＭ等、他の記録媒体を用いたメモリシステム
においても同様に存在する。
【０００７】したがって、本発明の目的は、一般ユーザ
によるデータの読み出し及び／又は書き込みが禁止され
る不可視領域を形成可能なメモリコントローラを提供す
ることである。
によるデータの読み出し及び／又は書き込みが禁止され
る不可視領域を形成可能なメモリコントローラを提供す
ることである。
【０００８】また、本発明の他の目的は、一般ユーザに
よるデータの読み出し及び／又は書き込みが禁止される
不可視領域を備えるメモリシステムを提供することであ
る。
よるデータの読み出し及び／又は書き込みが禁止される
不可視領域を備えるメモリシステムを提供することであ
る。
【０００９】また、本発明のさらに他の目的は、一般ユ
ーザによるデータの読み出し及び／又は書き込みが禁止
される不可視領域を形成することができるメモリの制御
方法を提供することである。
ーザによるデータの読み出し及び／又は書き込みが禁止
される不可視領域を形成することができるメモリの制御
方法を提供することである。
【００１０】
【課題を解決するための手段】本発明のかかる目的は、
ホストコンピュータによる記録媒体へのアクセスを制御
するメモリコントローラであって、前記記録媒体に含ま
れる記録領域のうちユーザ領域として利用可能な範囲を
定義する第１の手段と、前記ユーザ領域として利用可能
な範囲に関する第１の情報を前記ホストコンピュータに
送出する第２の手段とを備えるメモリコントローラによ
って達成される。
ホストコンピュータによる記録媒体へのアクセスを制御
するメモリコントローラであって、前記記録媒体に含ま
れる記録領域のうちユーザ領域として利用可能な範囲を
定義する第１の手段と、前記ユーザ領域として利用可能
な範囲に関する第１の情報を前記ホストコンピュータに
送出する第２の手段とを備えるメモリコントローラによ
って達成される。
【００１１】本発明によれば、ホストコンピュータ側か
らは、第１の情報によりユーザ領域として定義された範
囲しか見えないことから、一般ユーザによるデータの読
み出し及び／又は書き込みが禁止される不可視領域を形
成することが可能となる。
らは、第１の情報によりユーザ領域として定義された範
囲しか見えないことから、一般ユーザによるデータの読
み出し及び／又は書き込みが禁止される不可視領域を形
成することが可能となる。
【００１２】本発明の好ましい実施態様においては、前
記第１の情報が、前記ユーザ領域を構成する論理アドレ
スの最大値であることを特徴とする。
記第１の情報が、前記ユーザ領域を構成する論理アドレ
スの最大値であることを特徴とする。
【００１３】本発明のさらに好ましい実施態様において
は、前記第２の手段は、前記記録媒体に含まれる記録領
域のうち不可視領域として利用可能な範囲に関する第２
の情報をさらに前記ホストコンピュータに送出する。
は、前記第２の手段は、前記記録媒体に含まれる記録領
域のうち不可視領域として利用可能な範囲に関する第２
の情報をさらに前記ホストコンピュータに送出する。
【００１４】本発明のさらに好ましい実施態様によれ
ば、ホストコンピュータに第２の情報が与えられること
から、所定の条件下において、不可視領域に対するデー
タの読み出し及び／又は書き込みを行うことが可能とな
る。
ば、ホストコンピュータに第２の情報が与えられること
から、所定の条件下において、不可視領域に対するデー
タの読み出し及び／又は書き込みを行うことが可能とな
る。
【００１５】本発明のさらに好ましい実施態様において
は、前記第２の情報が、前記不可視領域を構成する論理
アドレスの最大値である。
は、前記第２の情報が、前記不可視領域を構成する論理
アドレスの最大値である。
【００１６】本発明のさらに好ましい実施態様において
は、前記ホストコンピュータより第１のコマンドを用い
たアクセスが要求された場合、前記ユーザ領域へのアク
セスを許可する一方、前記ユーザ領域とは異なる領域へ
のアクセスを拒否する第３の手段をさらに備える。
は、前記ホストコンピュータより第１のコマンドを用い
たアクセスが要求された場合、前記ユーザ領域へのアク
セスを許可する一方、前記ユーザ領域とは異なる領域へ
のアクセスを拒否する第３の手段をさらに備える。
【００１７】本発明のさらに好ましい実施態様によれ
ば、一般ユーザによる不可視領域へのアクセスを有効に
排除することが可能となる。
ば、一般ユーザによる不可視領域へのアクセスを有効に
排除することが可能となる。
【００１８】本発明のさらに好ましい実施態様において
は、前記第３の手段は、前記ホストコンピュータより第
２のコマンドを用いたアクセスが要求された場合、前記
異なる領域へのアクセスを許可する。
は、前記第３の手段は、前記ホストコンピュータより第
２のコマンドを用いたアクセスが要求された場合、前記
異なる領域へのアクセスを許可する。
【００１９】本発明のさらに好ましい実施態様において
は、前記論理アドレスを、前記記録媒体に割り当てられ
た物理アドレスに変換する第４の手段をさらに備える。
は、前記論理アドレスを、前記記録媒体に割り当てられ
た物理アドレスに変換する第４の手段をさらに備える。
【００２０】本発明の前記目的はまた、ホストコンピュ
ータによる記録媒体へのアクセスを制御するメモリコン
トローラであって、前記ホストコンピュータより第１の
コマンドを用いたアクセスが要求された場合、前記記録
媒体に含まれる記録領域のうち第１の領域に対するアク
セスを許可し、前記ホストコンピュータより第２のコマ
ンドを用いたアクセスが要求された場合、前記記録媒体
に含まれる記録領域のうち第２の領域に対するアクセス
を許可することを特徴とするメモリコントローラによっ
て達成される。
ータによる記録媒体へのアクセスを制御するメモリコン
トローラであって、前記ホストコンピュータより第１の
コマンドを用いたアクセスが要求された場合、前記記録
媒体に含まれる記録領域のうち第１の領域に対するアク
セスを許可し、前記ホストコンピュータより第２のコマ
ンドを用いたアクセスが要求された場合、前記記録媒体
に含まれる記録領域のうち第２の領域に対するアクセス
を許可することを特徴とするメモリコントローラによっ
て達成される。
【００２１】本発明によれば、第１の領域に対してアク
セスする場合に必要なコマンドと第２の領域に対してア
クセスする場合に必要なコマンドとが異なることから、
一方の領域を不可視領域として割り当てることにより、
一般ユーザによる不可視領域へのアクセスを有効に排除
することが可能となる。
セスする場合に必要なコマンドと第２の領域に対してア
クセスする場合に必要なコマンドとが異なることから、
一方の領域を不可視領域として割り当てることにより、
一般ユーザによる不可視領域へのアクセスを有効に排除
することが可能となる。
【００２２】本発明の好ましい実施態様においては、前
記ホストコンピュータより前記第１のコマンドを用いた
アクセスが要求された場合、前記第２の領域に対するア
クセスを拒否する。
記ホストコンピュータより前記第１のコマンドを用いた
アクセスが要求された場合、前記第２の領域に対するア
クセスを拒否する。
【００２３】本発明のさらに好ましい実施態様において
は、前記第１の領域及び第２の領域は、いずれも論理ア
ドレスが連続している一続きの連続領域である。
は、前記第１の領域及び第２の領域は、いずれも論理ア
ドレスが連続している一続きの連続領域である。
【００２４】本発明のさらに好ましい実施態様において
は、前記記録媒体に含まれる記録領域のうち、先頭論理
アドレスは前記第１の領域に属し、最終論理アドレスは
前記第２の領域に属する。
は、前記記録媒体に含まれる記録領域のうち、先頭論理
アドレスは前記第１の領域に属し、最終論理アドレスは
前記第２の領域に属する。
【００２５】本発明のさらに好ましい実施態様において
は、前記第１の領域と前記第２の領域との境界となる論
理アドレスが変更可能に構成されている。
は、前記第１の領域と前記第２の領域との境界となる論
理アドレスが変更可能に構成されている。
【００２６】本発明の前記目的はまた、記録媒体と、ホ
ストコンピュータによる前記記録媒体へのアクセスを制
御するメモリコントローラとを備えるメモリシステムで
あって、前記メモリコントローラが、前記記録媒体に含
まれる記録領域のうちユーザ領域として利用可能な範囲
を定義する第１の手段と、前記ユーザ領域として利用可
能な範囲に関する情報を前記ホストコンピュータに送出
する第２の手段とを備えていることを特徴とするメモリ
システムによって達成される。
ストコンピュータによる前記記録媒体へのアクセスを制
御するメモリコントローラとを備えるメモリシステムで
あって、前記メモリコントローラが、前記記録媒体に含
まれる記録領域のうちユーザ領域として利用可能な範囲
を定義する第１の手段と、前記ユーザ領域として利用可
能な範囲に関する情報を前記ホストコンピュータに送出
する第２の手段とを備えていることを特徴とするメモリ
システムによって達成される。
【００２７】本発明の好ましい実施態様においては、前
記記録媒体が、フラッシュメモリである。
記記録媒体が、フラッシュメモリである。
【００２８】本発明の前記目的はまた、記録媒体と、ホ
ストコンピュータによる前記記録媒体へのアクセスを制
御するメモリコントローラとを備えるメモリシステムで
あって、前記メモリコントローラが、前記ホストコンピ
ュータより第１のコマンドを用いたアクセスが要求され
た場合、前記記録媒体に含まれる記録領域のうち第１の
領域に対するアクセスを許可し、前記ホストコンピュー
タより第２のコマンドを用いたアクセスが要求された場
合、前記記録媒体に含まれる記録領域のうち第２の領域
に対するアクセスを許可することを特徴とするメモリシ
ステムによって達成される。
ストコンピュータによる前記記録媒体へのアクセスを制
御するメモリコントローラとを備えるメモリシステムで
あって、前記メモリコントローラが、前記ホストコンピ
ュータより第１のコマンドを用いたアクセスが要求され
た場合、前記記録媒体に含まれる記録領域のうち第１の
領域に対するアクセスを許可し、前記ホストコンピュー
タより第２のコマンドを用いたアクセスが要求された場
合、前記記録媒体に含まれる記録領域のうち第２の領域
に対するアクセスを許可することを特徴とするメモリシ
ステムによって達成される。
【００２９】本発明の好ましい実施態様においては、前
記記録媒体が、フラッシュメモリである。
記記録媒体が、フラッシュメモリである。
【００３０】本発明の前記目的はまた、記録媒体に含ま
れる記録領域のうちユーザ領域として利用可能な範囲に
関する情報をホストコンピュータに送出し、前記ホスト
コンピュータより第１のコマンドを用いたアクセスが要
求された場合、前記ユーザ領域へのアクセスを許可する
一方、前記ユーザ領域とは異なる領域へのアクセスを拒
否することを特徴とするメモリの制御方法よって達成さ
れる。
れる記録領域のうちユーザ領域として利用可能な範囲に
関する情報をホストコンピュータに送出し、前記ホスト
コンピュータより第１のコマンドを用いたアクセスが要
求された場合、前記ユーザ領域へのアクセスを許可する
一方、前記ユーザ領域とは異なる領域へのアクセスを拒
否することを特徴とするメモリの制御方法よって達成さ
れる。
【００３１】本発明の好ましい実施態様においては、前
記ホストコンピュータより第２のコマンドを用いたアク
セスが要求された場合、前記異なる領域へのアクセスを
許可する。
記ホストコンピュータより第２のコマンドを用いたアク
セスが要求された場合、前記異なる領域へのアクセスを
許可する。
【００３２】本発明の前記目的はまた、記録媒体に含ま
れる記録領域のうちユーザ領域として利用可能な範囲に
関する第１の情報を第１のドライバに対して供給するス
テップと、前記記録媒体に含まれる記録領域のうち不可
視領域として利用可能な範囲に関する第２の情報を第２
のドライバに対して供給するステップとを備えるメモリ
の制御方法によって達成される。
れる記録領域のうちユーザ領域として利用可能な範囲に
関する第１の情報を第１のドライバに対して供給するス
テップと、前記記録媒体に含まれる記録領域のうち不可
視領域として利用可能な範囲に関する第２の情報を第２
のドライバに対して供給するステップとを備えるメモリ
の制御方法によって達成される。
【００３３】本発明の好ましい実施態様においては、前
記第１のドライバを介して前記記録媒体へのアクセスが
要求された場合、前記ユーザ領域に対するアクセスを許
可する一方、前記不可視領域に対するアクセスを拒否
し、前記第２のドライバを介して前記記録媒体へのアク
セスが要求された場合、前記不可視領域に対するアクセ
スを許可する。
記第１のドライバを介して前記記録媒体へのアクセスが
要求された場合、前記ユーザ領域に対するアクセスを許
可する一方、前記不可視領域に対するアクセスを拒否
し、前記第２のドライバを介して前記記録媒体へのアク
セスが要求された場合、前記不可視領域に対するアクセ
スを許可する。
【００３４】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
本発明の好ましい実施態様について詳細に説明する。
【００３５】図１は、本発明の好ましい実施態様にかか
るメモリシステム１を用いたコンピュータシステムを概
略的に示すブロック図である。
るメモリシステム１を用いたコンピュータシステムを概
略的に示すブロック図である。
【００３６】図１に示すように、本実施態様にかかるメ
モリシステム１は、コントローラ２及びフラッシュメモ
リ３を備え、コネクタ４を介してホストコンピュータ５
と接続することによってホストコンピュータ５の外部記
憶装置として用いることができる。また、図１に示すよ
うに、コントローラ２とコネクタ４とは内部バス６によ
って接続されており、コントローラ２とフラッシュメモ
リ３とは内部バス７によって接続されている。ホストコ
ンピュータ５としては、文字、音声、あるいは画像情報
等の種々の情報を処理するパーソナルコンピュータやデ
ジタルスチルカメラをはじめとする各種情報処理装置を
用いることができる。
モリシステム１は、コントローラ２及びフラッシュメモ
リ３を備え、コネクタ４を介してホストコンピュータ５
と接続することによってホストコンピュータ５の外部記
憶装置として用いることができる。また、図１に示すよ
うに、コントローラ２とコネクタ４とは内部バス６によ
って接続されており、コントローラ２とフラッシュメモ
リ３とは内部バス７によって接続されている。ホストコ
ンピュータ５としては、文字、音声、あるいは画像情報
等の種々の情報を処理するパーソナルコンピュータやデ
ジタルスチルカメラをはじめとする各種情報処理装置を
用いることができる。
【００３７】図２は、コントローラ２の構成を概略的に
示すブロック図である。
示すブロック図である。
【００３８】図２に示すように、コントローラ２は、コ
ントローラ２の全体の動作を制御する制御部１０と、ホ
ストコンピュータ５より与えられる命令（コマンド）を
解析するコマンド解析部１１と、ホストコンピュータ５
より与えられるホストアドレスをフラッシュメモリ３の
物理アドレスに変換するアドレス変換部１２と、不可視
領域を定義する不可視領域設定部１３とを備え、特に限
定されるものではないが、一つの半導体チップ上に集積
することが望ましい。
ントローラ２の全体の動作を制御する制御部１０と、ホ
ストコンピュータ５より与えられる命令（コマンド）を
解析するコマンド解析部１１と、ホストコンピュータ５
より与えられるホストアドレスをフラッシュメモリ３の
物理アドレスに変換するアドレス変換部１２と、不可視
領域を定義する不可視領域設定部１３とを備え、特に限
定されるものではないが、一つの半導体チップ上に集積
することが望ましい。
【００３９】図３は、フラッシュメモリ３の構成を概略
的に示す図である。
的に示す図である。
【００４０】図３に示すように、フラッシュメモリ３は
それぞれ物理ブロックアドレスが割り当てられた複数の
物理ブロックによって構成される。これら物理ブロック
はそれぞれ複数のメモリセルからなり、データの消去単
位を構成している。フラッシュメモリ３においては、メ
モリセルごとにその状態を書込状態（論理値＝０）から
消去状態（論理値＝１）に変化させることはできず、メ
モリセルを書込状態から消去状態に変化させる場合は、
当該メモリセルが属する物理ブロックを構成する全ての
メモリセルを一括して消去状態とする必要がある。逆
に、各メモリセルごとに、その状態を消去状態から書込
状態に変化させることは可能である。
それぞれ物理ブロックアドレスが割り当てられた複数の
物理ブロックによって構成される。これら物理ブロック
はそれぞれ複数のメモリセルからなり、データの消去単
位を構成している。フラッシュメモリ３においては、メ
モリセルごとにその状態を書込状態（論理値＝０）から
消去状態（論理値＝１）に変化させることはできず、メ
モリセルを書込状態から消去状態に変化させる場合は、
当該メモリセルが属する物理ブロックを構成する全ての
メモリセルを一括して消去状態とする必要がある。逆
に、各メモリセルごとに、その状態を消去状態から書込
状態に変化させることは可能である。
【００４１】次に、コントローラ２に含まれるアドレス
変換部１２の機能について説明する。
変換部１２の機能について説明する。
【００４２】アドレス変換部１２には、ＳＲＡＭ等の揮
発性の高速メモリが含まれ、ホストアドレスに基づいて
論理ブロックアドレスを生成するとともに、かかる論理
ブロックアドレスをフラッシュメモリ３の物理ブロック
アドレスに変換する機能を有している。ホストアドレス
に基づく論理ブロックアドレスの生成は、除算等の簡単
な演算により行われるが、その詳細については本発明と
直接関係がないため説明を省略する。ここで、アドレス
変換部１２によって論理ブロックアドレスを物理ブロッ
クアドレスに変換する必要性について説明する。
発性の高速メモリが含まれ、ホストアドレスに基づいて
論理ブロックアドレスを生成するとともに、かかる論理
ブロックアドレスをフラッシュメモリ３の物理ブロック
アドレスに変換する機能を有している。ホストアドレス
に基づく論理ブロックアドレスの生成は、除算等の簡単
な演算により行われるが、その詳細については本発明と
直接関係がないため説明を省略する。ここで、アドレス
変換部１２によって論理ブロックアドレスを物理ブロッ
クアドレスに変換する必要性について説明する。
【００４３】上述のとおり、フラッシュメモリ３におい
ては、メモリセル単位で消去状態（論理値＝１）から書
込状態（論理値＝０）へ変化させることはできる一方、
メモリセル単位で書込状態から消去状態へ変化させるこ
とはできず、メモリセルを書込状態から消去状態へ変化
させる場合には、物理ブロック単位で行う必要がある。
このことは、既にデータの書き込まれている物理ブロッ
クに対して、これと異なるデータを直接上書きすること
ができないことを意味する。したがって、メモリシステ
ム１においては、ホストコンピュータ５からのホストア
ドレスに基づき生成される論理ブロックアドレスと、フ
ラッシュメモリ３内の物理ブロックアドレスとの関係を
固定させることはできず、データの上書きが要求される
度に、両者の関係を動的に変化させる必要がある。これ
を可能とするためには、ＳＲＡＭ等の揮発性の高速メモ
リを用いて、ホストアドレスに基づいて生成された論理
ブロックアドレスと、これに対応するフラッシュメモリ
３上の物理ブロックアドレスとの関係を示すアドレス変
換テーブル等を形成し、これを用いて変換を行う必要が
生じるのである。
ては、メモリセル単位で消去状態（論理値＝１）から書
込状態（論理値＝０）へ変化させることはできる一方、
メモリセル単位で書込状態から消去状態へ変化させるこ
とはできず、メモリセルを書込状態から消去状態へ変化
させる場合には、物理ブロック単位で行う必要がある。
このことは、既にデータの書き込まれている物理ブロッ
クに対して、これと異なるデータを直接上書きすること
ができないことを意味する。したがって、メモリシステ
ム１においては、ホストコンピュータ５からのホストア
ドレスに基づき生成される論理ブロックアドレスと、フ
ラッシュメモリ３内の物理ブロックアドレスとの関係を
固定させることはできず、データの上書きが要求される
度に、両者の関係を動的に変化させる必要がある。これ
を可能とするためには、ＳＲＡＭ等の揮発性の高速メモ
リを用いて、ホストアドレスに基づいて生成された論理
ブロックアドレスと、これに対応するフラッシュメモリ
３上の物理ブロックアドレスとの関係を示すアドレス変
換テーブル等を形成し、これを用いて変換を行う必要が
生じるのである。
【００４４】図４は、物理ブロックと論理ブロックとの
関係を模式的に表す図である。
関係を模式的に表す図である。
【００４５】図４に示すように、本実施態様において
は、論理的なアドレス空間は論理ブロック＃０〜＃ｎか
らなるｎ＋１個の論理ブロックによって構成されてい
る。論理的なアドレス空間を構成する論理ブロックの数
と、フラッシュメモリ３を構成する物理ブロックの数と
は必ずしも一致せず、論理ブロックの数の方が物理ブロ
ックの数よりも少なくなっている。これは、物理ブロッ
クの一部がデータの書き込みに備えて待機している冗長
ブロックとして用いられるためである。また、図４に示
されている矢印は、各論理ブロックとこれに対応する物
理ブロックとの関係を示しており、両者は固定的な関係
にはない。両者の関係は、上述のとおりアドレス変換部
１２によって保持されている。
は、論理的なアドレス空間は論理ブロック＃０〜＃ｎか
らなるｎ＋１個の論理ブロックによって構成されてい
る。論理的なアドレス空間を構成する論理ブロックの数
と、フラッシュメモリ３を構成する物理ブロックの数と
は必ずしも一致せず、論理ブロックの数の方が物理ブロ
ックの数よりも少なくなっている。これは、物理ブロッ
クの一部がデータの書き込みに備えて待機している冗長
ブロックとして用いられるためである。また、図４に示
されている矢印は、各論理ブロックとこれに対応する物
理ブロックとの関係を示しており、両者は固定的な関係
にはない。両者の関係は、上述のとおりアドレス変換部
１２によって保持されている。
【００４６】ここで、ｎ＋１個の論理ブロック＃０〜＃
ｎのうち、論理ブロック＃０〜＃ｍまでの論理ブロック
はユーザ領域２１として用いられ、論理ブロック＃ｍ＋
１〜＃ｎまでの論理ブロックは不可視領域２２として用
いられる。ユーザ領域２１はホストコンピュータ５を操
作する一般ユーザが通常アクセス可能な領域であり、不
可視領域２２は、通常の操作においてはアクセスできな
い領域である。ユーザ領域２１と不可視領域２２との境
界は、コントローラ２内の不可視領域設定部１３によっ
て定義される。上述のとおり、フラッシュメモリ３上に
おいては、各データは、対応するホストアドレス順に並
んで格納されず、アドレス変換テーブルに基づき疎散
（シャッフル）された状態で格納されることから、フラ
ッシュメモリ３上においては、ユーザ領域２１に対応す
る物理ブロックと不可視領域２２に対応する物理ブロッ
クとが混在した状態となっており、アドレス変換部１２
に含まれるアドレス変換テーブルを参照しない限り、各
物理ブロックがユーザ領域２１に対応する物理ブロック
であるのか、不可視領域２２に対応する物理ブロックで
あるのかを区別することはできない。
ｎのうち、論理ブロック＃０〜＃ｍまでの論理ブロック
はユーザ領域２１として用いられ、論理ブロック＃ｍ＋
１〜＃ｎまでの論理ブロックは不可視領域２２として用
いられる。ユーザ領域２１はホストコンピュータ５を操
作する一般ユーザが通常アクセス可能な領域であり、不
可視領域２２は、通常の操作においてはアクセスできな
い領域である。ユーザ領域２１と不可視領域２２との境
界は、コントローラ２内の不可視領域設定部１３によっ
て定義される。上述のとおり、フラッシュメモリ３上に
おいては、各データは、対応するホストアドレス順に並
んで格納されず、アドレス変換テーブルに基づき疎散
（シャッフル）された状態で格納されることから、フラ
ッシュメモリ３上においては、ユーザ領域２１に対応す
る物理ブロックと不可視領域２２に対応する物理ブロッ
クとが混在した状態となっており、アドレス変換部１２
に含まれるアドレス変換テーブルを参照しない限り、各
物理ブロックがユーザ領域２１に対応する物理ブロック
であるのか、不可視領域２２に対応する物理ブロックで
あるのかを区別することはできない。
【００４７】次に、コントローラ２に含まれるコマンド
解析部１１の機能について説明する。
解析部１１の機能について説明する。
【００４８】本実施態様においては、コマンド解析部１
１が解析可能なコマンドとして、少なくとも、第１の読
み出しコマンドＲ１、第２の読み出しコマンドＲ２、第
１の書き込みコマンドＷ１及び第２の書き込みコマンド
Ｗ２が含まれている。
１が解析可能なコマンドとして、少なくとも、第１の読
み出しコマンドＲ１、第２の読み出しコマンドＲ２、第
１の書き込みコマンドＷ１及び第２の書き込みコマンド
Ｗ２が含まれている。
【００４９】第１の読み出しコマンドＲ１は通常の読み
出しコマンドであり、ホストコンピュータ５よりこれを
用いたデータの読み出しが要求され、コマンド解析部１
１がこれを解析すると、コントローラ２内の制御部１０
は、ユーザ領域２１に対するデータの読み出しを許可す
る。したがって、このような第１の読み出しコマンドＲ
１としては、本実施態様にかかるメモリシステム１が準
拠する規格により定められる通常の読み出しコマンド
（例えば、ＡＴＡ規格では２０Ｈ）を割り当てることが
好ましい。一方、第２の読み出しコマンドＲ２は特殊な
読み出しコマンドであり、ホストコンピュータ５よりこ
れを用いたデータの読み出しが要求され、コマンド解析
部１１がこれを解析すると、コントローラ２内の制御部
１０は、ユーザ領域２１及び不可視領域２２の両方に対
するデータの読み出しを許可する。したがって、このよ
うな第２の読み出しコマンドＲ２としては、本実施態様
にかかるメモリシステム１が準拠する規格により定めら
れていない空きコマンドを割り当てることが好ましい。
出しコマンドであり、ホストコンピュータ５よりこれを
用いたデータの読み出しが要求され、コマンド解析部１
１がこれを解析すると、コントローラ２内の制御部１０
は、ユーザ領域２１に対するデータの読み出しを許可す
る。したがって、このような第１の読み出しコマンドＲ
１としては、本実施態様にかかるメモリシステム１が準
拠する規格により定められる通常の読み出しコマンド
（例えば、ＡＴＡ規格では２０Ｈ）を割り当てることが
好ましい。一方、第２の読み出しコマンドＲ２は特殊な
読み出しコマンドであり、ホストコンピュータ５よりこ
れを用いたデータの読み出しが要求され、コマンド解析
部１１がこれを解析すると、コントローラ２内の制御部
１０は、ユーザ領域２１及び不可視領域２２の両方に対
するデータの読み出しを許可する。したがって、このよ
うな第２の読み出しコマンドＲ２としては、本実施態様
にかかるメモリシステム１が準拠する規格により定めら
れていない空きコマンドを割り当てることが好ましい。
【００５０】また、第１の書き込みコマンドＷ１は通常
の書き込みコマンドであり、ホストコンピュータ５より
これを用いたデータの書き込みが要求され、コマンド解
析部１１がこれを解析すると、コントローラ２内の制御
部１０は、ユーザ領域２１に対するデータの書き込みを
許可する。したがって、このような第１の書き込みコマ
ンドＷ１としては、本実施態様にかかるメモリシステム
１が準拠する規格により定められる通常の書き込みコマ
ンド（例えば、ＡＴＡ規格では３０Ｈ）を割り当てるこ
とが好ましい。一方、第２の書き込みコマンドＷ２は特
殊な書き込みコマンドであり、ホストコンピュータ５よ
りこれを用いたデータの書き込みが要求され、コマンド
解析部１１がこれを解析すると、コントローラ２内の制
御部１０は、ユーザ領域２１及び不可視領域２２の両方
に対するデータの書き込みを許可する。したがって、こ
のような第２の書き込みコマンドＷ２としては、本実施
態様にかかるメモリシステム１が準拠する規格により定
められていない空きコマンドを割り当てることが好まし
い。
の書き込みコマンドであり、ホストコンピュータ５より
これを用いたデータの書き込みが要求され、コマンド解
析部１１がこれを解析すると、コントローラ２内の制御
部１０は、ユーザ領域２１に対するデータの書き込みを
許可する。したがって、このような第１の書き込みコマ
ンドＷ１としては、本実施態様にかかるメモリシステム
１が準拠する規格により定められる通常の書き込みコマ
ンド（例えば、ＡＴＡ規格では３０Ｈ）を割り当てるこ
とが好ましい。一方、第２の書き込みコマンドＷ２は特
殊な書き込みコマンドであり、ホストコンピュータ５よ
りこれを用いたデータの書き込みが要求され、コマンド
解析部１１がこれを解析すると、コントローラ２内の制
御部１０は、ユーザ領域２１及び不可視領域２２の両方
に対するデータの書き込みを許可する。したがって、こ
のような第２の書き込みコマンドＷ２としては、本実施
態様にかかるメモリシステム１が準拠する規格により定
められていない空きコマンドを割り当てることが好まし
い。
【００５１】次に、コントローラ２に含まれる不可視領
域設定部１３の機能について説明する。
域設定部１３の機能について説明する。
【００５２】不可視領域設定部１３は、フラッシュメモ
リ３により構成される論理的なアドレス空間のうち、ユ
ーザ領域２１として使用可能な範囲を定義する要素であ
り、ユーザ領域２１を構成する最後の論理ブロックのア
ドレス（ユーザ領域２１の最大論理ブロックアドレス）
が設定される。例えば、上述のように、ユーザ領域２１
を構成する最後の論理ブロックが論理ブロック＃ｍであ
れば、不可視領域設定部１３には論理ブロックアドレス
ｍが設定される。かかる設定は、コントローラ２の製造
時において行い、その変更ができないように構成しても
構わないし、また、ホストコンピュータ５側から特殊な
コマンドを発行することによって変更可能に構成しても
構わない。これにより、不可視領域設定部１３に定義さ
れたユーザ領域２１の範囲外の領域は、不可視領域２２
として取り扱われる。
リ３により構成される論理的なアドレス空間のうち、ユ
ーザ領域２１として使用可能な範囲を定義する要素であ
り、ユーザ領域２１を構成する最後の論理ブロックのア
ドレス（ユーザ領域２１の最大論理ブロックアドレス）
が設定される。例えば、上述のように、ユーザ領域２１
を構成する最後の論理ブロックが論理ブロック＃ｍであ
れば、不可視領域設定部１３には論理ブロックアドレス
ｍが設定される。かかる設定は、コントローラ２の製造
時において行い、その変更ができないように構成しても
構わないし、また、ホストコンピュータ５側から特殊な
コマンドを発行することによって変更可能に構成しても
構わない。これにより、不可視領域設定部１３に定義さ
れたユーザ領域２１の範囲外の領域は、不可視領域２２
として取り扱われる。
【００５３】また、図１に示すように、ホストコンピュ
ータ５には、第１のドライバ４１及び第２のドライバ４
２が備えられており、メモリシステム１に対するアクセ
スはこれら第１のドライバ４１又は第２のドライバ４２
を介して行われる。特に限定されるものではないが、こ
れら第１のドライバ４１及び第２のドライバ４２は通常
ソフトウェアにより実現され、ホストコンピュータ５内
のＯＳ（基本ソフト）の一部に組み込まれることにより
その機能が実現される。
ータ５には、第１のドライバ４１及び第２のドライバ４
２が備えられており、メモリシステム１に対するアクセ
スはこれら第１のドライバ４１又は第２のドライバ４２
を介して行われる。特に限定されるものではないが、こ
れら第１のドライバ４１及び第２のドライバ４２は通常
ソフトウェアにより実現され、ホストコンピュータ５内
のＯＳ（基本ソフト）の一部に組み込まれることにより
その機能が実現される。
【００５４】ここで、第１のドライバ４１は、ホストコ
ンピュータ５を使用する一般ユーザが通常使用するドラ
イバであり、メモリシステム１に通常アクセスする場合
には、この第１のドライバ４１が用いられる。一方、第
２のドライバ４２は、一般ユーザは使用しない特殊なド
ライバであり、これを用いてメモリシステム１にアクセ
スするためには、正しいパスワード等を入力し認証を得
る必要がある。したがって、図１に示すコンピュータシ
ステムにおいて、ホストコンピュータ５内に常時第２の
ドライバ４２を組み込んでおく必要はなく、これが必要
となったときに初めて組み込んでも構わない。
ンピュータ５を使用する一般ユーザが通常使用するドラ
イバであり、メモリシステム１に通常アクセスする場合
には、この第１のドライバ４１が用いられる。一方、第
２のドライバ４２は、一般ユーザは使用しない特殊なド
ライバであり、これを用いてメモリシステム１にアクセ
スするためには、正しいパスワード等を入力し認証を得
る必要がある。したがって、図１に示すコンピュータシ
ステムにおいて、ホストコンピュータ５内に常時第２の
ドライバ４２を組み込んでおく必要はなく、これが必要
となったときに初めて組み込んでも構わない。
【００５５】また、第１のドライバ４１を介してメモリ
システム１に対するデータの読み出しを行う場合、第１
の読み出しコマンドＲ１が用いられ、第１のドライバ４
１を介してメモリシステム１に対するデータの書き込み
を行う場合、第１の書き込みコマンドＷ１が用いられ
る。一方、第２のドライバ４２を介してメモリシステム
１に対するデータの読み出しを行う場合、第２の読み出
しコマンドＲ２が用いられ、第２のドライバ４２を介し
てメモリシステム１に対するデータの書き込みを行う場
合、第２の書き込みコマンドＷ２が用いられる。
システム１に対するデータの読み出しを行う場合、第１
の読み出しコマンドＲ１が用いられ、第１のドライバ４
１を介してメモリシステム１に対するデータの書き込み
を行う場合、第１の書き込みコマンドＷ１が用いられ
る。一方、第２のドライバ４２を介してメモリシステム
１に対するデータの読み出しを行う場合、第２の読み出
しコマンドＲ２が用いられ、第２のドライバ４２を介し
てメモリシステム１に対するデータの書き込みを行う場
合、第２の書き込みコマンドＷ２が用いられる。
【００５６】次に、本実施態様にかかるメモリシステム
１の動作について説明する。
１の動作について説明する。
【００５７】まず、本実施態様にかかるメモリシステム
１がホストコンピュータ５に装着されると、コントロー
ラ２内の制御部１０は、フラッシュメモリ３に対する初
期設定動作を行い、最大論理ブロックアドレスを算出す
る。図４に示したとおり、本実施態様における最大論理
ブロックアドレスはｎである。尚、最大論理ブロックア
ドレスの算出は、フラッシュメモリ３を構成する利用可
能な物理ブロック数から、冗長ブロックとして割り当て
られる物理ブロックの数を減じることによって行うこと
ができる。
１がホストコンピュータ５に装着されると、コントロー
ラ２内の制御部１０は、フラッシュメモリ３に対する初
期設定動作を行い、最大論理ブロックアドレスを算出す
る。図４に示したとおり、本実施態様における最大論理
ブロックアドレスはｎである。尚、最大論理ブロックア
ドレスの算出は、フラッシュメモリ３を構成する利用可
能な物理ブロック数から、冗長ブロックとして割り当て
られる物理ブロックの数を減じることによって行うこと
ができる。
【００５８】次に、制御部１０は、不可視領域設定部１
３に設定されている論理ブロックアドレス（ｍ）をホス
トコンピュータ５に組み込まれている第１のドライバ４
１に対して送出するとともに、上記算出された最大論理
ブロックアドレス（ｎ）をホストコンピュータ５に組み
込まれている第２のドライバ４２に対して送出する。こ
れにより、第１のドライバ４１ではメモリシステム１に
おいて利用可能な最大論理ブロックアドレスがｍである
と認識され、第２のドライバ４２ではメモリシステム１
において利用可能な最大論理ブロックアドレスがｎであ
ると認識される。すなわち、第１のドライバ４１を介し
たメモリシステム１へのアクセスにおいては、ホストア
ドレスとして論理ブロックアドレス＃０〜＃ｍに対応す
るホストアドレスが用いられることになり、一方、第２
のドライバ４２を介したメモリシステム１へのアクセス
においては、ホストアドレスとして論理ブロックアドレ
ス＃０〜＃ｎに対応するホストアドレスが用いられるこ
とになる。
３に設定されている論理ブロックアドレス（ｍ）をホス
トコンピュータ５に組み込まれている第１のドライバ４
１に対して送出するとともに、上記算出された最大論理
ブロックアドレス（ｎ）をホストコンピュータ５に組み
込まれている第２のドライバ４２に対して送出する。こ
れにより、第１のドライバ４１ではメモリシステム１に
おいて利用可能な最大論理ブロックアドレスがｍである
と認識され、第２のドライバ４２ではメモリシステム１
において利用可能な最大論理ブロックアドレスがｎであ
ると認識される。すなわち、第１のドライバ４１を介し
たメモリシステム１へのアクセスにおいては、ホストア
ドレスとして論理ブロックアドレス＃０〜＃ｍに対応す
るホストアドレスが用いられることになり、一方、第２
のドライバ４２を介したメモリシステム１へのアクセス
においては、ホストアドレスとして論理ブロックアドレ
ス＃０〜＃ｎに対応するホストアドレスが用いられるこ
とになる。
【００５９】これにより、一般ユーザが使用する第１の
ドライバ４１からは、メモリシステム１において利用可
能な領域がユーザ領域２１のみであるように見えるの
で、不可視領域２２へのアクセスは行われなくなる。
ドライバ４１からは、メモリシステム１において利用可
能な領域がユーザ領域２１のみであるように見えるの
で、不可視領域２２へのアクセスは行われなくなる。
【００６０】そして、ホストコンピュータ５より第１の
ドライバ４１を介し、第１の読み出しコマンドＲ１を用
いたユーザ領域２１へのアクセス（データの読み出し）
が要求されると、コントローラ２内のコマンド解析部１
１により第１の読み出しコマンドＲ１が解析され、制御
部１０は、ユーザ領域２１に対するデータの読み出しを
許可する。同様に、ホストコンピュータ５より第１のド
ライバ４１を介し、第１の書き込みコマンドＷ１を用い
たユーザ領域２１へのアクセス（データの書き込み）が
要求されると、コントローラ２内のコマンド解析部１１
により第１の書き込みコマンドＷ１が解析され、制御部
１０は、ユーザ領域２１に対するデータの書き込みを許
可する。
ドライバ４１を介し、第１の読み出しコマンドＲ１を用
いたユーザ領域２１へのアクセス（データの読み出し）
が要求されると、コントローラ２内のコマンド解析部１
１により第１の読み出しコマンドＲ１が解析され、制御
部１０は、ユーザ領域２１に対するデータの読み出しを
許可する。同様に、ホストコンピュータ５より第１のド
ライバ４１を介し、第１の書き込みコマンドＷ１を用い
たユーザ領域２１へのアクセス（データの書き込み）が
要求されると、コントローラ２内のコマンド解析部１１
により第１の書き込みコマンドＷ１が解析され、制御部
１０は、ユーザ領域２１に対するデータの書き込みを許
可する。
【００６１】また、上述のとおり、ホストコンピュータ
５に組み込まれた第１のドライバ４１からは、メモリシ
ステム１において利用可能な領域がユーザ領域２１のみ
であるように見えるはずであるが、仮に、第１の読み出
しコマンドＲ１又は第１の書き込みコマンドＷ１を用い
た不可視領域２２へのアクセスが要求された場合には、
これらコマンドにてアクセス可能な範囲を超えているこ
とから、制御部１０はこれを拒否する。
５に組み込まれた第１のドライバ４１からは、メモリシ
ステム１において利用可能な領域がユーザ領域２１のみ
であるように見えるはずであるが、仮に、第１の読み出
しコマンドＲ１又は第１の書き込みコマンドＷ１を用い
た不可視領域２２へのアクセスが要求された場合には、
これらコマンドにてアクセス可能な範囲を超えているこ
とから、制御部１０はこれを拒否する。
【００６２】これにより、一般的なユーザは、メモリシ
ステム１内に不可視領域２２が存在することを認識でき
ないとともに、仮に不可視領域２２の存在を認識しアク
セスを試みたとしてもこれが拒否されることから、事実
上、不可視領域２２に対するアクセスは不可能となる。
ステム１内に不可視領域２２が存在することを認識でき
ないとともに、仮に不可視領域２２の存在を認識しアク
セスを試みたとしてもこれが拒否されることから、事実
上、不可視領域２２に対するアクセスは不可能となる。
【００６３】一方、パスワード等による認証が必要な第
２のドライバ４２からは、メモリシステム１において利
用可能な領域がユーザ領域２１と不可視領域２２の両方
であるように見えるので、ユーザ領域２１と不可視領域
２２の両方に対してアクセスすることが可能となる。
２のドライバ４２からは、メモリシステム１において利
用可能な領域がユーザ領域２１と不可視領域２２の両方
であるように見えるので、ユーザ領域２１と不可視領域
２２の両方に対してアクセスすることが可能となる。
【００６４】そして、ホストコンピュータ５より第２の
ドライバ４２を介し、第２の読み出しコマンドＲ２を用
いたユーザ領域２１又は不可視領域２２へのアクセス
（データの読み出し）が要求されると、コントローラ２
内のコマンド解析部１１により第２の読み出しコマンド
Ｒ２が解析され、制御部１０は、ユーザ領域２１又は不
可視領域２２に対するデータの読み出しを許可する。同
様に、ホストコンピュータ５より第２のドライバ４２を
介し、第２の書き込みコマンドＷ２を用いたユーザ領域
２１又は不可視領域２２へのアクセス（データの書き込
み）が要求されると、コントローラ２内のコマンド解析
部１１により第２の書き込みコマンドＷ２が解析され、
制御部１０は、ユーザ領域２１又は不可視領域２２に対
するデータの書き込みを許可する。
ドライバ４２を介し、第２の読み出しコマンドＲ２を用
いたユーザ領域２１又は不可視領域２２へのアクセス
（データの読み出し）が要求されると、コントローラ２
内のコマンド解析部１１により第２の読み出しコマンド
Ｒ２が解析され、制御部１０は、ユーザ領域２１又は不
可視領域２２に対するデータの読み出しを許可する。同
様に、ホストコンピュータ５より第２のドライバ４２を
介し、第２の書き込みコマンドＷ２を用いたユーザ領域
２１又は不可視領域２２へのアクセス（データの書き込
み）が要求されると、コントローラ２内のコマンド解析
部１１により第２の書き込みコマンドＷ２が解析され、
制御部１０は、ユーザ領域２１又は不可視領域２２に対
するデータの書き込みを許可する。
【００６５】以上説明したように、本実施態様にかかる
メモリシステム１では、利用可能な論理ブロックアドレ
スのうちの一部を不可視領域２２として定義し、第１の
ドライバ４１を用いた通常のアクセスにおいてはかかる
不可視領域２２へのアクセスができないように構成して
いることから、所定の領域を不可視領域とし、一般ユー
ザによるデータの読み出しや書き込みを禁止したいとい
う要望を満たすことが可能となる。
メモリシステム１では、利用可能な論理ブロックアドレ
スのうちの一部を不可視領域２２として定義し、第１の
ドライバ４１を用いた通常のアクセスにおいてはかかる
不可視領域２２へのアクセスができないように構成して
いることから、所定の領域を不可視領域とし、一般ユー
ザによるデータの読み出しや書き込みを禁止したいとい
う要望を満たすことが可能となる。
【００６６】また、本実施態様にかかるメモリシステム
１では、第１のドライバ４１に対して、不可視領域設定
部１３に設定されている論理ブロックアドレス（ｍ）を
最大論理ブロックアドレスとして送出していることか
ら、一般ユーザは不可視領域２２の存在を認識すること
ができず、不正なアクセスが効果的に予防される。さら
に、本実施態様においては、不可視領域２２へアクセス
する場合、第１のドライバ４１が用いるコマンド（第１
の読み出しコマンドＲ１、第１の書き込みコマンドＷ
１）とは異なる特殊なコマンド（第２の読み出しコマン
ドＲ２、第２の書き込みコマンドＷ２）が必要であるこ
とから、仮に、一般ユーザが不可視領域２２の存在を認
識しアクセスを試みたとしても、これを拒否することが
可能となる。しかも、これら特殊なコマンド（第２の読
み出しコマンドＲ２、第２の書き込みコマンドＷ２）の
発行は、パスワード等による認証が必要な第２のドライ
バ４２が行うことから、一般ユーザによる不可視領域２
２へのアクセスは極めて困難となる。
１では、第１のドライバ４１に対して、不可視領域設定
部１３に設定されている論理ブロックアドレス（ｍ）を
最大論理ブロックアドレスとして送出していることか
ら、一般ユーザは不可視領域２２の存在を認識すること
ができず、不正なアクセスが効果的に予防される。さら
に、本実施態様においては、不可視領域２２へアクセス
する場合、第１のドライバ４１が用いるコマンド（第１
の読み出しコマンドＲ１、第１の書き込みコマンドＷ
１）とは異なる特殊なコマンド（第２の読み出しコマン
ドＲ２、第２の書き込みコマンドＷ２）が必要であるこ
とから、仮に、一般ユーザが不可視領域２２の存在を認
識しアクセスを試みたとしても、これを拒否することが
可能となる。しかも、これら特殊なコマンド（第２の読
み出しコマンドＲ２、第２の書き込みコマンドＷ２）の
発行は、パスワード等による認証が必要な第２のドライ
バ４２が行うことから、一般ユーザによる不可視領域２
２へのアクセスは極めて困難となる。
【００６７】さらに、本実施態様にかかるメモリシステ
ム１では、記録媒体としてフラッシュメモリ３が用いら
れているため、論理ブロックと物理ブロックとの関係が
固定的でなく、フラッシュメモリ３内において、ユーザ
領域２１に対応する物理ブロックと不可視領域２２に対
応する物理ブロックとが混在して存在する。このため、
アドレス変換部１２を参照しない限り、どの物理ブロッ
クが不可視領域２２に対応する物理ブロックであるのか
特定することすら不可能である。
ム１では、記録媒体としてフラッシュメモリ３が用いら
れているため、論理ブロックと物理ブロックとの関係が
固定的でなく、フラッシュメモリ３内において、ユーザ
領域２１に対応する物理ブロックと不可視領域２２に対
応する物理ブロックとが混在して存在する。このため、
アドレス変換部１２を参照しない限り、どの物理ブロッ
クが不可視領域２２に対応する物理ブロックであるのか
特定することすら不可能である。
【００６８】以上より、本実施態様においては、一般ユ
ーザによる不可視領域２２へのアクセスは事実上不可能
であり、上記要望を確実に満たすことが可能となる。
ーザによる不可視領域２２へのアクセスは事実上不可能
であり、上記要望を確実に満たすことが可能となる。
【００６９】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【００７０】例えば、上記実施態様においては、メモリ
システム１を構成する記録媒体としてフラッシュメモリ
３を用いているが、本発明は記録媒体としてフラッシュ
メモリを用いたシステムに限定されるものではなく、ハ
ードディスクやＣＤ−ＲＯＭ等、他の記録媒体を用いた
システムへの適用も可能である。
システム１を構成する記録媒体としてフラッシュメモリ
３を用いているが、本発明は記録媒体としてフラッシュ
メモリを用いたシステムに限定されるものではなく、ハ
ードディスクやＣＤ−ＲＯＭ等、他の記録媒体を用いた
システムへの適用も可能である。
【００７１】また、上記実施態様においては、メモリシ
ステム１がホストコンピュータ５に装着されたことに応
答して、不可視領域設定部１３に設定されている論理ブ
ロックアドレス（ｍ）を第１のドライバ４１に対して送
出するとともに、算出された最大論理ブロックアドレス
（ｎ）を第２のドライバ４２に対して送出しているが、
算出された最大論理ブロックアドレス（ｎ）の送出をパ
スワード等による第２のドライバ４２に対する認証が行
われた後に行っても構わない。このようにすれば、第２
のドライバ４２に対する認証が行われない限り、ホスト
コンピュータ５側は実際の最大論理ブロックアドレス
（ｎ）を全く知り得ないので、不可視領域２２に対する
不正なアクセスの可能性をより排除することができる。
ステム１がホストコンピュータ５に装着されたことに応
答して、不可視領域設定部１３に設定されている論理ブ
ロックアドレス（ｍ）を第１のドライバ４１に対して送
出するとともに、算出された最大論理ブロックアドレス
（ｎ）を第２のドライバ４２に対して送出しているが、
算出された最大論理ブロックアドレス（ｎ）の送出をパ
スワード等による第２のドライバ４２に対する認証が行
われた後に行っても構わない。このようにすれば、第２
のドライバ４２に対する認証が行われない限り、ホスト
コンピュータ５側は実際の最大論理ブロックアドレス
（ｎ）を全く知り得ないので、不可視領域２２に対する
不正なアクセスの可能性をより排除することができる。
【００７２】さらに、上記実施態様においては、不可視
領域２２に対してアクセスを行う場合に用いるコマンド
として、第２の読み出しコマンドＲ２及び第２の書き込
みコマンドＷ２を割り当てているが、不可視領域２２に
対していかなる書き込みコマンドをも割り当てないこと
によって、不可視領域２２を読み出し専用領域としても
構わない。
領域２２に対してアクセスを行う場合に用いるコマンド
として、第２の読み出しコマンドＲ２及び第２の書き込
みコマンドＷ２を割り当てているが、不可視領域２２に
対していかなる書き込みコマンドをも割り当てないこと
によって、不可視領域２２を読み出し専用領域としても
構わない。
【００７３】また、本発明において、手段とは、必ずし
も物理的手段を意味するものではなく、各手段の機能が
ソフトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。
も物理的手段を意味するものではなく、各手段の機能が
ソフトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。
【００７４】
【発明の効果】以上説明したように、本発明では、利用
可能な論理アドレスのうちの一部を不可視領域として定
義し、通常のアクセスにおいてはかかる不可視領域への
アクセスができないように構成していることから、所定
の領域を不可視領域とし、一般ユーザによるデータの読
み出しや書き込みを禁止したいという要望を満たすこと
が可能となる。
可能な論理アドレスのうちの一部を不可視領域として定
義し、通常のアクセスにおいてはかかる不可視領域への
アクセスができないように構成していることから、所定
の領域を不可視領域とし、一般ユーザによるデータの読
み出しや書き込みを禁止したいという要望を満たすこと
が可能となる。
【図１】本発明の好ましい実施態様にかかるメモリシス
テム１を用いたコンピュータシステムを概略的に示すブ
ロック図である。
テム１を用いたコンピュータシステムを概略的に示すブ
ロック図である。
【図２】コントローラ２の構成を概略的に示すブロック
図である。
図である。
【図３】フラッシュメモリ３の構成を概略的に示す図で
ある。
ある。
【図４】物理ブロックと論理ブロックとの関係を模式的
に表す図である。
に表す図である。
１ メモリシステム
２ コントローラ
３ フラッシュメモリ
４ コネクタ
５ ホストコンピュータ
６，７ 内部バス
１０ 制御部
１１ コマンド解析部
１２ アドレス変換部
１３ 不可視領域設定部
２１ ユーザ領域
２２ 不可視領域
４１ 第１のドライバ
４２ 第２のドライバ
Claims (20)
- 【請求項１】 ホストコンピュータによる記録媒体への
アクセスを制御するメモリコントローラであって、前記
記録媒体に含まれる記録領域のうちユーザ領域として利
用可能な範囲を定義する第１の手段と、前記ユーザ領域
として利用可能な範囲に関する第１の情報を前記ホスト
コンピュータに送出する第２の手段とを備えるメモリコ
ントローラ。 - 【請求項２】 前記第１の情報が、前記ユーザ領域を構
成する論理アドレスの最大値であることを特徴とする請
求項１に記載のメモリコントローラ。 - 【請求項３】 前記第２の手段は、前記記録媒体に含ま
れる記録領域のうち不可視領域として利用可能な範囲に
関する第２の情報をさらに前記ホストコンピュータに送
出することを特徴とする請求項１または２に記載のメモ
リコントローラ。 - 【請求項４】 前記第２の情報が、前記不可視領域を構
成する論理アドレスの最大値であることを特徴とする請
求項３に記載のメモリコントローラ。 - 【請求項５】 前記ホストコンピュータより第１のコマ
ンドを用いたアクセスが要求された場合、前記ユーザ領
域へのアクセスを許可する一方、前記ユーザ領域とは異
なる領域へのアクセスを拒否する第３の手段をさらに備
えることを特徴とする請求項１乃至４のいずれか１項に
記載のメモリコントローラ。 - 【請求項６】 前記第３の手段は、前記ホストコンピュ
ータより第２のコマンドを用いたアクセスが要求された
場合、前記異なる領域へのアクセスを許可することを特
徴とする請求項５に記載のメモリコントローラ。 - 【請求項７】 前記論理アドレスを、前記記録媒体に割
り当てられた物理アドレスに変換する第４の手段をさら
に備えることを特徴とする請求項１乃至６のいずれか１
項に記載のメモリコントローラ。 - 【請求項８】 ホストコンピュータによる記録媒体への
アクセスを制御するメモリコントローラであって、前記
ホストコンピュータより第１のコマンドを用いたアクセ
スが要求された場合、前記記録媒体に含まれる記録領域
のうち第１の領域に対するアクセスを許可し、前記ホス
トコンピュータより第２のコマンドを用いたアクセスが
要求された場合、前記記録媒体に含まれる記録領域のう
ち第２の領域に対するアクセスを許可することを特徴と
するメモリコントローラ。 - 【請求項９】 前記ホストコンピュータより前記第１の
コマンドを用いたアクセスが要求された場合、前記第２
の領域に対するアクセスを拒否することを特徴とする請
求項８に記載のメモリコントローラ。 - 【請求項１０】 前記第１の領域及び第２の領域は、い
ずれも論理アドレスが連続している一続きの連続領域で
あることを特徴とする請求項８または９に記載のメモリ
コントローラ。 - 【請求項１１】 前記記録媒体に含まれる記録領域のう
ち、先頭論理アドレスは前記第１の領域に属し、最終論
理アドレスは前記第２の領域に属することを特徴とする
請求項１０に記載のメモリコントローラ。 - 【請求項１２】 前記第１の領域と前記第２の領域との
境界となる論理アドレスが変更可能に構成されているこ
とを特徴とする請求項１１に記載のメモリコントロー
ラ。 - 【請求項１３】 記録媒体と、ホストコンピュータによ
る前記記録媒体へのアクセスを制御するメモリコントロ
ーラとを備えるメモリシステムであって、前記メモリコ
ントローラが、前記記録媒体に含まれる記録領域のうち
ユーザ領域として利用可能な範囲を定義する第１の手段
と、前記ユーザ領域として利用可能な範囲に関する情報
を前記ホストコンピュータに送出する第２の手段とを備
えていることを特徴とするメモリシステム。 - 【請求項１４】 前記記録媒体が、フラッシュメモリで
あることを特徴とする請求項１３に記載のメモリシステ
ム。 - 【請求項１５】 記録媒体と、ホストコンピュータによ
る前記記録媒体へのアクセスを制御するメモリコントロ
ーラとを備えるメモリシステムであって、前記メモリコ
ントローラが、前記ホストコンピュータより第１のコマ
ンドを用いたアクセスが要求された場合、前記記録媒体
に含まれる記録領域のうち第１の領域に対するアクセス
を許可し、前記ホストコンピュータより第２のコマンド
を用いたアクセスが要求された場合、前記記録媒体に含
まれる記録領域のうち第２の領域に対するアクセスを許
可することを特徴とするメモリシステム。 - 【請求項１６】 前記記録媒体が、フラッシュメモリで
あることを特徴とする請求項１５に記載のメモリシステ
ム。 - 【請求項１７】 記録媒体に含まれる記録領域のうちユ
ーザ領域として利用可能な範囲に関する情報をホストコ
ンピュータに送出し、前記ホストコンピュータより第１
のコマンドを用いたアクセスが要求された場合、前記ユ
ーザ領域へのアクセスを許可する一方、前記ユーザ領域
とは異なる領域へのアクセスを拒否することを特徴とす
るメモリの制御方法。 - 【請求項１８】 前記ホストコンピュータより第２のコ
マンドを用いたアクセスが要求された場合、前記異なる
領域へのアクセスを許可することを特徴とする請求項１
７に記載のメモリの制御方法。 - 【請求項１９】 記録媒体に含まれる記録領域のうちユ
ーザ領域として利用可能な範囲に関する第１の情報を第
１のドライバに対して供給するステップと、前記記録媒
体に含まれる記録領域のうち不可視領域として利用可能
な範囲に関する第２の情報を第２のドライバに対して供
給するステップとを備えるメモリの制御方法。 - 【請求項２０】 前記第１のドライバを介して前記記録
媒体へのアクセスが要求された場合、前記ユーザ領域に
対するアクセスを許可する一方、前記不可視領域に対す
るアクセスを拒否し、前記第２のドライバを介して前記
記録媒体へのアクセスが要求された場合、前記不可視領
域に対するアクセスを許可することを特徴とする請求項
１９に記載のメモリの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348359A JP3979826B2 (ja) | 2001-11-14 | 2001-11-14 | メモリコントローラ、メモリシステム及びメモリの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348359A JP3979826B2 (ja) | 2001-11-14 | 2001-11-14 | メモリコントローラ、メモリシステム及びメモリの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003150450A true JP2003150450A (ja) | 2003-05-23 |
| JP3979826B2 JP3979826B2 (ja) | 2007-09-19 |
Family
ID=19161188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001348359A Expired - Fee Related JP3979826B2 (ja) | 2001-11-14 | 2001-11-14 | メモリコントローラ、メモリシステム及びメモリの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3979826B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181228A (ja) * | 2007-01-23 | 2008-08-07 | Sony Corp | 管理システムおよび管理方法、端末装置、管理サーバ、並びにプログラム |
| JP2009211245A (ja) * | 2008-03-03 | 2009-09-17 | Nec Access Technica Ltd | フラッシュメモリ制御システムおよび制御方法 |
| JP2011221996A (ja) * | 2010-03-24 | 2011-11-04 | Panasonic Corp | 不揮発性メモリコントローラ及び不揮発性記憶装置 |
| WO2015008112A1 (en) * | 2013-07-18 | 2015-01-22 | Freescale Semiconductor, Inc. | System on chip and method therefor |
| US9225527B1 (en) | 2014-08-29 | 2015-12-29 | Coban Technologies, Inc. | Hidden plug-in storage drive for data integrity |
| US9307317B2 (en) | 2014-08-29 | 2016-04-05 | Coban Technologies, Inc. | Wireless programmable microphone apparatus and system for integrated surveillance system devices |
| US9628093B2 (en) | 2013-07-18 | 2017-04-18 | Nxp Usa, Inc. | Charge pump circuit, phase locked loop apparatus, integrated circuit, and method of manufacture of a charge pump |
| US9690719B2 (en) | 2014-09-11 | 2017-06-27 | Nxp Usa, Inc. | Mechanism for managing access to at least one shared integrated peripheral of a processing unit and a method of operating thereof |
| US9740518B2 (en) | 2012-09-12 | 2017-08-22 | Nxp Usa, Inc. | Conflict detection circuit for resolving access conflict to peripheral device by multiple virtual machines |
| US9904802B2 (en) | 2012-11-23 | 2018-02-27 | Nxp Usa, Inc. | System on chip |
| US10152858B2 (en) | 2016-05-09 | 2018-12-11 | Coban Technologies, Inc. | Systems, apparatuses and methods for triggering actions based on data capture and characterization |
| US10165171B2 (en) | 2016-01-22 | 2018-12-25 | Coban Technologies, Inc. | Systems, apparatuses, and methods for controlling audiovisual apparatuses |
| US10370102B2 (en) | 2016-05-09 | 2019-08-06 | Coban Technologies, Inc. | Systems, apparatuses and methods for unmanned aerial vehicle |
| WO2019225301A1 (ja) * | 2018-05-21 | 2019-11-28 | フェリカネットワークス株式会社 | 携帯端末およびｉｃチップの管理方法 |
| US10789840B2 (en) | 2016-05-09 | 2020-09-29 | Coban Technologies, Inc. | Systems, apparatuses and methods for detecting driving behavior and triggering actions based on detected driving behavior |
| WO2024057507A1 (ja) * | 2022-09-15 | 2024-03-21 | 三菱電機株式会社 | プログラム処理装置、プログラム処理方法、およびプログラム処理プログラム |
-
2001
- 2001-11-14 JP JP2001348359A patent/JP3979826B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8479190B2 (en) | 2007-01-23 | 2013-07-02 | Sony Corporation | Management system, management method, terminal device, management server and program |
| JP2008181228A (ja) * | 2007-01-23 | 2008-08-07 | Sony Corp | 管理システムおよび管理方法、端末装置、管理サーバ、並びにプログラム |
| JP2009211245A (ja) * | 2008-03-03 | 2009-09-17 | Nec Access Technica Ltd | フラッシュメモリ制御システムおよび制御方法 |
| JP2011221996A (ja) * | 2010-03-24 | 2011-11-04 | Panasonic Corp | 不揮発性メモリコントローラ及び不揮発性記憶装置 |
| US9740518B2 (en) | 2012-09-12 | 2017-08-22 | Nxp Usa, Inc. | Conflict detection circuit for resolving access conflict to peripheral device by multiple virtual machines |
| US9904802B2 (en) | 2012-11-23 | 2018-02-27 | Nxp Usa, Inc. | System on chip |
| WO2015008112A1 (en) * | 2013-07-18 | 2015-01-22 | Freescale Semiconductor, Inc. | System on chip and method therefor |
| US9628093B2 (en) | 2013-07-18 | 2017-04-18 | Nxp Usa, Inc. | Charge pump circuit, phase locked loop apparatus, integrated circuit, and method of manufacture of a charge pump |
| US9781120B2 (en) | 2013-07-18 | 2017-10-03 | Nxp Usa, Inc. | System on chip and method therefor |
| US9225527B1 (en) | 2014-08-29 | 2015-12-29 | Coban Technologies, Inc. | Hidden plug-in storage drive for data integrity |
| US9307317B2 (en) | 2014-08-29 | 2016-04-05 | Coban Technologies, Inc. | Wireless programmable microphone apparatus and system for integrated surveillance system devices |
| US9690719B2 (en) | 2014-09-11 | 2017-06-27 | Nxp Usa, Inc. | Mechanism for managing access to at least one shared integrated peripheral of a processing unit and a method of operating thereof |
| US10165171B2 (en) | 2016-01-22 | 2018-12-25 | Coban Technologies, Inc. | Systems, apparatuses, and methods for controlling audiovisual apparatuses |
| US10789840B2 (en) | 2016-05-09 | 2020-09-29 | Coban Technologies, Inc. | Systems, apparatuses and methods for detecting driving behavior and triggering actions based on detected driving behavior |
| US10152858B2 (en) | 2016-05-09 | 2018-12-11 | Coban Technologies, Inc. | Systems, apparatuses and methods for triggering actions based on data capture and characterization |
| US10152859B2 (en) | 2016-05-09 | 2018-12-11 | Coban Technologies, Inc. | Systems, apparatuses and methods for multiplexing and synchronizing audio recordings |
| US10370102B2 (en) | 2016-05-09 | 2019-08-06 | Coban Technologies, Inc. | Systems, apparatuses and methods for unmanned aerial vehicle |
| WO2019225301A1 (ja) * | 2018-05-21 | 2019-11-28 | フェリカネットワークス株式会社 | 携帯端末およびｉｃチップの管理方法 |
| US20210120422A1 (en) * | 2018-05-21 | 2021-04-22 | Felica Networks, Inc. | Mobile terminal and ic chip management method |
| JPWO2019225301A1 (ja) * | 2018-05-21 | 2021-07-08 | フェリカネットワークス株式会社 | 携帯端末およびｉｃチップの管理方法 |
| JP7309700B2 (ja) | 2018-05-21 | 2023-07-18 | フェリカネットワークス株式会社 | 携帯端末およびｉｃチップの管理方法 |
| US11765591B2 (en) | 2018-05-21 | 2023-09-19 | Felica Networks, Inc. | Mobile terminal and IC chip management method |
| WO2024057507A1 (ja) * | 2022-09-15 | 2024-03-21 | 三菱電機株式会社 | プログラム処理装置、プログラム処理方法、およびプログラム処理プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3979826B2 (ja) | 2007-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7054990B1 (en) | External storage device using non-volatile semiconductor memory | |
| JP4705489B2 (ja) | デバイスドライバプログラムを記録したコンピュータ読取可能なポータブル記録媒体、記憶装置アクセス方法および記憶装置アクセスシステム | |
| JP2003150450A (ja) | メモリコントローラ、メモリシステム及びメモリの制御方法 | |
| KR100470413B1 (ko) | 대용량 메모리 저장 장치 분할 방법 | |
| JP6985011B2 (ja) | アクセス保護スキームを確保するための装置及び方法 | |
| US7401183B2 (en) | Memory card authentication system, memory card host device, memory card, storage area switching method, and storage area switching program | |
| US7421543B2 (en) | Network device, fiber channel switch, method for shared memory access control, and computer product | |
| JPH1131102A (ja) | データ記憶システム及び同システムに適用するアクセス制御方法 | |
| JPH1185609A (ja) | 半導体記憶装置及びそのデータ管理方法 | |
| JP2005508039A (ja) | 目標セキュリティを決定する物理アドレスベースのセキュリティのための方法および装置 | |
| US7900012B2 (en) | Secure storage apparatus and method for controlling the same | |
| US20100115201A1 (en) | Authenticable usb storage device and method thereof | |
| US11216390B2 (en) | Storage device, memory access control system, and memory access control method | |
| JP2008102774A (ja) | データ記憶装置及びデータ制御方法 | |
| JP4478458B2 (ja) | 所望のセキュリティを用いた入出力デバイスにアクセスするための方法及び装置 | |
| CN114444141B (zh) | 固态硬盘和固态硬盘数据保护方法、装置及设备 | |
| TW200844840A (en) | Secure storage apparatus and method for controlling the same | |
| US7797502B2 (en) | Method to control the access in a flash memory and system for the implementation of such a method | |
| CN112084524A (zh) | U盘访问方法及u盘 | |
| JP4648196B2 (ja) | 情報記録媒体、情報記録媒体に対するアクセス装置及び領域設定方法 | |
| KR20190118428A (ko) | 컨트롤러 및 이를 포함하는 메모리 시스템 | |
| US7900007B2 (en) | Host device, storage device, and method for accessing storage device | |
| JP4773757B2 (ja) | 領域管理型メモリ装置 | |
| KR100618823B1 (ko) | 옵티컬 장치에서의 메모리 중재기 및 메모리 중재 방법 | |
| KR20050068920A (ko) | 범용직렬버스 저장 장치 및 그 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |