JP6985011B2 - アクセス保護スキームを確保するための装置及び方法 - Google Patents

アクセス保護スキームを確保するための装置及び方法 Download PDF

Info

Publication number
JP6985011B2
JP6985011B2 JP2016560958A JP2016560958A JP6985011B2 JP 6985011 B2 JP6985011 B2 JP 6985011B2 JP 2016560958 A JP2016560958 A JP 2016560958A JP 2016560958 A JP2016560958 A JP 2016560958A JP 6985011 B2 JP6985011 B2 JP 6985011B2
Authority
JP
Japan
Prior art keywords
instruction
command
register
controller
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016560958A
Other languages
English (en)
Other versions
JP2017518558A (ja
Inventor
カラッチョ,デニーロ
ミリキーニ,グラッツィアーノ
Original Assignee
マイクロン テクノロジー,インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー,インク. filed Critical マイクロン テクノロジー,インク.
Publication of JP2017518558A publication Critical patent/JP2017518558A/ja
Application granted granted Critical
Publication of JP6985011B2 publication Critical patent/JP6985011B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1408Protection against unauthorised use of memory or access to memory by using cryptography
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658Controller construction arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1052Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)

Description

関連出願の相互参照
本願は、参照により本明細書中に組み入れられる、2014年4月8日に出願された「Authenticated Configuration Registers for Secure Write/Erase Protections」と題された米国仮特許出願第61/976,976号の優先権を主張する正規の出願である。
実施形態は、一般的に、電子回路、デバイス及びシステムなどの装置に関し、より具体的には、特定の実施形態において、内蔵メモリデバイスにおけるアクセス保護スキームの保証に関する。
コンピューティングの分野では、デバイスのサイズ及びデバイスの動作速度が、依然として開発の中心となっている。それ故に、内蔵メモリデバイスを用いる種々の技術及びシステムが、ますます普及してきている。一つのそのような内蔵メモリデバイスは、ボールグリッドアレイ(BGA)パッケージなどのパッケージに統合されたマルチメディアカード(MMC)コンポーネント(例えば、MMCインターフェース、フラッシュメモリなどのメモリ、関連するコントローラ)を含む内蔵マルチメディアカード(eMMC)である。動作中、eMMCデバイスを利用して、ホスト(例えば、タブレット、スマートフォン、GPSデバイス、電子読取装置及び他のポータブルコンピューティングデバイス)における特定のタスクを簡略化及び/または実行することができる。これらのタスクは、eMMCにオフロードできるブート動作及び/または他の動作を含むことができる。また、eMMCの全体物理的サイズが小型であるので、ポータブル電子機器内でのeMMCの使用によって(すなわち、ホストに提供される追加の処理に照らして、eMMCの比較的に小型のサイズの故に)、追加の処理機能ならびに追加のコンポーネントのための、デバイス内の利用可能エリアの潜在的な増大が可能になる。eMMCの使用によって得られる追加の利点には、メモリがeMMCに統合され、eMMCに統合されたコントローラによって管理できるので、例えば、不揮発性(例えば、フラッシュ)メモリを特異的に管理するためのホストプロセッサの必要性が減少することが含まれる。
現行のeMMCデバイスは、eMMCの一部分(例えば、メモリ位置)を(例えば、削除される、読み出される及び/または書き込まれる)アクセスから保護するための特定のスキームを実施する。これらの保護スキームは、例えば、(例えば、ブートパーティション、汎用エリアパーティション、再生保護されたメモリブロック、ユーザ/強化ユーザデータエリアパーティション、または同様のものを含む)デバイス全体を一つ以上のタイプのアクセス動作(例えば、書き込み/削除)から保護できるところのデバイスレベルの書き込み保護を提供することができる。デバイス全体のこの保護は、カード固有データ(CSD)レジスタ内の永続的なまたは一時的な書き込み保護ビットの設定によって達成することができる。さらに、現行のeMMCデバイスでは、eMMCの固有部分(例えば、書き込み保護(WP)グループまたは大容量のWPグループ)についての、WPグループが、個々の書き込み保護を有し得る最小ユニットであり得、そのサイズを各々のeMMCデバイスについて固定できるところの書き込み保護を、永続的に、電源オン中にまたは一時的に行うことができる。さらに、現行のeMMCデバイスでは、CSDレジスタにおける固有フィールドの設定によって、所与のeMMCの複数の(例えば、二つの)ブートパーティションを単独でまたは集合的に、永続的に/電源オン中に書き込み保護できるブート位置書き込み保護を行うことができる。
しかしながら、現行のeMMCデバイスには潜在的な問題が存在する。前述の現行のアクセス保護スキームの構成(設定、コンフィギュレーション)は、確保(保証)することができない場合がある。つまり、現行のeMMCデバイスは、未認可の事業体がeMMCデバイスのアクセス保護スキーム(複数可)を変更することを防止できないことがある。よって、eMMCデバイスのアクセス保護スキーム(複数可)の未認可の構成(設定)を防止することに対する要求がある。
さまざまな実施形態に従う、内蔵ストレージデバイスを含むシステムの実施例を図示する。 さまざまな実施形態に従う、図1のホスト及び内蔵ストレージデバイスを有する図1のシステムのより詳細な図を図示する。 さまざまな実施形態に従う、図1のホスト及び内蔵ストレージデバイスを有する図1のシステムの第二の詳細な図を図示する。 さまざまな実施形態に従う、図3の内蔵ストレージデバイスの第一の部分にアクセスする方法を図示する。 さまざまな実施形態に従う、図3の内蔵ストレージデバイスへのアクセスを認証する方法を図示する。 さまざまな実施形態に従う、図3のホストと図3の内蔵ストレージデバイスとの間で伝送されるメッセージタイプの実施例を図示する。
本実施形態は、例えば、認証技術の正常終了後に、コンフィギュレーションレジスタの少なくとも一部(例えば、コンフィギュレーションデータ/情報を保持するデータ保持場所のレジスタセットまたはメモリ)のみを、設定する、消去する及び/または読み出すことができるアクセス保護スキームを確保するための装置及び方法を含む。例えば、一実施形態において、認証技術は、内蔵メモリデバイスのアクセス保護スキーム(複数可)を、信頼できるホストシステムから受信したコマンドにのみ応答して変更できる。認証技術は、さらに、内蔵メモリデバイスの製造フェーズ期間にプログラムされたものなどの、内蔵メモリデバイスに事前にプログラムされた暗号化キーに基づくことができる。
ここで図面を参照すると、図1は、参照数字10によって概して指定された、プロセッサベースのシステムの形態の装置の実施形態を図示する。システム10は、例えば、ラップトップコンピュータ、タブレット、携帯電話、自己管理手帳、パーソナルデジタルメディアプレーヤ、カメラ、電子リーダなどの様々なタイプの電子デバイスのいずれかであっても良い。システム10は、コピー機、スキャナ、プリンタ、ゲーム機、テレビ受像機、セットトップビデオ分配若しくは録画システム、ケーブルボックス、ファクトリーオートメーションシステム、自動車用コンピュータシステム、または医療デバイスなどのいくつかの他の種類の電子デバイスであっても良い。システムのこれらのさまざまな実施例を記述するのに使用される用語は、本明細書に使用される他の用語の多くと同じ様に、いくつかの指示対象を共有することができ、そのようなものとして、リストされた他のアイテムを理由として狭義に解釈すべきではない。
システム10などのプロセッサベースのデバイスにおいて、マイクロプロセッサなどのプロセッサ12が、システム機能及びシステム10内のリクエストの処理を制御する。さらに、プロセッサ12は、システム制御を共用する複数個のプロセッサを備えることができる。プロセッサ12は、直接的に、間接的にまたはそれらの組み合わせにおいてシステム10内の要素の各々と連結し、これによりプロセッサ12は、システム10内部またはシステム10外部に保存できる命令を実行することによってシステム10を制御することができる。
一実施形態において、プロセッサ12は、システムバス14を通じてシステム10内の要素に直接的に連結することができる。システムバス14によって、データ及び/またはコマンドをプロセッサ12とシステム10内のさまざまな要素との間で送ることができ、さらにまた、データ及び/またはコマンドをシステム10内のさまざまな要素間で送るための経路を提供することができる。システム10のさまざまな要素の実施例が、以下に提供される。
認識されるように、システム10は、メモリ16を含むことができる。メモリ16は、例えば、ダイナミックランダムアクセスメモリ(DRAM)、スタティックランダムアクセスメモリ(SRAM)、シンクロナスDRAM(SDRAM)、ダブルデータレートDRAM(DDR SDRAM)、DDR2 SDRAM、DDR3 SDRAMなどの揮発性メモリを含むことができる。メモリ16は、読み出し専用メモリ(ROM)、PC−RAM、シリコン−酸化物−窒化物−酸化物−シリコン(SONOS)メモリ、金属−酸化物−窒化物−酸化物−シリコン(MONOS)メモリ、ポリシリコンフローティングゲートベースのメモリ、及び/または揮発性メモリと併せて使用できる、さまざまなアーキテクチャの他のタイプのフラッシュメモリ(例えば、NANDメモリ、NORメモリなど)などの不揮発性メモリも含むことができる。メモリ16は、DRAMデバイス、半導体ドライブ(SSD)、マルチメディア・メディア・カード(MMC)、セキュアデジタル(SD)カード、コンパクトフラッシュ(CF)カード、または任意の他の適切なデバイスなどの一つ以上のメモリデバイスを含むことができる。さらに、そのようなメモリデバイスが、ユニバーサルシリアルバス(USB)、周辺コンポーネント相互接続(PCI)、PCIエクスプレス(PCI−E)、小型コンピュータ用周辺機器インターフェース(SCSI)、IEEE1394(ファイヤーワイヤー)、または任意の他の適切なインターフェースなどの任意の適切なインターフェースを通じてシステム10に連結できることを認識すべきである。フラッシュメモリデバイスなどのメモリ16の動作を促進するために、システム10は、メモリコントローラ(図示せず)を含むことができる。認識されるように、メモリコントローラは、独立したデバイスであっても良いし、プロセッサ12またはメモリ16と統合されても良い。さらに、システム10は、磁気ストレージデバイスなどの外部ストレージ18を含むことができる。さらに、いくつかの実施形態において、メモリ16に追加してまたはその代わりに、追加のストレージ(例えば、内蔵メモリデバイス20)を利用することができる。
システム10は、多数の追加の要素を含むことができる。例として、ユーザがデータをシステム10に入力できる入力デバイス22も、プロセッサ12に連結することができる。例として、入力デバイス22を使用して、プロセッサ12によって後に解析するためのデータをメモリ16に入力することができる。入力デバイス22は、例として、ボタン、スイッチング要素、キーボード、ライトペン、スタイラス、マウス及び/または音声認識システムを含むことができる。さらに、出力デバイス24がシステム10内に存在することができる。出力デバイス24は、例えば、ディスプレイを含むことができる。出力デバイス24は、例えば、LCD、CRT、LED及び/またはオーディオディスプレイを含むことができる。システムは、インターネットなどのネットワークと相互作用するための、ネットワークインターフェースカード(NIC)などのネットワークインターフェースデバイス26も含むことができる。認識されるように、システム10は、システム10のアプリケーションに応じて、多くの他のコンポーネントを含むことができる。
さらに、前述のように、システム10は、内蔵メモリデバイス20を含むことができる。この内蔵メモリデバイス20の一実施例は、ボールグリッドアレイ(BGA)パッケージに統合されたマルチメディアカード(MMC)コンポーネント(例えば、共通のダイにおけるMMCインターフェース、フラッシュメモリなどのメモリ及び関連するコントローラ)を含む内蔵マルチメディアカード(eMMC)である。動作中、eMMCデバイスを利用して、eMMCにオフロードできるブート動作及び/または他の状況において動作するためのプロセッサの自由度をより大きくできる他の動作などの、システムのための特定のタスクを簡略化及び/または実行することができる。また、eMMCによって実行可能な特定の動作のオフロードによって、eMMCがプロセッサ12と並行して動作できるので、タスクをより速く完了することができる。
いくつかの実施形態において、デバイス20は、ホストコントローラ28とインターフェースすることができる。さらに、ホストコントローラインターフェース30によって、(システムバス14を通じて)デバイス20とプロセッサ12との間の通信を完成することができる。ホストコントローラ28及びホストコントローラインターフェース30の動作は、図2に関してより詳細に後述する。
図2は、デバイス20ならびにシステム10の追加の要素とのデバイス20の相互接続をより詳細に図示する。図示するように、プロセッサ12、システムバス14、メモリ16、ホストコントローラ28及びホストコントローラインターフェース30は、ホスト32を構成することができる。ホスト32は、デバイス20と通信することができる。例えば、コマンドを、コマンド経路(例えば、CMD)に沿ってホスト32とデバイス20との間で伝送することができる。さらに、いくつかの実施形態において、応答を、双方向性のCMDに沿って、デバイス20からホストに伝送することができる。同じ様に、データを、ホスト32とデバイス20との間の複数個のルート線を含むことができるデータ経路(例えば、DAT[0:7])に沿って伝送することができる。同様に、データストローブを、データストローブ経路(例えば、DS)に沿ってデバイス20からホスト32に伝送することができる。さらに、クロック信号を、クロック経路(例えば、CLK)に沿って伝送し、リセット信号を、リセット信号経路(例えば、RST_n)に沿ってホスト32とデバイス20との間で伝送することができる。より具体的には、コネクタ(例えば、ピン、リードまたは同様のもの)を、ホスト32に存在させ(例えば、ホストコントローラ28に連結させ)、それぞれ、コマンド経路、データ経路、データストローブ経路、クロック経路及びリセット信号経路の各々と連結させることができる。同じ様に、コネクタ(例えば、ピン、リードまたは同様のもの)を、デバイス20に存在させ(例えば、デバイスコントローラ34に連結させ)、それぞれ、コマンド経路、データ経路、データストローブ経路、クロック経路及びリセット信号経路の各々と連結させることができる。さらに、いくつかの実施形態において、電力経路36が、デバイス20のさまざまな要素に電力を提供するための一つ以上の電力信号を提供することができる。いくつかの実施形態において、これらの電力信号は、デバイス20に存在する(例えば、デバイスコントローラ34に連結された)一つ以上のコネクタ(例えば、ピン、リードまたは同様のもの)において受信することができる。
いくつかの実施形態において、デバイスコントローラ34は、電力信号をデバイス20のさまざまな要素(例えば、デバイスコントローラ34、不揮発性メモリ38、不揮発性メモリ40及びここには図示しないデバイス20の追加の要素)に分散することができる。さらに、デバイスコントローラ34は、デバイスコントローラ34によって解釈できる信号を含み得るコマンドをコマンド経路に沿って受信することができる。これらのコマンド信号は、特定の様式における動作(例えば、データの読み出し、データの書き込み、メモリエリアの上書きからの保護など)をメモリデバイス20に指図する命令であっても良い。同じ様に、デバイスコントローラ34は、デバイスコントローラ34によって保存できるデータ信号を含み得るデータをデータ経路に沿って受信することができる。デバイスコントローラ34が、デバイス20の動作中に、コマンド信号及び/またはデータ信号の一つ以上をホスト32に返送するようにも動作できることにさらに留意すべきである。
デバイスコントローラ34は、さらに、例えば、データがデバイス20からホスト32にデータが転送されるところの読み出し動作中にホスト32によって利用できるデータストローブ信号をホスト32に伝送することができる。同じ様に、デバイスコントローラ34は、例えば、デバイス20によって実行される読み出し/書き込み動作と同時に使用される及びデバイス20を初期化(例えば、リセット)するための、それぞれ、クロック及び/またはリセット信号を受信することができる。
先に述べたように、デバイス20は、eMMCデバイスであっても良く、そのようなものとして、eMMCの一つ以上の部分(例えば、メモリ位置)を上書きから保護するための書き込み保護スキーム(複数可)などの特定のアクセス保護スキームを実施できる。これらの保護スキームは、例えば、永続的に、電源オン中または一時的のいずれかに、デバイスレベルの書き込み保護または固有部分(例えば、書き込み保護(WP)グループまたは大容量の(HC)WPグループ)保護を提供することができる。さらに、例えば、所与のeMMCの複数の(例えば、二つの)ブートパーティションを、単独でまたは集合的に、永続的に/電源オン中に書き込み保護できるブートパーティション書き込み保護を提供することができる。
しかしながら、図2のシステム10とともに適用可能なこれらの保護スキームは、例えば、前述の書き込み保護スキームの未認可の変更を防止するには不十分であることがある。そのようなものとして、アクセス保護スキームの未認可の変更についての機会を減少する及び/または防止するための追加の技術を用いることができる。
図3は、デバイス20のアクセス保護スキームの未認可の変更を減少/排除できるシステム10のデバイス20及びホスト32を図示する。図示するように、デバイス20(例えば、eMMCデバイス)は、認証プロセス(例えば、アクセスの試み、他の受信した信号、伝送パケットまたは同様のものが、妥当な、例えば認可された、送信者によって適切に発行されたか否か、そして認可された、例えば妥当な、アクセスの試み、信号、伝送または同様のものであるか否かを決定するプロセス)の正常終了後のみにアクセス可能な、二つの追加のレジスタ42及び44ならびに/または一般的なコンフィギュレーションレジスタ(例えば、eMMCデバイスの拡張カード固有データレジスタ)における二つの専用フィールドを含むことができる。いくつかの実施形態において、レジスタ42及び44に保存されたデータは、選択的に変更可能(例えば、リクエストが妥当と認証されたときに変更する)であっても良く、デバイス20のそれぞれの保護スキーム(複数可)を変更できるか否かを制御することができる。いくつかの実施形態において、レジスタ42及び44は、その各々が、デバイス20の特定の部分の書き込み保護の制御に関係することができる。例えば、レジスタ42は、(例えば、不揮発性メモリ38に保存された)WPグループまたはHC WPグループの任意の書き込み保護を選択的に変更するために利用できる。同様に、例えば、レジスタ44は、(例えば、不揮発性メモリ40に保存された)デバイス20の任意のブートパーティションの任意の書き込み保護を選択的に変更するために利用できる。
図4は、認証された送信者から受信したときに、レジスタ42及び/またはレジスタ44のレジスタ設定に作用する(例えば、変更する)ことができる、デバイス20によって受信できるコマンド46の三つの例を図示する。一実施形態において、これらのレジスタ設定(例えば、WPグループまたはHC WPグループレベルにおけるアクセス保護スキームの設定[例えば、書き込み保護モード]を含む、デバイス20の保証されたアクセス保護スキーム)は、デバイス20の電力サイクル及び/またはハードリセットにして永続であっても良い。例えば、WPグループまたはHC WPグループレベルにおけるアクセス保護スキームは、電力がデバイス20にサイクルされたとき、及び/または(例えば、リセット信号経路におけるリセット信号によって)デバイス20がリセットされたときにはモードが変更されないよう永続であっても良い。
図4は、(例えば、認証されたアクセスを通じてのみ書き込み保護ステータスを変更できる)セキュアWPモードを設定するのに利用される第一のコマンド48信号の受信を図示する。これは、例えば、コマンド信号経路に沿ってホスト32からデバイス20に伝送される第一のコマンド信号48の受信を含む。このコマンド信号48は、例えば、「CMD28」信号と呼ばれることがあり、アドレス指定されたWPグループの一時的な書き込み保護を設定するように動作できる。第二のコマンド信号50は、セキュアWPモードを消去することができる。第二のコマンド信号50も、ホスト32から伝送され、コマンド信号経路に沿ってデバイス20によって受信することができる。第二のコマンド信号50は、例えば、「CMD29」信号と呼ばれることがあり、アドレス指定されたWPグループの一時的な書き込み保護を消去するように動作できる。同じ様に、WP保護をチェックするための第三のコマンド信号52を利用することができる。第三のコマンド信号52も、ホスト32から伝送され、コマンド信号経路に沿ってデバイス20によって受信することができる。この第三のコマンド信号52は、例えば、「CMD31」信号と呼ばれることがあり、アドレス指定されたWPグループから始まる、WPグループの設定のアクセス保護スキームのステータスを提供するように動作できる。
一実施形態において、コマンド48、50及び52の任意の一つの受信及び解析は、一つ以上の追加のフィールド(例えば、レジスタ位置)を、デバイス20の拡張されたカード固有データ(CSD)レジスタに取り込むことによって達成することができる。この拡張されたCSDレジスタは、例えば、デバイスコントローラ34に関連する(例えば、そこに位置する)レジスタであっても良く、デバイス20の構成情報を保存することができる。さらに、拡張されたCSDレジスタのこれらの追加のフィールドを、図3のレジスタ42として概して図示することができる。レジスタ42における一つの新規のフィールドは、拡張されたCSDレジスタの第一の追加のフィールドであっても良く、例えば、CMD28信号の受信に対してデバイス20の従来の挙動を変更することによって、WPグループレベルにおける一時的な書き込み保護を設定することができる。例えば、この第一の追加のフィールドにおける第一の指示(例えば、第一の値)を使用して、セキュア書き込み保護の設定についての有効化(例えば、アドレス指定されたWPグループにセキュア書き込み保護を設定するための、発行された/受信されたCMD28の能力の有効化)を示すことができる。その一方で、この第一の追加のフィールドにおける第二の指示(例えば、第二の値)を使用して、セキュア書き込み保護の設定についての無効化(例えば、アドレス指定されたWPグループにセキュア書き込み保護を設定するための、発行された/受信されたCMD28の能力の無効化)を示すことができる。
レジスタ42における第二の追加のフィールドは、これも拡張されたCSDレジスタの一部分であっても良く、例えば、CMD29信号の受信に対してデバイス20の従来の挙動を変更することによって、WPグループレベルにおける一時的な書き込み保護を消去することができる。例えば、この第二の追加のフィールドにおける第一の指示(例えば、第一の値)を使用して、セキュア書き込み保護の消去についての有効化(例えば、アドレス指定されたWPグループについてのセキュア書き込み保護を消去するための、発行された/受信されたCMD29の能力の有効化)を示すことができる。つまり、アドレス指定されたWPグループが一時的に書き込み保護されていた場合に、発行された/受信されたCMD29は、第一の指示が第二の追加のフィールドに存在するときに、保護を消去することができる。その一方で、連結されたこの第二の追加のフィールドにおける第二の指示(例えば、第二の値)を使用して、セキュア書き込み保護の消去についての無効化(例えば、アドレス指定されたWPグループについてのセキュア書き込み保護を消去するための、発行された/受信されたCMD29の能力の無効化)を示すことができる。例えば、第二の指示が存在するときに、発行された/受信されたCMD29は、(例えば、認証プロセスの正常終了後まで)保護を消去するように動作しなくても良い。それ故に、関連する認証プロセスを実行して、レジスタ42の設定を変更できるか否か、故に、受信したCMD28、CMD29及び/またはCMD31に応答してアクションを行うか否かを決定する。
特異的なプロセスを利用して、デバイス20の(例えば、不揮発性ストレージ40に位置できる)ブートパーティションの選択的な書き込み保護を可能にすることができる。このプロセスは、メモリ(例えば、不揮発性メモリ38またはメモリ16)に保存された命令を含むプログラムを実行するコントローラによって実行することができる。さらに、このセキュア書き込み保護メカニズムは、デバイス20の電力サイクル及び/またはハードリセットに関して永続性であっても良い。
例えば、一つ以上の追加のフィールド(例えば、レジスタ位置)を、デバイス20の拡張されたCSDレジスタ内に含ませることができる。拡張されたCSDレジスタのこれらの追加のフィールドを、図3のレジスタ44として概して図示することができる。一実施形態において、コマンド信号経路に沿ってホスト32からデバイス20に伝送された(CMD28、CMD29及び/またはCMD31の一つ以上に類似する特定の実施例のコマンドであっても良い)一つ以上のブートアクセスコマンドを利用して、(信号及び/または送信者の妥当性が認証された時点で)追加のフィールド(例えば、位置)を特定の値に設定することができる。これらのブートアクセスコマンドは、(認証プロセスの正常終了に続いて)、例えば、レジスタ44の第一のフィールドを第一の値に設定して、ブートパーティション(複数可)がセキュア書き込み保護されていないこと(例えば、ブートパーティション(複数可)の書き込み保護の無効化)を示すように動作することができる。ブートアクセスコマンドは、代わりに、(認証プロセスの正常終了に続いて)、例えば、レジスタ44の第一のフィールドを第二の値に設定して、ブートパーティション(複数可)がセキュア書き込み保護されていること(例えば、ブートパーティション(複数可)の書き込み保護の有効化)を示すように動作することができる。同様に、ブートアクセスコマンドは、(認証された時点で)、例えば、レジスタ44の第二のフィールドを第一の値に設定して、レジスタ44の第一のフィールドの書き込み保護が、第一のブートパーティションに適用されていること(または、その欠如)を示すように動作することができる。同じ様に、ブートアクセスコマンドは、(認証された時点で)、例えば、レジスタ44の第二のフィールドを第二の値に設定して、レジスタ44の第一のフィールドの書き込み保護が第二のブートパーティションに適用されていること(または、その欠如)を示すように動作することができる。
さらに、ブートアクセスコマンドは、(認証された時点で)、例えば、レジスタ44の第三のフィールドを第一の値に設定して、レジスタ44の第一のフィールドを設定(例えば、変更)することをホスト32が認証されたことを示す、またはレジスタ44の第三のフィールドを第二の値に設定して、レジスタ44の第一のフィールドを設定(例えば、変更)することをホスト32が認証されていないことを示すように動作する(例えば、レジスタ44の第三のフィールドにおける第二の値は、レジスタ44の第一のフィールドを変更するホスト32の能力が無効化されていることを示す)ことができる。その上、いくつかの実施形態において、ブートアクセスコマンドは、(認証された時点で)、例えば、レジスタ44の第四のフィールドを第一の値に設定して、レジスタ44の第一のフィールドがブート領域の複数のパーティションを利用することを示す、またはレジスタ44の第四のフィールドを第二の値に設定して、レジスタ44の第一のフィールドが、レジスタ44の第二のフィールドにおいて選択されたブートパーティションのみを利用することを示すように動作することができる。さらに、いくつかの実施形態において、ブートパーティションにおける保護(第四のフィールド、第二の値)を別に行うようにデバイス20が設定された時点で、この設定が電力サイクルに応答して戻らないことを特に留意すべきである。
さらに、レジスタ44の一つ以上のフィールドは、ブート領域の複数の部分(例えば、ブートエリア1及びブートエリア2)が確実に保護されているか否か(例えば、ホスト32によってそれを決定するためのチェックが可能)、ならびに保護のレベルも示すことができる。例えば、レジスタ44の第五のフィールドは、ブートエリア1が確実に書き込み保護されている(例えば、ブートエリアの書き込み保護ステータスを変更することがあり得る前にレジスタ構成を必ず認証するところの認証されたアクセスを通じてのみその書き込み保護ステータスを変更できる)ことを示す第一の値を保存することができる。同様に、レジスタ44の第五のフィールドは、(例えば、電力サイクル及びリセット信号両方に対して)ブートエリア1が永続的に書き込み保護されていることを示す第二の値を保存することができる。さらに、レジスタ44の第五のフィールドは、ブートエリア1が電源オン中に保護されている(例えば、電力がデバイス20にサイクルされたときにその書き込み保護ステータスを変更できない)ことを示す第三の値、及びブートエリア1が書き込み保護されていない(例えば、書き込むことができる)ことを示す第四の値を保存することができる。
同様に、例えば、レジスタ44の第六のフィールドは、ブートエリア2が確実に書き込み保護されている(例えば、ブートエリアの書き込み保護ステータスを変更することがあり得る前にレジスタ構成を必ず認証するところの認証されたアクセスを通じてのみその書き込み保護ステータスを変更できる)ことを示す第一の値、及び(例えば、電力サイクル及びリセット信号両方に対して)ブートエリア2が永続的に書き込み保護されていることを示す第二の値を保存することができる。さらに、レジスタ44の第六のフィールドは、ブートエリア2が電源オン中に保護されている(例えば、電力がデバイス20にサイクルされたときにその書き込み保護ステータスを変更できない)ことを示す第三の値、及びブートエリア2が書き込み保護されていない(例えば、書き込むことができる)ことを示す第四の値を保存することができる。レジスタ44の第五の及び第六のフィールドに保存された値の表示を、デバイス20のそれぞれのブート領域の書き込み保護ステータスにおけるチェックに応答してホスト32に伝送できることが認識され得る。
先に述べたように、デバイス20のセキュア書き込み保護は、例えば、ホスト32(または、他の認可された団体)のみがデバイスのアクセス保護の設定を変更するためのアクセスを有するような、デバイス20の書き込み保護を変更する能力の保証を含むことができる。これは、認証技術によって達成することができる。この認証技術は、例えば、メモリ(例えば、不揮発性メモリ38及び/またはメモリ16)に格納された命令を含むプログラムを実行するコントローラによって実行することができる。
例えば、図4に関して前述したCMD28及びCMD29によって実行される関連するアクションは、コマンドCMD28及びCMD29の送信者の認証に続いてならびに/またはコマンドCMD28及びCMD29それら自体の妥当性の認証に続いて達成することができる。この認証技術が、暗号キー、メッセージ認証コード(MAC)(例えば、トークン)、ハンドシェーキング、ならびに/または認証されたユーザからCMD28及びCMD29が受信されたことを確認する他の技術を利用できることが認識され得る。同じ様に、暗号キー、MAC、ハンドシェーキング及び/または他の技術を利用する認証技術を、デバイス20のブートパーティション(ブート部分)の書き込み保護を許可/無効化するためのレジスタ44の設定を可能にするように適用できる。いくつかの実施形態において、認証技術は、SHA−256アルゴリズムなどのセキュアハッシュアルゴリズム(SHA)に基づく、及び/またはそれを利用することができる。
いくつかの実施形態において、デバイス20は、再生保護されたメモリブロック(RPMB)エリアを含むことができる。このRPMBによって、メモリの一部分を、セキュリティキーまたは例えば、製造時にデバイス20の一部として含ませることができる信頼できるセキュア機能によってのみアクセスされるようにできる。本認証技術は、例えば、追加のプロシージャを含むための、例えばeMMCデバイスの既存のRPMBプロトコルの拡張を含むことができる。例えば、これらのプロシージャは、コマンドを応用するための、CMD28及びCMD29の送信者の認証を含むことができる。同じ様に、プロシージャは、例えば、デバイス20のブートパーティション(ブート部分)の書き込み保護を許可/無効化するようにレジスタ44を設定するための任意のコマンドの送信者の認証を含むことができる。より具体的には、いくつかの実施形態において、プロシージャは、認証されたセキュアWP構成及びブートセキュアWP設定/リクエスト消去/応答ならびに認証されたセキュアWP構成及びブートセキュアWP読み出しリクエスト/応答を含むことができる。
認証技術の使用を通じて実現できる機能性は、例えば、コマンド(例えば、CMD28またはCMD29)に応答してアドレス指定されたグループの書き込み保護を変更(例えば、設定または消去)する能力の有効化または無効化を含むことができる。その上、認証技術の使用を通じて追加的にも実現できる機能性は、例えば、(例えば、レジスタ42または44における)特定の拡張されたCSDフィールドを読み出す能力の有効化または無効化を含むことができる。
図5は、例えば、メモリ(例えば、不揮発性メモリ38またはメモリ16)に保存された命令を含むプログラムを実行するコントローラ(例えば、デバイスコントローラ34またはプロセッサ12に統合されたコントローラ)によって実行できる認証技術のプロセス54の実施例を図示する。プロセス54は、例えば、デバイス20の書き込み保護設定を変更するための、RPMBにアクセスする試みのプロセスを詳述する。ステップ56において、アクセス元(例えば、ホスト32)は、例えば、SHA−256アルゴリズムを使用して、カウンタ値を読み出してMAC(トークン)を生成する。ステップ58において、ステップ56から生成されたMACをデバイス20(例えば、デバイス20のデバイスコントローラ34)に伝送して、デバイス20が受信する。デバイスコントローラ34は、例えば、デバイス20の製造期間にプレロードすることができるそのキーならびにカウンタ値を読み出すことができ、ステップ60において、例えば、SHA−256アルゴリズムを使用して、チェックMACを生成する。次に、ステップ62において、デバイスコントローラ34は、二つのMACを比較することができる。MAC同士が一致する場合には、ステップ64においてRPMBアクセスが許可され、ステップ66において、デバイス20の書き込み保護を変更するための、コマンド(例えば、生成されたMACまたはそれぞれのブートアクセスコマンドとともに受信されたCMD28及びCMD29)を変更する書き込み保護が許可される。さもなければ、MAC同士が一致しない場合には、ステップ68において、デバイス20は、任意のコマンド(例えば、CMD28及びCMD29またはそれぞれのブートアクセスコマンド)を変更する書き込み保護に応答しない。
いくつかの実施形態において、認証されたアクセスを、例えば、(例えば、レジスタ42及び/または44における)拡張されたCSDフィールドに導き入れるための新規のRPMBリクエスト及び応答オペコードを規定することができる。しかしながら、認証されたアクセスは、他の構造(必ずしも拡張されたCSDでない)にも適用することができる。例えば、下に記載された表内のリクエストメッセージタイプ「認証されたEXT CSD書き込みリクエスト」及び「認証されたEXT CSD読み出しリクエスト」は、認証されたアクセスを前述の拡張されたCSDフィールドに導き入れる追加のリクエストオペコードであっても良い。同様に、リクエストメッセージタイプ「認証されたEXT CSD書き込み応答」及び「認証されたEXT CSD読み出し応答」は、認証されたアクセスを前述の拡張されたCSDフィールドに導き入れる追加の応答オペコードであっても良い。
表1
リクエストメッセージタイプ
0x0001 認証キープログラミングリクエスト
0x0002 書き込みカウンタ値の読み出し−リクエスト
0x0003 認証されたデータ書き込みリクエスト
0x0004 認証されたデータ読み出しリクエスト
0x0005 リザルト読み出しリクエスト
0x0006 認証されたEXT CSD書き込みリクエスト
0x0007 認証されたEXT CSD読み出しリクエスト

応答メッセージタイプ
0x0100 認証キープログラミング応答
0x0200 書き込みカウンタ値の読み出し−応答
0x0300 認証されたデータ書き込み応答
0x0400 認証されたデータ読み出し応答
0x0600 認証されたEXT CSD書き込み応答
0x0700 認証されたEXT CSD読み出し応答
図6は、デバイス20のセキュア書き込み保護を設定するための、CMD28と共にリクエストメッセージタイプの一実施例を図示する。より詳しくは、図6は、ホスト32からデバイス20へのセキュアWPリクエストを図示する。このリクエストは、例えば、(RPMBリクエスト76のデータ72及びアドレス74欄に図示するように)、CMD28によって示される(例えば、認証されたアクセスを通じてのみ書き込み保護ステータスを変更できる)セキュア書き込み保護をWPグループに適用するためのリクエストを含むことができる。さらに、RPMBリクエスト76は、前述の表1の認証されたEXT CSD書き込みリクエストを含むリクエスト欄78を含むことができる。いくつかの実施形態において、この認証されたEXT CSD書き込みリクエストは、前述の認証技術を起動するリクエストとして動作する。
さらに、図6は、禁止されたアクセス保護スキームにおいてデバイス20が正しく設定されたか否かを決定するための、例えば、ホスト32によって起動することができるリザルト読み出しリクエスト80を図示する。リザルト読み出しリクエスト80の実施例は、パケット82として図示する。リザルト読み出しリクエスト80の受信に続いて、デバイス20は、リザルト読み出し応答84をホスト32に出すことができる。このリザルト読み出し応答84は、禁止されたアクセス保護スキームにおいてデバイス20が正しく設定されたか否かに関連する情報を含むことができる。リザルト読み出し応答84の実施例は、パケット86として図示する。
さまざまな変更及び代替形態が企図されるが、具体的な実施形態を、図面における実施例として示し、本明細書において詳述した。しかしながら、実施形態を、開示した特定の形態に限定することは意図しないことを理解すべきである。むしろ、実施形態は、以下の添付の特許請求の範囲の趣旨及び範囲内に収まるすべての変更物、均等物及び代替物を含むことができる。また、いくつかの実施形態において、「responsive to」などの用語が、そのとき、その後及び/または同等の語などの時間的な語句/アクションを包含し得、さらにまた、「based upon」または「based,at least in part,on」または同様の語などの用語もそれと同等であることに留意すべきである。

Claims (13)

  1. アクセス保護スキームを保証するための装置であって、
    メモリと、
    前記メモリのアクセス保護スキームが変更可能であるか否かを表す指示を格納するように構成されたレジスタと、
    前記レジスタに関連付けられたコントローラであって、コマンド経路に沿ってコマンドを受信し、かつ、認証技術を実行することによって前記コマンドを認証するように構成されたコントローラと、
    を備えており、
    記コントローラは、前記認証技術の実行によって、前記コマンドが、認可された送信者から適切に発行されたものであると認証されるまで、前記レジスタに格納された前記指示が前記コマンドに従って変更されることを防止するように構成され、また、前記コントローラは、前記認証されたコマンドによって前記レジスタの指示が変更不可を表す指示から変更可能を表す指示に変更されると、前記メモリの前記アクセス保護スキームが変更されたことに応答して、前記メモリのブート部分から分離された前記メモリの一部分中の書き込み保護グループの書き込み保護を変更するように構成された、装置。
  2. 前記コントローラが、プレロードされた暗号化キーに応答してメッセージ認証コードを生成することによって、前記コマンドを認証するように構成された、請求項1に記載の装置。
  3. 前記コントローラが、前記生成されたメッセージ認証コードと前記コマンドに関連付けられたメッセージ認証コードとを比較することによって、前記コマンドを認証するように構成された、請求項2に記載の装置。
  4. 前記コントローラが、前記生成されたメッセージ認証コードが前記コマンドに関連付けられた前記メッセージ認証コードに一致することに応答して、前記レジスタの少なくとも一部へのアクセスを許可するように構成された、請求項3に記載の装置。
  5. 前記コントローラが、前記生成されたメッセージ認証コードが前記コマンドに関連付けられた前記メッセージ認証コードに一致することに応答して、前記コマンドに存在するコマンドを通じて、前記レジスタの少なくとも一部へのアクセスを許可するように構成された、請求項4に記載の装置。
  6. 前記コントローラが、前記生成されたメッセージ認証コードが前記コマンドに関連付けられた前記メッセージ認証コードに一致することに応答して、当該装置のコンフィギュレーションレジスタの少なくとも一部へのアクセスを許可するように構成された、請求項3に記載の装置。
  7. 前記メモリ及び前記コントローラが、内蔵マルチメディアカード(eMMC)に含まれた、請求項1に記載の装置。
  8. 前記メモリが不揮発性メモリを含み、前記アクセス保護スキームが、前記メモリの書き込みアクセスまたは削除アクセスを保護する、請求項1に記載の装置。
  9. 前記コントローラに関連付けられた第二のレジスタであって、前記メモリの第二のアクセス保護スキームが変更可能であるか否かを表す第二の指示を格納するように構成された第二のレジスタを備え
    前記コントローラは、第二のコマンドが、認可された送信者から適切に発行されたものであると認証されるまで、前記第二のレジスタに格納された前記第二の指示が前記第二のコマンドに従って変更されることを防止するように構成され、また、前記コントローラは、前記認証された第二のコマンドによって前記第二のレジスタの前記第二の指示が変更不可を表す指示から変更可能を表す指示に変更されると、前記メモリの前記第二のアクセス保護スキームが変更されたことに応答して、前記メモリの前記ブート部分の書き込み保護を変更するように構成された、請求項1に記載の装置。
  10. 命令を格納するように構成された有形機械可読媒体であって、前記命令は、
    内蔵メモリデバイスのアクセス保護スキームの設定を変更するためのリクエストを受信することであって、前記アクセス保護スキームの前記設定は、前記アクセス保護スキームが変更可能であるか否かを表す、レジスタに格納された指示を含む、ことと、
    第一のメッセージ認証コードを生成することと、
    前記第一のメッセージ認証コードが、前記アクセス保護スキームを未認可の変更から守るための前記リクエストの一部として受信された第二のメッセージ認証コードと等しいか否かを決定することと、
    前記第一のメッセージ認証コードが前記第二のメッセージ認証コードに一致して、認証されたコマンドであることを指し示すまで、前記レジスタに格納された前記指示への変更を防止することと、
    前記認証されたコマンドによって、前記レジスタに格納された前記指示が変更不可を表す指示から変更可能を表す指示に変更されると、前記内蔵メモリデバイスの前記アクセス保護スキームが変更されたことに応答して、前記内蔵メモリデバイスのブート部分から分離された前記内蔵メモリデバイスの一部分中の書き込み保護グループの書き込み保護を変更することと、
    を行うための命令である、有形機械可読媒体。
  11. 前記命令が、プレロードキーにアクセスする命令と、前記プレロードキーに応答して前記第一のメッセージ認証コードを生成する命令とを含む、請求項10に記載の有形機械可読媒体。
  12. 前記命令が、前記内蔵メモリデバイスの前記アクセス保護スキームが変更されたことに応答して、前記内蔵メモリデバイスの前記書き込み保護された部分として書き込み保護されたグループを変更する命令を含む、請求項10に記載の有形機械可読媒体。
  13. 前記命令が、前記内蔵メモリデバイスの第二のアクセス保護スキームが変更されたことに応答して、前記内蔵メモリデバイスの前記ブート部分としてのブートパーティションを変更する命令を含む、請求項10に記載の有形機械可読媒体。
JP2016560958A 2014-04-08 2015-04-07 アクセス保護スキームを確保するための装置及び方法 Active JP6985011B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461976976P 2014-04-08 2014-04-08
US61/976,976 2014-04-08
US14/677,712 US11030122B2 (en) 2014-04-08 2015-04-02 Apparatuses and methods for securing an access protection scheme
US14/677,712 2015-04-02
PCT/US2015/024705 WO2015157277A1 (en) 2014-04-08 2015-04-07 Apparatuses and methods for securing an access protection scheme

Publications (2)

Publication Number Publication Date
JP2017518558A JP2017518558A (ja) 2017-07-06
JP6985011B2 true JP6985011B2 (ja) 2021-12-22

Family

ID=54209865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560958A Active JP6985011B2 (ja) 2014-04-08 2015-04-07 アクセス保護スキームを確保するための装置及び方法

Country Status (7)

Country Link
US (3) US11030122B2 (ja)
EP (1) EP3129889B1 (ja)
JP (1) JP6985011B2 (ja)
KR (2) KR20220140046A (ja)
CN (1) CN106462509B (ja)
TW (1) TWI620095B (ja)
WO (1) WO2015157277A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102424293B1 (ko) * 2014-05-29 2022-07-25 삼성전자주식회사 스토리지 시스템 및 그것의 보안 쓰기 방지 수행 방법
US10257192B2 (en) * 2014-05-29 2019-04-09 Samsung Electronics Co., Ltd. Storage system and method for performing secure write protect thereof
US10241817B2 (en) 2014-11-25 2019-03-26 Red Hat Israel, Ltd. Paravirtualized access for device assignment by bar extension
US10438664B2 (en) * 2016-12-15 2019-10-08 Western Digital Technologies, Inc. Non-volatile storage device with physical authentication
US11727997B2 (en) 2017-07-07 2023-08-15 Micron Technology, Inc. RPMB improvements to managed NAND
US10652025B2 (en) * 2017-07-10 2020-05-12 Micron Technology, Inc. Secure snapshot management for data storage devices
US10198195B1 (en) * 2017-08-04 2019-02-05 Micron Technology, Inc. Wear leveling
KR102501776B1 (ko) * 2018-01-31 2023-02-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102625275B1 (ko) * 2018-08-03 2024-01-12 엘지전자 주식회사 비휘발성 메모리를 구비하는 전자 기기
US11256427B2 (en) * 2018-12-28 2022-02-22 Micron Technology, Inc. Unauthorized memory access mitigation
US10921996B2 (en) * 2019-03-22 2021-02-16 Micron Technology, Inc. Data lines updating for data generation
JP7332083B2 (ja) * 2019-04-19 2023-08-23 インテル・コーポレーション マルチモード保護メモリ
US11184170B2 (en) * 2019-06-28 2021-11-23 Micron Technology, Inc. Public key protection techniques
US10868679B1 (en) * 2019-07-25 2020-12-15 Cypress Semiconductor Corporation Nonvolatile memory device with regions having separately programmable secure access features and related methods and systems
FR3104280B1 (fr) 2019-12-06 2021-11-26 Thales Sa Systeme electronique securise comportant un processeur et un composant memoire ; composant programmable associe
KR20210113906A (ko) * 2020-03-09 2021-09-17 에스케이하이닉스 주식회사 컴퓨팅 시스템 및 그 동작 방법
US11385906B2 (en) * 2020-04-13 2022-07-12 Silicon Motion, Inc. Computer program product and method and apparatus for controlling access to flash storage
US20220058295A1 (en) * 2020-08-20 2022-02-24 Micron Technology, Inc. Safety and security for memory
US11726672B2 (en) 2020-12-24 2023-08-15 Samsung Electronics Co., Ltd. Operating method of storage device setting secure mode of command, and operating method of storage system including the storage device
CN112784301B (zh) * 2021-01-22 2022-12-20 珠海妙存科技有限公司 改善rpmb分区数据安全性的方法、装置及介质
US11818574B2 (en) * 2021-05-27 2023-11-14 Citrix Systems, Inc. Provisioning devices securely using zero touch deployments

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317836B1 (en) 1998-03-06 2001-11-13 Tv Objects Limited Llc Data and access protection system for computers
JP2000181898A (ja) 1998-12-14 2000-06-30 Nec Corp フラッシュメモリ搭載型シングルチップマイクロコンピュータ
US6976136B2 (en) * 2001-05-07 2005-12-13 National Semiconductor Corporation Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller
JP2003005047A (ja) 2001-06-21 2003-01-08 Minolta Co Ltd 光ピックアップ用対物レンズ
US20030002505A1 (en) * 2001-06-30 2003-01-02 Hoch Thomas A. Apparatus and method for packet-based switching
JP2004086353A (ja) 2002-08-23 2004-03-18 Toshiba Corp ファームウェア書き込み制御方法および同書き込み制御方法が適用されるカード装置
EP1450261A1 (en) 2003-02-18 2004-08-25 STMicroelectronics S.r.l. Semiconductor memory with access protection scheme
TW200636554A (en) 2004-12-21 2006-10-16 Sandisk Corp Memory ststem with versatile content control
US7934049B2 (en) * 2005-09-14 2011-04-26 Sandisk Corporation Methods used in a secure yet flexible system architecture for secure devices with flash mass storage memory
JP2007172062A (ja) 2005-12-19 2007-07-05 Toshiba Corp 情報処理装置およびアクセス制御方法
US8019994B2 (en) * 2006-04-13 2011-09-13 Hewlett-Packard Development Company, L.P. Authentication of a request to alter at least one of a BIOS and a setting associated with the BIOS
JP2010198209A (ja) * 2009-02-24 2010-09-09 Toshiba Corp 半導体記憶装置
US8225052B2 (en) 2009-06-03 2012-07-17 Micron Technology, Inc. Methods for controlling host memory access with memory devices and systems
WO2010143209A1 (en) 2009-06-10 2010-12-16 Francesco Falanga Suspension of memory operations for reduced read latency in memory arrays
US8307151B1 (en) 2009-11-30 2012-11-06 Micron Technology, Inc. Multi-partitioning feature on e-MMC
US8966657B2 (en) 2009-12-31 2015-02-24 Intel Corporation Provisioning, upgrading, and/or changing of hardware
US9183135B2 (en) 2011-01-21 2015-11-10 Micron Technology, Inc. Preparation of memory device for access using memory access type indicator signal
CN102184365B (zh) * 2011-06-07 2013-05-29 郑州信大捷安信息技术股份有限公司 基于SoC芯片外部数据安全存储系统及存取控制方法
JP2013069250A (ja) 2011-09-26 2013-04-18 Toshiba Corp 記憶装置および書き込み装置
US9015437B2 (en) * 2012-02-28 2015-04-21 Smsc Holdings S.A.R.L. Extensible hardware device configuration using memory
CN104662548B (zh) * 2012-08-15 2018-04-13 美商新思科技有限公司 用于嵌入式代码的保护方案
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US10277696B2 (en) * 2016-09-10 2019-04-30 Intelligence Machine Inc. Method and system for processing data used by creative users to create media content
US20180341499A1 (en) * 2017-05-25 2018-11-29 Microsoft Technology Licensing, Llc Universal platform application support for plugin modules
US10785190B2 (en) * 2017-12-13 2020-09-22 Adaptiv Networks Inc. System, apparatus and method for providing a unified firewall manager

Also Published As

Publication number Publication date
US20210286737A1 (en) 2021-09-16
JP2017518558A (ja) 2017-07-06
EP3129889A4 (en) 2017-03-29
EP3129889B1 (en) 2019-06-19
TWI620095B (zh) 2018-04-01
KR20160142868A (ko) 2016-12-13
US11030122B2 (en) 2021-06-08
US20150286585A1 (en) 2015-10-08
US20240037045A1 (en) 2024-02-01
WO2015157277A1 (en) 2015-10-15
TW201543265A (zh) 2015-11-16
CN106462509A (zh) 2017-02-22
CN106462509B (zh) 2021-01-15
KR102453780B1 (ko) 2022-10-14
US11809335B2 (en) 2023-11-07
KR20220140046A (ko) 2022-10-17
EP3129889A1 (en) 2017-02-15

Similar Documents

Publication Publication Date Title
JP6985011B2 (ja) アクセス保護スキームを確保するための装置及び方法
US11354253B2 (en) Storage system and method for performing and authenticating write-protection thereof
US8996851B2 (en) Host device and method for securely booting the host device with operating system code loaded from a storage device
US10503934B2 (en) Secure subsystem
US20030018892A1 (en) Computer with a modified north bridge, security engine and smart card having a secure boot capability and method for secure booting a computer
KR20170043373A (ko) 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치
US11157181B2 (en) Card activation device and methods for authenticating and activating a data storage device by using a card activation device
CN111523155B (zh) 解锁在安全数字操作模式下锁定的安全数字存储器设备的方法
US10768831B2 (en) Non-persistent unlock for secure memory
US20140372653A1 (en) Storage Device with Multiple Interfaces and Multiple Levels of Data Protection and Related Method Thereof
KR102424293B1 (ko) 스토리지 시스템 및 그것의 보안 쓰기 방지 수행 방법
CN113557500A (zh) 多模式受保护存储器
US20200192824A1 (en) Security memory device and operation method thereof
EP3961451B1 (en) Storage device
US20230289071A1 (en) Electronic device and method of operating the same
KR101023100B1 (ko) 유에스비 뱅킹 장치
US20130151832A1 (en) Flash memory storage system and data protection method thereof
KR20230064538A (ko) 메모리 컨트롤러 및 스토리지 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200826

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200904

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200908

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201120

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201201

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210202

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210921

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211005

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211102

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211125

R150 Certificate of patent or registration of utility model

Ref document number: 6985011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150