JP4478458B2 - 所望のセキュリティを用いた入出力デバイスにアクセスするための方法及び装置 - Google Patents
所望のセキュリティを用いた入出力デバイスにアクセスするための方法及び装置 Download PDFInfo
- Publication number
- JP4478458B2 JP4478458B2 JP2003560724A JP2003560724A JP4478458B2 JP 4478458 B2 JP4478458 B2 JP 4478458B2 JP 2003560724 A JP2003560724 A JP 2003560724A JP 2003560724 A JP2003560724 A JP 2003560724A JP 4478458 B2 JP4478458 B2 JP 4478458B2
- Authority
- JP
- Japan
- Prior art keywords
- space
- security level
- access
- level
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Description
以下、本発明の実施形態を記載する。明瞭性を期すために、実際の実施例の全部の特徴は本明細書に記載されていない。このような実際の実施例の開発にあたって、システム関連又はビジネス関連制約に応じた種々の変化に富んだ実施例が実施され、開発者の特定の目的を満たすために、個々の実施形態に特有の仕様が採用され得る。更に、このような開発努力は、複雑で時間を要することではあるが、当業者にとっては、本願における開示の利益を享受するための通常の能力の発揮にすぎない。
以下、本発明を、添付した図面を参照して説明する。図面において、同一の要素あるいは同等の要素に対しては同一番号を付している。
Claims (8)
- I/Oデバイスアクセスを実行するために装置で実行される方法であって、前記装置が、
ソフトウェアオブジェクト(350)を実行し、
前記ソフトウェアオブジェクト(350)に、当該ソフトウェアオブジェクトに直接関連したセキュリティレベルを設定し、
前記セキュリティレベルの少なくとも一つを用いてマルチレベルテーブル入出力(I/O)空間アクセスを実行し、当該マルチレベルテーブルI/O空間アクセスには第2のI/Oテーブル(430)の設定が含まれ、
前記ソフトウェアオブジェクト(350)の機能を実行し、
前記セキュリティレベルの少なくとも一つを用いたマルチレベルテーブルI/O空間アクセスの実行では、
前記ソフトウェアオブジェクト(350)の実行に基づいてI/O空間アクセスリクエストを受信し、
前記第2のI/Oテーブル(430)及び少なくとも一つの仮想メモリテーブルを用いて、前記I/O空間アクセスリクエストに基づいてマルチレベルテーブルI/O空間アクセスを実行し、
前記マルチレベルテーブルI/O空間アクセスに基づいてI/Oデバイス(360)の少なくとも一部にアクセスし、
前記I/O空間アクセスリクエストに基づいたマルチレベルテーブルI/O空間アクセスの実行では、
前記第2のI/Oテーブル(430)内のセグメントに対応する少なくとも一つのセキュリティレベルを決定し、
前記オブジェクトの実行に応答して、アクセスされるセグメントに関連付けられたセキュリティレベルと、実行セキュリティレベルと、の一致性を照合し、
アクセスされた前記セグメントに関連付けられた前記セキュリティレベルと前記実行セキュリティレベルとの一致性に応じて、前記第2のI/Oテーブル(430)に基づいてI/O空間アドレスを決定し、
前記I/O空間アドレスに対応するI/Oデバイス(360)のロケーションを決定する、方法。 - 前記ソフトウェアオブジェクト(350)のセキュリティレベルの設定では、メモリ(347)の少なくとも一部のI/O空間アクセス空間に関連するセキュリティレベルの割当がなされる、請求項1記載の方法。
- 第2のI/Oテーブル(430)の設定では、
I/O空間(340)を複数のセグメントに分割し、
前記複数のセグメントのうち前記第2のI/Oテーブル(430)から除外すべきセグメントを少なくとも一つ、除外されないセグメントを少なくとも一つ、それぞれ決定し、
前記除外されたセグメントに対してデフォルトセキュリティレベルを割り当て、
前記除外されなかったセグメントに対してはセキュリティレベルを割り当て、
少なくとも一つの割り当てられたセグメントをI/O空間(340)ロケーションを関連付ける、請求項2記載の方法。 - 前記第2のI/Oテーブル(430)内のセグメントに対応する少なくとも一つのセキュリティレベルの決定では、
前記第2のI/Oテーブル(430)から物理I/Oデバイスアドレスを決定し、
前記物理I/Oデバイスアドレスに基づいて実行されるセグメントを決定し、
前記実行されるセグメントの決定に基づいて現在のセキュリティレベルを定義する、請求項3記載の方法。 - 所望のセキュリティを用いてI/Oデバイスアクセスを実行する装置であって、
バス(315)に結合されたプロセッサ(310)を有し、
前記プロセッサ(310)に少なくとも一つのソフトウェアオブジェクトを結合させる手段を有し、前記ソフトウェアオブジェクト(350)には当該ソフトウェアオブジェクトに直接関連したセキュリティレベルが設定されており、
入出力(I/O)デバイスを有し、
前記バス(315)及びメモリユニット(347)に結合さたI/Oアクセスインターフェース(320)を有し、当該I/Oアクセスインターフェースは、前記プロセッサによる前記ソフトウェアオブジェクト(350)の実行に応答して、前記プロセッサ(310)に、前記メモリユニット(347)の少なくとも一部のマルチレベルテーブルI/O空間アクセスを前記少なくとも一つのセキュリティレベルに基づいて与え、前記マルチレベルテーブルI/O空間アクセスには、第2のI/Oテーブル(430)の設定が含まれ、
前記少なくとも一つのセキュリティレベルに基づいて与えられる前記少なくとも一部のマルチレベルテーブルI/O空間アクセスでは、
ソフトウェアオブジェクトの実行に基づいてI/O空間アクセスリクエストを受信し、
前記第2のI/Oテーブル(430)及び少なくとも一つの仮想メモリテーブルを用いて、前記I/O空間アクセスリクエストに基づいてマルチレベルテーブルI/O空間アクセスを実行し、
前記マルチレベルテーブルI/O空間アクセスに基づいてI/Oデバイスの少なくとも一部にアクセスし、
前記I/O空間アクセスリクエストに基づいたマルチレベルテーブルI/O空間アクセスの実行では、
前記第2のI/Oテーブル(430)内のセグメントに対応する少なくとも一つのセキュリティレベルを決定し、
前記オブジェクトの実行に応答して、アクセスされるセグメントに関連付けられたセキュリティレベルと、実行セキュリティレベルと、の一致性を照合し、
アクセスされた前記セグメントに関連付けられた前記セキュリティレベルと前記実行セキュリティレベルとの一致性に応じて、前記第2のI/Oテーブル(430)に基づいてI/O空間アドレスを決定し、
前記I/O空間アドレスに対応するI/Oデバイス(360)のロケーションを決定する、装置。 - 前記I/O空間アクセスインターフェースは、第2のI/Oテーブル(430)に結合されたI/O空間アクセステーブル(410)を有し、当該I/Oアクセスインターフェース(320)により、セキュリティレベルに基づいて前記I/Oデバイス(360)の少なくとも一部にアクセスするための仮想メモリアドレッシングスキームが提供される、請求項5記載の装置。
- コンピュータに以下のステップを実行させるためのインストラクションを含んでエンコードされたコンピュータ可読プログラム記録デバイスであって、前記ステップには、
ソフトウェアオブジェクト(350)を実行し、
前記ソフトウェアオブジェクト(350)に、当該ソフトウェアオブジェクトに直接関連したセキュリティレベルを設定し、
第2の入出力(I/O)テーブル(430)を設定し、
前記ソフトウェアオブジェクト(350)の実行に基づいてI/O空間アクセスリクエストを受信し、
前記第2のI/Oテーブル(430)内のセグメントに対応するセキュリティレベルを少なくとも一つ決定し、
前記ソフトウェアオブジェクトの実行に応答して、アクセスされるセグメントに関連付けられたセキュリティレベルと、実行セキュリティレベルと、の一致性を照合し、
アクセスされた前記セグメントに関連付けられた前記セキュリティレベルと前記実行セキュリティレベルとの一致性に応じて、前記第2のI/Oテーブル(430)に基づいてI/O空間アドレスを決定し、
前記I/O空間アドレスに対応する物理I/Oデバイス(360)のロケーション(物理メモリロケーション)を決定することが含まれる、コンピュータ可読プログラム記録デバイス。 - コンピュータに請求項7に記載のステップを実行させるインストラクションを含んでエンコードされたコンピュータ可読プログラム記録デバイスであって、前記第2のI/Oテーブル(430)内のセグメントに対応するセキュリティレベルの少なくとも一つの決定では、
前記I/O空間テーブルから物理I/Oデバイス(360)アドレスを決定し、
前記物理I/Oデバイス(360)アドレスに基づいて実行されるセグメントを決定し、
前記実行されるセグメントの決定に基づいて現在のセキュリティレベルを設定する、コンピュータ可読プログラム記録デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/047,188 US7739498B2 (en) | 2002-01-15 | 2002-01-15 | Method and apparatus for multi-table accessing of input/output devices using target security |
PCT/US2002/029042 WO2003060696A2 (en) | 2002-01-15 | 2002-09-12 | Method and apparatus for multi-table accessing of input/output devices using target security |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005515536A JP2005515536A (ja) | 2005-05-26 |
JP4478458B2 true JP4478458B2 (ja) | 2010-06-09 |
Family
ID=21947532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003560724A Expired - Lifetime JP4478458B2 (ja) | 2002-01-15 | 2002-09-12 | 所望のセキュリティを用いた入出力デバイスにアクセスするための方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7739498B2 (ja) |
EP (1) | EP1468363A2 (ja) |
JP (1) | JP4478458B2 (ja) |
KR (1) | KR100941743B1 (ja) |
CN (1) | CN100367246C (ja) |
AU (1) | AU2002324986A1 (ja) |
TW (1) | TWI286686B (ja) |
WO (1) | WO2003060696A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6785790B1 (en) * | 2002-05-29 | 2004-08-31 | Advanced Micro Devices, Inc. | Method and apparatus for storing and retrieving security attributes |
US8090265B2 (en) * | 2004-03-05 | 2012-01-03 | Finisar Corporation | Byte-configurable memory in an optical transceiver |
WO2005117658A1 (de) * | 2004-06-04 | 2005-12-15 | Prospective Concepts Ag | Pneumatisches kissen |
US7571490B2 (en) * | 2004-11-01 | 2009-08-04 | Oracle International Corporation | Method and apparatus for protecting data from unauthorized modification |
CA2551045C (en) * | 2005-06-30 | 2008-04-22 | Hitachi, Ltd. | Input-output control apparatus, input-output control method, process control apparatus and process control method |
EP2438511B1 (en) | 2010-03-22 | 2019-07-03 | LRDC Systems, LLC | A method of identifying and protecting the integrity of a set of source data |
US10356127B2 (en) * | 2016-06-06 | 2019-07-16 | NeuVector, Inc. | Methods and systems for applying security policies in a virtualization environment |
US10691592B2 (en) * | 2018-10-30 | 2020-06-23 | Micron Technology, Inc. | Error-checking in namespaces on storage devices using a namespace table and metadata |
CN111382476B (zh) * | 2020-03-20 | 2021-06-04 | 青岛理工大学 | 一种转体桥球铰支撑状态下偏转风险评估方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4300192A (en) * | 1974-04-18 | 1981-11-10 | Honeywell Information Systems Inc. | Method and means for storing and accessing information in a shared access multiprogrammed data processing system |
US4173783A (en) * | 1975-06-30 | 1979-11-06 | Honeywell Information Systems, Inc. | Method of accessing paged memory by an input-output unit |
US4104721A (en) | 1976-12-30 | 1978-08-01 | International Business Machines Corporation | Hierarchical security mechanism for dynamically assigning security levels to object programs |
US5255384A (en) | 1985-02-22 | 1993-10-19 | Intergraph Corporation | Memory address translation system having modifiable and non-modifiable translation mechanisms |
US5293597A (en) * | 1987-03-09 | 1994-03-08 | At&T Bell Laboratories | Concurrent context memory management unit |
JPH01175057A (ja) * | 1987-12-28 | 1989-07-11 | Toshiba Corp | セキュリティの動的管理方法 |
US4926476A (en) * | 1989-02-03 | 1990-05-15 | Motorola, Inc. | Method and apparatus for secure execution of untrusted software |
US5469556A (en) * | 1989-12-12 | 1995-11-21 | Harris Corporation | Resource access security system for controlling access to resources of a data processing system |
US5627987A (en) * | 1991-11-29 | 1997-05-06 | Kabushiki Kaisha Toshiba | Memory management and protection system for virtual memory in computer system |
US5822749A (en) * | 1994-07-12 | 1998-10-13 | Sybase, Inc. | Database system with methods for improving query performance with cache optimization strategies |
US5802590A (en) | 1994-12-13 | 1998-09-01 | Microsoft Corporation | Method and system for providing secure access to computer resources |
US6578090B1 (en) * | 1998-06-08 | 2003-06-10 | Ricoh Company, Ltd. | System and method for interfacing two modules supporting various applications |
US6775779B1 (en) * | 1999-04-06 | 2004-08-10 | Microsoft Corporation | Hierarchical trusted code for content protection in computers |
GB2356469B (en) | 1999-11-17 | 2001-12-12 | Motorola Ltd | Portable data carrier memory management system and method |
US6477612B1 (en) * | 2000-02-08 | 2002-11-05 | Microsoft Corporation | Providing access to physical memory allocated to a process by selectively mapping pages of the physical memory with virtual memory allocated to the process |
JP4522548B2 (ja) * | 2000-03-10 | 2010-08-11 | 富士通フロンテック株式会社 | アクセス監視装置及びアクセス監視方法 |
CN1291747A (zh) * | 2000-11-24 | 2001-04-18 | 李楠甍 | 高速缓存设备及其使用方法 |
US6694457B2 (en) | 2001-03-06 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | System and method for monitoring execution of privileged instructions |
US6823433B1 (en) | 2001-11-13 | 2004-11-23 | Advanced Micro Devices, Inc. | Memory management system and method for providing physical address based memory access security |
US7311144B2 (en) * | 2004-10-12 | 2007-12-25 | Greg Allen Conrad | Apparatus and method for increasing well production using surfactant injection |
-
2002
- 2002-01-15 US US10/047,188 patent/US7739498B2/en active Active
- 2002-09-12 KR KR1020047010883A patent/KR100941743B1/ko not_active IP Right Cessation
- 2002-09-12 AU AU2002324986A patent/AU2002324986A1/en not_active Abandoned
- 2002-09-12 CN CNB028271610A patent/CN100367246C/zh not_active Expired - Fee Related
- 2002-09-12 WO PCT/US2002/029042 patent/WO2003060696A2/en active Application Filing
- 2002-09-12 EP EP02759662A patent/EP1468363A2/en not_active Withdrawn
- 2002-09-12 JP JP2003560724A patent/JP4478458B2/ja not_active Expired - Lifetime
- 2002-12-10 TW TW091135638A patent/TWI286686B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040054895A1 (en) | 2004-03-18 |
KR100941743B1 (ko) | 2010-02-11 |
AU2002324986A1 (en) | 2003-07-30 |
CN100367246C (zh) | 2008-02-06 |
TW200301858A (en) | 2003-07-16 |
KR20040075077A (ko) | 2004-08-26 |
JP2005515536A (ja) | 2005-05-26 |
CN1615473A (zh) | 2005-05-11 |
WO2003060696A2 (en) | 2003-07-24 |
EP1468363A2 (en) | 2004-10-20 |
WO2003060696A3 (en) | 2004-04-08 |
US7739498B2 (en) | 2010-06-15 |
TWI286686B (en) | 2007-09-11 |
AU2002324986A8 (en) | 2003-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068108B2 (ja) | メモリ・アドレスの変換およびピン止めのための方法およびシステム | |
KR100931706B1 (ko) | 타겟 보안을 결정하기 위한 물리적 어드레스-기반 보안에관한 방법 및 장치 | |
US7809923B2 (en) | Direct memory access (DMA) address translation in an input/output memory management unit (IOMMU) | |
JP5234794B2 (ja) | データ処理装置および処理回路上で実行される仮想機械によるセキュア・メモリへのアクセス制御方法 | |
US7631160B2 (en) | Method and apparatus for securing portions of memory | |
US7975117B2 (en) | Enforcing isolation among plural operating systems | |
US8583888B2 (en) | Method to qualify access to a block storage device via augmentation of the device'S controller and firmware flow | |
US20060047959A1 (en) | System and method for secure computing | |
JP2005528686A (ja) | 高セキュリティ実行モードにおいて高セキュリティカーネルを使用するトラステッド・クライアント | |
JP4399270B2 (ja) | データプロセッサのセキュリティを改善させるための方法ならびに装置 | |
US20220308756A1 (en) | Performing Memory Accesses for Input-Output Devices using Encryption Keys Associated with Owners of Pages of Memory | |
US7454787B2 (en) | Secure direct memory access through system controllers and similar hardware devices | |
JP4478458B2 (ja) | 所望のセキュリティを用いた入出力デバイスにアクセスするための方法及び装置 | |
WO2019177721A1 (en) | Memory objects | |
JP3072706B2 (ja) | データ保護装置及びコンピュータ・システム | |
US11307999B2 (en) | Data cache segregation for spectre mitigation | |
US7698522B1 (en) | Method and apparatus for linear address based page level security scheme to determine current security context |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090525 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090601 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090624 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090701 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090724 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20100818 |