JP2003134829A

JP2003134829A - スイッチング電源装置

Info

Publication number: JP2003134829A
Application number: JP2001321326A
Authority: JP
Inventors: Seiichi Yasuzawa; 精一安沢
Original assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Priority date: 2001-10-19
Filing date: 2001-10-19
Publication date: 2003-05-09

Abstract

(57)【要約】【課題】変換効率を低下させることなく装置を小型化
する。【解決手段】一次巻線４ａ，４ｂおよび二次巻線部を
有するトランス４と、一次巻線４ａの他端および入力端
子３ｂ間に接続されたＦＥＴ６ａと、ＦＥＴ６ａに直列
接続されたダイオード５ａと、第２の一次巻線４ｂの他
端および入力端子３ｂ間に接続されたＦＥＴ６ｂと、Ｆ
ＥＴ６ｂに直列接続されたダイオード５ｂと、スイッチ
ング制御回路７と、二次巻線部の誘起電圧を整流する整
流回路８と、整流された直流電圧を平滑する平滑回路９
とを備え、トランス４は、フライバックトランスで構成
され、二次巻線部は、二次巻線４ｃ〜４ｆで構成され、
整流回路８は、二次巻線４ｃ〜４ｆの誘起電圧を整流す
るダイオード８ａ〜８ｄで構成され、平滑回路９は、ダ
イオード８ａ〜８ｄによって整流された各直流電圧をそ
れぞれ平滑するコンデンサ９ａ〜９ｄを直列接続して構
成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フライバック型の
スイッチング電源装置に関するものである。

【０００２】

【従来の技術】この種のフライバック型のスイッチング
電源装置（以下、「電源装置」ともいう）としては、特
開平１１−６９８２３号に開示された電源装置が既に知
られている。この電源装置５１は、図３に示すように、
各々の一端が中間タップ５４ｄとして共通接続されてい
る２つの一次巻線５４ａ，５４ｂと二次巻線５４ｃとを
備えたスイッチング用のトランス５４を備えている。ま
た、トランス５４の一次回路側には、交流電源２からの
交流電圧が印加される入力端子３ａ，３ｂが配設されて
おり、入力端子３ａは中間タップ５４ｄに接続されてい
る。一方、一次巻線５４ａの他端と入力端子３ｂとの間
には、ダイオード５ａとＦＥＴ６ａとが直列接続されて
いる。さらに、一次巻線５４ｂの他端と入力端子３ｂと
の間には、ＦＥＴ６ｂとダイオード５ｂとが直列接続さ
れている。また、電源装置５１は、二次巻線５４ｃ側の
二次回路において整流平滑された直流出力（直流電圧）
を入力して、その直流電圧に基づいて両ＦＥＴ６ａ，６
ｂのスイッチングデューティ比を制御することにより、
直流出力を所定電圧に維持するようにフィードバック制
御するスイッチング制御回路７を備えている。

【０００３】この電源装置５１では、両ＦＥＴ６ａ，６
ｂが、スイッチング制御回路７から出力されたスイッチ
ング信号ＳＳ１に従ってスイッチング動作を継続する。
この状態において、入力端子３ｂの電圧に対して入力端
子３ａの電圧が正電圧である正サイクル時には、ＦＥＴ
６ａが、スイッチング制御回路７から出力されるスイッ
チング信号ＳＳ１に従ってオン状態に制御されることに
より、入力端子３ａ、中間タップ５４ｄ、一次巻線５４
ａ、ダイオード５ａ、ＦＥＴ６ａおよび入力端子３ｂか
らなる経路Ｊを電流が流れ、これにより、トランス５４
にエネルギーが蓄積される。次いで、スイッチング信号
ＳＳ１に従ってＦＥＴ６ａがオフ状態に制御され、この
際には、トランス５４の蓄積エネルギーに基づく誘起電
圧が二次巻線５４ｃに誘起する。これにより、ダイオー
ド５８が誘起電圧を整流し、コンデンサ５９が整流され
た直流を平滑することにより、直流出力が生成される。
この場合、スイッチング制御回路７は、直流出力の電圧
に応じてスイッチング信号ＳＳ１のデューティ比を制御
することにより、直流出力を所定電圧に安定化する。

【０００４】一方、入力端子３ｂの電圧に対して入力端
子３ａの電圧が負電圧である負サイクル時には、ＦＥＴ
６ｂが、スイッチング制御回路７から出力されるスイッ
チング信号ＳＳ１に従ってオン状態に制御されることに
より、入力端子３ｂ、ダイオード５ｂ、ＦＥＴ６ｂ、一
次巻線５４ｂ、中間タップ５４ｄ、および入力端子３ａ
からなる経路Ｋを電流が流れ、これにより、トランス５
４にエネルギーが蓄積される。次いで、スイッチング信
号ＳＳ１に従ってＦＥＴ６ｂがオフ状態に制御され、こ
の際には、トランス５４の蓄積エネルギーに基づく誘起
電圧が二次巻線５４ｃに誘起する。これにより、ダイオ
ード５８が誘起電圧を整流し、コンデンサ５９が整流さ
れた直流を平滑することにより、直流出力が生成され
る。この場合にも、スイッチング制御回路７は、直流出
力の電圧に応じてスイッチング信号ＳＳ１のデューティ
比を制御することにより、直流出力を所定電圧に安定化
する。

【０００５】以上のように、この電源装置５１では、入
力端子３ａ，３ｂに印加される交流の位相、つまり交流
の正負サイクルに応じて、ダイオード５ａおよびＦＥＴ
６ａの組、またはダイオード５ｂおよびＦＥＴ６ｂの組
がオン／オフ制御されることにより、交流電圧の整流お
よびスイッチング動作が同時に行われる。これらの場
合、電流の各経路Ｊ，Ｋ中には、ダイオードおよびＦＥ
Ｔがそれぞれ１つずつのみ介在するだけのため、整流の
際における電力損失を低減することができる。この結
果、装置全体としての変換効率を向上させることができ
る。

【０００６】

【発明が解決しようとする課題】ところが、この従来の
電源装置５１には、以下の改善すべき点がある。すなわ
ち、この電源装置５１では、ＦＥＴ６ａ，６ｂによって
スイッチングされる交流電圧の波高値が低い期間におけ
る直流出力の低下を回避するために、コンデンサ５９と
して、大きな静電容量の電解コンデンサ等が使用されて
いる。この場合、一般的に電解コンデンサの外形が大き
いため、電源装置５１を小型化するのは困難である。こ
のため、電解コンデンサに代えて、小形でありながら大
きい静電容量を有する電気二重層コンデンサを使用する
ことも考えられる。しかし、電気二重層コンデンサは耐
圧が低いため、直流出力の電圧が高いときには、数多く
の電気二重層コンデンサを直列接続して耐圧を上げる必
要がある。この場合、すべての電気二重層コンデンサの
充電電圧がその定格耐電圧以下となるように、各電気二
重層コンデンサの充電電圧をバランスするための回路が
必要となる。この電圧バランス用回路として、ブリーダ
抵抗を各電気二重層コンデンサに並列接続する構成を採
用することも可能である。しかし、この構成では、ブリ
ーダ抵抗に常時電流が流れる結果、電力損失が増加して
電源装置としての変換効率が低下する。

【０００７】本発明は、かかる改善すべき点を解決すべ
くなされたものであり、装置全体としての変換効率を低
下させることなく装置を小型化し得るスイッチング電源
装置を提供することを主目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載のスイッチング電源装置は、第１および第２
の一次巻線を有する一次巻線部と二次巻線部とを有する
トランスと、前記両一次巻線のそれぞれの一端に一方が
接続され当該一方と他方との間に印加される交流を入力
するための一対の入力部と、前記第１の一次巻線の他端
および前記他方の入力部間に接続された第１のスイッチ
ング素子と、当該第１のスイッチング素子に直列接続さ
れ前記第１の一次巻線の他端から前記他方の入力部に向
けて電流を導通可能な第１の半導体素子と、前記第２の
一次巻線の他端および前記他方の入力部間に接続された
第２のスイッチング素子と、当該第２のスイッチング素
子に直列接続され前記他方の入力部から前記第２の一次
巻線の他端に向けて電流を導通可能な第２の半導体素子
と、前記両スイッチング素子のスイッチングを制御する
スイッチング制御回路と、当該スイッチング制御回路に
よるスイッチング制御時に前記二次巻線部に誘起する誘
起電圧を整流する整流部と、当該整流部によって整流さ
れた直流電圧を平滑する平滑部とを備えているスイッチ
ング電源装置であって、前記トランスは、フライバック
トランスで構成され、前記二次巻線部は、第１から第Ｎ
（Ｎは２以上の自然数）の二次巻線で構成され、前記整
流部は、前記第１から第Ｎの二次巻線に誘起する誘起電
圧をそれぞれ整流する第１から第Ｎの整流回路で構成さ
れ、前記平滑部は、前記第１から第Ｎの整流回路の各々
によって整流された各直流電圧をそれぞれ平滑する第１
から第Ｎの蓄電素子を直列接続して構成されている。こ
の場合、蓄電素子には、コンデンサや電池が含まれる。

【０００９】この場合、前記第１のスイッチング素子お
よび前記第１の半導体素子は、当該第１のスイッチング
素子が前記第１の一次巻線の前記他端側に位置するよう
に接続され、前記第２のスイッチング素子および前記第
２の半導体素子は、当該第２のスイッチング素子が前記
第２の一次巻線の前記他端側に位置するように接続さ
れ、前記第１のスイッチング素子および前記第１の半導
体素子の接続点と前記第１の一次巻線の前記一端との間
に第１のループ形成用コンデンサが接続され、前記第２
のスイッチング素子および前記第２の半導体素子の接続
点と前記第２の一次巻線の前記一端との間に第２のルー
プ形成用コンデンサが接続され、前記両スイッチング素
子は、ＦＥＴと、ダイオードが並列接続されたトランジ
スタとのいずれかで構成され、前記各整流回路は、オン
／オフ制御が可能なスイッチ素子でそれぞれ構成され、
前記スイッチング制御回路は、前記両スイッチング素子
をオン状態に制御して前記トランスにエネルギーを蓄積
させた後に当該両スイッチング素子をオフ状態に制御
し、前記各スイッチ素子を互いに同期してオン状態に制
御して前記トランスの蓄積エネルギーを前記第１から第
Ｎの蓄電素子に放出させた後、前記各スイッチ素子の前
記オン状態を所定時間だけ継続的または断続的に維持し
て前記各蓄電素子から前記各二次巻線に電流を流した後
に当該各スイッチ素子をオフ状態に制御し、当該制御の
後に前記両スイッチング素子をオン状態に制御するのが
好ましい。

【００１０】また、独立した複数の巻線で前記各二次巻
線を構成することもできる。

【００１１】さらに、互いに同数に前記各二次巻線を巻
き回すのが好ましい。

【００１２】また、前記蓄電素子を電気二重層コンデン
サで構成するのが好ましい。

【００１３】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。なお、電源装置５１と同一の構成要素に
ついては同一の符号を付して重複した説明を省略する。

【００１４】最初に、図１を参照して、本発明を適用し
た電源装置１の構成について説明する。同図に示すよう
に、電源装置１は、フライバック型のスイッチング電源
装置であって、交流電源２からの交流電圧が印加される
入力部としての入力端子３ａ，３ｂ、フライバック型の
トランス４、ダイオード５ａ，５ｂ、ＦＥＴ６ａ，６
ｂ、スイッチング制御回路７、整流回路（整流部）８、
平滑回路（平滑部）９およびコンデンサ１０を備え、交
流電圧から直流出力ＶＯを生成可能に構成されている。

【００１５】トランス４は、図１に示すように、一次巻
線（第１の一次巻線）４ａおよび一次巻線（第２の一次
巻線）４ｂからなる一次巻線部と、二次巻線部とを備え
て構成されている。この場合、一次巻線４ａ，４ｂのそ
れぞれの一端は中間タップ４ｇとして共通接続され、こ
の中間タップ４ｇは一方の入力端子３ａに接続されてい
る。また、二次巻線部は、互いに独立して形成されると
共に巻数が互いに同一に規定されたＮ個の（Ｎは２以上
の自然数。一例として本実施の形態では、Ｎが４）二次
巻線４ｃ，４ｄ，４ｅ，４ｆで構成されている。この場
合、二次巻線の個数Ｎは、平滑回路９を構成する後述の
各コンデンサ（蓄電素子）９ａ〜９ｄの定格耐電圧をＶ
ＭＡＸとしたときに、下記（１）式を満たすように規定
されている。ＶＭＡＸ×Ｎ＞ＶＯ・・・・・・・・・・・（１）式

【００１６】ＦＥＴ６ａは、本発明における第１のスイ
ッチング素子に相当し、一次巻線４ａの他端と入力端子
３ｂとの間に接続されている。また、ＦＥＴ６ｂは、本
発明における第２のスイッチング素子に相当し、一次巻
線４ｂの他端と入力端子３ｂとの間に接続されている。
ダイオード５ａは、本発明における第１の半導体素子に
相当し、一次巻線４ａの他端から入力端子３ｂに向けて
電流を導通可能に、ＦＥＴ６ａと入力端子３ｂとの間に
接続されている。また、ダイオード５ｂは、本発明にお
ける第２の半導体素子に相当し、入力端子３ｂから一次
巻線４ｂの他端に向けて電流を導通可能に、ＦＥＴ６ｂ
と入力端子３ｂとの間に接続されている。また、スイッ
チング制御回路７は、二次巻線側の二次回路で整流平滑
されて生成された直流出力ＶＯを入力して、その直流出
力ＶＯの電圧に基づいてＦＥＴ６ａ，６ｂのスイッチン
グデューティ比をフィードバック制御することにより、
直流出力ＶＯを所定電圧に安定化する。

【００１７】整流回路８は、スイッチング制御回路７に
よるスイッチング制御時に各二次巻線４ｃ，４ｄ，４
ｅ，４ｆに誘起する誘起電圧を整流する。また、整流回
路８は、第１から第Ｎ（二次巻線と同数。つまりＮは
４）の整流回路で形成され、さらに、これらの第１〜第
４の整流回路は、ダイオード８ａ，８ｂ，８ｃ，８ｄで
それぞれ構成されている。平滑回路９は、ダイオード８
ａ，８ｂ，８ｃ，８ｄを介して第１〜第４の二次巻線４
ｃ，４ｄ，４ｅ，４ｆにそれぞれ接続された第１から第
Ｎ（二次巻線と同数。つまりＮは４）の平滑用のコンデ
ンサ９ａ，９ｂ，９ｃ，９ｄで構成され、各コンデンサ
９ａ，９ｂ，９ｃ，９ｄが各ダイオード８ａ，８ｂ，８
ｃ，８ｄによって整流された直流電圧をそれぞれ平滑す
る。ここで、コンデンサ９ａ〜９ｄとしては、電気二重
層コンデンサが用いられている。この場合、ダイオード
８ａ，８ｂ，８ｃ，８ｄは、各二次巻線４ｃ，４ｄ，４
ｅ，４ｆの一端（巻終わり側端子）から平滑回路９に向
けて電流を導通可能に、そのアノード（一端）が各二次
巻線４ｃ〜４ｆの一端にそれぞれ接続され、そのカソー
ド（他端）が各コンデンサ９ａ〜９ｄのプラス側電極に
それぞれ接続されている。また、コンデンサ９ａ，９
ｂ，９ｃ，９ｄはこの順に直列接続されている。さら
に、二次巻線４ｃの他端およびダイオード８ｂのカソー
ドは、コンデンサ９ａ，９ｂとの共通接続部分Ａに接続
され、二次巻線４ｄの他端およびダイオード８ｃのカソ
ードは、コンデンサ９ｂ，９ｃとの共通接続部分Ｂに接
続され、二次巻線４ｅの他端およびダイオード８ｄのカ
ソードは、コンデンサ９ｃ，９ｄの共通接続部分Ｃに接
続されている。また、コンデンサ９ａ〜９ｄの直列回路
には、コンデンサ１０が並列接続されている。この場
合、コンデンサ１０は、高耐圧タイプで、かつコンデン
サ９ａ〜９ｄを構成する電気二重層コンデンサよりも高
周波信号に対するインピーダンスが低い例えば電解コン
デンサが用いられている。

【００１８】次に、電源装置１の全体的な動作について
説明する。

【００１９】スイッチング動作開始後では、スイッチン
グ制御回路７がＦＥＴ６ａ，６ｂにスイッチング信号Ｓ
Ｓ１を出力することにより、両スイッチング素子６ａ，
６ｂが、スイッチング信号ＳＳ１に同期してスイッチン
グ動作を継続する。したがって、正サイクル時には、ス
イッチング信号ＳＳ１に同期してダイオード５ａが導通
すると共にダイオード５ｂが非導通となり、この状態で
は、入力端子３ａ、中間タップ４ｇ、一次巻線４ａ、Ｆ
ＥＴ６ａ、ダイオード５ａおよび入力端子３ｂからなる
経路Ｊを電流が流れる。この際に、一次巻線４ａに電流
が流れることによってトランス４にエネルギーが蓄積さ
れる。

【００２０】次いで、スイッチング信号ＳＳ１に従って
ＦＥＴ６ａがオフ状態に制御された際には、トランス４
の蓄積エネルギーに基づく誘起電圧が各二次巻線４ｃ〜
４ｆに誘起する。この場合、各二次巻線４ｃ〜４ｆの巻
数が同一のため、各二次巻線４ｃ〜４ｆの誘起電圧は互
いに等しい電圧となる。次いで、各二次巻線４ｃ〜４ｆ
の誘起電圧が各ダイオード８ａ〜８ｄによってそれぞれ
整流されると共に、整流された電圧が各コンデンサ９ａ
〜９ｄによってそれぞれ平滑される。また、前述したよ
うに各二次巻線４ｃ〜４ｆの誘起電圧が互いに等しい電
圧のため、各コンデンサ９ａ〜９ｄは互いに等しい直流
電圧Ｖ１まで充電される。詳しくは、各コンデンサ９ａ
〜９ｄの充電電圧がアンバランス状態のときには、充電
電圧が最も低いコンデンサほど大きな充電電流が流れ
る。この結果、各コンデンサ９ａ〜９ｄが互いに等しい
直流電圧Ｖ１まで充電される。したがって、直流出力Ｖ
Ｏとして、直流電圧Ｖ１の４倍の直流電圧が生成され
る。この場合、スイッチング制御回路７は、この正サイ
クル時および後述する負サイクル時において、直流出力
ＶＯが所定電圧に安定化されるようにスイッチング信号
ＳＳ１のデューティ比を制御する。

【００２１】一方、上記した負サイクル時には、ＦＥＴ
６ｂが、スイッチング制御回路７から出力されるスイッ
チング信号ＳＳ１に従ってスイッチングすることによ
り、ダイオード５ｂが導通すると共にダイオード５ａが
非導通となり、この状態では、入力端子３ｂ、ダイオー
ド５ｂ、ＦＥＴ６ｂ、一次巻線４ｂ、中間タップ４ｇお
よび入力端子３ａからなる経路Ｋを電流が流れる。ま
た、正サイクル時と同様にして、一次巻線４ｂに電流が
流れることによってトランス４にエネルギーが蓄積さ
れ、スイッチング信号ＳＳ１に従ってＦＥＴ６ｂがオフ
状態に制御された際には、蓄積エネルギーに基づく誘起
電圧が各二次巻線４ｃ〜４ｆに誘起する。次いで、誘起
電圧が各ダイオード８ａ〜８ｄによってそれぞれ整流さ
れると共に、整流された電圧が各コンデンサ９ａ〜９ｄ
によってそれぞれ平滑される。この場合にも、前述した
ように各二次巻線４ｃ〜４ｆの誘起電圧が互いに等しい
電圧のため、各コンデンサ９ａ〜９ｄのそれぞれの端子
間電圧は互いに等しい直流電圧Ｖ１まで充電される。し
たがって、この負サイクル時においても、直流出力ＶＯ
として、直流電圧Ｖ１の４倍の直流電圧が生成される。

【００２２】以上のように、この電源装置１によれば、
トランス４の二次巻線部を４つの二次巻線４ｃ〜４ｆで
構成し、これらの二次巻線４ｃ〜４ｆにそれぞれ誘起し
た電圧を整流平滑して直流電圧Ｖ１を生成すると共に、
これらの各直流電圧Ｖ１を積み上げて直流出力ＶＯを生
成することにより、平滑回路９を構成する各コンデンサ
９ａ〜９ｄの充電電圧を均一かつ定格耐電圧以下に維持
することができる。したがって、定格耐電圧が低いもの
の小形でかつ静電容量の大きな電気二重層コンデンサを
平滑用コンデンサとして使用することができる。この結
果、平滑回路９の小型化、ひいては電源装置１自体の小
型化を達成することができる。また、この電源装置１に
よれば、交流電圧の正負サイクルに応じて、ダイオード
５ａおよびＦＥＴ６ａの組、またはダイオード５ｂおよ
びＦＥＴ６ｂの組がオン／オフスイッチング制御される
ことにより、交流電圧の整流およびスイッチング動作が
同時に行われる。これらの場合、電流の各経路Ｊ，Ｋ中
には、ダイオードおよびスイッチング素子がそれぞれ１
つずつのみ介在するだけであるため、整流の際における
電力損失を低減することができる。この結果、装置全体
としての変換効率を向上させることができる。また、両
ＦＥＴ６ａ，６ｂを同期してオン／オフスイッチング制
御することにより、両ＦＥＴ６ａ，６ｂに対して別個に
スイッチング信号を出力する構成と比較して、スイッチ
ング制御回路７を簡易に構成することができる。

【００２３】次に、図２を参照して他の実施の形態に係
る電源装置２１について説明する。なお、この電源装置
２１の構成についても電源装置１と同一の構成要素につ
いては同一の符号を付して重複した説明を省略し、その
動作についても電源装置１と同一の動作については重複
した説明を省略する。

【００２４】同図に示すように、電源装置２１は、フラ
イバック型のスイッチング電源装置であって、入力部と
しての入力端子３ａ，３ｂ、トランス２２、ダイオード
５ａ，５ｂ、ダイオード２３ａ，２３ｂ、コンデンサ
（第１のループ形成用コンデンサ）２４ａ、コンデンサ
（第２のループ形成用コンデンサ）２４ｂ、ＦＥＴ６
ａ，６ｂ、整流回路（整流部）２５、平滑回路（平滑
部）９、コンデンサ１０およびスイッチング制御回路２
６を備え、交流電圧から直流出力ＶＯを生成可能に構成
されている。

【００２５】トランス２２は、一次巻線２２ａ，２２ｂ
からなる一次巻線部と、二次巻線部とを備えている。こ
の場合、一次巻線２２ａ，２２ｂは、電源装置１におけ
る一次巻線４ａ，４ｂと同一にそれぞれ形成され、各々
の一端はトランス２２の中間タップ２２ｇとして共通接
続され、この中間タップ２２ｇは一方の入力端子３ａに
接続されている。また、二次巻線部は、同一巻数に規定
されたＮ個の（一例として本実施の形態では、Ｎが４）
二次巻線２２ｃ，２２ｄ，２２ｅ，２２ｆで構成されて
いる。また、この二次巻線２２ｃ〜２２ｆはこの順に直
列接続され、二次巻線同士の共通接続部分は、二次巻線
２２ｃ側から、順にトランス２２の中間タップ２２ｈ，
２２ｉ，２２ｊとして構成されている。

【００２６】ダイオード２３ａは、例えば、ＦＥＴ６ａ
のボディダイオードで構成され、等価的には、ダイオー
ド５ａと逆向きの状態でＦＥＴ６ａに並列接続されてい
る。また、ダイオード２３ｂは、例えば、ＦＥＴ６ｂの
ボディダイオードで構成され、等価的には、ダイオード
５ｂと逆向きの状態でＦＥＴ６ｂに並列接続されてい
る。この場合、ダイオード２３ａ，２３ｂは、ＦＥＴ６
ａ，６ｂのボディダイオードに代えて、別個独立したダ
イオードで構成してもよい。

【００２７】コンデンサ２４ａ，２４ｂは、静電容量が
小容量のコンデンサ（例えば０．１μＦ程度のコンデン
サ）でそれぞれ構成され、コンデンサ２４ａは、ダイオ
ード５ａにおけるアノードおよびＦＥＴ６ａにおけるソ
ースの接続点と入力端子３ａとの間に接続され、コンデ
ンサ２４ｂは、ダイオード５ｂにおけるカソードおよび
ＦＥＴ６ｂにおけるドレインの接続点と入力端子３ａと
の間に接続されている。また、スイッチング制御回路２
６は、二次巻線側の二次回路で整流平滑されて生成され
た直流出力ＶＯを入力して、その直流出力ＶＯの電圧に
基づいてＦＥＴ６ａ，６ｂのスイッチングデューティ比
をフィードバック制御することにより、直流出力ＶＯを
所定電圧に安定化する。また、スイッチング制御回路２
６は、オン状態のＦＥＴ６ａ（または６ｂ）をオフ状態
に制御した直後に、ＦＥＴ２５ａ〜２５ｄを同期してオ
ン状態に制御する。

【００２８】整流回路２５は、スイッチング制御回路２
６によるスイッチング制御時に各二次巻線２２ｃ，２２
ｄ，２２ｅ，２２ｆに誘起する誘起電圧を整流する。ま
た、整流回路２５は、第１から第Ｎ（二次巻線と同数。
つまりＮは４）の整流回路で形成され、さらに、これら
の第１〜第４の整流回路は、例えば、Ｎチャネル型のＦ
ＥＴ２５ａ，２５ｂ，２５ｃ，２５ｄでそれぞれ構成さ
れている。平滑回路９は、ＦＥＴ２５ａ，２５ｂ，２５
ｃ，２５ｄを介して第１〜第４の二次巻線２２ｃ，２２
ｄ，２２ｅ，２２ｆにそれぞれ接続された第１から第Ｎ
（二次巻線と同数。つまりＮは４）の平滑用のコンデン
サ９ａ，９ｂ，９ｃ，９ｄで構成されている。この場
合、ＦＥＴ２５ａ，２５ｂ，２５ｃ，２５ｄは、各二次
巻線２２ｃ〜２２ｆの一端（巻終わり側端子）から各コ
ンデンサ９ａ〜９ｄに向けて電流を導通可能に、そのド
レイン（一端）が各二次巻線２２ｃ〜２２ｆの一端にそ
れぞれ接続され、そのソース（他端）が各コンデンサ９
ａ〜９ｄのプラス側電極にそれぞれ接続されている。

【００２９】次に、電源装置２１の全体的な動作につい
て説明する。

【００３０】スイッチング動作開始後では、スイッチン
グ制御回路２６がＦＥＴ６ａ，６ｂにスイッチング信号
ＳＳ１を出力することにより、両スイッチング素子６
ａ，６ｂが、スイッチング信号ＳＳ１に同期してスイッ
チング動作を継続する。したがって、正サイクル時に
は、電源装置１と同様にして、入力端子３ａ、中間タッ
プ２２ｇ、一次巻線２２ａ、ＦＥＴ６ａ、ダイオード５
ａおよび入力端子３ｂからなる経路Ｊを電流が流れてト
ランス２２にエネルギーが蓄積される。一方、交流電圧
の負サイクル時には、入力端子３ｂ、ダイオード５ｂ、
ＦＥＴ６ｂ、一次巻線２２ｂ、中間タップ２２ｇおよび
入力端子３ａからなる経路Ｋを電流が流れてトランス２
２にエネルギーが蓄積される。

【００３１】次いで、スイッチング制御回路２６が、Ｆ
ＥＴ６ａ，６ｂをオフ状態に制御すると共にスイッチン
グ信号ＳＳ２を出力して各ＦＥＴ２５ａ〜２５ｄを同期
してオン状態に制御する。この際には、トランス２２の
蓄積エネルギーに基づいて各二次巻線２２ｃ〜２２ｆに
誘起電圧が誘起する。この場合、各二次巻線２２ｃ〜２
２ｆの巻数が同一のため、各二次巻線２２ｃ〜２２ｆの
誘起電圧は互いに等しい電圧となる。

【００３２】次いで、各二次巻線２２ｃ〜２２ｆの誘起
電圧が各ＦＥＴ２５ａ〜２５ｄによってそれぞれ整流さ
れると共に、整流された電圧が各コンデンサ９ａ〜９ｄ
によってそれぞれ平滑される。具体的には、二次巻線２
２ｃの誘起電圧に基づく電流が、二次巻線２２ｃ、ＦＥ
Ｔ２５ａ、コンデンサ９ａおよびＦＥＴ２５ｂを経由し
て二次巻線２２ｃに戻る経路Ｄで流れ、この電流によっ
てコンデンサ９ａが充電される。また、二次巻線２２ｄ
の誘起電圧に基づく電流が、二次巻線２２ｄ、ＦＥＴ２
５ｂ、コンデンサ９ｂおよびＦＥＴ２５ｃを経由して二
次巻線２２ｄに戻る経路Ｅで流れ、この電流によってコ
ンデンサ９ｂが充電される。また、二次巻線２２ｅの誘
起電圧に基づく電流が、二次巻線２２ｅ、ＦＥＴ２５
ｃ、コンデンサ９ｃおよびＦＥＴ２５ｄを経由して二次
巻線２２ｅに戻る経路Ｆで流れ、この電流によってコン
デンサ９ｃが充電される。また、二次巻線２２ｆの誘起
電圧に基づく電流が、二次巻線２２ｆ、ＦＥＴ２５ｄお
よびコンデンサ９ｄを経由して二次巻線２２ｆに戻る経
路Ｇで流れ、この電流によってコンデンサ９ｄが充電さ
れる。さらに、コンデンサ９ａ〜９ｄの充電電圧がアン
バランスの状態のときには、コンデンサ９ａ〜９ｄのう
ちの充電電圧が高いコンデンサから、ＦＥＴ（２５ａ〜
２５ｄのいずれか）およびその二次巻線（２２ｃ〜２２
ｆのうちの対応するいずれか）を介して、充電電圧の低
いコンデンサ（９ａ〜９ｄのいずれか１つ以上）にも電
流が流れる。したがって、各コンデンサ９ａ〜９ｄの充
電電圧が均一化されて、各コンデンサ９ａ〜９ｄは互い
に等しい直流電圧Ｖ１まで充電される。

【００３３】次に、スイッチング制御回路２６は、トラ
ンス２２における蓄積エネルギーの放出が完了した後、
所定時間経過後に、スイッチング信号ＳＳ２の出力を停
止してＦＥＴ２５ａ〜２５ｄを同期してオフ状態に制御
する。この場合、トランス２２の蓄積エネルギーの放出
完了後に、ＦＥＴ２５ａ〜２５ｄをさらにオン状態に制
御することにより、各経路Ｄ，Ｅ，Ｆ，Ｇには、各コン
デンサ９ａ〜９ｄから各ＦＥＴ２５ａ〜２５ｄを経由し
て各二次巻線２２ｃ〜２２ｆに向かう電流がそれぞれ流
れる。具体的には、例えば、経路Ｄには、コンデンサ９
ａから、ＦＥＴ２５ａ、二次巻線２２ｃおよびＦＥＴ２
５ｂからなる経路でコンデンサ９ａに向かう電流が流れ
る。このため、トランス２２は、ＦＥＴ６ａ，６ｂがオ
ン状態のときとは逆極性に励磁されてエネルギーを蓄積
する。その後、スイッチング制御回路２６がスイッチン
グ信号ＳＳ２の出力を停止することにより、ＦＥＴ２５
ａ〜２５ｄがオフ状態に制御され、この際には、一次巻
線２２ａ，２２ｂに電圧が誘起する。したがって、トラ
ンス２２の一次回路側では、この一次巻線２２ａの誘起
電圧に基づく電流が、一次巻線２２ａから、中間タップ
２２ｇ、コンデンサ２４ａおよびＦＥＴ６ａ内の寄生容
量（図示せず）を経由して一次巻線２２ａに戻る経路Ｈ
を流れ、一次巻線２２ｂの誘起電圧に基づく電流が、一
次巻線２２ｂから、ＦＥＴ６ｂ内の寄生容量（図示せ
ず）、コンデンサ２４ｂおよび中間タップ２２ｇを経由
して一次巻線２２ｂに戻る経路Ｉを流れる。また、これ
に伴って、ＦＥＴ６ａ，６ｂのオフ期間においてその寄
生容量に充電されていた電荷が徐々に放電される。この
結果、ＦＥＴ６ａ，６ｂの端子間電圧が徐々に低下し、
さらにトランス２２に蓄積エネルギーが残存するときに
は、各ＦＥＴ６ａ，６ｂのボディダイオードを経由して
電流が流れ続ける。

【００３４】スイッチング制御回路２６は、ＦＥＴ６
ａ，６ｂの端子間電圧が０ボルトまで低下した時点で、
ＦＥＴ６ａ，６ｂをオン状態に制御する。この結果、両
ＦＥＴ６ａ，６ｂがゼロボルトスイッチ方式でスイッチ
ング制御されるため、ＦＥＴ６ａ，６ｂのスイッチング
に起因するスイッチングロスおよびスイッチングノイズ
が低減される。

【００３５】以上のように、この電源装置２１では、ト
ランス２２の一次回路側にコンデンサ２４ａ，２４ｂを
配置し、トランス２２の蓄積エネルギーをコンデンサ９
ａ〜９ｄに放出させた後、各ＦＥＴ２５ａ〜２５ｄのオ
ン状態を所定時間維持してコンデンサ９ａ〜９ｄから各
二次巻線２２ｃ〜２２ｆに電流を流した後に各ＦＥＴ２
５ａ〜２５ｄをオフ状態に制御し、その制御の後に両Ｆ
ＥＴ６ａ，６ｂをオン状態に制御することにより、電源
装置１と同様の作用効果に加えて、ＦＥＴ６ａ，６ｂの
オン制御時におけるスイッチングに起因するスイッチン
グロスを低減することができるため、電源装置２１全体
としての変換効率を一層向上させることができる。

【００３６】なお、本発明は上記した発明の実施の形態
に示した構成に限定されない。例えば、コンデンサ１０
は必ずしも必要とされず、高周波ノイズを低減する必要
が生じたときに配設するのが好ましい。また、電源装置
１，２１では、スイッチング素子としてＦＥＴを使用し
た例について説明したが、これに限定されず、本発明に
係るスイッチング電源装置では、スイッチング素子およ
びスイッチ素子として、トランジスタを使用することも
できる。この場合、電源装置２１においては、ＦＥＴ６
ａ，６ｂに代えて配設したトランジスタに対して、別個
独立したダイオードをそれぞれ並列接続すればよい。ま
た、ダイオード５ａ，５ｂに代えて、ＦＥＴやトランジ
スタなどのスイッチング素子を採用することもできる。
さらに、電源装置１において、ダイオード８ａ〜８ｄに
代えてＦＥＴを配設し、スイッチング制御回路７が同期
整流方式でそのＦＥＴをオン／オフ制御することができ
るのは勿論である。また、電源装置１において、ダイオ
ード５ａ（または５ｂ）を一次巻線４ａ（または４ｂ）
側に接続し、ＦＥＴ６ａ（または６ｂ）を入力端子３ｂ
側に接続してもよい。

【００３７】さらに、電源装置２１では、トランス２２
の蓄積エネルギーをコンデンサ９ａ〜９ｄに放出させた
後、各ＦＥＴ２５ａ〜２５ｄのオン状態を所定時間だけ
継続的に維持してコンデンサ９ａ〜９ｄから各二次巻線
２２ｃ〜２２ｆに電流を流しているが、これに限らな
い。具体的には、トランス２２の蓄積エネルギーをコン
デンサ９ａ〜９ｄに放出させた後、各ＦＥＴ２５ａ〜２
５ｄのオン状態を所定時間だけ断続的に維持させること
もできる。つまり、各ＦＥＴ２５ａ〜２５ｄをオン状態
から一旦オフ状態に制御した後に再度オン状態に制御し
て、その後に各ＦＥＴ２５ａ〜２５ｄのオン状態を所定
時間維持してコンデンサ９ａ〜９ｄから各二次巻線２２
ｃ〜２２ｆに電流を流してもよい。

【００３８】

【発明の効果】以上のように、本発明に係るスイッチン
グ電源装置によれば、トランスをフライバックトランス
で構成し、トランスの二次巻線部を第１から第Ｎの二次
巻線で構成し、第１から第Ｎの二次巻線に誘起する誘起
電圧をそれぞれ整流する第１から第Ｎの整流回路で整流
部を構成し、第１から第Ｎの整流回路の各々によって整
流された各直流電圧をそれぞれ平滑する第１から第Ｎの
蓄電素子を直列接続して平滑部を構成したことにより、
平滑部を構成する各蓄電素子の充電電圧を均一かつ定格
耐電圧以下に維持することができるため、定格耐電圧が
低いものの小形でかつ静電容量の大きな電気二重層コン
デンサなどを平滑用の蓄電素子として使用することがで
きる。この結果、平滑部の小型化、ひいてはスイッチン
グ電源装置自体の小型化を達成することができる。

【００３９】また、本発明に係るスイッチング電源装置
によれば、スイッチング制御回路が、両スイッチング素
子をオン状態に制御してトランスにエネルギーを蓄積さ
せた後に両スイッチング素子をオフ状態に制御し、各ス
イッチ素子を互いに同期してオン状態に制御してトラン
スの蓄積エネルギーを第１から第Ｎの蓄電素子に放出さ
せた後、各スイッチ素子のオン状態を所定時間だけ継続
的または断続的に維持して各蓄電素子から各二次巻線に
電流を流した後に各スイッチ素子をオフ状態に制御し、
その制御の後に両スイッチング素子をオン状態に制御す
ることにより、両スイッチング素子のオン制御時におけ
るスイッチングロスをさらに低減することができる結
果、スイッチング電源装置全体としての変換効率を一層
向上させることができる。

【００４０】また、本発明に係るスイッチング電源装置
によれば、各二次巻線を互いに同数に巻き回して構成し
たことにより、平滑回路の各蓄電素子の充電電圧を同一
電圧に維持することができるため、同一定格耐電圧で、
同一静電容量のコンデンサを用いて平滑回路を構成した
場合、各コンデンサの充電電圧を確実に定格耐電圧以下
で使用することができる結果、電源装置の信頼性を向上
させることができる。また、同一仕様のコンデンサを用
いることで、スイッチング電源装置のコストを低減する
ことができる。

【００４１】また、本発明に係るスイッチング電源装置
によれば、電気二重層コンデンサで蓄電素子を構成した
ことにより、平滑回路を一層小型化することができる結
果、スイッチング電源装置自体も小型化することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電源装置１の回路図
である。

【図２】本発明の他の実施の形態に係る電源装置２１の
回路図である。

【図３】従来の電源装置５１の回路図である。

【符号の説明】

１，２１電源装置３ａ，３ｂ入力端子４，２２トランス４ａ，４ｂ，２２ａ，２２ｂ一次巻線４ｃ〜４ｆ，２２ｃ〜２２ｆ二次巻線５ａ，５ｂ，８ａ〜８ｄ，２３ａ，２３ｂダイオード６ａ，６ｂ，２５ａ〜２５ｄＦＥＴ７，２６スイッチング制御回路８，２５整流回路９平滑回路９ａ〜９ｄ，２４ａ，２４ｂコンデンサ

Claims

【特許請求の範囲】

【請求項１】第１および第２の一次巻線を有する一次
巻線部と二次巻線部とを有するトランスと、前記両一次
巻線のそれぞれの一端に一方が接続され当該一方と他方
との間に印加される交流を入力するための一対の入力部
と、前記第１の一次巻線の他端および前記他方の入力部
間に接続された第１のスイッチング素子と、当該第１の
スイッチング素子に直列接続され前記第１の一次巻線の
他端から前記他方の入力部に向けて電流を導通可能な第
１の半導体素子と、前記第２の一次巻線の他端および前
記他方の入力部間に接続された第２のスイッチング素子
と、当該第２のスイッチング素子に直列接続され前記他
方の入力部から前記第２の一次巻線の他端に向けて電流
を導通可能な第２の半導体素子と、前記両スイッチング
素子のスイッチングを制御するスイッチング制御回路
と、当該スイッチング制御回路によるスイッチング制御
時に前記二次巻線部に誘起する誘起電圧を整流する整流
部と、当該整流部によって整流された直流電圧を平滑す
る平滑部とを備えているスイッチング電源装置であっ
て、前記トランスは、フライバックトランスで構成され、前記二次巻線部は、第１から第Ｎ（Ｎは２以上の自然
数）の二次巻線で構成され、前記整流部は、前記第１から第Ｎの二次巻線に誘起する
誘起電圧をそれぞれ整流する第１から第Ｎの整流回路で
構成され、前記平滑部は、前記第１から第Ｎの整流回路の各々によ
って整流された各直流電圧をそれぞれ平滑する第１から
第Ｎの蓄電素子を直列接続して構成されているスイッチ
ング電源装置。
【請求項２】前記第１のスイッチング素子および前記
第１の半導体素子は、当該第１のスイッチング素子が前
記第１の一次巻線の前記他端側に位置するように接続さ
れ、前記第２のスイッチング素子および前記第２の半導
体素子は、当該第２のスイッチング素子が前記第２の一
次巻線の前記他端側に位置するように接続され、前記第１のスイッチング素子および前記第１の半導体素
子の接続点と前記第１の一次巻線の前記一端との間に第
１のループ形成用コンデンサが接続され、前記第２のスイッチング素子および前記第２の半導体素
子の接続点と前記第２の一次巻線の前記一端との間に第
２のループ形成用コンデンサが接続され、前記両スイッチング素子は、ＦＥＴと、ダイオードが並
列接続されたトランジスタとのいずれかで構成され、前記各整流回路は、オン／オフ制御が可能なスイッチ素
子でそれぞれ構成され、前記スイッチング制御回路は、前記両スイッチング素子
をオン状態に制御して前記トランスにエネルギーを蓄積
させた後に当該両スイッチング素子をオフ状態に制御
し、前記各スイッチ素子を互いに同期してオン状態に制
御して前記トランスの蓄積エネルギーを前記第１から第
Ｎの蓄電素子に放出させた後、前記各スイッチ素子の前
記オン状態を所定時間だけ継続的または断続的に維持し
て前記各蓄電素子から前記各二次巻線に電流を流した後
に当該各スイッチ素子をオフ状態に制御し、当該制御の
後に前記両スイッチング素子をオン状態に制御する請求
項１記載のスイッチング電源装置。
【請求項３】前記各二次巻線は、独立した複数の巻線
で構成されている請求項１または２記載のスイッチング
電源装置。
【請求項４】前記各二次巻線は、互いに同数に巻き回
されて構成されている請求項１から３のいずれかに記載
のスイッチング電源装置。
【請求項５】前記蓄電素子は、電気二重層コンデンサ
で構成されている請求項１から４のいずれかに記載のス
イッチング電源装置。