JP2003134798A

JP2003134798A - 電子回路基板

Info

Publication number: JP2003134798A
Application number: JP2001321915A
Authority: JP
Inventors: Yasuhiko Wakabayashi; 康彦若林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-10-19
Filing date: 2001-10-19
Publication date: 2003-05-09
Anticipated expiration: 2021-10-19
Also published as: JP3541945B2

Abstract

(57)【要約】【課題】動作電圧の異なる集積回路への交換が可能
で、高密度の部品実装に適した電子回路基板を提供す
る。【解決手段】ＤＣ−ＤＣコンバータ（２１〜２６）の
全出力端子をランド接続部（３１〜３５）を介して並列
接続するとともに、ランド接続部３２,３４,３５に集合
線γをそれぞれ接続する。集合線δから分岐線εを分岐
させて集積回路（６１１〜６３２）に接続するととも
に、これら分岐線εのそれぞれにランド接続部（５１１
〜５３２）を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配線基板上にＤＣ
−ＤＣコンバータと集積回路がそれぞれ複数個搭載され
た電子回路基板に関し、特に集積回路のＤＣ−ＤＣコン
バータに対する接続切換が可能な電子回路基板に関す
る。

【０００２】

【従来の技術】図６は、この種の電子回路基板の一例を
示す配線図である。プリント配線基板１００上には、３
個のＤＣ−ＤＣコンバータと３種類の集積回路（FPGA,D
SP,G/A）が搭載されている。電源部から電圧−４８Ｖが
各ＤＣ−ＤＣコンバータ（１０１〜１０３）へ入力され
る。

【０００３】ＤＣ−ＤＣコンバータ１０１では、各ＦＰ
ＧＡ（６１１〜６１４）で使用される電圧＋３.３Ｖに
変換をして出力する。ＤＣ−ＤＣコンバータ１０２で
は、各ＤＳＰ（６２１〜６２３）で使用される電圧＋
３.３Ｖに変換をして出力する。ＤＣ−ＤＣコンバータ
１０３では、Ｇ／Ａ（６３１〜６３２）で使用される電
圧＋１.８Ｖに変換をして出力する。

【０００４】ＦＰＧＡ（６１１〜６１４）とＤＳＰ（６
２１〜６２３）は同じ＋３.３Ｖ電圧を用いているが、
別々のＤＣ−ＤＣコンバータ１０１,１０２に振り分け
て給電している。つまり、各ＤＣ−ＤＣコンバータ（１
０１〜１０３）には同種類の集積回路が接続されてい
る。

【０００５】図７はプリント配線基板１００に対するＤ
Ｃ−ＤＣコンバータ（１０１〜１０３）の実装図であ
る。プリント配線基板１００には、その一隅部にＤＣ−
ＤＣコンバータ（１０１〜１０３）を並べて配置してあ
る。プリント配線基板１００の部品実装面１０４には、
これらＤＣ−ＤＣコンバータ（１０１〜１０３）から給
電される多数の高密度実装部品と電子部品が搭載されて
いる。

【０００６】

【発明が解決しようとする課題】集積回路のパッケージ
には、例えばＱＦＰ（Quad Flat Package）等のピン
数、リードピッチの長さ、ピン番号の信号名が同じもの
（以下、ピンコンパチブルという）がある。近年、集積
回路の高速化、大容量化、低消費電力化が要求されてい
る。そんな中、例えばＦＰＧＡ（６１１）とＦＰＧＡ
（６１２）をピンコンパチブルのパッケージにより＋
３.３Ｖから＋２.５Ｖの動作電圧のものに変更する必要
が生じる。その場合、電圧＋２.５Ｖ用と電圧＋３.３Ｖ
用のＤＣ−ＤＣコンバータが２個必要となるため、新規
にプリント配線基板を製作しなければならず、時間とコ
ストが掛かってしまう。

【０００７】また、大きなＤＣ−ＤＣコンバータ（１０
１,１０２）をプリント配線基板１００上に搭載してい
るため、他の高密度実装部品及び電子部品の配置スペー
スが制約を受け、信号線に負荷が掛かってしまうという
欠点もある。

【０００８】本発明は、このような事情に鑑み、動作電
圧の異なる集積回路への交換が可能で、高密度の部品実
装に適した電子回路基板を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
の本発明の電子回路基板は、複数のＤＣ−ＤＣコンバー
タと、前記複数のＤＣ−ＤＣコンバータのうちから選択
されたＤＣ−ＤＣコンバータの出力端子を並列接続する
ことにより並列接続されたＤＣ−ＤＣコンバータの出力
電圧を出力する第１のスイッチ手段と、複数の集積回路
と、前記複数の集積回路のうちから選択された集積回路
の電源入力端子を並列接続するとともに、これら並列接
続された電源入力端子に前記第１のスイッチ手段から出
力された出力電圧を供給する第２のスイッチ手段とを備
えたことを特徴とする。

【００１０】かかる構成によれば、集積回路を動作電圧
の異なるものに変更する場合、第１、第２スイッチ手段
を操作すると、変更する集積回路がその動作電圧用のＤ
Ｃ−ＤＣコンバータに接続される。

【００１１】また、ＤＣ−ＤＣコンバータとして小型化
したものを搭載すれば、他の高密度実装部品及び電子部
品を配置するスペースが確保され、高密度の部品実装に
適した最短で太い信号線の配線が可能となる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳細に説明する。マルチメディア移動通
信の実現に適したＷ−ＣＤＭＡ（Wideband−Code Divis
ion Multiple Access）方式の無線基地局装置で使用さ
れる、着脱が容易な電子回路基板に本発明を適用した場
合について説明する。

【００１３】図３はプリント配線基板１の配線図であ
る。このプリント配線基板１上には、伝送速度の高速
化、伝送容量の増大化、低消費電力化が要求される高密
度実装部品であるＦＰＧＡ（Field Programmable Gate
Array）、ＤＳＰ（Digital Signal Processor）及びＧ
／Ａ（Gate ／ Array）が複数搭載されている。

【００１４】プリント配線基板１上には、ｎ個のＤＣ−
ＤＣコンバータ（５１〜５ｎ）が搭載されている。これ
らＤＣ−ＤＣコンバータ（５１〜５ｎ）の入力端子は共
通接続されており、電源部からの電圧が入力されるよう
に構成されている。これらｎ個のＤＣ−ＤＣコンバータ
（５１〜５ｎ）のそれぞれは図６に示した従来のＤＣ−
ＤＣコンバータ（１０１〜１０３）よりも小型かつ薄型
であって出力電流も低いものである。ｎ個のＤＣ−ＤＣ
コンバータ（５１〜５ｎ）は、これらの全てによって供
給される電圧および電流が図６に示した従来のＤＣ−Ｄ
Ｃコンバータ（１０１〜１０３）の全てによって供給さ
れる電圧および電流と同等となるように構成されてい
る。各ＤＣ−ＤＣコンバータ（５１〜５ｎ）の出力端子
は、各ランド接続部３１のランドａ，ｂ（特許請求の範
囲の第１のランドに相当）に接続されている。図３に示
すように、各ランド接続部（３１〜３ｎ−１）は、互い
に離間して非接続状態にあるランドａとランドｂとから
構成されており、これらランドａ、ｂはランド配線２
（図１参照）によって接続可能となるように構成されて
いる。したがって、各ランド接続部（３１〜３ｎ−１）
のランドａとランドｂの間をランド配線２によって接続
すれば、複数のＤＣ−ＤＣコンバータのうちから選択さ
れたＤＣ−ＤＣコンバータの出力端子を並列接続するこ
とにより並列接続されたＤＣ−ＤＣコンバータの出力電
圧が出力できるように構成されている。本実施の形態で
は、これら各ランド接続部（３１〜３ｎ−１）によって
本発明の第１のスイッチ手段が構成されている。

【００１５】プリント配線基板１上には、ｍ行ｋ列の集
積回路（１１〜ｍｋ）が搭載されている。同じ行には後
述のように同じ種類の集積回路が装着される。各行の集
積回路の電力供給用の入力端子のそれぞれには、独立し
た分岐線εを介してランド接続部（５１１〜５ｍｋ）の
ランドａ（特許請求の範囲の第２のランドに相当）が接
続されている。ランド接続部（５１１〜５ｍｋ）のラン
ドｂは、集合線δ（特許請求の範囲の共通線に相当）に
共通接続され、この集合線δは別の集合線γを介してラ
ンド接続部（３１〜３ｎ−１）のランドａ，ｂに接続さ
れている。各集合線γには、ランド（４１〜４ｎ）がそ
れぞれ設けられている。

【００１６】各分岐線εには、ランド接続部（５１１〜
５ｍｋ）がそれぞれ設けられている。ランド接続部（５
１１〜５ｍｋ）は、互いに離間して非接続状態にあるラ
ンドａとランドｂとから構成されており、これらランド
ａ、ｂはランド配線２によって接続可能となるように構
成されている。したがって、ランド接続部（５１１〜５
ｍｋ）のランドａとランドｂをランド配線２によって接
続することによって、複数の集積回路のうちから選択さ
れた集積回路の電源入力端子を並列接続することができ
るとともに、これら並列接続された電源入力端子にラン
ド接続部（３１〜３ｎ−１）のランドａ，ｂに接続され
ている集合線γを介して前述した並列接続されたＤＣ−
ＤＣコンバータの出力電圧を供給できるように構成され
ている。本実施の形態では、これらランド接続部（５１
１〜５ｍｋ）によって本発明の第２のスイッチ手段が構
成されている。なお、プリント配線基板１上の電圧信号
線（α，β，δ，ε）は、太い配線である多層構造のベ
ター配線であって、切断することができないものであ
る。ランド接続部（３１〜３ｎ−１）とランド（４１〜
４ｎ）との間にある前記集合線γは切断（パターンカッ
ト）可能な太い配線である。また、電圧信号線（α，
β，γ，δ，ε）はＤＣ−ＤＣコンバータから集積回路
に対して供給される電源のロスやノイズを防止するため
に最短となるように構成されている。

【００１７】図１は、プリント配線基板１にＤＣ−ＤＣ
コンバータと集積回路を搭載した具体例を示す配線図で
ある。プリント配線基板１に出力電圧＋３.３ＶのＤＣ
−ＤＣコンバータ（２１〜２５）を装着するとともに、
出力電圧＋１.８ＶのＤＣ−ＤＣコンバータ２６を装着
する。これらＤＣ−ＤＣコンバータ（２１〜２６）は前
記ＤＣ−ＤＣコンバータ（５１〜５ｎ）に相当するもの
である。一方、プリント配線基板１にＦＰＧＡ（６１１
〜６１４）、ＤＳＰ（６２１〜６２３）Ｇ／Ａ（６３
１,６３２）を装着する。これらＦＰＧＡ（６１１〜６
１４）、ＤＳＰ（６２１〜６２３）Ｇ／Ａ（６３１,６
３２）は前記集積回路（１１〜ｍｋ）に相当するもので
ある。

【００１８】ランド接続部３２とランド接続部３４に接
続配線を施す。すなわち、ランド接続部３２のランド
ａ，ｂの間にランド配線２を接続するとともに、ランド
接続部３４のランドａ，ｂの間にランド配線２を接続す
る。集積回路の装着されたランド接続部（６１１〜６３
２）だけに接続配線を施す。すなわち、ランド接続部
（６１１〜６３２）のそれぞれのランドａ，ｂの間にラ
ンド配線２の接続を行なう。ランド接続部の接続は、図
４に示すように、ランドａとランドｂに最短で太いラン
ド配線２を挿入して半田付けすることによってなされ
る。

【００１９】このような接続を行うと、電源部から電圧
−４８Ｖが各ＤＣ−ＤＣコンバータ（２１〜２６）へ入
力される。各ＤＣ−ＤＣコンバータ（２１〜２５）で
は、電圧＋３.３Ｖに変換をしてＦＰＧＡ（６１１〜６
１４）とＤＳＰ（６２１〜６２３）へ供給する。ＤＣ−
ＤＣコンバータ２６では、電圧＋１.８Ｖに変換をして
Ｇ／Ａ（６３１,６３２）へ供給する。

【００２０】次に、ＦＰＧＡ（６１１）を動作電圧の異
なるものに差し替える場合について説明する。図２はこ
の場合の配線図であって、ピンコンパチブルな高密度実
装部品であるＦＰＧＡ（６１１）は、動作電圧＋３.３
Ｖのものから動作電圧＋２.５Ｖのものに交換されてい
る。

【００２１】この場合には、ランド接続部（３１,５１
１）の接続配線は行わず、その代わりにランド接続部３
１のランドａとランド接続部５１１のランドａをランド
配線２によって接続する。その他のランド接続部は、図
１と同様にする。さらに、ＤＣ−ＤＣコンバータ２１を
電圧＋２.５Ｖのものに変更をする。

【００２２】このように、動作電圧の異なる集積回路に
変更する場合でも、ランド接続部（３１〜３ｎ−１）お
よびランド接続部（５１１〜５ｍｋ）の接続を切り換
え、ＤＣ−ＤＣコンバータを変更するだけで済むので、
プリント配線基板を新規に製作する必要がなく、時間と
コストの節約が図られる。

【００２３】ところで、集合線γを切断し、ランド接続
部（３１〜３５）の別のランドａ,ｂとランド（４１〜
４３）を接続することができる。このようにすると、並
列接続される集積回路数の増減による供給電流の変化に
対処することができる。

【００２４】図５はこの電子回路基板の実装図である。
プリント配線基板１には、その両隅部にＤＣ−ＤＣコン
バータ（２１〜２６）が並べて配置されている。プリン
ト配線基板１上の部品実装面３には、ＤＣ−ＤＣコンバ
ータ（２１〜２６）から給電される多数の高密度実装部
品と電子部品が搭載されている。

【００２５】この電子回路基板では、小型且つ薄型のＤ
Ｃ−ＤＣコンバータ（２１〜２６）をプリント配線基板
１の両側に配置してあるので、多数混在する高密度実装
部品や電子部品が配置しやすいように集積回路（ＦＰＧ
Ａ、ＤＳＰ、Ｇ／Ａ）を種類毎に分けて配置することが
できる。

【００２６】つまり、部品実装が合理的に行われるの
で、部品配線に負荷が掛からなくなる。このため、多数
混在する高密度実装部品及び電子部品への遅延タイミン
グによるヒゲが発生し、誤動作を起こすといった問題を
防止することができる。また、本実施の形態では、ラン
ド接続部（６１１〜６３２）を用いて各集積回路の消費
電力を測定することができる。また、前記ＤＣ−ＤＣコ
ンバータが小型かつ薄型に構成されているので、このＤ
Ｃ−ＤＣコンバータを前記電子回路基板上に高密度に配
置することで配線スペースを確保でき、これにより信号
線の配線の太さを確保するとともに配線長を短くするこ
とができる。

【００２７】以上、本発明の１つの実施形態について説
明したが、本発明はこれに限定されるものではない。例
えば、ランド接続部による接続切換でなくて、テストピ
ンやディップスイッチによる接続切換も可能である。

【００２８】

【発明の効果】本発明によれば、集積回路を動作電圧の
異なるものに変更する場合、第１、第２のスイッチ手段
によって、変更する集積回路をその動作電圧用のＤＣ−
ＤＣコンバータに接続することができるので、配線基板
を新規に製作する必要がなくなる。

【００２９】また、従来のＤＣ−ＤＣコンバータとして
小型で薄型に構成されたものを搭載すれば、高密度実装
部品及び電子部品の配置スペースの密度に適合した、最
短で太い信号線の配線が可能となる。

【図面の簡単な説明】

【図１】本発明の電子回路基板の具体例を示す配線図で
ある。

【図２】図１の集積回路を変更した場合の配線図であ
る。

【図３】本発明の電子回路基板の実施の形態を示す配線
図である。

【図４】同電子回路基板のランド接続部の接続を示す説
明図である。

【図５】同電子回路基板におけるＤＣ−ＤＣコンバータ
の実装図である。

【図６】従来の電子回路基板の配線図である。

【図７】従来の電子回路基板におけるＤＣ−ＤＣコンバ
ータの実装図である。

【符号の説明】１……プリント配線基板、２……ランド配線、３……部
品実装面、２１、２２、２３、２４、２５、２６……Ｄ
Ｃ−ＤＣコンバータ、３１、３２、３３、３４、３５…
…ランド接続部、４１、４２、４３……ランド、５１
１、５１２…５３２……ランド接続部、６１１、６１２
…６３２……集積回路、α、β、γ、δ、ε……電圧信
号線。

Claims

【特許請求の範囲】

【請求項１】複数のＤＣ−ＤＣコンバータと、前記複数のＤＣ−ＤＣコンバータのうちから選択された
ＤＣ−ＤＣコンバータの出力端子を並列接続することに
より並列接続されたＤＣ−ＤＣコンバータの出力電圧を
出力する第１のスイッチ手段と、複数の集積回路と、前記複数の集積回路のうちから選択された集積回路の電
源入力端子を並列接続するとともに、これら並列接続さ
れた電源入力端子に前記第１のスイッチ手段から出力さ
れた出力電圧を供給する第２のスイッチ手段と、を備えたことを特徴とする電子回路基板。
【請求項２】前記各ＤＣ−ＤＣコンバータの出力端子
にはそれぞれ第１のランドが接続され、前記第１ランド
間がランド配線によって接続可能に構成され、前記第１
のスイッチ手段による前記ＤＣ−ＤＣコンバータの出力
端子の並列接続は前記選択されたＤＣ−ＤＣコンバータ
の出力端子の前記第１ランド間をランド配線によって接
続することによってなされることを特徴とする請求項１
記載の電子回路基板。
【請求項３】前記各集積回路の電源入力端子にはそれ
ぞれ第２のランドが接続され、前記第２のランドとの間
にランド配線がなされることによって接続可能な共通線
が設けられ、前記第２のスイッチ手段による前記集積回
路の電源入力端子の並列接続は前記選択された集積回路
の電源入力端子の第２ランドと共通線の間をランド配線
によって接続することによってなされることを特徴とす
る請求項１記載の電子回路基板。
【請求項４】前記第１のスイッチ手段から出力された
出力電圧は前記共通線に入力されるように構成され、前
記第２のスイッチ手段による並列接続された電源入力端
子への出力電圧の供給は前記共通線を介して行なわれる
ことを特徴とする請求項３記載の電子回路基板。
【請求項５】前記第１のランドと第２のランドとの間
がランド配線によって接続可能に構成されていることを
特徴とする請求項１記載の電子回路基板。
【請求項６】前記複数のＤＣ−ＤＣコンバータは小型
かつ薄型に構成され、前記複数のＤＣ−ＤＣコンバータ
を前記電子回路基板上に高密度に配置することで配線ス
ペースを確保して配線を太くするとともに配線長を短く
したことを特徴とする請求項１記載の電子回路基板。