JP2003132111A - リピータセル配置方法 - Google Patents

リピータセル配置方法

Info

Publication number
JP2003132111A
JP2003132111A JP2001327511A JP2001327511A JP2003132111A JP 2003132111 A JP2003132111 A JP 2003132111A JP 2001327511 A JP2001327511 A JP 2001327511A JP 2001327511 A JP2001327511 A JP 2001327511A JP 2003132111 A JP2003132111 A JP 2003132111A
Authority
JP
Japan
Prior art keywords
wiring
repeater cell
repeater
cell
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001327511A
Other languages
English (en)
Inventor
Kazuhiko Fujimoto
和彦 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001327511A priority Critical patent/JP2003132111A/ja
Publication of JP2003132111A publication Critical patent/JP2003132111A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来手法におけるリピータセル配置方法は、
その多くの処理がマニュアル処理であるため、精度や工
数の課題があった。また、レイアウト直前までリピータ
セルの追加が行えないため、リピータセル追加の結果を
論理合成に反映させることができなかった。 【解決手段】 ブロック配置決定実行後、配線構造を指
定し(分岐数、配線長)、求める配線を選択し、その配
線構造に応じてリピータセルを追加、配置する。この手
法により、ブロック間のネットリストを作成した段階
で、ブロック間のリピータセル追加に対する検討を行う
ことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線遅延を抑制す
るために、配線にリピータセルを追加する方法に関する
発明である。
【0002】
【従来の技術】LSIの設計において、ブロック間の配
線遅延を抑制するためにリピータセルの追加が行われ
る。近年、微細化技術の進歩とLSIチップの大規模化
により、LSIチップの遅延に占める割合について、ゲ
ート遅延より配線遅延の方の割合が増加している。その
ため、ブロック間の配線遅延が大きくなり、この配線遅
延を抑制するため、ブロック間の長距離配線に対して、
特に高速動作を行う箇所に対して、リピータセルを挿入
する処理が必要不可欠となっている。リピータセルに
は、インバータやバッファが用いられる。
【0003】従来において、ブロック間の配線にリピー
タセルを追加する場合、次のような処理を行っていた。
すなわち、各ブロックの初期配置が決定した段階で概略
配線を行い、配線長や配線分岐数等からタイミング的に
問題となる箇所を捜し出し、リピータセルを追加する箇
所を特定する。その上で、ブロック間のネットリスト
と、ブロック内のネットリストを別々に修正し、それら
を再び組み上げることにより、リピータセルが追加した
ネットリストを構築していた(例えば、特開2000−
138290号公報参照)。
【0004】
【発明が解決しようとする課題】従来の手法では、リピ
ータセルの追加箇所が多くなれば多くなるほど、ネット
リストの修正により多くの工数を必要とし、またリピー
タセルを追加する時期がレイアウト直前であったりレイ
アウト中であったりするため、リピータセル追加の結果
を論理合成にバックアノテートすることができなかっ
た。バックアノテーションとは、フロアプラン(レイア
ウト設計)において、実パターンに即して配線層や拡散
層の寄生抵抗と寄生容量を抽出し、それを回路シミュレ
ーションにフィードバックすることにより遅延時間を正
確に求め、クリティカルパスを確認することである。
【0005】
【課題を解決するための手段】リピータセル配置方法に
ついての本発明は、次のような手段を講じることによ
り、上記の課題を解決する。すなわち、ブロック配置位
置の決定後に、概略配線を行った段階で配線構造からリ
ピータセルを追加する箇所を選択する配線構造検索ステ
ップと、前記配線構造検索ステップの実行後に前記選択
配線に配線遅延を軽減するためのリピータセルを挿入す
るリピータセル追加ステップと、前記リピータセル追加
ステップの実行後に前記追加したリピータセルを最適な
位置に移動させるリピータセル配置位置決定ステップと
を含むものである。
【0006】これによれば、ブロック配置位置を決定し
概略配線を行った後に、配線構造に応じたリピータセル
の挿入を行うが、ブロック間の配線のみを考慮してリピ
ータセルの追加を行うことが可能で、リピータセルの追
加において全ての設計データが揃っている必要はなく、
設計早期の段階でブロック間のタイミング的に問題とな
る箇所に対して適切な処置を講じることができる。
【0007】上記において、好ましい態様は、前記の配
線構造検索ステップを、分岐配線を選択するものとし、
かつ、前記リピータセル追加ステップを、前記検索した
分岐配線を複数に分割するようにリピータセルを追加す
るものとすることである。
【0008】この場合、分岐配線を複数の配線に分割す
ることにより、配線抵抗、配線容量を抑え、配線遅延を
抑制することができる。
【0009】さらに、上記において、好ましい態様は、
前記のリピータセル配置位置決定ステップを、前記選択
した分岐配線がソフトブロックから出力されている場合
に、前記追加したリピータセルを前記分割した複数の配
線に沿って前記ソフトブロック内に移動させるものとす
ることである。ここで、ソフトブロックとは、フロアプ
ランにおいて設計の自由度が高く、機能およびサイズを
可変できるブロックのことである。
【0010】この場合、分岐配線から分割して作る複数
の配線を可及的に短くすることができ、配線遅延の抑制
をより効果的なものとする。
【0011】さらに、上記において、好ましい態様は、
前記のリピータセル配置位置決定ステップを、前記選択
した分岐配線がハードブロックから出力されている場合
に、前記ハードブロックの出力ピンから最短距離の位置
にあるソフトブロックを検出し、前記追加したリピータ
セルを前記分割した複数の配線に沿って前記最短距離の
位置にあるソフトブロック内に移動させるものとするこ
とである。ここで、ハードブロックとは、フロアプラン
においてすでに機能およびサイズが固定化されていて、
設計の自由度がないブロックのことである。
【0012】この場合、分岐配線がハードブロックから
出力されているという条件下で、分岐配線から分割して
作る複数の配線を可及的に短くすることができ、この条
件下で配線遅延の抑制をより効果的なものとする。
【0013】上記において、好ましい態様は、前記のリ
ピータセル追加ステップを、選択した分岐配線の配線長
と分岐数に基づいて最適なランクのリピータセルを追加
するものとすることである。
【0014】この場合、リピータセルのランクについ
て、選択した分岐配線の配線長と分岐数に基づいて最適
なランクを決定することにより、不要に大きなランクの
リピータセルを追加することに起因するブロック内のセ
ル面積の増加を防止することができる。
【0015】上記において、好ましい態様は、前記の配
線構造検索ステップを、前記概略配線のうちで所定の配
線長以上の配線を選択するものとし、かつ、前記リピー
タセル追加ステップを、前記選択配線の配線長と所定の
配線長に基づいて追加すべきリピータセル数を計算する
ものとし、かつ、前記リピータセル配置位置決定ステッ
プを、前記選択配線をその始点と終点を直線で結んで直
線化し、その直線化配線の経路上でネットを均等分割す
る位置にリピータセルを仮配置し、前記仮配置したリピ
ータセルを最も近いソフトブロック内に移動させ、前記
ソフトブロック内で再び配線を均等分割するようにリピ
ータセルを配置するものとすることである。
【0016】この場合、長距離配線であってもリピータ
セルの追加配置により配線遅延を軽減できるが、追加し
たリピータセルのすべてをソフトブロック内に配置する
ので、必要最小限の数のリピータセルで配線遅延を充分
に軽減することができる。
【0017】そして、上記において、さらに好ましい態
様は、前記のリピータセル配置位置決定ステップを、最
短距離に位置するソフトブロックのブロック辺に内接し
てリピータセルを配置するものとすることである。
【0018】この場合、ソフトブロック内における配線
の修正の必要性がなく、リピータセルの追加を合理的な
ものとなし得る。
【0019】上記概略配線を直線化する態様において、
さらに好ましい態様は、前記のリピータセル配置位置決
定ステップは、前記仮配置のリピータセルの移動につき
移動距離の閾値を設け、閾値を超えるときはリピータセ
ルの移動は行わないものとすることである。
【0020】この場合、リピータセルの移動候補位置を
計算し、その移動候補での移動距離が閾値を超えるとき
は移動候補から削除し、改めて、閾値を超えない移動候
補を探索する。これにより、最適な位置へリピータセル
を配置することができる。
【0021】上記において、好ましい態様は、前記の配
線構造検索ステップを、前記概略配線のうちで所定の配
線長以上の配線を選択するものとし、かつ、前記リピー
タセル追加ステップを、前記選択配線の配線長と所定の
配線長に基づいて追加すべきリピータセル数を計算する
ものとし、かつ、前記リピータセル配置位置決定ステッ
プを、前記選択配線の経路上でネットを均等分割した位
置に仮配置し、前記仮配置したリピータセルを最も近い
ソフトブロックに内接するように移動させ、その位置を
保持したまま前記リピータセルをブロック内に移動させ
るものとすることである。
【0022】この場合、ソフトブロック内における配線
の修正の必要性がなく、しかも、ブロック外の領域での
配線経路の修正が必要最小限ですみ、配線配置を合理的
に行うことができる。
【0023】上記の選択配線の経路を均等分割した位置
にリピータセルを仮配置する態様において、さらに好ま
しい態様は、前記のリピータセル配置位置決定ステップ
は、前記リピータセルの移動につき移動距離の閾値を設
け、閾値を超えるときは前記リピータセルの移動は行わ
ないものとすることである。
【0024】この場合、内接に向けてのリピータセルの
移動候補位置を計算し、その移動候補での移動距離が閾
値を超えるときは移動候補から削除し、改めて、閾値を
超えない移動候補を探索する。これにより、最適な位置
へリピータセルを配置することができる。
【0025】上記において、好ましい態様は、前記の配
線構造検索ステップを、前記選択配線の結果から所定の
配線長以上の配線を選択し、前記選択配線を前記ソフト
ブロック上を通過することを許す条件で最短距離に概略
配線するものとし、かつ、前記リピータセル追加ステッ
プを、前記ソフトブロック上を通過する前記最短距離の
概略配線にリピータセルを追加するものとし、かつ、前
記リピータセル配置位置決定ステップを、前記リピータ
セルの位置を保持したまま前記ソフトブロック内に前記
リピータセルを移動させるものとすることである。
【0026】この場合、最短距離の概略配線に変換した
上でリピータセルを追加するので、配線抵抗、配線容量
を抑えることによる配線遅延の抑制をより効果的なもの
することができる。
【0027】上記の最短距離の概略配線を行う態様にお
いて、さらに好ましい態様は、前記のリピータセル追加
ステップを、前記最短距離の概略配線が前記ソフトブロ
ックのブロック辺と交差するそのブロック辺に対して前
記リピータセルを追加するものとすることである。
【0028】この場合、ブロック間を横切る配線が減少
するため、トップ階層のレイアウトの容易性を高めるこ
とができる。
【0029】
【発明の実施の形態】以下、本発明に係わるリピータセ
ル配置方法の具体的な実施の形態を図面に基づいて具体
的に説明する。
【0030】図1は本発明におけるリピータセル配置方
法の処理の流れを示した基本のフローチャートである。
本発明によるリピータセル配置方法は、基本的に、次の
各ステップからなる。
【0031】すなわち、各ブロックの配置位置を決定し
た後に概略配線を行うが、次に、概略配線の状態からリ
ピータセルを追加すべき配線を検索する配線構造検索ス
テップ100と、この配線構造検索ステップ100によ
る選択配線にリピータセルを追加するリピータセル追加
ステップ101と、追加したリピータセルを最適な位置
に移動させるリピータセル配置位置決定ステップ102
とから構成されている。
【0032】以下、より具体的レベルで説明する。
【0033】《実施の形態1》図2は実施の形態1のリ
ピータセル配置方法の処理の流れを示すフローチャート
である。
【0034】ブロック配置位置決定ステップ200と、
配線構造から多分岐配線を選択する多分岐配線検索ステ
ップ201と、多分岐配線検索ステップ201で選択配
線に対して配線の入力端子側にリピータセルを追加する
リピータセル追加ステップ202と、リピータセル追加
ステップ202でリピータセルを追加した多分岐配線の
出力ピンがソフトブロックに属しているか否かを判定す
るブロック上配置判定ステップ203と、ソフトブロッ
クに属していると判定した場合に多分岐配線の出力端子
の属するソフトブロックへ追加したリピータセルを移動
させるステップ204と、ソフトブロックに属していな
いと判定した場合に多分岐配線の出力端子から最も近い
ソフトブロックへリピータセルを移動させるステップ2
05とから構成されている。
【0035】次に、上記の図2のフローチャートにおけ
る処理を図3を用いて詳しく説明する。
【0036】図3(a)には実施の形態1の説明で用い
る各ブロックの配置位置300〜304が示されてい
る。この状態が図2のフローチャートのブロック配置位
置決定ステップ200が終了した段階である。
【0037】次に、多分岐配線検索ステップ201に移
る。この多分岐配線検索ステップ201により、図3
(a)の配線305が選択される。この選択配線305
は、出力ピン306と入力端子307、308、309
を持つ3分岐の配線である。
【0038】多分岐配線検索ステップ201の実行後、
配線305の入力端子側にリピータセルを追加するリピ
ータセル追加ステップ202に移る。このリピータセル
追加ステップ202により、図3(b)のようにリピー
タセル310、311、312が追加される。
【0039】例として示す配線305が3分岐であるた
め、3個のリピータセルが追加されるが、一般に、n分
岐の配線に対してはn個のリピータセルが追加されるこ
とになる。
【0040】このリピータセルの追加の段階では、追加
したリピータセルの位置は不定である。
【0041】次に、ブロック上配置判定ステップ203
に移る。ここでリピータセル310、311、312を
追加した配線305の出力ピン306がソフトブロック
に属しているか否かを判定する。配線305の出力ピン
306がソフトブロックに属しているなら、ステップ2
04に移る。
【0042】図3(c)はステップ204に移った場合
のリピータセルの移動位置を示す図である。ブロック3
00はソフトブロックである。追加したリピータセル3
10、311、312は配線305の出力ピン306が
属するソフトブロック300内に移動される。この移動
によりブロック間で3分岐していた配線305は、図3
(c)に示すように、配線320、321、322に分
割される。
【0043】一方、ブロック上配置判定ステップ203
の判定でステップ205に移った場合は、図3(d)に
示すように、リピータセル310、311、312は出
力ピン306に最も近いソフトブロック304を検出
し、そのソフトブロック304内にリピータセル31
0、311、312を移動させる。
【0044】このように、n分岐配線をn本の配線に分
離することにより、配線抵抗、配線容量を抑え、配線遅
延を抑制することができる。
【0045】《実施の形態2》実施の形態2は、実施の
形態1における図2のフローチャートにおいて、その多
分岐配線検索ステップ201の実行後に、リピータセル
追加ステップ202として、追加するリピータセルのラ
ンクを決定するステップを新たに付加したものである。
リピータセルのランクは、例えば、図4に示すように、
配線長と分岐数のパラメータに基づいて決定することが
できる。なお、図4は概念的に図示したものである。
【0046】上記のリピータセルのランク決定の処理を
行うことにより、不要に大きなランクのリピータセルを
追加することに起因するブロック内のセル面積の増加を
防止することができる。
【0047】《実施の形態3》図5は実施の形態3のリ
ピータセル配置方法の処理の流れを示すフローチャート
である。
【0048】ブロック配置位置決定ステップ200の実
行後、配線構造から所定の配線長以上の配線を選択する
長距離配線検索ステップ501と、選択配線の配線長と
所定の配線長に基づいて追加するリピータセル数を計算
するリピータセル数計算ステップ502と、前記選択配
線にリピータセルを追加するリピータセル追加ステップ
503と、追加したリピータセルを選択配線の均等分割
位置に仮配置する仮配置ステップ504と、仮配置ステ
ップ504で仮配置した追加リピータセルがソフトブロ
ック上に配置されているか否かを判定するブロック上配
置判定ステップ505と、ブロック上配置判定ステップ
505でソフトブロック上に配置されていないと判定し
た場合に、リピータセルを最も近い位置に位置するソフ
トブロック内に移動させるソフトブロック内移動ステッ
プ506と、ブロック内に移動させたリピータセルをソ
フトブロック内の配線の均等分割位置に配置する均等分
割配置ステップ507とから構成されている。
【0049】次に、上記の図5のフローチャートにおけ
る処理を図6を用いて詳しく説明する。
【0050】図6(a)には実施の形態3の説明に用い
るフロアプランが示されている。IOセルの配置として
600、601、602、603があり、ブロック60
4、605、606、607、608の5ブロックが配
置されている。この状態がブロック配置位置決定ステッ
プ200を終えた状態である。
【0051】次に、長距離配線検索ステップ501に進
む。ここで所定の配線長以上の配線を選択する。ここで
は簡単のために配線609が選択された場合について説
明する。所定の配線長以上の配線609を選択した後、
この選択配線609に追加するリピータセル数を計算す
るリピータセル数計算ステップ502に移る。このリピ
ータセル数計算ステップ502では、 (選択配線の配線長)/(所定の配線長) の演算によって得られた値の整数部分を追加個数として
いる。ここでは追加リピータセル数が「3」である場合
について説明する。
【0052】追加するリピータセル数を決定した後、リ
ピータセル追加ステップ503に移り、選択配線609
に対してリピータセルを3個追加する。選択配線609
にリピータセルを追加した後、仮配置ステップ504に
て選択配線の均等分割位置にリピータセルを仮配置す
る。
【0053】図6(b)に示すように、選択配線609
を直線で配線し直す。つまり、選択配線609の始点と
終点とを直線で結んで直線化し、その直線化配線609
を4等分する位置に追加する3個のリピータセル61
0、611、612を配置する。
【0054】次に、ブロック上配置判定ステップ505
では仮配置したリピータセル610〜612がソフトブ
ロック上に配置されているか否かを判定する。2つの追
加リピータセル611、612はソフトブロック606
に包含される形で配置されている。
【0055】一方、追加リピータセル610はソフトブ
ロック内に包含されるように配置されていないため、ソ
フトブロック内移動ステップ506に移り、追加リピー
タセル610に最も近い位置にあるソフトブロックを検
索する。
【0056】検索方法を図13を用いて説明する。
【0057】図13(a)にはソフトブロック1300
があり、その周りに8つの領域a〜hが定義されてい
る。まず、距離を求めるリピータセルとソフトブロック
1300の位置関係が領域a〜hのどこに含まれている
かを調べる。これは、リピータセルの位置座標と、ソフ
トブロック1300の左下座標(x1,y1)、右上座標
(x2,y2)を用いることにより容易に調べることがで
きる。
【0058】リピータセルとソフトブロックの位置関係
が判明した後、図13(b)に示すように、リピータセ
ルの存在領域に従って距離A〜Hを測定する。領域b、
d、e、gでは、ソフトブロックのブロック辺に対する
垂線の長さであり、領域a、c、f、hでは、ブロック
の頂点までの距離である。
【0059】図6(b)に示したリピータセル610の
場合は、図13(c)に示した、〜の距離を測定す
る。その結果、ソフトブロック607に対しての距離
が最も短いことが分る。従って、リピータセル610は
ソフトブロック607上に配置される。
【0060】ソフトブロック内移動ステップ506まで
終了した状態を図6(c)に示す。
【0061】次に、均等分割配置ステップ507では、
図6(d)に示すように、ソフトブロック607上に配
置した追加リピータセル610をソフトブロック607
内に移動させ、ソフトブロック607内で再び配線を均
等分割する位置に追加リピータセル610を配置する。
【0062】選択配線609は長距離配線であるが、そ
れを直線化配線に変換した上で均等分割位置にリピータ
セル610、611、612を仮配置し、ソフトブロッ
クからはみ出すリピータセルについては、それがソフト
ブロック内に来るようにリピータセルを移動するので、
すなわち、追加したリピータセルのすべてをソフトブロ
ック内に配置するので、必要最小限の数のリピータセル
で配線遅延を充分に軽減することができる。
【0063】《実施の形態4》図7は実施の形態4のリ
ピータセル配置方法の処理の流れを示すフローチャート
である。
【0064】ブロック配置位置決定ステップ200の実
行後、配線構造から所定の配線長以上の配線を選択する
長距離配線検索ステップ501と、選択配線の配線長と
所定の配線長から追加するリピータセル数を計算するリ
ピータセル数計算ステップ502と、前記選択配線にリ
ピータセルを追加するリピータセル追加ステップ503
と、追加したリピータセルを選択配線の均等分割位置に
仮配置する仮配置ステップ504と、仮配置ステップ5
04で仮配置した追加リピータセルがソフトブロック上
に配置されているか否かを判定するブロック上配置判定
ステップ505と、ブロック上配置判定ステップ505
でソフトブロック上に配置されていないと判定した場合
は、リピータセルを最も近いソフトブロックのブロック
辺に内接するように移動させる内接ステップ706と、
内接させたリピータセルをそのリピータセル位置を保持
したままソフトブロック内に移動させるブロック内移動
ステップ707とから構成されている。
【0065】実施の形態4の具体的処理内容を図14を
使用して説明する。
【0066】ブロック上配置判定ステップ505までは
実施の形態3と同様の処理内容である。ブロック上配置
判定ステップ505でソフトブロック上にないリピータ
セルが存在した場合、内接ステップ706に移る。この
内接ステップ706では、図14(a)、(b)に示す
ように、リピータセル1400を最短距離でソフトブロ
ック1402のブロック辺に内接するように移動させ
る。
【0067】ブロック上配置判定ステップ505の判定
によって、追加した全てのリピータセルがソフトブロッ
クに包含されるように移動させた場合、ブロック内移動
ステップ707に移り、リピータセル位置を保持したま
ま、リピータセルをソフトブロック内に移動させる。リ
ピータセル位置を保持したままリピータセルをソフトブ
ロック内に移動させるというのは、それまでは、選択配
線およびその上のリピータセルがブロックの上側(外
側)に位置しているためである。図14では、リピータ
セルを紙面に対して垂直方向に移動させることに相当す
る。
【0068】この場合、ソフトブロック内における配線
の修正の必要性がなく、リピータセルの追加を合理的な
ものとなし得る。
【0069】《実施の形態5》図8は実施の形態5のリ
ピータセル配置方法の処理の流れを示すフローチャート
である。
【0070】ブロック配置位置決定ステップ200の実
行後、配線構造から所定の配線長以上の配線を選択する
長距離配線検索ステップ501と、選択配線の配線長と
所定の配線長に基づいて追加するリピータセル数を計算
するリピータセル数計算ステップ502と、選択配線に
リピータセルを追加するリピータセル追加ステップ50
3と、追加したリピータセルを選択配線の均等分割位置
に仮配置する仮配置ステップ504と、仮配置ステップ
504で仮配置した追加リピータセルがソフトブロック
上に配置されているか否かを判定するブロック上配置判
定ステップ505と、ブロック上配置判定ステップ50
5でソフトブロック上に配置されていないと判定した場
合は、リピータセルを最も近いソフトブロックのブロッ
ク辺に内接させる移動候補位置を計算する移動候補位置
計算ステップ806と、リピータセルの移動距離がある
決められた移動距離である閾値を超えるか否かを判定す
る閾値判定ステップ807と、閾値を超えないならばリ
ピータセルを最も近いソフトブロックのブロック辺に内
接するように移動させる内接ステップ808と、閾値判
定ステップ807で閾値を超えた場合はリピータセルを
候補から削除する削除ステップ809と、ブロック上配
置判定ステップ505の判定において全リピータセルが
ソフトブロック上に存在するようになった場合は、リピ
ータセル位置を保持したままそのリピータセルをブロッ
ク内に移動させるブロック内移動ステップ810とから
構成されている。
【0071】実施の形態5の具体的処理内容を図14を
使用して説明する。
【0072】ブロック上配置判定ステップ505までは
実施の形態3と同様の処理内容である。ブロック上配置
判定ステップ505でソフトブロック上にないリピータ
セルが存在した場合、移動候補位置計算ステップ806
に移る。この移動候補位置計算ステップ806ではリピ
ータセルを最小移動距離でソフトブロックに内接させる
ような移動候補位置を決定する。移動候補位置計算ステ
ップ806の終了後、閾値判定ステップ807に移り、
移動候補位置計算ステップ806で求めた移動候補にお
いてその最小移動距離がある決められた閾値を超えるか
否かを判定する。閾値を超える最小移動距離である場合
は削除ステップ809に移り、そのリピータセルを候補
から削除し、閾値以下の場合は、内接ステップ808に
移り、図14(a)、(b)に示すように、移動させる
リピータセル1400を最短距離でソフトブロック14
02のブロック辺に内接するように移動させる。ブロッ
ク上配置判定ステップ505の判定によって、追加した
全てのリピータセルがソフトブロックに包含されるよう
に移動させた場合、ブロック内移動スップ810に移
り、リピータセル位置を保持したまま、そのリピータセ
ル1400をソフトブロック1402内に移動させる。
【0073】本実施の形態によれば、リピータセルの移
動候補位置を計算し、その移動候補での移動距離が閾値
を超えるときは移動候補から削除し、改めて、閾値を超
えない移動候補を探索するので、リピータセルの移動に
よりブロック間の配線長が大きくなることを抑制でき、
現状のブロック配置位置での最適な位置へリピータセル
を配置することができる。
【0074】《実施の形態6》図9は実施の形態6のリ
ピータセル配置方法の処理の流れを示すフローチャート
である。
【0075】ブロック配置位置決定ステップ200の実
行後、配線構造から所定の配線長以上の配線を選択する
長距離配線検索ステップ501と、選択配線の配線長と
所定の配線長から追加するリピータセル数を計算するリ
ピータセル数計算ステップ502と、選択配線にリピー
タセルを追加するリピータセル追加ステップ503と、
概略配線の経路上で均等距離で追加リピータセルを仮配
置する仮配置ステップ904と、仮配置した追加リピー
タセルを最も近いソフトブロックのブロック辺に内接す
るように移動させる内接ステップ905と、ソフトブロ
ックに内接するように移動させたリピータセルを、その
リピータセル位置を保持したままブロック内に移動させ
るブロック内移動ステップ906とから構成されてい
る。
【0076】次に、上記の図9のフローチャートにおけ
る処理を図15を用いて詳しく説明する。
【0077】図15(a)には実施の形態6の説明に用
いるフロアプランが示されている。IOセルの配置とし
て1500、1501、1502、1503があり、ブ
ロック1504、1505、1506、1507、15
08の5ブロックが配置されている。この状態がブロッ
ク配置位置決定ステップ200を終えた状態である。
【0078】次に、長距離配線検索ステップ501に進
む。ここで所定の配線長以上の配線を選択する。ここで
は簡単のために配線1509が選択された場合について
説明する。所定の配線長以上の選択配線1509を選択
した後、選択配線1509に追加するリピータセル数を
計算するリピータセル数計算ステップ502に移る。こ
のリピータセル数計算ステップ502では、(選択配線
の配線長)/(所定の配線長)で計算した値の整数部分
を追加個数としている。ここでは追加リピータセル数が
「2」である場合について説明する。
【0079】追加するリピータセル数の決定後、リピー
タセル追加ステップ503に移り、配線1509に対し
てリピータセルを2個追加する。配線1509に2つの
リピータセル1510、1511を追加した後、図15
の(b)に示すように、仮配置ステップ904にて、配
線1509の配線経路上にリピータセル1510、15
11を仮配置する。このとき、追加リピータセル151
0、1511は、配線1509を均等分割する位置に配
置される。
【0080】次に、図15(c)に示すように、内接ス
テップ905において追加リピータセル1510、15
11を最小距離の移動でソフトブロック1506に内接
するように配置する。追加した全リピータセルがソフト
ブロックに包含されるように配置した後、ブロック内移
動ステップ5906において追加リピータセル151
0、1511を、そのリピータセル位置を保持したまま
ブロック内に移動させる。
【0081】本実施の形態によれば、ソフトブロック内
における配線の修正の必要性がなく、しかも、ブロック
外の領域での配線経路の修正が必要最小限ですみ、配線
配置を合理的に行うことができる。
【0082】《実施の形態7》図10は実施の形態7の
リピータセル配置方法の処理の流れを示すフローチャー
トである。
【0083】ブロック配置位置決定ステップ200の実
行後、配線構造から所定の配線長以上の配線を選択する
長距離配線検索ステップ501と、選択配線の配線長と
所定の配線長から追加するリピータセル数を計算するリ
ピータセル数計算ステップ502と、選択配線にリピー
タセルを追加するリピータセル追加ステップ503と、
概略配線の経路上で均等距離で追加リピータセルを仮配
置する仮配置ステップ904と、仮配置した追加リピー
タセルがソフトブロック上に配置されているか否かを判
定するブロック上配置判定ステップ505と、ブロック
上配置判定ステップ505でソフトブロック上に配置さ
れていないと判定した場合は、リピータセルの移動候補
位置を計算する移動候補位置計算ステップ806と、リ
ピータセルの移動距離がある決められた移動距離である
閾値を超えるか否かを判定する閾値判定ステップ807
と、閾値を超えないならばリピータセルを最も近いソフ
トブロックのブロック辺に内接するように移動させる内
接ステップ808と、閾値判定ステップ807で閾値を
超えた場合はリピータセルを削除する削除ステップ80
9と、ブロック上配置判定ステップ505の判定におい
て全リピータセルがソフトブロック上に存在するように
なった場合は、リピータセル位置を保持したままそのリ
ピータセルをブロック内に移動させるブロック内移動ス
テップ810とから構成されている。
【0084】実施の形態7の具体的処理内容を図15を
使用して説明する。
【0085】仮配置ステップ904までは実施の形態6
と同様の処理内容である。リピータセルを仮配置した
後、ブロック上配置判定ステップ505に移る。ここ
で、ソフトブロック上にないリピータセルが存在した場
合、移動候補位置計算ステップ806に移る。この移動
候補位置計算ステップ806ではリピータセルを最小移
動距離でソフトブロックに内接させるような移動候補位
置を決定する。移動候補位置計算ステップ806の終了
後、閾値判定ステップ807に移り、移動候補位置計算
ステップ806で求めた移動候補においてその最小移動
距離がある決められた閾値を超えるか否かを判定する。
閾値を超える最小移動距離である場合は削除ステップ8
09に移り、そのリピータセルを候補から削除し、閾値
以下の場合は、内接ステップ808に移り、図15
(c)に示すように、移動させるリピータセル151
0、1511を最短距離でソフトブロック1506のブ
ロック辺に内接するように移動させる。
【0086】ブロック上配置判定ステップ505の判定
によって、追加した全てのリピータセル1510、15
11がソフトブロック1506に包含されるように移動
させた場合、ブロック内移動ステップ810に移り、図
15(d)に示すように、リピータセル1510、15
11を、そのリピータセル位置を保持したまま、ソフト
ブロック1506内に移動させる。
【0087】本実施の形態によれば、内接に向けてのリ
ピータセルの移動候補位置を計算し、その移動候補での
移動距離が閾値を超えるときは移動候補から削除し、改
めて、閾値を超えない移動候補を探索するので、リピー
タセルの移動によりブロック間の配線長が大きくなるこ
とを抑制でき、現状のブロック配置位置での最適な位置
へリピータセルを配置することができる。
【0088】《実施の形態8》図11は実施の形態8の
リピータセル配置方法の処理の流れを示すフローチャー
トである。
【0089】ブロック配置位置決定ステップ200の実
行後、配線構造から所定の配線長以上の配線を選択する
長距離配線検索ステップ501と、選択配線がブロック
上を通過することを許可する条件で概略配線する最短距
離概略配線ステップ1102と、選択配線がソフトブロ
ック上を通過しているか否かを判定するブロック上通過
判定ステップ1103と、ソフトブロック上を選択配線
が通過しているなら、そのソフトブロック上の選択配線
においてそのソフトブロックと重なる位置でリピータセ
ルを追加するリピータセル追加ステップ1104と、追
加したリピータセル位置を保持したまま、リピータセル
をソフトブロック内に移動させるブロック内移動ステッ
プ1105とから構成されている。
【0090】次に、上記の図11のフローチャートにお
ける処理を図16を用いて詳しく説明する。
【0091】図16(a)には実施の形態8の説明に用
いるフロアプランが示されている。IOセルの配置とし
て1600、1601、1602、1603があり、ブ
ロック1604、1605、1606、1607、16
08の5ブロックが配置されている。この状態がブロッ
ク配置位置決定ステップ200を終えた状態である。
【0092】次に、長距離配線検索ステップ501に進
む。ここで所定の配線長以上の配線を選択する。ここで
は簡単のために配線1609が選択された場合について
説明する。配線選択後、最短距離概略配線ステップ11
02に移り、選択配線1609をソフトブロック上を配
線できる条件で配線し直す(再配線)。この状態が図1
6(b)である。
【0093】次に、ブロック上通過判定ステップ110
3に移り、最短距離の概略配線がソフトブロック上を通
過しているか否かを判定する。図16(b)より、ソフ
トブロック1606、1607上を通過しているのが分
かる。
【0094】次いで、リピータセル追加ステップ110
4に移り、図16(c)に示すように、ソフトブロック
1606、1607上を通る最短距離の概略配線を均等
分割する位置にリピータセル1610,1611を追加
する。リピータセル1610、1611を追加した後、
ブロック内移動ステップ1105に移り、図16(d)
に示すように、リピータセル位置を保持したまま、その
リピータセルをソフトブロック1606、1607の内
部に移動させる。
【0095】本実施の形態によれば、最短距離の概略配
線に変換した上でリピータセルを追加するので、配線抵
抗、配線容量を抑えることによる配線遅延の抑制を効果
的なものすることができる。また、ブロック間を横切る
配線の減少により、トップ階層のレイアウトの容易性を
高めることができる。
【0096】《実施の形態9》図12は実施の形態9の
リピータセル配置方法の処理の流れを示すフローチャー
トである。
【0097】ブロック配置位置決定ステップ200の実
行後、配線構造から所定の配線長以上の配線を選択する
長距離配線検索ステップ501と、選択配線がブロック
上を通過することを許可する条件で概略配線する最短距
離概略配線ステップ1102と、選択配線がソフトブロ
ック上を通過しているか否かを判定するブロック上通過
判定ステップ1103と、ソフトブロック上を選択配線
が通過しているなら、そのソフトブロックのブロック辺
と選択配線が交差するブロック辺に対して内接するよう
にリピータセルを追加するリピータセル追加ステップ1
204と、追加したリピータセル位置を保持したまま、
リピータセルをソフトブロック内に移動させるブロック
内移動ステップ1105とから構成されている。
【0098】次に、上記の図12のフローチャートにお
ける処理を図17を用いて詳しく説明する。
【0099】図12のフローチャートのブロック上通過
判定ステップ1103までは図11のフローチャートな
らびに実施の形態8の処理内容と同様である。リピータ
セル追加ステップ1204でソフトブロック上の配線に
リピータセルを追加する。
【0100】この処理内容を図17を用いて説明する
と、図17(a)に示すように、ソフトブロック170
0〜1702が存在し、図中に示す配線1703のよう
に最短距離概略配線ステップ1102を実行したとす
る。このとき、概略配線1703が交差するソフトブロ
ック1701、1702のブロック辺に内接するように
リピータセル1710〜1713を追加し配置する。図
17の例では図17(b)に示すように、ブロック17
01の右ブロック辺と下ブロック辺、および、ブロック
1702の上ブロック辺と左ブロック辺に内接するよう
にリピータセル1710〜1713が配置される。
【0101】このようにしてリピータセルを追加、配置
した後、ブロック内移動ステップ1105で追加リピー
タセル1710〜1713をそのリピータセル位置を保
持したまま、ブロック1701、1702内に移動させ
る。
【0102】本実施の形態によれば、ソフトブロック内
における最短距離の概略配線の配線の自由度が高いもの
となる。
【0103】
【発明の効果】以上、説明したように本発明によれば、
ブロック配置位置を決定し概略配線を行った後に、配線
構造に応じたリピータセルの挿入を行うが、ブロック間
の配線のみを考慮してリピータセルの追加を行うので、
全ての設計データが揃っている必要はなく、設計早期の
段階でブロック間のタイミング的に問題となる箇所に対
して適切な処置を講じることができる。
【0104】また、分岐配線を複数の配線に分割するこ
とにより、配線抵抗、配線容量を抑え、配線遅延を抑制
することができる。
【0105】また、分岐配線から分割して作る複数の配
線を可及的に短くすることができ、配線遅延の抑制をよ
り効果的なものとする。
【0106】また、分岐配線がハードブロックから出力
されているという条件下で、分岐配線から分割して作る
複数の配線を可及的に短くすることができ、この条件下
で配線遅延の抑制をより効果的なものとする。
【0107】また、リピータセルのランクについて、選
択した分岐配線の配線長と分岐数に基づいて最適なラン
クを決定することにより、不要に大きなランクのリピー
タセルを追加することに起因するブロック内のセル面積
の増加を防止することができる。
【0108】また、長距離配線であってもリピータセル
の追加配置により配線遅延を軽減できるが、追加したリ
ピータセルのすべてをソフトブロック内に配置するの
で、必要最小限の数のリピータセルで配線遅延を充分に
軽減することができる。
【0109】また、ソフトブロック内における配線の修
正の必要性がなく、リピータセルの追加を合理的なもの
となし得る。
【0110】また、リピータセルの移動候補位置を計算
し、その移動候補での移動距離が閾値を超えるときは移
動候補から削除し、改めて、閾値を超えない移動候補を
探索する。これにより、最適な位置へリピータセルを配
置することができる。
【0111】また、ソフトブロック内における配線の修
正の必要性がなく、しかも、ブロック外の領域での配線
経路の修正が必要最小限ですみ、配線配置を合理的に行
うことができる。
【0112】また、内接に向けてのリピータセルの移動
候補位置を計算し、その移動候補での移動距離が閾値を
超えるときは移動候補から削除し、改めて、閾値を超え
ない移動候補を探索する。これにより、最適な位置へリ
ピータセルを配置することができる。
【0113】また、最短距離の概略配線に変換した上で
リピータセルを追加するので、配線抵抗、配線容量を抑
えることによる配線遅延の抑制をより効果的なものする
ことができる。
【0114】また、ソフトブロック内における最短距離
の概略配線の配線の自由度が高いものとなる。
【0115】また、ブロック間を横切る配線が減少する
ため、トップ階層のレイアウトの容易性を高めることが
できる。
【図面の簡単な説明】
【図1】 本発明におけるリピータセル配置方法の処理
の流れを示した基本のフローチャート
【図2】 本発明の実施の形態1のリピータセル配置方
法の処理の流れを示すフローチャート
【図3】 本発明の実施の形態1の説明で用いる各ブロ
ックの配置位置図
【図4】 本発明の実施の形態2における配線長と配線
分岐数から追加するリピータセルのランクを決定する図
【図5】 本発明の実施の形態3のリピータセル配置方
法の処理の流れを示すフローチャート
【図6】 本発明の実施の形態3のリピータセル配置方
法の処理を説明するフロアプラン図
【図7】 本発明の実施の形態4のリピータセル配置方
法の処理の流れを示すフローチャート
【図8】 本発明の実施の形態5のリピータセル配置方
法の処理の流れを示すフローチャート
【図9】 本発明の実施の形態6のリピータセル配置方
法の処理の流れを示すフローチャート
【図10】 本発明の実施の形態7のリピータセル配置
方法の処理の流れを示すフローチャート
【図11】 本発明の実施の形態8のリピータセル配置
方法の処理の流れを示すフローチャート
【図12】 本発明の実施の形態9のリピータセル配置
方法の処理の流れを示すフローチャート
【図13】 本発明の実施の形態におけるリピータセル
とソフトブロックの距離計算の説明図
【図14】 本発明の実施の形態におけるリピータセル
を内接して配置する処理の説明に用いる図
【図15】 本発明の実施の形態6、7のリピータセル
配置方法の処理を説明するフロアプラン図
【図16】 本発明の実施の形態8のリピータセル配置
方法の処理を説明するフロアプラン図
【図17】 本発明の実施の形態9のリピータセル配置
方法におけるリピータセル追加ステップを説明するため
の図
【符号の説明】
100 配置構造検索ステップ 101 リピータセル追加ステップ 102 リピータセル配置位置決定ステップ 200 ブロック配置位置決定ステップ 201 多分岐配線検索ステップ 202 リピータセル追加ステップ 203 ブロック上配置判定ステップ 501 長距離配線検索ステップ 502 リピータセル数計算ステップ 503 リピータセル追加ステップ 504 仮配置ステップ 505 ブロック上配置判定ステップ 506 ソフトブロック内移動ステップ 507 均等分割配置ステップ 706 内接ステップ 707 ブロック内移動ステップ 806 移動候補位置計算ステップ 807 閾値判定ステップ 808 内接ステップ 809 削除ステップ 810 ブロック内移動ステップ 904 仮配置ステップ 905 内接ステップ 906 ブロック内移動ステップ 1102 最短距離概略配線ステップ 1103 ブロック上通過判定ステップ 1104 リピータセル追加ステップ 1105 ブロック内移動ステップ 1204 リピータセル追加ステップ

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 ブロック配置位置の決定後に、概略配線
    を行った段階で配線構造からリピータセルを追加する箇
    所を選択する配線構造検索ステップと、 前記配線構造検索ステップの実行後に前記選択配線に配
    線遅延を軽減するためのリピータセルを挿入するリピー
    タセル追加ステップと、 前記リピータセル追加ステップの実行後に前記追加した
    リピータセルを最適な位置に移動させるリピータセル配
    置位置決定ステップとを含むことを特徴とするリピータ
    セル配置方法。
  2. 【請求項2】 前記配線構造検索ステップは、分岐配線
    を選択するものとし、かつ、 前記リピータセル追加ステップは、前記検索した分岐配
    線を複数に分割するようにリピータセルを追加するもの
    とすることを特徴とする請求項1に記載のリピータセル
    配置方法。
  3. 【請求項3】 前記リピータセル配置位置決定ステップ
    は、前記選択した分岐配線がソフトブロックから出力さ
    れている場合に、前記追加したリピータセルを前記分割
    した複数の配線に沿って前記ソフトブロック内に移動さ
    せるものとすることを特徴とする請求項2に記載のリピ
    ータセル配置方法。
  4. 【請求項4】 前記リピータセル配置位置決定ステップ
    は、前記選択した分岐配線がハードブロックから出力さ
    れている場合に、前記ハードブロックの出力ピンから最
    短距離の位置にあるソフトブロックを検出し、前記追加
    したリピータセルを前記分割した複数の配線に沿って前
    記最短距離の位置にあるソフトブロック内に移動させる
    ものとすることを特徴とする請求項2に記載のリピータ
    セル配置方法。
  5. 【請求項5】 前記リピータセル追加ステップは、前記
    選択した分岐配線の配線長と分岐数に基づいて最適なラ
    ンクのリピータセルを追加するものとすることを特徴と
    する請求項2から請求項4までのいずれかに記載のリピ
    ータセル配置方法。
  6. 【請求項6】 前記配線構造検索ステップは、前記概略
    配線のうちで所定の配線長以上の配線を選択するものと
    し、かつ、 前記リピータセル追加ステップは、前記選択配線の配線
    長と所定の配線長に基づいて追加すべきリピータセル数
    を計算するものとし、かつ、 前記リピータセル配置位置決定ステップは、前記選択配
    線をその始点と終点を直線で結んで直線化し、その直線
    化配線の経路上でネットを均等分割した位置に前記リピ
    ータセルを仮配置し、前記仮配置したリピータセルを最
    も近いソフトブロック内に移動させ、前記ソフトブロッ
    ク内で再び配線を均等分割するようにリピータセルを配
    置するものとすることを特徴とする請求項1に記載のリ
    ピータセル配置方法。
  7. 【請求項7】 前記リピータセル配置位置決定ステップ
    は、最短距離に位置するソフトブロックのブロック辺に
    内接してリピータセルを配置することを特徴とする請求
    項6に記載のリピータセル配置方法。
  8. 【請求項8】 前記リピータセル配置位置決定ステップ
    は、前記仮配置のリピータセルの移動につき移動距離の
    閾値を設け、閾値を超えるときは前記リピータセルの移
    動は行わないものとすることを特徴とする請求項6また
    は請求項7に記載のリピータセル配置方法。
  9. 【請求項9】 前記配線構造検索ステップは、前記概略
    配線のうちで所定の配線長以上の配線を選択するものと
    し、かつ、 前記リピータセル追加ステップは、前記選択配線の配線
    長と所定の配線長に基づいて追加すべきリピータセル数
    を計算するものとし、かつ、 前記リピータセル配置位置決定ステップは、前記選択配
    線の経路上でネットを均等分割した位置に前記リピータ
    セルを仮配置し、前記仮配置したリピータセルを最も近
    いソフトブロックに内接するように移動させ、その位置
    を保持したまま前記リピータセルをブロック内に移動さ
    せるものとすることを特徴とする請求項1に記載のリピ
    ータセル配置方法。
  10. 【請求項10】 前記リピータセル配置位置決定ステッ
    プは、前記リピータセルの移動につき移動距離の閾値を
    設け、閾値を超えるときは前記リピータセルの移動は行
    わないことを特徴とする請求項9に記載のリピータセル
    配置方法。
  11. 【請求項11】 前記配線構造検索ステップは、前記選
    択配線の結果から所定の配線長以上の配線を選択し、前
    記選択配線を前記ソフトブロック上を通過することを許
    す条件で最短距離に概略配線するものとし、かつ、 前記リピータセル追加ステップは、前記ソフトブロック
    上を通過する前記最短距離の概略配線にリピータセルを
    追加するものとし、かつ、 前記リピータセル配置位置決定ステップは、前記リピー
    タセルの位置を保持したまま前記ソフトブロック内に前
    記リピータセルを移動させるものとすることを特徴とす
    る請求項1に記載のリピータセル配置方法。
  12. 【請求項12】 前記リピータセル追加ステップは、前
    記最短距離の概略配線が前記ソフトブロックのブロック
    辺と交差するそのブロック辺に対して前記リピータセル
    を追加するものとすることを特徴とする請求項11に記
    載のリピータセル配置方法。
JP2001327511A 2001-10-25 2001-10-25 リピータセル配置方法 Pending JP2003132111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001327511A JP2003132111A (ja) 2001-10-25 2001-10-25 リピータセル配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001327511A JP2003132111A (ja) 2001-10-25 2001-10-25 リピータセル配置方法

Publications (1)

Publication Number Publication Date
JP2003132111A true JP2003132111A (ja) 2003-05-09

Family

ID=19143731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001327511A Pending JP2003132111A (ja) 2001-10-25 2001-10-25 リピータセル配置方法

Country Status (1)

Country Link
JP (1) JP2003132111A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494162A (zh) * 2008-01-24 2009-07-29 索尼株式会社 半导体装置的制造方法、制造程序及制造系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494162A (zh) * 2008-01-24 2009-07-29 索尼株式会社 半导体装置的制造方法、制造程序及制造系统

Similar Documents

Publication Publication Date Title
JP3076410B2 (ja) 半導体集積回路の設計方法
US6966045B2 (en) Method and computer program product for estimating wire loads
Huang et al. Partitioning-based standard-cell global placement with an exact objective
US5984510A (en) Automatic synthesis of standard cell layouts
US5987086A (en) Automatic layout standard cell routing
JP5609364B2 (ja) 集積回路設計装置、集積回路設計方法、及び集積回路設計プログラム
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
US6857107B2 (en) LSI layout method and apparatus for cell arrangement in which timing is prioritized
US6651237B2 (en) System and method for H-Tree clocking layout
CN116070575A (zh) 一种芯片布线优化方法及软件系统
CN109933857B (zh) 感知集成电路布局信息的时钟树主干拓扑生成方法及系统
US7148135B2 (en) Method of designing low-power semiconductor integrated circuit
US20180068907A1 (en) Integrated circuit designing system and a method of manufacturing an integrated circuit
Hsu et al. Multi-layer global routing considering via and wire capacities
US9183343B1 (en) Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
JP2005149273A (ja) 半導体集積回路のフロアプラン装置及びフロアプラン方法
Ran et al. Via-configurable routing architectures and fast design mappability estimation for regular fabrics
JP2003132111A (ja) リピータセル配置方法
JP3433025B2 (ja) モジュール配置方法
Ng et al. A hierarchical floor-planning, placement, and routing tool for sea-of-gates designs
US6584605B1 (en) Method for forming a relative placement of components of an integrated circuit using a structural similarity group
JP4490006B2 (ja) 自動配線方法,自動配線処理装置および自動配線処理プログラム
US20070174803A1 (en) Method for concurrent search and select of routing patterns for a routing system
JPH07121600A (ja) 配線経路処理方法
JP2003208454A (ja) 半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529