JP4490006B2 - 自動配線方法，自動配線処理装置および自動配線処理プログラム - Google Patents
自動配線方法，自動配線処理装置および自動配線処理プログラム Download PDFInfo
- Publication number
- JP4490006B2 JP4490006B2 JP2001254113A JP2001254113A JP4490006B2 JP 4490006 B2 JP4490006 B2 JP 4490006B2 JP 2001254113 A JP2001254113 A JP 2001254113A JP 2001254113 A JP2001254113 A JP 2001254113A JP 4490006 B2 JP4490006 B2 JP 4490006B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- layer
- prohibited
- prohibited area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，計算機によるＬＳＩやプリント板の配線設計において，今まで配線できなかった回路でも配線可能にしたり，時間がかかっていた回路を速く配線するための自動配線方法，自動配線処理装置および自動配線処理プログラムに関するものである。
【０００２】
【従来の技術】
自動配線においては，特に大規模な配線問題において配線領域全体を一度に正確に処理することが，計算機のメモリ使用量の制約から不可能になってしまったため，全体的な配線経路を決定する概略配線と，正確に細かい経路を決定する詳細配線という２つの段階に分けて配線を行うのが一般的である。
【０００３】
概略配線では，配線領域全体を一度に処理するが，例えば細かい配線禁止の形状は考慮しない，各層毎に決められている主配線方向しか配線しない，小さな領域を単純化した一つの代表点にする，といったモデルの簡単化を行い，一度に使用できるメモリ使用量に抑えて処理を進める。
【０００４】
詳細配線では，正確に配線を行うが，配線領域を分割して少しずつ配線を行うことで，一度に使用できるメモリ使用量に抑えて処理を行う。
【０００５】
各配線層は，主配線方向と呼ばれる好ましい配線方向を持っており，配線は，できるだけその方向に沿って行う。ここでは，主配線方向以外の方向を従配線方向と呼ぶことにする。従配線方向へ長く配線することは，主配線方向への多くの配線を阻害することになるので，通常は短い距離しか従配線方向へは配線しないようにする。これによって配線密度を上げる。
【０００６】
特に概略配線では，短い配線を表現できない簡単化したモデルを用いるので，従配線方向の配線を行わないのが普通である。このため，一般的に概略配線では，プログラムのアルゴリズムやデータ構造として，従配線方向の配線を行うことができないようにしているものが多い。
【０００７】
【発明が解決しようとする課題】
図１４は，従来の概略配線方式による配線結果の例であって，図１４の（ａ）は第２配線層，（ｂ）は第３配線層を示している。図中のＡ点とＢ点とを配線でつなぐものとする。１０１は電源リングの配線禁止領域，１０２はマクロセルの配線禁止領域である。第２配線層において，Ａ−Ｂ間を配線するためには，電源リングの配線禁止領域１０１を通らないように配線を行う必要があるため，第２配線層から第３配線層を経由した配線が必要になる。ここで，第２配線層の主配線方向はｘ軸方向であり，第３配線層の主配線方向はｙ軸方向である。
【０００８】
従来の概略配線方式による配線では，一般に主配線方向の配線処理だけを行うので，第２配線層のＡ点からビア２０１を経由して第３配線層へ移り，第３配線層ではビア２０１からビア２０３，次に第２配線層へ戻ってビア２０３からビア２０４，さらに第３配線層では，ビア２０４からビア２０２，第２配線層へ戻ってビア２０２からＢ点へと配線が行われていた。
【０００９】
したがって，従来の技術では，次のような問題があった。
１．概略配線の最中は，従配線方向の配線を通常は行わないので，図１４のような場合に，長い迂回経路の解しか見つけることができなかった。
２．また，概略配線中は，電源リングの配線領域１０１やマクロセルの配線禁止領域１０２の間の細い領域などのような特定の領域（例えば図１４のＨの領域）が非常に混雑することが多く，その混雑は，従配線方向に配線しない限り解消できないにもかかわらず，無駄に配線解消の計算をして，計算時間が長くかかってしまうことがあった。
３．また，概略配線で従配線方向を許す方式もあるが，この場合には，処理速度が著しく悪化する傾向があった。
４．また概略配線で従配線方向を許しても，従配線方向の配線はそこを走る主配線方向の多くの線分に邪魔されて配線できないことが多かった。
５．また，詳細配線の際に，配線領域が大きく配線経路全体が入るような場合には，図１４のようなケースにおいて，第２配線層ではＡからビア２０１と，ビア２０２から点Ｂへの配線，第３配線層ではビア２０１からビア２０２への配線というような短い経路を見つけられることがあったが，詳細配線において配線領域を広くすることは，メモリ使用量を増やし，配線速度を悪化させる原因になった。
【００１０】
本発明は上記問題点の解決を図り，概略配線で主配線方向と異なる方向の配線を，少ないプログラムの変更で，処理速度をほとんど落すことなく実現し，従来配線できなかった回路を配線し，配線できても時間がかかっていた回路を速く配線できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明は，ＬＳＩやプリント板の概略配線において，特定の配線禁止領域を，その配線禁止領域の定義された配線層とは主配線方向が異なる他の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない層に移動することにより，配線禁止領域を移動した移動先の領域を，移動元の配線禁止領域を乗り越えて配線するための配線領域として確保して概略配線を実施し，詳細配線時に元の配線層に戻すことで，主配線方向とは異なる方向の配線を，容易に発生させることができるようにする。
【００１２】
移動対象の配線禁止領域を求める場合，例えば配線禁止領域の外接矩形における従配線方向の長さと主配線方向の長さとの比，または従配線方向の長さが，所定の値よりも大きい形状の配線禁止領域を最初に見つけ，例えば主配線方向の配線を著しく阻害する形状の配線禁止部分を最初に見つける。見つけたならば，それを他の層へ移動する。
【００１３】
また，移動する配線禁止領域をビア敷設可能な幅だけ大きくしてから，他の層に，配線禁止が一切ないことを調べて，それを他の層へ移動する。移動する配線禁止領域をビア幅の分太らせて，移動可否を検査することにより，詳細配線時に元の配線層に戻したときにビアを敷設できなくなるようなことを回避できる。
【００１４】
また，配線禁止領域を移動した層の反対側の層との間にビアのみの禁止を行うことにより，配線できないパターンの発生を抑える。
【００１５】
また，移動してきた配線禁止領域が，配線に必要な領域を塞ぐことのないように，配線に必要な領域にはあらかじめマークを付けておき，そのマークを付けた部分への移動を禁止する。
【００１６】
また，配線禁止領域が移動していった先の配線層の領域の情報を詳細配線に引き継ぎ，詳細配線で配線する際に，配線禁止領域が移動してきた元の領域の主配線方向の配線アルゴリズムや配線コストを詳細配線に用いる。
【００１７】
【発明の実施の形態】
図１は，本発明の実施の形態に係るシステム構成例を示す。自動配線処理装置１０は，ＣＰＵおよびメモリなどからなり，配線対象の配線データ１７を入力し，自動配線した結果の配線結果データ１８を出力する。
【００１８】
自動配線処理装置１０は，自動配線を行うためのソフトウェアプログラムを利用した手段として，配線データ１７を入力する配線データ入力部１１，禁止の移動処理部１２，概略配線処理部１３，移動した禁止の後処理と詳細配線の前処理部１４，詳細配線処理部１５，および配線結果データ１８を出力する配線結果出力部１６を備える。以上の手段は，計算機と，その計算機にインストールされ実行されるソフトウェアプログラムとによって実現することができ，そのプログラムは，計算機が読み取り可能な可搬媒体メモリ，半導体メモリ，ハードディスク等の適当な記録媒体に格納することができる。
【００１９】
これらのうち，配線データ入力部１１，概略配線処理部１３，詳細配線処理部１５および配線結果出力部１６は，概略配線と詳細配線を行う２段階の配線処理を行うシステムと同様な処理を行う。詳細配線処理部１５では，配線可能な線をグリッドで表した配線領域に対して詳細な配線を行う。概略配線処理部１３では，全体の配線領域を，詳細配線における何個かのグリッドを集めたグリッド群で分割し，例えば一つのグリッド群内に縦・横方向にそれぞれ８個のグリッドが並ぶ場合には，一つのグリッド群内に縦・横方向にそれぞれ８本の配線が可能であるとして，おおまかな配線処理を行う。配線層ごとに主配線方向と従配線方向とが定められており，概略配線処理部１３では，原則として主配線方向のみの配線処理を行うことにより，配線密度を上げるとともに，配線処理速度を向上させることを図っている。これらの概略配線処理部１３および詳細配線処理部１５の処理については，従来から種々の方式が知られているので，ここでのこれ以上の詳細な説明は省略する。
【００２０】
本発明に特有の部分は，特に禁止の移動処理部１２と移動した禁止の後処理と詳細配線の前処理部１４の処理に関する部分であるので，以下ではこの部分を中心に詳しく説明する。
【００２１】
図２は，本発明の配線方式による配線結果の例を示す。図３は，図２におけるＡ，Ｂの周辺を拡大して示した図である。
【００２２】
図２の（ａ）は第２配線層，（ｂ）は第３配線層を示し，図中のＡ点とＢ点とを配線でつなぐものとする。ここでは配線禁止として，電源リングの配線禁止領域１０１，マルロセルの配線禁止領域１０２がある。Ａ−Ｂ間を配線するためには，電源リングの配線禁止領域１０１を通らないように配線する必要があるため，第２配線層から他の層（例えば第３配線層）を経由した配線が必要になる。ここで，第２配線層の主配線方向はｘ軸方向であり，第３配線層の主配線方向はｙ軸方向である。
【００２３】
従来の概略配線方式による配線では，図１４で説明したように，長い迂回経路の解しか見つけることができなかった。好ましい配線経路は，図２に示すように，第３配線層の主配線方向がｙ軸方向であっても，第３配線層において，ビア２０１とビア２０２とを配線３０３によってつなぐことである。すなわち，図３（ｂ）に示すように，Ａ点→配線３０１→ビア２０１→配線３０３→ビア２０２→配線３０２→Ｂ点というような配線経路が望ましい。
【００２４】
そこで 本発明では，概略配線を開始する前に，他の層へ移動するべき配線禁止領域（以下，単に「禁止」ともいう）を求めて，それを他の層へ移動した配線モデルを生成する。これは，移動先の配線領域を，移動元の配線禁止を乗り越えて配線するための配線領域として確保することを意味している。
【００２５】
図３（ａ）のＡ点とＢ点とを配線する場合に，図３（ｂ）のような配線経路が望ましいが，この経路は，第３配線層で従配線方向に配線を行う必要がある。従来の多くの概略配線では，従配線方向の配線ができないため，この（ｂ）の配線経路を見つけるのは難しい。本発明では，図３（ｃ）に示す配線モデルのように，第２配線層における配線禁止領域１０１を第３配線層に移動するモデル化を行い，これに対して概略配線を行い，概略配線が終了して，詳細配線を行う段階で第３配線層に移動した配線禁止領域１０１’を元の第２配線層の配線禁止領域１０１に戻し，図３（ｂ）に示す配線を実現する。
【００２６】
第３配線層に，第２配線層の配線禁止領域１０１を移動することによって，移動後の配線禁止領域１０１’を第３配線層での概略配線に使用させないように確保している。
【００２７】
詳細配線では，図３の（ｃ）のように行われた概略配線結果を，従来のようにそのまま普通に再配線しても，図３の（ｂ）のように配線される可能性は高いが，どの領域を図３の（ｃ）のように変換したかはわかっているので，その部分を詳細配線の前に図３の（ｂ）のように変換することは，通常の経路探索の計算量に比べて遥かに少ない計算量で行うことができる。
【００２８】
本発明の方式では，概略配線時は，依然主配線方向の配線しか行わないにもかかわらず，結果として従配線方向を許した配線を実現していることになる。主配線方向の配線しか行わないため，既存のプログラムを大きく変更する必要がない。従配線方向の探索を行うことは経路探索の計算量を増やすため配線速度の低下を招くが，本方式では経路探索の計算量は一切増加しない。従来，従配線方向の探索を行っても，そこに先に配線された主配線方向の線分が障害物となって，従配線方向に配線することができないことが多かったが，本方式では概略配線において主配線方向の配線しかないので，そのようなことも起きない。
【００２９】
本実施の形態では，概略配線終了後に，本方式により移動した禁止のあった領域を通過している線分をすべて，その禁止の移動先の配線層へ移動し，両端をビアで接続する。すなわち，図３の（ｃ）の状態を，（ｂ）の状態へ変換する。これを行うことで，行わない場合に比べ，詳細配線の配線時間を短縮したり，図３（ｂ）の配線結果を確実に発生することができるようになる。
【００３０】
なお，本実施の形態では，概略配線の前に配線禁止の移動を行っているが，概略配線の中で行われるマップと呼ばれる配線禁止位置の計算の際に，配線禁止の移動を行ってもよい。
【００３１】
以下，本発明の実施の形態をさらに詳しく説明する。
【００３２】
〔第１の実施の形態〕
図４は，第１の実施の形態の処理フローチャートである。ステップＳ１では，各配線禁止（領域）について，主配線層の配線を著しく阻害する形状の禁止を調べる。
【００３３】
図５は，主配線層の配線を著しく阻害する形状の例を説明する図である。主配線層の配線を著しく阻害する形状の禁止かどうかの判断は，例えば配線禁止領域１０３が矩形にて定義されている場合には，主配線方向の長さをＬ１，従配線方向の長さをＬ２としたとき，従配線方向の長さＬ２が主配線方向の長さＬ１に比べてかなり長いときに，配線を著しく阻害する形状の禁止であると認定することによって行う。配線禁止領域１０３が矩形にて定義されていない場合には，例えばその配線禁止領域の外接矩形における主配線方向の長さＬ１と従配線方向の長さＬ２とを比較することや，配線禁止領域を矩形に近い形状に分割して，主配線方向の長さＬ１と従配線方向の長さＬ２とをそれぞれ分割した配線禁止領域に対して定め，それらを比較することが考えられる。また，主配線方向の長さＬ１は考慮しないで，従配線方向の長さＬ２だけで判断してもよい。
【００３４】
具体的には，主配線方向の長さＬ１と従配線方向の長さＬ２に対して，
Ｌ１＜１０×Ｌ２
を満たす場合や，
Ｌ２＞定数Ｋ
を満たす場合などに，その配線禁止は主配線層の配線を著しく阻害する形状の禁止であると判断する。定数Ｋは，判定のためのあらかじめ定められた設定値である。
【００３５】
ステップＳ２の判定により，主配線層の配線を著しく阻害する形状の禁止の場合に他の層に移動すべき禁止としてステップＳ３へ進み，そうでない場合には，ステップＳ６に進む。
【００３６】
ステップＳ３では，移動するべき禁止に相当する他の層の領域に配線禁止等の障害物がないかどうかを調べる。配線禁止等の障害物がある場合には，ステップＳ５の禁止の移動処理を行わない（ステップＳ４）。障害物がない場合には，ステップＳ５において，ステップＳ１で検出した主配線層の配線を著しく阻害する形状の禁止を他の層の領域に移動し，その移動した情報を記憶する。
【００３７】
ステップＳ６では，処理中の配線層にまだ配線禁止があるかどうかを調べ，まだある場合にはステップＳ１へ戻り，同様に処理を繰り返す。すべての配線禁止について調べたなら，ステップＳ７へ進み，配線禁止移動後の配線モデルについて，概略配線の処理を行う。ここでの概略配線の処理については周知の技術を用いることができるので説明を省略する。
【００３８】
ステップＳ８では，概略配線の結果について，移動する前の配線禁止領域を通過している線分を，移動先の層へ移動し，移動先の層の線分の両端と，現在処理している層の対応する配線の線分とをビアで接続する。
【００３９】
ステップＳ９では，他の層へ移動した配線禁止領域を元に戻す。ステップＳ１０では，概略配線を行った後の配線禁止領域を元に戻した結果について詳細配線を行う。詳細配線の詳しい説明については，周知の技術を用いることができるので説明を省略する。詳細配線が終了したならば，配線終了となる。
【００４０】
〔第２の実施の形態〕
図６は，第２の実施の形態の処理フローチャートである。図７は，第２の実施の形態を説明するための図である。
【００４１】
第２の実施の形態において，第１の実施の形態と異なる点は，ステップＳ１３の処理が加わっていることである。他は，第１の実施の形態で説明した処理と同様である。ステップＳ１３では，他の層へ移動すべき配線禁止があった場合，禁止の主配線方向に直交するすべての辺を，ビアの幅と必要なクリアランスの分だけ拡大する。
【００４２】
例えば図７（ａ）に示す配線例において，好ましい配線結果は図７（ｂ）のとおりであるが，第２配線層から第３配線層を経由して，第２配線層に配線するには，ビア２０１，２０２とクリアランス分の領域が必要になる。そこで，本実施の形態では，移動前の配線禁止領域１０１を，図７（ｃ）および（ｄ）に示すように，移動先の主配線方向と直交する辺だけは，ビアを打つのに必要な大きさ分だけ拡大して移動する。ビアを打つのに必要な大きさは，ビアの直径の他にビアを禁止から決められた間隔だけ離すためのクリアランス等を含む。図７では，ｘ軸方向の幅は拡大してあるが，ｙ軸方向の幅は拡大していない。この拡大により，確実に図７（ｂ）のような好ましい配線経路に必要な領域を確保することができるようになる。
【００４３】
〔第３の実施の形態〕
図８は，第３の実施の形態の処理フローチャートである。図９は，第３の実施の形態を説明するための図である。
【００４４】
第３の実施の形態において，第１の実施の形態と異なる点は，ステップＳ３６の処理が加わっていることである。他は，第１の実施の形態で説明した処理と同様である。ステップＳ３６では，他の層へ配線禁止を移動した後，その配線禁止を移動した先と逆側の層間にビア禁止を発生する。
【００４５】
すなわち，図９（ａ）に示すように，例えば第２配線層から第３配線層へ配線禁止領域１０１を移動させたときに，移動させた方向の反対側の第１配線層と第２配線層との間に，ビアだけを禁止するビア禁止領域４０１を発生させる。もし，このビア禁止を発生させない場合には，図９（ｂ）のように，移動させた方向の反対側の第１配線層から，移動させる前の領域の配線へビア２０５を使って接続する配線経路が生成されることがある。ところが，これは図９（ｃ）のように，移動先の第３配線層へビア２０５’，２０６’を使って接続することを意味しており，これではビア２０５’が配線禁止領域１０１’を貫通しなければならなくなる。配線禁止領域は一般にビアも禁止されているため，図９（ｃ），すなわち図９（ｂ）の配線は実際には配線することができない。
【００４６】
そこで，第３の実施の形態では，ビア禁止を移動先と逆側の層間に生成することにより，このような実際には配線できない配線経路の発生を回避することを可能としている。
【００４７】
〔第４の実施の形態〕
図１０は，第４の実施の形態の処理フローチャートである。図１１は，第４の実施の形態を説明するための図である。
【００４８】
第４の実施の形態において，第１の実施の形態と異なる点は，配線禁止を移動させたときに，端子の引き出し部分などをブロックしてしまい配線ができなくなるような事態を抑制するために，あらかじめ端子の引き出し方向などにマークを付けておき，禁止を移動する際にマークを障害物と同様に扱い，マークを避けるようにしている点である。
【００４９】
例えば図１１（ａ）に示すように，マクロセル１０５の端子が特定の層だけにしかない場合には，その層から必ず端子を引き出す必要がある。もし，そこに他の層から禁止が移動してきて，引き出し方向を完全に塞いでしまうと，配線することができなくなってしまう。それを防ぐために，図１１（ｂ) に示すように，あらかじめ禁止が移動してこないようにするためのマーク１１０を付ける。マーク１１０を付けるのは，引き出した配線が，他の層へ移動するのに最低限必要な領域だけでもよい。
【００５０】
そのための処理手順は，以下のとおりである。まず，ステップＳ５１では，端子の引き出し方向のようにその領域を使わなければ配線できない場所にマークを付ける。その後のステップＳ５２，Ｓ５３は，第１の実施の形態における図４のステップＳ１，Ｓ２と同様である。続くステップＳ５４では，移動するべき禁止に相当する他の層に配線禁止等の障害物がないかを調べるだけでなく，マークも付けられていないかを調べる。換言すれば，マークが付けられた領域も配線禁止と同様な障害物として扱う。
【００５１】
ステップＳ５５では，移動先の層に配線禁止等の障害物やマークがあった場合に，ステップＳ５６をスキップし，禁止の移動を取り止める。以降の処理については，第１の実施の形態と同様である。
【００５２】
〔第５の実施の形態〕
図１２は，第５の実施の形態の処理フローチャートである。図１３は，第５の実施の形態を説明するための図である。
【００５３】
第５の実施の形態において，第１の実施の形態と異なる点は，ステップＳ８０の処理が加わっていることである。他は，第１の実施の形態で説明した処理と同様である。ステップＳ８０では，概略配線処理をして，他の層へ移動した配線禁止領域を元の層に戻した後，禁止が移動してきた前記他の層の領域の主配線方向と従配線方向を反転する。ステップＳ８１の詳細配線では，その移動してきた配線禁止領域に相当する領域だけ，主配線方向が直交することになる。
【００５４】
例えば図１３は，配線禁止領域１０４を第２配線層から第３配線層へ移動して概略配線を行い，その後で詳細配線を行った様子を示している。第２配線層の主配線方向はｘ軸方向であり，第３配線層の本来の主配線方向はｙ軸方向である。しかし，図１３（ｃ）に示すように，第３配線層の禁止が移動してきた領域１０４’では，その層の従配線方向（ｘ軸方向）の配線が多く行われ，それ以外の場所では，本来の主配線方向（ｙ軸方向）の配線が多く行われることになる。
【００５５】
詳細配線では，配線方向をできるだけ主配線方向に向かせるために，主配線方向と従配線方向では，配線コストが違ったり，アルゴリズムが異なったりする。そのため，図１３（ｃ）のような，従配線方向の多い領域は効率よく配線できないことがある。
【００５６】
そこで，第５の実施の形態では，禁止が移動してきた領域を詳細配線処理部１５に知らせ，詳細配線処理部１５では，その領域だけ主配線方向と従配線方向とを反転させた配線を行う。これにより，詳細配線において，禁止が移動してきた領域１０４’についてもアルゴリズムや配線コストは効率のよいものが選択される。
【００５７】
以上，本発明の各種の実施の形態を説明したが，これらの実施の形態のいくつかを任意に組み合わせて本発明を実施できることは言うまでもない。
【００５８】
以上説明した本発明の実施の形態の特徴を，以下に列挙する。
【００５９】
（付記１） 概略配線を行った後，概略配線の結果をもとに詳細配線を行う自動配線方法において，
概略配線の際に，特定の配線禁止領域を，その配線禁止領域の定義された配線層の上または下の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動して配線を行い，
概略配線の後に，前記移動した配線禁止領域を元の配線層に戻して詳細配線を行う
ことを特徴とする自動配線方法。
【００６０】
（付記２） 付記１記載の自動配線方法において，
概略配線の前に，主配線方向の配線を著しく阻害する形状の配線禁止領域を最初に見つけ，それを他の配線層へ移動する前記特定の配線禁止領域とする
ことを特徴とする自動配線方法。
【００６１】
（付記３） 付記１または付記２記載の自動配線方法において，
前記特定の配線禁止領域を他の配線層へ移動する場合に，移動する配線禁止領域をビア敷設可能な幅だけ大きくしてから，他の配線層に配線禁止が一切ないことを調べて，それを他の配線層へ移動する
ことを特徴とする自動配線方法。
【００６２】
（付記４） 付記１，付記２または付記３記載の自動配線方法において，
前記禁止を移動した配線層の反対側の配線層との間にビアのみの禁止を行うことにより，配線できないパターンの発生を抑える
ことを特徴とする自動配線方法。
【００６３】
（付記５） 付記１から付記４までのいずれかに記載の自動配線方法において，
移動してきた配線禁止領域が，配線に必要な領域を塞ぐことのないように，配線に必要な領域にはあらかじめマークを付けておき，そこへの移動を禁止する
ことを特徴とする自動配線方法。
【００６４】
（付記６） 付記１から付記５までのいずれかに記載の自動配線方法において，
禁止が移動して行った先の領域の情報を詳細配線に引き継ぎ，詳細配線で配線処理する際に，禁止が移動してきた元の領域については主配線方向と従配線方向とを反転させて配線処理を行う
ことを特徴とする自動配線方法。
【００６５】
（付記７） 計算機を用いて自動配線する自動配線処理装置において，
配線対象の配線データを入力する手段と，
概略配線の前に，特定の配線禁止領域を，その配線禁止領域の定義された配線層の上または下の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動させた配線モデルを生成する手段と，
前記生成した配線モデルについて概略配線処理を行う手段と，
前記概略配線処理を行った後に，前記移動した配線禁止領域を元の配線層に戻す手段と，
前記移動した配線禁止領域を元の配線層に戻したものについて詳細配線処理を行う手段と，
詳細配線処理を行った配線結果を出力する手段とを備える
ことを特徴とする自動配線処理装置。
【００６６】
（付記８） 計算機を用いて自動配線するための自動配線処理プログラムであって，
配線対象の配線データを入力する処理と，
概略配線の前に，特定の配線禁止領域を，その配線禁止領域の定義された配線層の上または下の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動させた配線モデルを生成する処理と，
前記生成した配線モデルについて概略配線を行う処理と，
前記概略配線処理を行った後に，前記移動した配線禁止領域を元の配線層に戻す処理と，
前記移動した配線禁止領域を元の配線層に戻したものについて詳細配線を行う処理と，
詳細配線を行った配線結果を出力する処理とを，
計算機に実行させるための自動配線処理プログラム。
【００６７】
【発明の効果】
以上説明したように，本発明によれば，配線禁止領域を他の層へ移動した配線モデルで概略配線を行うことにより，概略配線で主配線方向と異なる方向の配線を，少ないプログラムの変更で，処理速度をほとんど落すことなく実現することができるようになり，従来配線できなかった回路を配線し，配線できても時間がかかっていた回路を速く配線することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るシステム構成例を示す図である。
【図２】本発明による配線結果の例を示す図である。
【図３】図２の部分拡大図である。
【図４】第１の実施の形態の処理フローチャートである。
【図５】主配線層の配線を著しく阻害する形状の例を説明する図である。
【図６】第２の実施の形態の処理フローチャートである。
【図７】第２の実施の形態を説明するための図である。
【図８】第３の実施の形態の処理フローチャートである。
【図９】第３の実施の形態を説明するための図である。
【図１０】第４の実施の形態の処理フローチャートである。
【図１１】第４の実施の形態を説明するための図である。
【図１２】第５の実施の形態の処理フローチャートである。
【図１３】第５の実施の形態を説明するための図である。
【図１４】従来技術による配線結果の例を示す図である。
【符号の説明】
１０ 自動配線処理装置
１１ 配線データ入力部
１２ 禁止の移動処理部
１３ 概略配線処理部
１４ 移動した禁止の後処理と詳細配線の前処理部
１５ 詳細配線処理部
１６ 配線結果出力部
１７ 配線データ
１８ 配線結果データ
【発明の属する技術分野】
本発明は，計算機によるＬＳＩやプリント板の配線設計において，今まで配線できなかった回路でも配線可能にしたり，時間がかかっていた回路を速く配線するための自動配線方法，自動配線処理装置および自動配線処理プログラムに関するものである。
【０００２】
【従来の技術】
自動配線においては，特に大規模な配線問題において配線領域全体を一度に正確に処理することが，計算機のメモリ使用量の制約から不可能になってしまったため，全体的な配線経路を決定する概略配線と，正確に細かい経路を決定する詳細配線という２つの段階に分けて配線を行うのが一般的である。
【０００３】
概略配線では，配線領域全体を一度に処理するが，例えば細かい配線禁止の形状は考慮しない，各層毎に決められている主配線方向しか配線しない，小さな領域を単純化した一つの代表点にする，といったモデルの簡単化を行い，一度に使用できるメモリ使用量に抑えて処理を進める。
【０００４】
詳細配線では，正確に配線を行うが，配線領域を分割して少しずつ配線を行うことで，一度に使用できるメモリ使用量に抑えて処理を行う。
【０００５】
各配線層は，主配線方向と呼ばれる好ましい配線方向を持っており，配線は，できるだけその方向に沿って行う。ここでは，主配線方向以外の方向を従配線方向と呼ぶことにする。従配線方向へ長く配線することは，主配線方向への多くの配線を阻害することになるので，通常は短い距離しか従配線方向へは配線しないようにする。これによって配線密度を上げる。
【０００６】
特に概略配線では，短い配線を表現できない簡単化したモデルを用いるので，従配線方向の配線を行わないのが普通である。このため，一般的に概略配線では，プログラムのアルゴリズムやデータ構造として，従配線方向の配線を行うことができないようにしているものが多い。
【０００７】
【発明が解決しようとする課題】
図１４は，従来の概略配線方式による配線結果の例であって，図１４の（ａ）は第２配線層，（ｂ）は第３配線層を示している。図中のＡ点とＢ点とを配線でつなぐものとする。１０１は電源リングの配線禁止領域，１０２はマクロセルの配線禁止領域である。第２配線層において，Ａ−Ｂ間を配線するためには，電源リングの配線禁止領域１０１を通らないように配線を行う必要があるため，第２配線層から第３配線層を経由した配線が必要になる。ここで，第２配線層の主配線方向はｘ軸方向であり，第３配線層の主配線方向はｙ軸方向である。
【０００８】
従来の概略配線方式による配線では，一般に主配線方向の配線処理だけを行うので，第２配線層のＡ点からビア２０１を経由して第３配線層へ移り，第３配線層ではビア２０１からビア２０３，次に第２配線層へ戻ってビア２０３からビア２０４，さらに第３配線層では，ビア２０４からビア２０２，第２配線層へ戻ってビア２０２からＢ点へと配線が行われていた。
【０００９】
したがって，従来の技術では，次のような問題があった。
１．概略配線の最中は，従配線方向の配線を通常は行わないので，図１４のような場合に，長い迂回経路の解しか見つけることができなかった。
２．また，概略配線中は，電源リングの配線領域１０１やマクロセルの配線禁止領域１０２の間の細い領域などのような特定の領域（例えば図１４のＨの領域）が非常に混雑することが多く，その混雑は，従配線方向に配線しない限り解消できないにもかかわらず，無駄に配線解消の計算をして，計算時間が長くかかってしまうことがあった。
３．また，概略配線で従配線方向を許す方式もあるが，この場合には，処理速度が著しく悪化する傾向があった。
４．また概略配線で従配線方向を許しても，従配線方向の配線はそこを走る主配線方向の多くの線分に邪魔されて配線できないことが多かった。
５．また，詳細配線の際に，配線領域が大きく配線経路全体が入るような場合には，図１４のようなケースにおいて，第２配線層ではＡからビア２０１と，ビア２０２から点Ｂへの配線，第３配線層ではビア２０１からビア２０２への配線というような短い経路を見つけられることがあったが，詳細配線において配線領域を広くすることは，メモリ使用量を増やし，配線速度を悪化させる原因になった。
【００１０】
本発明は上記問題点の解決を図り，概略配線で主配線方向と異なる方向の配線を，少ないプログラムの変更で，処理速度をほとんど落すことなく実現し，従来配線できなかった回路を配線し，配線できても時間がかかっていた回路を速く配線できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明は，ＬＳＩやプリント板の概略配線において，特定の配線禁止領域を，その配線禁止領域の定義された配線層とは主配線方向が異なる他の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない層に移動することにより，配線禁止領域を移動した移動先の領域を，移動元の配線禁止領域を乗り越えて配線するための配線領域として確保して概略配線を実施し，詳細配線時に元の配線層に戻すことで，主配線方向とは異なる方向の配線を，容易に発生させることができるようにする。
【００１２】
移動対象の配線禁止領域を求める場合，例えば配線禁止領域の外接矩形における従配線方向の長さと主配線方向の長さとの比，または従配線方向の長さが，所定の値よりも大きい形状の配線禁止領域を最初に見つけ，例えば主配線方向の配線を著しく阻害する形状の配線禁止部分を最初に見つける。見つけたならば，それを他の層へ移動する。
【００１３】
また，移動する配線禁止領域をビア敷設可能な幅だけ大きくしてから，他の層に，配線禁止が一切ないことを調べて，それを他の層へ移動する。移動する配線禁止領域をビア幅の分太らせて，移動可否を検査することにより，詳細配線時に元の配線層に戻したときにビアを敷設できなくなるようなことを回避できる。
【００１４】
また，配線禁止領域を移動した層の反対側の層との間にビアのみの禁止を行うことにより，配線できないパターンの発生を抑える。
【００１５】
また，移動してきた配線禁止領域が，配線に必要な領域を塞ぐことのないように，配線に必要な領域にはあらかじめマークを付けておき，そのマークを付けた部分への移動を禁止する。
【００１６】
また，配線禁止領域が移動していった先の配線層の領域の情報を詳細配線に引き継ぎ，詳細配線で配線する際に，配線禁止領域が移動してきた元の領域の主配線方向の配線アルゴリズムや配線コストを詳細配線に用いる。
【００１７】
【発明の実施の形態】
図１は，本発明の実施の形態に係るシステム構成例を示す。自動配線処理装置１０は，ＣＰＵおよびメモリなどからなり，配線対象の配線データ１７を入力し，自動配線した結果の配線結果データ１８を出力する。
【００１８】
自動配線処理装置１０は，自動配線を行うためのソフトウェアプログラムを利用した手段として，配線データ１７を入力する配線データ入力部１１，禁止の移動処理部１２，概略配線処理部１３，移動した禁止の後処理と詳細配線の前処理部１４，詳細配線処理部１５，および配線結果データ１８を出力する配線結果出力部１６を備える。以上の手段は，計算機と，その計算機にインストールされ実行されるソフトウェアプログラムとによって実現することができ，そのプログラムは，計算機が読み取り可能な可搬媒体メモリ，半導体メモリ，ハードディスク等の適当な記録媒体に格納することができる。
【００１９】
これらのうち，配線データ入力部１１，概略配線処理部１３，詳細配線処理部１５および配線結果出力部１６は，概略配線と詳細配線を行う２段階の配線処理を行うシステムと同様な処理を行う。詳細配線処理部１５では，配線可能な線をグリッドで表した配線領域に対して詳細な配線を行う。概略配線処理部１３では，全体の配線領域を，詳細配線における何個かのグリッドを集めたグリッド群で分割し，例えば一つのグリッド群内に縦・横方向にそれぞれ８個のグリッドが並ぶ場合には，一つのグリッド群内に縦・横方向にそれぞれ８本の配線が可能であるとして，おおまかな配線処理を行う。配線層ごとに主配線方向と従配線方向とが定められており，概略配線処理部１３では，原則として主配線方向のみの配線処理を行うことにより，配線密度を上げるとともに，配線処理速度を向上させることを図っている。これらの概略配線処理部１３および詳細配線処理部１５の処理については，従来から種々の方式が知られているので，ここでのこれ以上の詳細な説明は省略する。
【００２０】
本発明に特有の部分は，特に禁止の移動処理部１２と移動した禁止の後処理と詳細配線の前処理部１４の処理に関する部分であるので，以下ではこの部分を中心に詳しく説明する。
【００２１】
図２は，本発明の配線方式による配線結果の例を示す。図３は，図２におけるＡ，Ｂの周辺を拡大して示した図である。
【００２２】
図２の（ａ）は第２配線層，（ｂ）は第３配線層を示し，図中のＡ点とＢ点とを配線でつなぐものとする。ここでは配線禁止として，電源リングの配線禁止領域１０１，マルロセルの配線禁止領域１０２がある。Ａ−Ｂ間を配線するためには，電源リングの配線禁止領域１０１を通らないように配線する必要があるため，第２配線層から他の層（例えば第３配線層）を経由した配線が必要になる。ここで，第２配線層の主配線方向はｘ軸方向であり，第３配線層の主配線方向はｙ軸方向である。
【００２３】
従来の概略配線方式による配線では，図１４で説明したように，長い迂回経路の解しか見つけることができなかった。好ましい配線経路は，図２に示すように，第３配線層の主配線方向がｙ軸方向であっても，第３配線層において，ビア２０１とビア２０２とを配線３０３によってつなぐことである。すなわち，図３（ｂ）に示すように，Ａ点→配線３０１→ビア２０１→配線３０３→ビア２０２→配線３０２→Ｂ点というような配線経路が望ましい。
【００２４】
そこで 本発明では，概略配線を開始する前に，他の層へ移動するべき配線禁止領域（以下，単に「禁止」ともいう）を求めて，それを他の層へ移動した配線モデルを生成する。これは，移動先の配線領域を，移動元の配線禁止を乗り越えて配線するための配線領域として確保することを意味している。
【００２５】
図３（ａ）のＡ点とＢ点とを配線する場合に，図３（ｂ）のような配線経路が望ましいが，この経路は，第３配線層で従配線方向に配線を行う必要がある。従来の多くの概略配線では，従配線方向の配線ができないため，この（ｂ）の配線経路を見つけるのは難しい。本発明では，図３（ｃ）に示す配線モデルのように，第２配線層における配線禁止領域１０１を第３配線層に移動するモデル化を行い，これに対して概略配線を行い，概略配線が終了して，詳細配線を行う段階で第３配線層に移動した配線禁止領域１０１’を元の第２配線層の配線禁止領域１０１に戻し，図３（ｂ）に示す配線を実現する。
【００２６】
第３配線層に，第２配線層の配線禁止領域１０１を移動することによって，移動後の配線禁止領域１０１’を第３配線層での概略配線に使用させないように確保している。
【００２７】
詳細配線では，図３の（ｃ）のように行われた概略配線結果を，従来のようにそのまま普通に再配線しても，図３の（ｂ）のように配線される可能性は高いが，どの領域を図３の（ｃ）のように変換したかはわかっているので，その部分を詳細配線の前に図３の（ｂ）のように変換することは，通常の経路探索の計算量に比べて遥かに少ない計算量で行うことができる。
【００２８】
本発明の方式では，概略配線時は，依然主配線方向の配線しか行わないにもかかわらず，結果として従配線方向を許した配線を実現していることになる。主配線方向の配線しか行わないため，既存のプログラムを大きく変更する必要がない。従配線方向の探索を行うことは経路探索の計算量を増やすため配線速度の低下を招くが，本方式では経路探索の計算量は一切増加しない。従来，従配線方向の探索を行っても，そこに先に配線された主配線方向の線分が障害物となって，従配線方向に配線することができないことが多かったが，本方式では概略配線において主配線方向の配線しかないので，そのようなことも起きない。
【００２９】
本実施の形態では，概略配線終了後に，本方式により移動した禁止のあった領域を通過している線分をすべて，その禁止の移動先の配線層へ移動し，両端をビアで接続する。すなわち，図３の（ｃ）の状態を，（ｂ）の状態へ変換する。これを行うことで，行わない場合に比べ，詳細配線の配線時間を短縮したり，図３（ｂ）の配線結果を確実に発生することができるようになる。
【００３０】
なお，本実施の形態では，概略配線の前に配線禁止の移動を行っているが，概略配線の中で行われるマップと呼ばれる配線禁止位置の計算の際に，配線禁止の移動を行ってもよい。
【００３１】
以下，本発明の実施の形態をさらに詳しく説明する。
【００３２】
〔第１の実施の形態〕
図４は，第１の実施の形態の処理フローチャートである。ステップＳ１では，各配線禁止（領域）について，主配線層の配線を著しく阻害する形状の禁止を調べる。
【００３３】
図５は，主配線層の配線を著しく阻害する形状の例を説明する図である。主配線層の配線を著しく阻害する形状の禁止かどうかの判断は，例えば配線禁止領域１０３が矩形にて定義されている場合には，主配線方向の長さをＬ１，従配線方向の長さをＬ２としたとき，従配線方向の長さＬ２が主配線方向の長さＬ１に比べてかなり長いときに，配線を著しく阻害する形状の禁止であると認定することによって行う。配線禁止領域１０３が矩形にて定義されていない場合には，例えばその配線禁止領域の外接矩形における主配線方向の長さＬ１と従配線方向の長さＬ２とを比較することや，配線禁止領域を矩形に近い形状に分割して，主配線方向の長さＬ１と従配線方向の長さＬ２とをそれぞれ分割した配線禁止領域に対して定め，それらを比較することが考えられる。また，主配線方向の長さＬ１は考慮しないで，従配線方向の長さＬ２だけで判断してもよい。
【００３４】
具体的には，主配線方向の長さＬ１と従配線方向の長さＬ２に対して，
Ｌ１＜１０×Ｌ２
を満たす場合や，
Ｌ２＞定数Ｋ
を満たす場合などに，その配線禁止は主配線層の配線を著しく阻害する形状の禁止であると判断する。定数Ｋは，判定のためのあらかじめ定められた設定値である。
【００３５】
ステップＳ２の判定により，主配線層の配線を著しく阻害する形状の禁止の場合に他の層に移動すべき禁止としてステップＳ３へ進み，そうでない場合には，ステップＳ６に進む。
【００３６】
ステップＳ３では，移動するべき禁止に相当する他の層の領域に配線禁止等の障害物がないかどうかを調べる。配線禁止等の障害物がある場合には，ステップＳ５の禁止の移動処理を行わない（ステップＳ４）。障害物がない場合には，ステップＳ５において，ステップＳ１で検出した主配線層の配線を著しく阻害する形状の禁止を他の層の領域に移動し，その移動した情報を記憶する。
【００３７】
ステップＳ６では，処理中の配線層にまだ配線禁止があるかどうかを調べ，まだある場合にはステップＳ１へ戻り，同様に処理を繰り返す。すべての配線禁止について調べたなら，ステップＳ７へ進み，配線禁止移動後の配線モデルについて，概略配線の処理を行う。ここでの概略配線の処理については周知の技術を用いることができるので説明を省略する。
【００３８】
ステップＳ８では，概略配線の結果について，移動する前の配線禁止領域を通過している線分を，移動先の層へ移動し，移動先の層の線分の両端と，現在処理している層の対応する配線の線分とをビアで接続する。
【００３９】
ステップＳ９では，他の層へ移動した配線禁止領域を元に戻す。ステップＳ１０では，概略配線を行った後の配線禁止領域を元に戻した結果について詳細配線を行う。詳細配線の詳しい説明については，周知の技術を用いることができるので説明を省略する。詳細配線が終了したならば，配線終了となる。
【００４０】
〔第２の実施の形態〕
図６は，第２の実施の形態の処理フローチャートである。図７は，第２の実施の形態を説明するための図である。
【００４１】
第２の実施の形態において，第１の実施の形態と異なる点は，ステップＳ１３の処理が加わっていることである。他は，第１の実施の形態で説明した処理と同様である。ステップＳ１３では，他の層へ移動すべき配線禁止があった場合，禁止の主配線方向に直交するすべての辺を，ビアの幅と必要なクリアランスの分だけ拡大する。
【００４２】
例えば図７（ａ）に示す配線例において，好ましい配線結果は図７（ｂ）のとおりであるが，第２配線層から第３配線層を経由して，第２配線層に配線するには，ビア２０１，２０２とクリアランス分の領域が必要になる。そこで，本実施の形態では，移動前の配線禁止領域１０１を，図７（ｃ）および（ｄ）に示すように，移動先の主配線方向と直交する辺だけは，ビアを打つのに必要な大きさ分だけ拡大して移動する。ビアを打つのに必要な大きさは，ビアの直径の他にビアを禁止から決められた間隔だけ離すためのクリアランス等を含む。図７では，ｘ軸方向の幅は拡大してあるが，ｙ軸方向の幅は拡大していない。この拡大により，確実に図７（ｂ）のような好ましい配線経路に必要な領域を確保することができるようになる。
【００４３】
〔第３の実施の形態〕
図８は，第３の実施の形態の処理フローチャートである。図９は，第３の実施の形態を説明するための図である。
【００４４】
第３の実施の形態において，第１の実施の形態と異なる点は，ステップＳ３６の処理が加わっていることである。他は，第１の実施の形態で説明した処理と同様である。ステップＳ３６では，他の層へ配線禁止を移動した後，その配線禁止を移動した先と逆側の層間にビア禁止を発生する。
【００４５】
すなわち，図９（ａ）に示すように，例えば第２配線層から第３配線層へ配線禁止領域１０１を移動させたときに，移動させた方向の反対側の第１配線層と第２配線層との間に，ビアだけを禁止するビア禁止領域４０１を発生させる。もし，このビア禁止を発生させない場合には，図９（ｂ）のように，移動させた方向の反対側の第１配線層から，移動させる前の領域の配線へビア２０５を使って接続する配線経路が生成されることがある。ところが，これは図９（ｃ）のように，移動先の第３配線層へビア２０５’，２０６’を使って接続することを意味しており，これではビア２０５’が配線禁止領域１０１’を貫通しなければならなくなる。配線禁止領域は一般にビアも禁止されているため，図９（ｃ），すなわち図９（ｂ）の配線は実際には配線することができない。
【００４６】
そこで，第３の実施の形態では，ビア禁止を移動先と逆側の層間に生成することにより，このような実際には配線できない配線経路の発生を回避することを可能としている。
【００４７】
〔第４の実施の形態〕
図１０は，第４の実施の形態の処理フローチャートである。図１１は，第４の実施の形態を説明するための図である。
【００４８】
第４の実施の形態において，第１の実施の形態と異なる点は，配線禁止を移動させたときに，端子の引き出し部分などをブロックしてしまい配線ができなくなるような事態を抑制するために，あらかじめ端子の引き出し方向などにマークを付けておき，禁止を移動する際にマークを障害物と同様に扱い，マークを避けるようにしている点である。
【００４９】
例えば図１１（ａ）に示すように，マクロセル１０５の端子が特定の層だけにしかない場合には，その層から必ず端子を引き出す必要がある。もし，そこに他の層から禁止が移動してきて，引き出し方向を完全に塞いでしまうと，配線することができなくなってしまう。それを防ぐために，図１１（ｂ) に示すように，あらかじめ禁止が移動してこないようにするためのマーク１１０を付ける。マーク１１０を付けるのは，引き出した配線が，他の層へ移動するのに最低限必要な領域だけでもよい。
【００５０】
そのための処理手順は，以下のとおりである。まず，ステップＳ５１では，端子の引き出し方向のようにその領域を使わなければ配線できない場所にマークを付ける。その後のステップＳ５２，Ｓ５３は，第１の実施の形態における図４のステップＳ１，Ｓ２と同様である。続くステップＳ５４では，移動するべき禁止に相当する他の層に配線禁止等の障害物がないかを調べるだけでなく，マークも付けられていないかを調べる。換言すれば，マークが付けられた領域も配線禁止と同様な障害物として扱う。
【００５１】
ステップＳ５５では，移動先の層に配線禁止等の障害物やマークがあった場合に，ステップＳ５６をスキップし，禁止の移動を取り止める。以降の処理については，第１の実施の形態と同様である。
【００５２】
〔第５の実施の形態〕
図１２は，第５の実施の形態の処理フローチャートである。図１３は，第５の実施の形態を説明するための図である。
【００５３】
第５の実施の形態において，第１の実施の形態と異なる点は，ステップＳ８０の処理が加わっていることである。他は，第１の実施の形態で説明した処理と同様である。ステップＳ８０では，概略配線処理をして，他の層へ移動した配線禁止領域を元の層に戻した後，禁止が移動してきた前記他の層の領域の主配線方向と従配線方向を反転する。ステップＳ８１の詳細配線では，その移動してきた配線禁止領域に相当する領域だけ，主配線方向が直交することになる。
【００５４】
例えば図１３は，配線禁止領域１０４を第２配線層から第３配線層へ移動して概略配線を行い，その後で詳細配線を行った様子を示している。第２配線層の主配線方向はｘ軸方向であり，第３配線層の本来の主配線方向はｙ軸方向である。しかし，図１３（ｃ）に示すように，第３配線層の禁止が移動してきた領域１０４’では，その層の従配線方向（ｘ軸方向）の配線が多く行われ，それ以外の場所では，本来の主配線方向（ｙ軸方向）の配線が多く行われることになる。
【００５５】
詳細配線では，配線方向をできるだけ主配線方向に向かせるために，主配線方向と従配線方向では，配線コストが違ったり，アルゴリズムが異なったりする。そのため，図１３（ｃ）のような，従配線方向の多い領域は効率よく配線できないことがある。
【００５６】
そこで，第５の実施の形態では，禁止が移動してきた領域を詳細配線処理部１５に知らせ，詳細配線処理部１５では，その領域だけ主配線方向と従配線方向とを反転させた配線を行う。これにより，詳細配線において，禁止が移動してきた領域１０４’についてもアルゴリズムや配線コストは効率のよいものが選択される。
【００５７】
以上，本発明の各種の実施の形態を説明したが，これらの実施の形態のいくつかを任意に組み合わせて本発明を実施できることは言うまでもない。
【００５８】
以上説明した本発明の実施の形態の特徴を，以下に列挙する。
【００５９】
（付記１） 概略配線を行った後，概略配線の結果をもとに詳細配線を行う自動配線方法において，
概略配線の際に，特定の配線禁止領域を，その配線禁止領域の定義された配線層の上または下の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動して配線を行い，
概略配線の後に，前記移動した配線禁止領域を元の配線層に戻して詳細配線を行う
ことを特徴とする自動配線方法。
【００６０】
（付記２） 付記１記載の自動配線方法において，
概略配線の前に，主配線方向の配線を著しく阻害する形状の配線禁止領域を最初に見つけ，それを他の配線層へ移動する前記特定の配線禁止領域とする
ことを特徴とする自動配線方法。
【００６１】
（付記３） 付記１または付記２記載の自動配線方法において，
前記特定の配線禁止領域を他の配線層へ移動する場合に，移動する配線禁止領域をビア敷設可能な幅だけ大きくしてから，他の配線層に配線禁止が一切ないことを調べて，それを他の配線層へ移動する
ことを特徴とする自動配線方法。
【００６２】
（付記４） 付記１，付記２または付記３記載の自動配線方法において，
前記禁止を移動した配線層の反対側の配線層との間にビアのみの禁止を行うことにより，配線できないパターンの発生を抑える
ことを特徴とする自動配線方法。
【００６３】
（付記５） 付記１から付記４までのいずれかに記載の自動配線方法において，
移動してきた配線禁止領域が，配線に必要な領域を塞ぐことのないように，配線に必要な領域にはあらかじめマークを付けておき，そこへの移動を禁止する
ことを特徴とする自動配線方法。
【００６４】
（付記６） 付記１から付記５までのいずれかに記載の自動配線方法において，
禁止が移動して行った先の領域の情報を詳細配線に引き継ぎ，詳細配線で配線処理する際に，禁止が移動してきた元の領域については主配線方向と従配線方向とを反転させて配線処理を行う
ことを特徴とする自動配線方法。
【００６５】
（付記７） 計算機を用いて自動配線する自動配線処理装置において，
配線対象の配線データを入力する手段と，
概略配線の前に，特定の配線禁止領域を，その配線禁止領域の定義された配線層の上または下の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動させた配線モデルを生成する手段と，
前記生成した配線モデルについて概略配線処理を行う手段と，
前記概略配線処理を行った後に，前記移動した配線禁止領域を元の配線層に戻す手段と，
前記移動した配線禁止領域を元の配線層に戻したものについて詳細配線処理を行う手段と，
詳細配線処理を行った配線結果を出力する手段とを備える
ことを特徴とする自動配線処理装置。
【００６６】
（付記８） 計算機を用いて自動配線するための自動配線処理プログラムであって，
配線対象の配線データを入力する処理と，
概略配線の前に，特定の配線禁止領域を，その配線禁止領域の定義された配線層の上または下の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動させた配線モデルを生成する処理と，
前記生成した配線モデルについて概略配線を行う処理と，
前記概略配線処理を行った後に，前記移動した配線禁止領域を元の配線層に戻す処理と，
前記移動した配線禁止領域を元の配線層に戻したものについて詳細配線を行う処理と，
詳細配線を行った配線結果を出力する処理とを，
計算機に実行させるための自動配線処理プログラム。
【００６７】
【発明の効果】
以上説明したように，本発明によれば，配線禁止領域を他の層へ移動した配線モデルで概略配線を行うことにより，概略配線で主配線方向と異なる方向の配線を，少ないプログラムの変更で，処理速度をほとんど落すことなく実現することができるようになり，従来配線できなかった回路を配線し，配線できても時間がかかっていた回路を速く配線することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るシステム構成例を示す図である。
【図２】本発明による配線結果の例を示す図である。
【図３】図２の部分拡大図である。
【図４】第１の実施の形態の処理フローチャートである。
【図５】主配線層の配線を著しく阻害する形状の例を説明する図である。
【図６】第２の実施の形態の処理フローチャートである。
【図７】第２の実施の形態を説明するための図である。
【図８】第３の実施の形態の処理フローチャートである。
【図９】第３の実施の形態を説明するための図である。
【図１０】第４の実施の形態の処理フローチャートである。
【図１１】第４の実施の形態を説明するための図である。
【図１２】第５の実施の形態の処理フローチャートである。
【図１３】第５の実施の形態を説明するための図である。
【図１４】従来技術による配線結果の例を示す図である。
【符号の説明】
１０ 自動配線処理装置
１１ 配線データ入力部
１２ 禁止の移動処理部
１３ 概略配線処理部
１４ 移動した禁止の後処理と詳細配線の前処理部
１５ 詳細配線処理部
１６ 配線結果出力部
１７ 配線データ
１８ 配線結果データ
Claims (5)
- 概略配線を行った後，概略配線の結果をもとに詳細配線を行う，計算機が実行する自動配線方法において，
概略配線の際に，特定の配線禁止領域を，その配線禁止領域の定義された配線層とは主配線方向が異なる他の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動することにより，配線禁止領域を移動した移動先の領域を，移動元の配線禁止領域を乗り越えて配線するための配線領域として確保して概略配線を実施し，
概略配線の後に，前記移動した配線禁止領域を元の配線層に戻して詳細配線を行う
ことを特徴とする自動配線方法。 - 請求項１記載の自動配線方法において，
前記計算機が，概略配線の前に，配線禁止領域の外接矩形における従配線方向の長さと主配線方向の長さとの比，または従配線方向の長さが，所定の値よりも大きい形状の配線禁止領域を最初に見つけ，それを他の配線層へ移動する前記特定の配線禁止領域とする処理を実行する
ことを特徴とする自動配線方法。 - 請求項１または請求項２記載の自動配線方法において，
前記計算機が，前記特定の配線禁止領域を他の配線層へ移動する場合に，移動する配線禁止領域をビア敷設可能な幅だけ大きくしてから，他の配線層に配線禁止が一切ないことを調べて，それを他の配線層へ移動する処理を実行する
ことを特徴とする自動配線方法。 - 計算機を用いて自動配線する自動配線処理装置において，
配線対象の配線データを入力する手段と，
概略配線の前に，特定の配線禁止領域を，その配線禁止領域の定義された配線層とは主配線方向が異なる他の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動することにより，配線禁止領域を移動した移動先の領域を，移動元の配線禁止領域を乗り越えて配線するための配線領域として確保した配線モデルを生成する手段と，
前記生成した配線モデルについて概略配線処理を行う手段と，
前記概略配線処理を行った後に，前記移動した配線禁止領域を元の配線層に戻す手段と，
前記移動した配線禁止領域を元の配線層に戻したものについて詳細配線処理を行う手段と，
詳細配線処理を行った配線結果を出力する手段とを備える
ことを特徴とする自動配線処理装置。 - 計算機を用いて自動配線するための自動配線処理プログラムであって，
配線対象の配線データを入力する処理と，
概略配線の前に，特定の配線禁止領域を，その配線禁止領域の定義された配線層とは主配線方向が異なる他の配線層であって，その配線禁止領域に相当する領域に配線禁止が一切ない配線層に移動することにより，配線禁止領域を移動した移動先の領域を，移動元の配線禁止領域を乗り越えて配線するための配線領域として確保した配線モデルを生成する処理と，
前記生成した配線モデルについて概略配線を行う処理と，
前記概略配線処理を行った後に，前記移動した配線禁止領域を元の配線層に戻す処理と，
前記移動した配線禁止領域を元の配線層に戻したものについて詳細配線を行う処理と，
詳細配線を行った配線結果を出力する処理とを，
計算機に実行させるための自動配線処理プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254113A JP4490006B2 (ja) | 2001-08-24 | 2001-08-24 | 自動配線方法，自動配線処理装置および自動配線処理プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001254113A JP4490006B2 (ja) | 2001-08-24 | 2001-08-24 | 自動配線方法，自動配線処理装置および自動配線処理プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003067435A JP2003067435A (ja) | 2003-03-07 |
| JP4490006B2 true JP4490006B2 (ja) | 2010-06-23 |
Family
ID=19082318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254113A Expired - Fee Related JP4490006B2 (ja) | 2001-08-24 | 2001-08-24 | 自動配線方法，自動配線処理装置および自動配線処理プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4490006B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5327347B2 (ja) * | 2012-03-26 | 2013-10-30 | 富士通株式会社 | マクロ用レイアウト検証装置及び検証方法 |
| CN113177385B (zh) * | 2021-04-20 | 2024-02-02 | 深圳市一博科技股份有限公司 | 一种自动生成MeshLine的PCB设计方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
-
2001
- 2001-08-24 JP JP2001254113A patent/JP4490006B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003067435A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4076644B2 (ja) | パターン歪検出装置及び検出方法 | |
| Pan et al. | FastRoute 2.0: A high-quality and efficient global router | |
| JP4227304B2 (ja) | 概略配線方法及び装置並びに概略配線プログラムを格納した記録媒体 | |
| US6735749B2 (en) | (Design rule check)/(electrical rule check) algorithms using a system resolution | |
| US20050081176A1 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
| JP4490006B2 (ja) | 自動配線方法，自動配線処理装置および自動配線処理プログラム | |
| US20100246978A1 (en) | Data verification method, data verification device, and data verification program | |
| US8402415B2 (en) | Layout device and layout method of semiconductor integrated circuit | |
| JP2002528795A (ja) | 集積回路のルーティングに関するアプローチ | |
| US7730442B2 (en) | Apparatus for designing circuit and method for designing circuit according to clearance required between wirings therein | |
| JP2005149273A (ja) | 半導体集積回路のフロアプラン装置及びフロアプラン方法 | |
| JP5380969B2 (ja) | レイアウト設計方法、及び装置 | |
| US7797649B1 (en) | Method and system for implementing an analytical wirelength formulation | |
| US7107556B1 (en) | Method and system for implementing an analytical wirelength formulation for unavailability of routing directions | |
| JP5900540B2 (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
| JP4068376B2 (ja) | 集積回路のフロアプラン生成方法、フロアプラン生成装置およびフロアプラン生成プログラム | |
| Saha et al. | Stitch-avoiding Global Routing for Multiple E-Beam Lithography | |
| US8513777B2 (en) | Method and apparatus for generating reticle data | |
| JP2938431B1 (ja) | 配線設計装置、配線判定装置およびこれらの方法 | |
| JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
| JP2000150659A (ja) | 半導体集積回路装置のレイアウト設計方法 | |
| JPH10269267A (ja) | マスクレイアウトパラメータ抽出方法 | |
| JP5672341B2 (ja) | レイアウト設計方法、装置及びプログラム | |
| JP3132554B2 (ja) | 半導体装置の自動レイアウト設計方法および装置 | |
| JP2973970B2 (ja) | 指定長パターンの自動配線方法及び方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100223 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |