JP2003067435A - 自動配線方法,自動配線処理装置および自動配線処理プログラム - Google Patents
自動配線方法,自動配線処理装置および自動配線処理プログラムInfo
- Publication number
- JP2003067435A JP2003067435A JP2001254113A JP2001254113A JP2003067435A JP 2003067435 A JP2003067435 A JP 2003067435A JP 2001254113 A JP2001254113 A JP 2001254113A JP 2001254113 A JP2001254113 A JP 2001254113A JP 2003067435 A JP2003067435 A JP 2003067435A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- processing
- area
- moved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
従来配線できなかった回路を配線できるようにするとと
もに,高速に効率よく配線できるようにする。 【解決手段】 概略配線の前に,特定の配線禁止領域
を,その配線禁止領域の定義された配線層の上または下
の配線層でその配線禁止領域に相当する領域に配線禁止
が一切ない配線層に移動させ(12),その配線モデルにつ
いて概略配線を行い(13),概略配線の後に,前記移動し
た配線禁止領域を元の配線層に戻し(14),詳細配線を行
う(15)。
Description
Iやプリント板の配線設計において,今まで配線できな
かった回路でも配線可能にしたり,時間がかかっていた
回路を速く配線するための自動配線方法,自動配線処理
装置および自動配線処理プログラムに関するものであ
る。
問題において配線領域全体を一度に正確に処理すること
が,計算機のメモリ使用量の制約から不可能になってし
まったため,全体的な配線経路を決定する概略配線と,
正確に細かい経路を決定する詳細配線という2つの段階
に分けて配線を行うのが一般的である。
するが,例えば細かい配線禁止の形状は考慮しない,各
層毎に決められている主配線方向しか配線しない,小さ
な領域を単純化した一つの代表点にする,といったモデ
ルの簡単化を行い,一度に使用できるメモリ使用量に抑
えて処理を進める。
領域を分割して少しずつ配線を行うことで,一度に使用
できるメモリ使用量に抑えて処理を行う。
い配線方向を持っており,配線は,できるだけその方向
に沿って行う。ここでは,主配線方向以外の方向を従配
線方向と呼ぶことにする。従配線方向へ長く配線するこ
とは,主配線方向への多くの配線を阻害することになる
ので,通常は短い距離しか従配線方向へは配線しないよ
うにする。これによって配線密度を上げる。
い簡単化したモデルを用いるので,従配線方向の配線を
行わないのが普通である。このため,一般的に概略配線
では,プログラムのアルゴリズムやデータ構造として,
従配線方向の配線を行うことができないようにしている
ものが多い。
配線方式による配線結果の例であって,図14の(a)
は第2配線層,(b)は第3配線層を示している。図中
のA点とB点とを配線でつなぐものとする。101は電
源リングの配線禁止領域,102はマクロセルの配線禁
止領域である。第2配線層において,A−B間を配線す
るためには,電源リングの配線禁止領域101を通らな
いように配線を行う必要があるため,第2配線層から第
3配線層を経由した配線が必要になる。ここで,第2配
線層の主配線方向はx軸方向であり,第3配線層の主配
線方向はy軸方向である。
に主配線方向の配線処理だけを行うので,第2配線層の
A点からビア201を経由して第3配線層へ移り,第3
配線層ではビア201からビア203,次に第2配線層
へ戻ってビア203からビア204,さらに第3配線層
では,ビア204からビア202,第2配線層へ戻って
ビア202からB点へと配線が行われていた。
問題があった。1.概略配線の最中は,従配線方向の配
線を通常は行わないので,図14のような場合に,長い
迂回経路の解しか見つけることができなかった。2.ま
た,概略配線中は,電源リングの配線領域101やマク
ロセルの配線禁止領域102の間の細い領域などのよう
な特定の領域(例えば図14のHの領域)が非常に混雑
することが多く,その混雑は,従配線方向に配線しない
限り解消できないにもかかわらず,無駄に配線解消の計
算をして,計算時間が長くかかってしまうことがあっ
た。3.また,概略配線で従配線方向を許す方式もある
が,この場合には,処理速度が著しく悪化する傾向があ
った。4.また概略配線で従配線方向を許しても,従配
線方向の配線はそこを走る主配線方向の多くの線分に邪
魔されて配線できないことが多かった。5.また,詳細
配線の際に,配線領域が大きく配線経路全体が入るよう
な場合には,図14のようなケースにおいて,第2配線
層ではAからビア201と,ビア202から点Bへの配
線,第3配線層ではビア201からビア202への配線
というような短い経路を見つけられることがあったが,
詳細配線において配線領域を広くすることは,メモリ使
用量を増やし,配線速度を悪化させる原因になった。
線で主配線方向と異なる方向の配線を,少ないプログラ
ムの変更で,処理速度をほとんど落すことなく実現し,
従来配線できなかった回路を配線し,配線できても時間
がかかっていた回路を速く配線できるようにすることを
目的とする。
ント板の概略配線において,特定の配線禁止領域を,そ
の禁止領域の定義された配線層の上下の配線層であっ
て,その配線禁止領域に相当する領域に配線禁止が一切
ない層に移動して配線を行い,詳細配線時に元の配線層
に戻すことで,主配線方向とは異なる方向の配線を,容
易に発生させることができるようにする。
えば主配線方向の配線を著しく阻害する形状の配線禁止
部分を最初に見つける。見つけたならば,それを他の層
へ移動する。
能な幅だけ大きくしてから,他の層に,配線禁止が一切
ないことを調べて,それを他の層へ移動する。移動する
配線禁止領域をビア幅の分太らせて,移動可否を検査す
ることにより,詳細配線時に元の配線層に戻したときに
ビアを敷設できなくなるようなことを回避できる。
の層との間にビアのみの禁止を行うことにより,配線で
きないパターンの発生を抑える。
に必要な領域を塞ぐことのないように,配線に必要な領
域にはあらかじめマークを付けておき,そのマークを付
けた部分への移動を禁止する。
配線層の領域の情報を詳細配線に引き継ぎ,詳細配線で
配線する際に,配線禁止領域が移動してきた元の領域の
主配線方向の配線アルゴリズムや配線コストを詳細配線
に用いる。
るシステム構成例を示す。自動配線処理装置10は,C
PUおよびメモリなどからなり,配線対象の配線データ
17を入力し,自動配線した結果の配線結果データ18
を出力する。
ためのソフトウェアプログラムを利用した手段として,
配線データ17を入力する配線データ入力部11,禁止
の移動処理部12,概略配線処理部13,移動した禁止
の後処理と詳細配線の前処理部14,詳細配線処理部1
5,および配線結果データ18を出力する配線結果出力
部16を備える。以上の手段は,計算機と,その計算機
にインストールされ実行されるソフトウェアプログラム
とによって実現することができ,そのプログラムは,計
算機が読み取り可能な可搬媒体メモリ,半導体メモリ,
ハードディスク等の適当な記録媒体に格納することがで
きる。
略配線処理部13,詳細配線処理部15および配線結果
出力部16は,概略配線と詳細配線を行う2段階の配線
処理を行うシステムと同様な処理を行う。詳細配線処理
部15では,配線可能な線をグリッドで表した配線領域
に対して詳細な配線を行う。概略配線処理部13では,
全体の配線領域を,詳細配線における何個かのグリッド
を集めたグリッド群で分割し,例えば一つのグリッド群
内に縦・横方向にそれぞれ8個のグリッドが並ぶ場合に
は,一つのグリッド群内に縦・横方向にそれぞれ8本の
配線が可能であるとして,おおまかな配線処理を行う。
配線層ごとに主配線方向と従配線方向とが定められてお
り,概略配線処理部13では,原則として主配線方向の
みの配線処理を行うことにより,配線密度を上げるとと
もに,配線処理速度を向上させることを図っている。こ
れらの概略配線処理部13および詳細配線処理部15の
処理については,従来から種々の方式が知られているの
で,ここでのこれ以上の詳細な説明は省略する。
理部12と移動した禁止の後処理と詳細配線の前処理部
14の処理に関する部分であるので,以下ではこの部分
を中心に詳しく説明する。
の例を示す。図3は,図2におけるA,Bの周辺を拡大
して示した図である。
配線層を示し,図中のA点とB点とを配線でつなぐもの
とする。ここでは配線禁止として,電源リングの配線禁
止領域101,マルロセルの配線禁止領域102があ
る。A−B間を配線するためには,電源リングの配線禁
止領域101を通らないように配線する必要があるた
め,第2配線層から他の層(例えば第3配線層)を経由
した配線が必要になる。ここで,第2配線層の主配線方
向はx軸方向であり,第3配線層の主配線方向はy軸方
向である。
4で説明したように,長い迂回経路の解しか見つけるこ
とができなかった。好ましい配線経路は,図2に示すよ
うに,第3配線層の主配線方向がy軸方向であっても,
第3配線層において,ビア201とビア202とを配線
303によってつなぐことである。すなわち,図3
(b)に示すように,A点→配線301→ビア201→
配線303→ビア202→配線302→B点というよう
な配線経路が望ましい。
前に,他の層へ移動するべき配線禁止領域(以下,単に
「禁止」ともいう)を求めて,それを他の層へ移動した
配線モデルを生成する。これは,移動先の配線領域を,
移動元の配線禁止を乗り越えて配線するための配線領域
として確保することを意味している。
に,図3(b)のような配線経路が望ましいが,この経
路は,第3配線層で従配線方向に配線を行う必要があ
る。従来の多くの概略配線では,従配線方向の配線がで
きないため,この(b)の配線経路を見つけるのは難し
い。本発明では,図3(c)に示す配線モデルのよう
に,第2配線層における配線禁止領域101を第3配線
層に移動するモデル化を行い,これに対して概略配線を
行い,概略配線が終了して,詳細配線を行う段階で第3
配線層に移動した配線禁止領域101’を元の第2配線
層の配線禁止領域101に戻し,図3(b)に示す配線
を実現する。
101を移動することによって,移動後の配線禁止領域
101’を第3配線層での概略配線に使用させないよう
に確保している。
れた概略配線結果を,従来のようにそのまま普通に再配
線しても,図3の(b)のように配線される可能性は高
いが,どの領域を図3の(c)のように変換したかはわ
かっているので,その部分を詳細配線の前に図3の
(b)のように変換することは,通常の経路探索の計算
量に比べて遥かに少ない計算量で行うことができる。
配線方向の配線しか行わないにもかかわらず,結果とし
て従配線方向を許した配線を実現していることになる。
主配線方向の配線しか行わないため,既存のプログラム
を大きく変更する必要がない。従配線方向の探索を行う
ことは経路探索の計算量を増やすため配線速度の低下を
招くが,本方式では経路探索の計算量は一切増加しな
い。従来,従配線方向の探索を行っても,そこに先に配
線された主配線方向の線分が障害物となって,従配線方
向に配線することができないことが多かったが,本方式
では概略配線において主配線方向の配線しかないので,
そのようなことも起きない。
方式により移動した禁止のあった領域を通過している線
分をすべて,その禁止の移動先の配線層へ移動し,両端
をビアで接続する。すなわち,図3の(c)の状態を,
(b)の状態へ変換する。これを行うことで,行わない
場合に比べ,詳細配線の配線時間を短縮したり,図3
(b)の配線結果を確実に発生することができるように
なる。
配線禁止の移動を行っているが,概略配線の中で行われ
るマップと呼ばれる配線禁止位置の計算の際に,配線禁
止の移動を行ってもよい。
説明する。
の形態の処理フローチャートである。ステップS1で
は,各配線禁止(領域)について,主配線層の配線を著
しく阻害する形状の禁止を調べる。
形状の例を説明する図である。主配線層の配線を著しく
阻害する形状の禁止かどうかの判断は,例えば配線禁止
領域103が矩形にて定義されている場合には,主配線
方向の長さをL1,従配線方向の長さをL2としたと
き,従配線方向の長さL2が主配線方向の長さL1に比
べてかなり長いときに,配線を著しく阻害する形状の禁
止であると認定することによって行う。配線禁止領域1
03が矩形にて定義されていない場合には,例えばその
配線禁止領域の外接矩形における主配線方向の長さL1
と従配線方向の長さL2とを比較することや,配線禁止
領域を矩形に近い形状に分割して,主配線方向の長さL
1と従配線方向の長さL2とをそれぞれ分割した配線禁
止領域に対して定め,それらを比較することが考えられ
る。また,主配線方向の長さL1は考慮しないで,従配
線方向の長さL2だけで判断してもよい。
線方向の長さL2に対して, L1<10×L2 を満たす場合や, L2>定数K を満たす場合などに,その配線禁止は主配線層の配線を
著しく阻害する形状の禁止であると判断する。定数K
は,判定のためのあらかじめ定められた設定値である。
線を著しく阻害する形状の禁止の場合に他の層に移動す
べき禁止としてステップS3へ進み,そうでない場合に
は,ステップS6に進む。
当する他の層の領域に配線禁止等の障害物がないかどう
かを調べる。配線禁止等の障害物がある場合には,ステ
ップS5の禁止の移動処理を行わない(ステップS
4)。障害物がない場合には,ステップS5において,
ステップS1で検出した主配線層の配線を著しく阻害す
る形状の禁止を他の層の領域に移動し,その移動した情
報を記憶する。
配線禁止があるかどうかを調べ,まだある場合にはステ
ップS1へ戻り,同様に処理を繰り返す。すべての配線
禁止について調べたなら,ステップS7へ進み,配線禁
止移動後の配線モデルについて,概略配線の処理を行
う。ここでの概略配線の処理については周知の技術を用
いることができるので説明を省略する。
て,移動する前の配線禁止領域を通過している線分を,
移動先の層へ移動し,移動先の層の線分の両端と,現在
処理している層の対応する配線の線分とをビアで接続す
る。
禁止領域を元に戻す。ステップS10では,概略配線を
行った後の配線禁止領域を元に戻した結果について詳細
配線を行う。詳細配線の詳しい説明については,周知の
技術を用いることができるので説明を省略する。詳細配
線が終了したならば,配線終了となる。
の形態の処理フローチャートである。図7は,第2の実
施の形態を説明するための図である。
形態と異なる点は,ステップS13の処理が加わってい
ることである。他は,第1の実施の形態で説明した処理
と同様である。ステップS13では,他の層へ移動すべ
き配線禁止があった場合,禁止の主配線方向に直交する
すべての辺を,ビアの幅と必要なクリアランスの分だけ
拡大する。
好ましい配線結果は図7(b)のとおりであるが,第2
配線層から第3配線層を経由して,第2配線層に配線す
るには,ビア201,202とクリアランス分の領域が
必要になる。そこで,本実施の形態では,移動前の配線
禁止領域101を,図7(c)および(d)に示すよう
に,移動先の主配線方向と直交する辺だけは,ビアを打
つのに必要な大きさ分だけ拡大して移動する。ビアを打
つのに必要な大きさは,ビアの直径の他にビアを禁止か
ら決められた間隔だけ離すためのクリアランス等を含
む。図7では,x軸方向の幅は拡大してあるが,y軸方
向の幅は拡大していない。この拡大により,確実に図7
(b)のような好ましい配線経路に必要な領域を確保す
ることができるようになる。
の形態の処理フローチャートである。図9は,第3の実
施の形態を説明するための図である。
形態と異なる点は,ステップS36の処理が加わってい
ることである。他は,第1の実施の形態で説明した処理
と同様である。ステップS36では,他の層へ配線禁止
を移動した後,その配線禁止を移動した先と逆側の層間
にビア禁止を発生する。
ば第2配線層から第3配線層へ配線禁止領域101を移
動させたときに,移動させた方向の反対側の第1配線層
と第2配線層との間に,ビアだけを禁止するビア禁止領
域401を発生させる。もし,このビア禁止を発生させ
ない場合には,図9(b)のように,移動させた方向の
反対側の第1配線層から,移動させる前の領域の配線へ
ビア205を使って接続する配線経路が生成されること
がある。ところが,これは図9(c)のように,移動先
の第3配線層へビア205’,206’を使って接続す
ることを意味しており,これではビア205’が配線禁
止領域101’を貫通しなければならなくなる。配線禁
止領域は一般にビアも禁止されているため,図9
(c),すなわち図9(b)の配線は実際には配線する
ことができない。
を移動先と逆側の層間に生成することにより,このよう
な実際には配線できない配線経路の発生を回避すること
を可能としている。
施の形態の処理フローチャートである。図11は,第4
の実施の形態を説明するための図である。
形態と異なる点は,配線禁止を移動させたときに,端子
の引き出し部分などをブロックしてしまい配線ができな
くなるような事態を抑制するために,あらかじめ端子の
引き出し方向などにマークを付けておき,禁止を移動す
る際にマークを障害物と同様に扱い,マークを避けるよ
うにしている点である。
セル105の端子が特定の層だけにしかない場合には,
その層から必ず端子を引き出す必要がある。もし,そこ
に他の層から禁止が移動してきて,引き出し方向を完全
に塞いでしまうと,配線することができなくなってしま
う。それを防ぐために,図11(b) に示すように,あ
らかじめ禁止が移動してこないようにするためのマーク
110を付ける。マーク110を付けるのは,引き出し
た配線が,他の層へ移動するのに最低限必要な領域だけ
でもよい。
る。まず,ステップS51では,端子の引き出し方向の
ようにその領域を使わなければ配線できない場所にマー
クを付ける。その後のステップS52,S53は,第1
の実施の形態における図4のステップS1,S2と同様
である。続くステップS54では,移動するべき禁止に
相当する他の層に配線禁止等の障害物がないかを調べる
だけでなく,マークも付けられていないかを調べる。換
言すれば,マークが付けられた領域も配線禁止と同様な
障害物として扱う。
止等の障害物やマークがあった場合に,ステップS56
をスキップし,禁止の移動を取り止める。以降の処理に
ついては,第1の実施の形態と同様である。
施の形態の処理フローチャートである。図13は,第5
の実施の形態を説明するための図である。
形態と異なる点は,ステップS80の処理が加わってい
ることである。他は,第1の実施の形態で説明した処理
と同様である。ステップS80では,概略配線処理をし
て,他の層へ移動した配線禁止領域を元の層に戻した
後,禁止が移動してきた前記他の層の領域の主配線方向
と従配線方向を反転する。ステップS81の詳細配線で
は,その移動してきた配線禁止領域に相当する領域だ
け,主配線方向が直交することになる。
2配線層から第3配線層へ移動して概略配線を行い,そ
の後で詳細配線を行った様子を示している。第2配線層
の主配線方向はx軸方向であり,第3配線層の本来の主
配線方向はy軸方向である。しかし,図13(c)に示
すように,第3配線層の禁止が移動してきた領域10
4’では,その層の従配線方向(x軸方向)の配線が多
く行われ,それ以外の場所では,本来の主配線方向(y
軸方向)の配線が多く行われることになる。
線方向に向かせるために,主配線方向と従配線方向で
は,配線コストが違ったり,アルゴリズムが異なったり
する。そのため,図13(c)のような,従配線方向の
多い領域は効率よく配線できないことがある。
動してきた領域を詳細配線処理部15に知らせ,詳細配
線処理部15では,その領域だけ主配線方向と従配線方
向とを反転させた配線を行う。これにより,詳細配線に
おいて,禁止が移動してきた領域104’についてもア
ルゴリズムや配線コストは効率のよいものが選択され
る。
たが,これらの実施の形態のいくつかを任意に組み合わ
せて本発明を実施できることは言うまでもない。
を,以下に列挙する。
線の結果をもとに詳細配線を行う自動配線方法におい
て,概略配線の際に,特定の配線禁止領域を,その配線
禁止領域の定義された配線層の上または下の配線層であ
って,その配線禁止領域に相当する領域に配線禁止が一
切ない配線層に移動して配線を行い,概略配線の後に,
前記移動した配線禁止領域を元の配線層に戻して詳細配
線を行うことを特徴とする自動配線方法。
おいて,概略配線の前に,主配線方向の配線を著しく阻
害する形状の配線禁止領域を最初に見つけ,それを他の
配線層へ移動する前記特定の配線禁止領域とすることを
特徴とする自動配線方法。
動配線方法において,前記特定の配線禁止領域を他の配
線層へ移動する場合に,移動する配線禁止領域をビア敷
設可能な幅だけ大きくしてから,他の配線層に配線禁止
が一切ないことを調べて,それを他の配線層へ移動する
ことを特徴とする自動配線方法。
記載の自動配線方法において,前記禁止を移動した配線
層の反対側の配線層との間にビアのみの禁止を行うこと
により,配線できないパターンの発生を抑えることを特
徴とする自動配線方法。
れかに記載の自動配線方法において,移動してきた配線
禁止領域が,配線に必要な領域を塞ぐことのないよう
に,配線に必要な領域にはあらかじめマークを付けてお
き,そこへの移動を禁止することを特徴とする自動配線
方法。
ずれかに記載の自動配線方法において,禁止が移動して
行った先の領域の情報を詳細配線に引き継ぎ,詳細配線
で配線処理する際に,禁止が移動してきた元の領域につ
いては主配線方向と従配線方向とを反転させて配線処理
を行うことを特徴とする自動配線方法。
自動配線処理装置において,配線対象の配線データを入
力する手段と,概略配線の前に,特定の配線禁止領域
を,その配線禁止領域の定義された配線層の上または下
の配線層であって,その配線禁止領域に相当する領域に
配線禁止が一切ない配線層に移動させた配線モデルを生
成する手段と,前記生成した配線モデルについて概略配
線処理を行う手段と,前記概略配線処理を行った後に,
前記移動した配線禁止領域を元の配線層に戻す手段と,
前記移動した配線禁止領域を元の配線層に戻したものに
ついて詳細配線処理を行う手段と,詳細配線処理を行っ
た配線結果を出力する手段とを備えることを特徴とする
自動配線処理装置。
ための自動配線処理プログラムであって,配線対象の配
線データを入力する処理と,概略配線の前に,特定の配
線禁止領域を,その配線禁止領域の定義された配線層の
上または下の配線層であって,その配線禁止領域に相当
する領域に配線禁止が一切ない配線層に移動させた配線
モデルを生成する処理と,前記生成した配線モデルにつ
いて概略配線を行う処理と,前記概略配線処理を行った
後に,前記移動した配線禁止領域を元の配線層に戻す処
理と,前記移動した配線禁止領域を元の配線層に戻した
ものについて詳細配線を行う処理と,詳細配線を行った
配線結果を出力する処理とを,計算機に実行させるため
の自動配線処理プログラム。
配線禁止領域を他の層へ移動した配線モデルで概略配線
を行うことにより,概略配線で主配線方向と異なる方向
の配線を,少ないプログラムの変更で,処理速度をほと
んど落すことなく実現することができるようになり,従
来配線できなかった回路を配線し,配線できても時間が
かかっていた回路を速く配線することが可能になる。
す図である。
る。
明する図である。
る。
る。
る。
る。
る。
る。
る。
Claims (5)
- 【請求項1】 概略配線を行った後,概略配線の結果を
もとに詳細配線を行う自動配線方法において,概略配線
の際に,特定の配線禁止領域を,その配線禁止領域の定
義された配線層の上または下の配線層であって,その配
線禁止領域に相当する領域に配線禁止が一切ない配線層
に移動して配線を行い,概略配線の後に,前記移動した
配線禁止領域を元の配線層に戻して詳細配線を行うこと
を特徴とする自動配線方法。 - 【請求項2】 請求項1記載の自動配線方法において,
概略配線の前に,主配線方向の配線を著しく阻害する形
状の配線禁止領域を最初に見つけ,それを他の配線層へ
移動する前記特定の配線禁止領域とすることを特徴とす
る自動配線方法。 - 【請求項3】 請求項1または請求項2記載の自動配線
方法において,前記特定の配線禁止領域を他の配線層へ
移動する場合に,移動する配線禁止領域をビア敷設可能
な幅だけ大きくしてから,他の配線層に配線禁止が一切
ないことを調べて,それを他の配線層へ移動することを
特徴とする自動配線方法。 - 【請求項4】 計算機を用いて自動配線する自動配線処
理装置において,配線対象の配線データを入力する手段
と,概略配線の前に,特定の配線禁止領域を,その配線
禁止領域の定義された配線層の上または下の配線層であ
って,その配線禁止領域に相当する領域に配線禁止が一
切ない配線層に移動させた配線モデルを生成する手段
と,前記生成した配線モデルについて概略配線処理を行
う手段と,前記概略配線処理を行った後に,前記移動し
た配線禁止領域を元の配線層に戻す手段と,前記移動し
た配線禁止領域を元の配線層に戻したものについて詳細
配線処理を行う手段と,詳細配線処理を行った配線結果
を出力する手段とを備えることを特徴とする自動配線処
理装置。 - 【請求項5】 計算機を用いて自動配線するための自動
配線処理プログラムであって,配線対象の配線データを
入力する処理と,概略配線の前に,特定の配線禁止領域
を,その配線禁止領域の定義された配線層の上または下
の配線層であって,その配線禁止領域に相当する領域に
配線禁止が一切ない配線層に移動させた配線モデルを生
成する処理と,前記生成した配線モデルについて概略配
線を行う処理と,前記概略配線処理を行った後に,前記
移動した配線禁止領域を元の配線層に戻す処理と,前記
移動した配線禁止領域を元の配線層に戻したものについ
て詳細配線を行う処理と,詳細配線を行った配線結果を
出力する処理とを,計算機に実行させるための自動配線
処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001254113A JP4490006B2 (ja) | 2001-08-24 | 2001-08-24 | 自動配線方法,自動配線処理装置および自動配線処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001254113A JP4490006B2 (ja) | 2001-08-24 | 2001-08-24 | 自動配線方法,自動配線処理装置および自動配線処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003067435A true JP2003067435A (ja) | 2003-03-07 |
JP4490006B2 JP4490006B2 (ja) | 2010-06-23 |
Family
ID=19082318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001254113A Expired - Fee Related JP4490006B2 (ja) | 2001-08-24 | 2001-08-24 | 自動配線方法,自動配線処理装置および自動配線処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4490006B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012155735A (ja) * | 2012-03-26 | 2012-08-16 | Fujitsu Ltd | マクロ用レイアウト検証装置及び検証方法 |
CN113177385A (zh) * | 2021-04-20 | 2021-07-27 | 深圳市一博科技股份有限公司 | 一种自动生成MeshLine的PCB设计方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
-
2001
- 2001-08-24 JP JP2001254113A patent/JP4490006B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012155735A (ja) * | 2012-03-26 | 2012-08-16 | Fujitsu Ltd | マクロ用レイアウト検証装置及び検証方法 |
CN113177385A (zh) * | 2021-04-20 | 2021-07-27 | 深圳市一博科技股份有限公司 | 一种自动生成MeshLine的PCB设计方法 |
CN113177385B (zh) * | 2021-04-20 | 2024-02-02 | 深圳市一博科技股份有限公司 | 一种自动生成MeshLine的PCB设计方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4490006B2 (ja) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7594214B1 (en) | Maximum flow analysis for electronic circuit design | |
JP2000182921A (ja) | パターン歪検出装置及び検出方法並びに半導体装置 | |
JP2003510652A (ja) | 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置 | |
US8250514B1 (en) | Localized routing direction | |
US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
JP2001274254A (ja) | 半導体集積回路の自動配置配線方法 | |
JP2001306640A (ja) | 自動配置配線手法、自動配置配線装置、および半導体集積回路 | |
US8402415B2 (en) | Layout device and layout method of semiconductor integrated circuit | |
JP2002528795A (ja) | 集積回路のルーティングに関するアプローチ | |
JP2003067435A (ja) | 自動配線方法,自動配線処理装置および自動配線処理プログラム | |
US7730442B2 (en) | Apparatus for designing circuit and method for designing circuit according to clearance required between wirings therein | |
US6892372B2 (en) | Wiring layout method of integrated circuit | |
JP5380969B2 (ja) | レイアウト設計方法、及び装置 | |
JP5900540B2 (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
JPH05159025A (ja) | エリア分割配線方式 | |
US7107556B1 (en) | Method and system for implementing an analytical wirelength formulation for unavailability of routing directions | |
Lin et al. | Guiding template-aware routing considering redundant via insertion for directed self-assembly | |
Saha et al. | Stitch-avoiding Global Routing for Multiple E-Beam Lithography | |
JPH10199982A (ja) | 配線電流密度低減システム | |
JP2921454B2 (ja) | 集積回路の配線方法 | |
JP2000150659A (ja) | 半導体集積回路装置のレイアウト設計方法 | |
US20070174803A1 (en) | Method for concurrent search and select of routing patterns for a routing system | |
JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
JP3382909B2 (ja) | バスの配置方法 | |
JP5672341B2 (ja) | レイアウト設計方法、装置及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100223 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |