JP2003129260A - Etchant for spray method and production method for suitable electronic circuit board using the same - Google Patents

Etchant for spray method and production method for suitable electronic circuit board using the same

Info

Publication number
JP2003129260A
JP2003129260A JP2001325079A JP2001325079A JP2003129260A JP 2003129260 A JP2003129260 A JP 2003129260A JP 2001325079 A JP2001325079 A JP 2001325079A JP 2001325079 A JP2001325079 A JP 2001325079A JP 2003129260 A JP2003129260 A JP 2003129260A
Authority
JP
Japan
Prior art keywords
conductive layer
circuit board
electronic circuit
thin film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001325079A
Other languages
Japanese (ja)
Inventor
Yoichi Oya
洋一 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001325079A priority Critical patent/JP2003129260A/en
Publication of JP2003129260A publication Critical patent/JP2003129260A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an etchant which, when used in a spray method, i.e., an etching method suitable for mass-production, can strongly form a circuit wiring on an insulation board with good adhesion and can form a highly accurate, fine circuit wiring; and a production method for a suitable electronic circuit board using the same. SOLUTION: The etchant is based on a mixture mainly comprising sulfuric acid, nitric acid, and acetic acid. The wt. ratio (in terms of EL class) of sulfuric acid/nitric acid/acetic acid/water/copper nitrate is 5/1.5/10/8/0.1. In the production method for an electronic circuit board, a thin film substrate conductive layer 2 and a thin film substrate conductive layer 3 formed on an insulation board 1 are selectively etched with the etchant by spraying so as to form a circuit wiring 6A having a stable shape without causing side etch.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電気絶縁基板上に
回路配線を形成するのに好適なスプレー法用エッチング
液及びそれを用いて好適な電子回路基板の製造方法電子
回路基板の製造方法に関に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spray method etching solution suitable for forming circuit wiring on an electrically insulating substrate, and a method for manufacturing an electronic circuit board suitable for using the same. It is about Seki.

【0002】[0002]

【従来の技術】従来の電子回路基板の製造方法は、所定
の配線回路、電極及び又は接続端子の配線(以下、それ
らを総称して「回路配線」と記す)を電気絶縁基板(以
下、単に「基板」と記す)に形成する場合に、基板の全
面にメッキなどで銅などの金属層を形成し、その表面に
フォトレジストを全面に塗布して、そのフォトレジスト
の表面に回路配線パターンを露光した後、これを現像
し、フォトレジストが存在しない不要な部分の金属をエ
ッチングで除去して、所定の回路配線が形成された電子
回路基板を得ていた。
2. Description of the Related Art A conventional method for manufacturing an electronic circuit board is designed so that predetermined wiring circuits, electrodes and / or wirings of connection terminals (hereinafter collectively referred to as "circuit wiring") are electrically insulated. When forming on a "substrate"), form a metal layer such as copper on the entire surface of the substrate by plating etc., apply photoresist to the entire surface, and form a circuit wiring pattern on the surface of the photoresist. After exposure, this was developed and the metal of the unnecessary part which a photoresist does not exist was removed by etching, and the electronic circuit board with which the predetermined circuit wiring was formed was obtained.

【0003】[0003]

【発明が解決しようとする課題】しかし、この従来技術
の電子回路基板の製造方法では、基板上に形成された金
属層の厚みは、通常、10〜20μmであり、その表面
側から不要な金属層部分をエッチングで除去するため、
エッチングスピードにより、回路配線の形状がテーパー
が付いた断面形状になり、その精度のバラツキも±40
μm程度と大きく、回路配線の幅が100μm、隣接回
路配線間隔も100μm{以下、L/S(Line &
Space)=100と標記する}程度が限界であっ
た。
However, in this method of manufacturing an electronic circuit board according to the prior art, the thickness of the metal layer formed on the board is usually 10 to 20 .mu.m, and unnecessary metal is added from the surface side. Since the layer portion is removed by etching,
Depending on the etching speed, the shape of the circuit wiring becomes a cross-sectional shape with a taper, and the accuracy variation is ± 40.
The width of the circuit wiring is 100 μm, and the distance between adjacent circuit wirings is 100 μm (hereinafter, L / S (Line &
Space) = 100}} was the limit.

【0004】従って、回路配線を精度良く細線化するこ
と、電子回路基板上に直接インダクタなどを形成するこ
と、GHz帯の高周波特性に対応できる回路を形成する
ことなどができなかった。
Therefore, it has been impossible to accurately make the circuit wiring fine, to form an inductor or the like directly on an electronic circuit board, or to form a circuit which can cope with high frequency characteristics in the GHz band.

【0005】そこで、このような課題を解決するため、
図4に示した製造工程を経て、基板上に回路配線を強固
に被着でき、そして高精度で微細な回路配線を形成する
ことができる電子回路基板の製造方法が開発されてい
る。
Therefore, in order to solve such a problem,
Through the manufacturing process shown in FIG. 4, a method of manufacturing an electronic circuit board has been developed, in which circuit wiring can be firmly adhered to the substrate and highly precise and fine circuit wiring can be formed.

【0006】即ち、図4Aに示したように、先ず初め
に、基板1を用意し、その表面にシードメタルとなる薄
膜下地導電層2、3をスパッタで成膜する。薄膜下地導
電層2は基板1の表面に密着し易い金属を用い、そして
薄膜下地導電層3はメッキ性に富んだ金属を用いる。こ
の実施例では、薄膜下地導電層は2層で示したが、2層
に限定されるものではない。
That is, as shown in FIG. 4A, first, the substrate 1 is prepared, and the thin film underlying conductive layers 2 and 3 to be the seed metal are formed on the surface by sputtering. The thin film underlying conductive layer 2 is made of a metal that is easily adhered to the surface of the substrate 1, and the thin film underlying conductive layer 3 is made of a metal having a high plating property. In this embodiment, the thin film underlying conductive layer is shown as two layers, but it is not limited to two layers.

【0007】次に、図4Bに示したように、薄膜下地導
電層3の表面にメッキレジスト層4を形成し、そしてこ
のメッキレジスト層4に所望の回路配線のパターン4A
を形成する。
Next, as shown in FIG. 4B, a plating resist layer 4 is formed on the surface of the thin film underlying conductive layer 3, and a desired circuit wiring pattern 4A is formed on the plating resist layer 4.
To form.

【0008】次に、図4Cに示したように、メッキレジ
スト層4のパターン4A内に金属導電体をメッキし、導
電層5を成膜する。この時のメッキは、電解メッキ、無
電解メッキの何れでもよく、どちらか一方に限定される
ものではない。
Next, as shown in FIG. 4C, a metal conductor is plated in the pattern 4A of the plating resist layer 4 to form a conductive layer 5. The plating at this time may be either electrolytic plating or electroless plating, and is not limited to either one.

【0009】次に、図4Dに示したように、メッキの終
了後、メッキレジスト層4を除去する。
Next, as shown in FIG. 4D, the plating resist layer 4 is removed after the plating is completed.

【0010】そして、図4Eに示したように、メッキレ
ジスト層4を除去したことにより露出した薄膜下地導電
層2、3をエッチングにより除去する。
Then, as shown in FIG. 4E, the thin film underlying conductive layers 2 and 3 exposed by removing the plating resist layer 4 are removed by etching.

【0011】このようにして、薄膜下地導電層2、3及
びその上に導電層5が成膜された3層構造の回路配線6
が基板1上に密着し、そして強固に形成された微細な電
子回路基板10を得ることができる。
In this manner, the thin film underlying conductive layers 2 and 3 and the circuit wiring 6 having a three-layer structure in which the conductive layer 5 is formed thereon.
It is possible to obtain a fine electronic circuit board 10 that is firmly adhered to the substrate 1 and is firmly formed.

【0012】これら薄膜下地導電層2、3のエッチング
の方法としては、スプレー法やディップ法などの方法が
採られている。
As a method of etching the thin film underlying conductive layers 2 and 3, methods such as a spray method and a dip method are adopted.

【0013】通常、高純度(EL級)の薬液を混合し
て、混酸を調合しているが、ディップ法では、エッチン
グの繰り返し枚数により、エッチングレートが変わるた
め、ダミーエッチングを入れる必要があった。一方、ス
プレー法では、常に新液によるエッチングであるため、
エッチングレートを高く設定しておく必要があった。
Usually, a high-purity (EL-class) chemical solution is mixed to prepare a mixed acid. However, in the dip method, the etching rate changes depending on the number of times etching is repeated, so it is necessary to insert dummy etching. . On the other hand, in the spray method, etching is always performed with a new solution,
It was necessary to set a high etching rate.

【0014】また、回路配線としては抵抗値、価格の面
から銅(Cu)が使用される場合が多いが、他の金属に
比べてエッチングスピードが速く、何れのエッチング方
法を用いても、エッチングが完了するまでに、薄膜下地
導電層2、3及び導電層5の金属の相違からエッチング
レートに差異が生じ、薄膜下地導電層2、3及び又は導
電層5にサイドエッチが入り易くなり、そのため回路配
線の精度が出し難いという課題がある。
Copper (Cu) is often used as the circuit wiring from the viewpoint of resistance and price, but the etching speed is faster than that of other metals, and any etching method is used. Until the completion of the step, a difference in etching rate occurs due to a difference in metal of the thin film underlying conductive layers 2, 3 and the conductive layer 5, and side etching easily occurs in the thin film underlying conductive layers 2, 3 and / or the conductive layer 5. There is a problem that the accuracy of circuit wiring is difficult to obtain.

【0015】本発明は、このような従来技術の課題を解
決しようとするものであって、量産向きのエッチング方
法であるスプレー法を用いて回路配線を基板上に密着し
て強固に成膜でき、そして高精度で微細な回路配線を形
成できるスプレー法用エッチング液及びそれを用いて好
適な電子回路基板の製造方法を得ることを目的とするも
のである。
The present invention is intended to solve such a problem of the prior art, and a circuit wiring can be firmly adhered and firmly formed on a substrate by using a spray method which is an etching method suitable for mass production. It is an object of the present invention to obtain an etching solution for a spray method capable of forming fine circuit wiring with high accuracy and a suitable method for manufacturing an electronic circuit board using the etching solution.

【0016】[0016]

【課題を解決するための手段】それ故、本発明のスプレ
ー法用エッチング液は、硝酸、硫酸、酢酸を主成分とす
る混酸溶液をベースとし、硫酸銅、硝酸銅などの塩の状
態の添加物を添加したものである。添加物の添加量は総
重量の1重量%以下であることが望ましい。
Therefore, the etching solution for a spray method of the present invention is based on a mixed acid solution containing nitric acid, sulfuric acid and acetic acid as main components, and is added in the form of a salt such as copper sulfate and copper nitrate. The thing which added the thing. The amount of the additive added is preferably 1% by weight or less based on the total weight.

【0017】そして本発明の電子回路基板の製造方法、
基板の表面にメッキにより回路配線を形成する電子回路
基板の製造方法において、前記基板の表面に下地導電層
をスパッタにより形成する工程と、前記薄膜下地導電層
上にメッキレジストを用いて所定の回路配線パターンを
形成する工程と、該回路配線パターンに導電材をメッキ
する工程と、前記メッキレジストを除去する工程と、前
記メッキレジストを除去することにより露出した部分の
前記薄膜下地導電層を、硝酸、硫酸、酢酸を主成分とす
る混酸溶液をベースとして、硫酸銅、硝酸銅などの塩の
状態の添加物を添加したエッチング液を用いてスプレー
法でエッチングする工程とを含む製造工程を経て前記回
路配線を形成する方法を採っている。
A method of manufacturing an electronic circuit board according to the present invention,
In a method of manufacturing an electronic circuit board in which circuit wiring is formed on the surface of a substrate by plating, a step of forming an underlying conductive layer on the surface of the substrate by sputtering, and a predetermined circuit using a plating resist on the thin film underlying conductive layer The step of forming a wiring pattern, the step of plating a conductive material on the circuit wiring pattern, the step of removing the plating resist, and the portion of the thin film underlying conductive layer exposed by removing the plating resist are treated with nitric acid. , Sulfuric acid, based on a mixed acid solution containing acetic acid as a main component, copper sulfate, copper nitrate, and the like through a manufacturing process including a step of etching by a spray method using an etching solution to which an additive in a salt state is added. The method of forming circuit wiring is adopted.

【0018】前記薄膜下地導電層が異なる金属の複数層
で構成することが好ましく、それら各層を上方から順次
スプレー法によりエッチングすることが望ましい。
It is preferable that the thin film underlying conductive layer is composed of a plurality of layers of different metals, and it is desirable that the respective layers are sequentially etched from above by a spray method.

【0019】また、前記薄膜下地導電層が二層からな
り、下層の金属がニッケル、上層の金属が銅であること
が望ましい。
It is preferable that the thin film underlying conductive layer is composed of two layers, the lower metal layer is nickel and the upper metal layer is copper.

【0020】従って、本発明のスプレー法用エッチング
液によれば、新液の状態であっても、硝酸、硫酸の濃度
を下げてもエッチングが可能であり、エッチングレート
が安定し、そのコントロールが容易である。
Therefore, according to the etching solution for the spray method of the present invention, it is possible to carry out etching even in the state of a new solution or even when the concentration of nitric acid or sulfuric acid is lowered, and the etching rate is stabilized and its control is controlled. It's easy.

【0021】また、本発明の電子回路基板の製造方法に
よれば、前記のスプレー法用エッチング液を用いること
により、薄膜下地導電層のエッチングスピードのコント
ロールが容易にでき、従って、サイドエッチのない、形
状の安定した回路配線を得ることができる。
Further, according to the method of manufacturing an electronic circuit board of the present invention, the etching speed of the thin film underlying conductive layer can be easily controlled by using the above-mentioned spray etching solution, and therefore, there is no side etching. A circuit wiring having a stable shape can be obtained.

【0022】[0022]

【発明の実施の形態】以下、図を用いて、本発明のスプ
レー法用エッチング液及びそれを用いて好適な電子回路
基板の製造方法を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An etching solution for a spray method according to the present invention and a method for producing an electronic circuit board suitable using the same will be described below with reference to the drawings.

【0023】図1は本発明の電子回路基板の製造方法に
おけるスプレー法によるエッチング方法を説明するため
の電子回路基板の一部断面図、図2は図1に示した状態
の電子回路基板にエッチングを施して回路配線が形成さ
れた本発明の電子回路基板の一部断面図、そして図3は
本発明のエッチング液を使い、ディップ法を用いて電子
回路基板をエッチングした場合のエッチングの繰り返し
枚数とエッチング時間のグラフの安定度を示すグラフで
ある。
FIG. 1 is a partial cross-sectional view of an electronic circuit board for explaining an etching method by a spray method in a method for manufacturing an electronic circuit board of the present invention, and FIG. 2 is an etching method for the electronic circuit board in the state shown in FIG. FIG. 3 is a partial cross-sectional view of the electronic circuit board of the present invention in which the circuit wiring is formed by applying the etching solution, and FIG. 3 is a graph showing the stability of the graph of the etching time.

【0024】図1は図4Dに示した製造工程における電
子回路基板の一部分を再掲したものである。この製造工
程までの図4A〜図4Cの製造工程は本発明においても
同一であるため、それら同一の構造部分には同一の符号
を付し、それら製造工程の説明は省略する。
FIG. 1 is a reprint of a part of the electronic circuit board in the manufacturing process shown in FIG. 4D. Since the manufacturing steps of FIGS. 4A to 4C up to this manufacturing step are the same in the present invention, the same structural parts are denoted by the same reference numerals, and the description of the manufacturing steps will be omitted.

【0025】符号1はベースとなる有機基板であり、符
号2はその基板1との密着度を挙げるためにスパッタで
形成した、例えば、Niの薄膜下地導電層、符号3は薄
膜下地導電層2上にスパッタで形成したシードメタル
の、例えば、Cuの薄膜下地導電層、そして符号5はメ
ッキで形成した、例えば、Cuの導電層である。薄膜下
地導電層2、3及び導電層5の金属は限定されるもので
はなく、基板1についても同様である。
Reference numeral 1 is an organic substrate serving as a base, reference numeral 2 is a thin film base conductive layer made of, for example, Ni formed by sputtering to increase the degree of adhesion with the substrate 1, and reference numeral 3 is a thin film base conductive layer 2. A thin-film underlying conductive layer of, for example, Cu, which is a seed metal formed by sputtering, and reference numeral 5 is a conductive layer of, for example, Cu, which is formed by plating. The metal of the thin film underlying conductive layers 2 and 3 and the conductive layer 5 is not limited, and the same applies to the substrate 1.

【0026】以下、本発明の実施例を説明する。Examples of the present invention will be described below.

【0027】図1に示すように、基板1の表面に下地と
なる厚さ250ÅのNiの薄膜下地導電層2をスパッタ
により形成し、更に、この薄膜下地導電層2の上に、厚
さ5000ÅのCuをスパッタにより形成した。
As shown in FIG. 1, a thin film base conductive layer 2 of Ni having a thickness of 250Å is formed on the surface of the substrate 1 by sputtering, and further, a thickness of 5000Å is formed on the thin film base conductive layer 2. Of Cu was formed by sputtering.

【0028】次に、メッキにより導電層5として厚さ1
0μmのCuを形成した。
Next, the conductive layer 5 having a thickness of 1 is formed by plating.
Cu of 0 μm was formed.

【0029】その後、回路配線6Aに不要となる薄膜下
地導電層2、3を、スプレー法を用いてエッチバックに
より除去し、図2に示すような構造の回路配線6Aに仕
上げる。
Thereafter, the thin film underlying conductive layers 2 and 3 which are unnecessary for the circuit wiring 6A are removed by etch back using a spraying method, and the circuit wiring 6A having the structure shown in FIG. 2 is finished.

【0030】ここで、そのエッチバックに使用する本発
明のエッチング液の一実施例について説明する。
An example of the etching solution of the present invention used for the etch back will be described below.

【0031】3種の酸、即ち、硫酸、硝酸、酢酸を主成
分とする混合液で、ベースとなるエッチング液を作製す
る。その比率は、EL級の重量比で、硫酸/硝酸/酢酸
/水:5/1.5/10/8である。
An etching solution as a base is prepared from a mixed solution containing three kinds of acids, that is, sulfuric acid, nitric acid and acetic acid as main components. The ratio is an EL grade weight ratio of sulfuric acid / nitric acid / acetic acid / water: 5 / 1.5 / 10/8.

【0032】このエッチング液を使い、ディップ法を用
いてエッチングした電子回路基板のエッチングの繰り返
し枚数とエッチング時間のグラフを図3に示した。この
グラフから、新液の状態の初回のエッチングの時間だけ
が長く、2回目以降のエッチング時間は短く、ほぼ一定
で安定する。
FIG. 3 is a graph showing the number of repeated etchings and the etching time of the electronic circuit board which was etched by the dipping method using this etching solution. From this graph, only the time of the first etching in the state of the new liquid is long, the etching time of the second and subsequent etchings is short, and is almost constant and stable.

【0033】スプレー法によるエッチングの場合は、常
に新液の状態であるので、エッチング時間を短くしよう
とすれば、酸濃度を上げる必要があり、エッチング中も
レートが変化している。この原因は、エッチング液中の
不純物金属濃度に大きく影響されていることが判った。
そして、それはエッチング対象の金属濃度が重要で、本
実施例の場合はCu濃度の影響が大きい。2回目以降、
エッチング時間が安定するのは、エッチングされたCu
自身が不純物として溶解しているからである。
In the case of etching by the spray method, since it is always in the state of a new solution, it is necessary to increase the acid concentration in order to shorten the etching time, and the rate changes during etching. It was found that the cause of this was greatly influenced by the impurity metal concentration in the etching solution.
Then, the metal concentration of the etching target is important, and in the case of this embodiment, the Cu concentration has a great influence. After the second time,
The etching time is stable because the etched Cu
This is because it is itself dissolved as an impurity.

【0034】そこで、本発明では、予め、硫酸銅、硝酸
銅など塩の状態の銅を微量添加し、新液の状態でも、エ
ッチングレートを安定化させたものである。
Therefore, in the present invention, a trace amount of copper in the form of a salt such as copper sulfate or copper nitrate is added in advance to stabilize the etching rate even in the state of a new solution.

【0035】本発明のエッチング液では、以下の配合比
で、前記の2回目以降と同等のエッチング効果を得るこ
とができた。即ち、 硫酸/硝酸/酢酸/水/硝酸銅:5/1.5/10/8
/0.1(重量比) この結果、本発明のエッチング液は全体の酸濃度も下げ
ることができ、よりファインで、ストレートな断面形状
をした回路配線6Aを得ることができた。従来技術及び
本発明の製造方法により製造した電子回路基板の回路配
線6、6Aの精度はそれぞれ、 従来法 100±40μm(断面形状は台形) 本発明 10±2μm (断面形状は長方形) であった。
With the etching solution of the present invention, the same etching effect as the second and subsequent times could be obtained with the following composition ratios. That is, sulfuric acid / nitric acid / acetic acid / water / copper nitrate: 5 / 1.5 / 10/8
/0.1 (weight ratio) As a result, the etching solution of the present invention was able to reduce the acid concentration as a whole, and it was possible to obtain a circuit wiring 6A having a finer and straight cross-sectional shape. The accuracy of the circuit wirings 6 and 6A of the electronic circuit board manufactured by the conventional technique and the manufacturing method of the present invention was 100 ± 40 μm (the trapezoidal sectional shape) of the conventional method and 10 ± 2 μm (the rectangular sectional shape) of the present invention. .

【0036】従来のエッチング液では、薄膜下地導電層
2のNi及び薄膜下地導電層3のCuとのエッチングレ
ートの違いから、導電層5のCuの部分にサイドエッチ
が入り、逆に薄膜下地導電層2のNiのエッチング残り
が発生し易かったが、本発明のエッチング液を用いてス
プレー法でエッチングすることにより、前記のような好
ましくない現象を防止することができた。
In the conventional etching solution, due to the difference in etching rate between Ni of the thin film underlying conductive layer 2 and Cu of the thin film underlying conductive layer 3, side etching occurs in the Cu portion of the conductive layer 5, and conversely the thin film underlying conductive layer is etched. Although the etching residue of Ni of the layer 2 was likely to occur, the above-mentioned unfavorable phenomenon could be prevented by etching by the spray method using the etching solution of the present invention.

【0037】以上の説明から明らかなように、本発明の
電子回路基板の製造方法により、基板1上にスパッタに
より薄膜下地導電層2を形成したことにより、その薄膜
下地導電層2を基板1上に密着させて強固に成膜でき、
その薄膜下地導電層2の表面にシードメタルとしての薄
膜下地導電層3をスパッタで成膜して、その上に導電層
5をメッキレジストのマスクを用いてメッキにより形成
したので、回路配線6Aを基板1上に強固に形成でき、
その上で本発明のエッチング液を用いてスプレー法で薄
膜下地導電層2、3をエッチングしたことにより、導電
層5がサイドエッチされることなく、微細で高精度の回
路配線6Aを形成することができるようになった。
As is clear from the above description, the thin film underlying conductive layer 2 is formed on the substrate 1 by sputtering according to the method for manufacturing an electronic circuit board of the present invention. Can be firmly adhered to the
Since the thin film underlying conductive layer 3 as a seed metal is formed on the surface of the thin film underlying conductive layer 2 by sputtering, and the conductive layer 5 is formed thereon by plating using a mask of a plating resist, the circuit wiring 6A is formed. It can be firmly formed on the substrate 1,
Then, by etching the thin film underlying conductive layers 2 and 3 by a spray method using the etching solution of the present invention, the fine and highly accurate circuit wiring 6A can be formed without the conductive layer 5 being side-etched. Is now possible.

【0038】なお、高周波で損失の少ない、より高機能
な特性を得るためには、ベース基板1の材料として、耐
熱性の高い基板を使用することが望ましい。例えば、前
記のLCP(液晶ポリマー)の他、PI(ポリイミ
ド)、PPE(ポリフェニルエーテル)などを挙げるこ
とができる。また、ベース基板1上に形成する薄膜配線
部分の絶縁層の材料としては、例えば、BCB(ベンゾ
シクロブテン)、PI、PNB(ポリノルポルネン)な
どを挙げることができる。
It should be noted that in order to obtain higher-performance characteristics with less loss at high frequencies, it is desirable to use a substrate having high heat resistance as the material of the base substrate 1. For example, in addition to the above LCP (liquid crystal polymer), PI (polyimide), PPE (polyphenyl ether) and the like can be mentioned. Examples of the material of the insulating layer of the thin film wiring portion formed on the base substrate 1 include BCB (benzocyclobutene), PI, PNB (polynorporne).

【0039】[0039]

【発明の効果】以上説明したように、本発明によれば、
全体として回路配線を有機材などからなる基板上に密着
して強固に被着でき、そして精密な細線で回路配線を形
成できる。このため、 1.高精度な回路配線を得ることができ、インピーダン
スマッチングが取り易くし、そしてGHz帯の高周波特
性に対応する回路を形成することができる 2.従来、部品で搭載していたインダクタなどを基板の
表面に直接形成することができる 3.多くの部品を搭載でき、同時に電子回路基板そのも
のを小型化できるなど、数々の優れた効果が得られる。
As described above, according to the present invention,
As a whole, the circuit wiring can be adhered firmly to the substrate made of an organic material or the like, and the circuit wiring can be formed with precise fine lines. Therefore, 1. 1. High-precision circuit wiring can be obtained, impedance matching can be easily achieved, and a circuit corresponding to high frequency characteristics in the GHz band can be formed. 2. Inductors, which were conventionally mounted as components, can be directly formed on the surface of the board. Many excellent effects can be obtained, such as being able to mount many parts and simultaneously downsizing the electronic circuit board itself.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の電子回路基板の製造方法におけるス
プレー法によるエッチング方法を説明するための電子回
路基板の一部断面図である。
FIG. 1 is a partial cross-sectional view of an electronic circuit board for explaining an etching method by a spray method in a method for manufacturing an electronic circuit board of the present invention.

【図2】 図1に示した状態の電子回路基板にエッチン
グを施して回路配線が形成された本発明の電子回路基板
の一部断面図である。
FIG. 2 is a partial cross-sectional view of the electronic circuit board of the present invention in which circuit wiring is formed by etching the electronic circuit board in the state shown in FIG.

【図3】 本発明のエッチング液を使い、ディップ法を
用いて電子回路基板をエッチングした場合のエッチング
の繰り返し枚数とエッチング時間のグラフの安定度を示
すグラフである。
FIG. 3 is a graph showing the stability of a graph of the number of repeated etchings and the etching time when the electronic circuit board is etched by the dipping method using the etching solution of the present invention.

【図4】 一般的な電子回路基板の製造方法を説明する
ための工程図である。
FIG. 4 is a process drawing for explaining a general method for manufacturing an electronic circuit board.

【符号の説明】[Explanation of symbols]

1…絶縁基板、2,3…薄膜下地導電層、4…メッキレ
ジスト、5…導電層、6…回路配線、10…本発明の一
実施形態の電子回路基板
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate, 2, 3 ... Thin film base conductive layer, 4 ... Plating resist, 5 ... Conductive layer, 6 ... Circuit wiring, 10 ... Electronic circuit board of one embodiment of the present invention

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 WA13 WB03 WB04 WC08 WE02 WE03 WE12 WK07 WM04 WN01 5E339 BC01 BC02 BE17 CE17 5E343 BB24 BB44 CC33 CC34 CC50 DD25 DD32 DD76 EE52 ER26 GG06    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 4K057 WA13 WB03 WB04 WC08 WE02                       WE03 WE12 WK07 WM04 WN01                 5E339 BC01 BC02 BE17 CE17                 5E343 BB24 BB44 CC33 CC34 CC50                       DD25 DD32 DD76 EE52 ER26                       GG06

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 硝酸、硫酸、酢酸を主成分とする混酸溶
液をベースとして、硫酸銅、硝酸銅などの塩の状態の添
加物を添加したことを特徴とするスプレー法用エッチン
グ液。
1. An etching solution for a spray method, wherein an additive in the form of a salt such as copper sulfate or copper nitrate is added to a mixed acid solution containing nitric acid, sulfuric acid or acetic acid as a main component as a base.
【請求項2】 前記添加物の添加量が総重量の1重量%
以下であることを特徴とする請求項1に記載のスプレー
法用エッチング液。
2. The amount of the additive added is 1% by weight based on the total weight.
The etching solution for a spray method according to claim 1, wherein:
【請求項3】 電気絶縁基板の表面にメッキにより回路
配線を形成する電子回路基板の製造方法において、 前記電気絶縁基板の表面に下地導電層をスパッタにより
形成する工程と、 前記薄膜下地導電層上にメッキレジストを用いて所定の
回路配線パターンを形成する工程と、 該回路配線パターンに導電材をメッキする工程と、 前記メッキレジストを除去する工程と、 前記メッキレジストを除去することにより露出した部分
の前記薄膜下地導電層を、硝酸、硫酸、酢酸を主成分と
する混酸溶液をベースとして、硫酸銅、硝酸銅などの塩
の状態の添加物を添加したエッチング液を用いてスプレ
ー法でエッチングする工程とを含む製造工程を経て前記
回路配線を形成することを特徴とする電子回路基板の製
造方法。
3. A method of manufacturing an electronic circuit board, wherein circuit wiring is formed on a surface of an electrically insulating substrate by plating, a step of forming an underlayer conductive layer on the surface of the electrically insulating substrate by sputtering, and on the thin film underlayer conductive layer. To form a predetermined circuit wiring pattern using a plating resist, a step of plating a conductive material on the circuit wiring pattern, a step of removing the plating resist, and a portion exposed by removing the plating resist. The thin film underlying conductive layer is etched by a spray method using an etching solution containing a mixed acid solution containing nitric acid, sulfuric acid and acetic acid as a main component and an additive in a salt state such as copper sulfate and copper nitrate. A method for manufacturing an electronic circuit board, comprising forming the circuit wiring through a manufacturing process including a process.
【請求項4】 前記薄膜下地導電層が異なる金属の複数
層で構成されており、該各層を上方から順次スプレー法
によりエッチングすることを特徴とする請求項4に記載
の電子回路基板の製造方法。
4. The method for manufacturing an electronic circuit board according to claim 4, wherein the thin film underlying conductive layer is composed of a plurality of layers of different metals, and the respective layers are sequentially etched from above by a spray method. .
【請求項5】 前記薄膜下地導電層が二層からなり、下
層の金属がニッケル、上層の金属が銅であることを特徴
とする請求項3、請求項4に記載の電子回路基板の製造
方法。
5. The method of manufacturing an electronic circuit board according to claim 3, wherein the thin film underlying conductive layer is composed of two layers, the lower layer metal is nickel, and the upper layer metal is copper. .
JP2001325079A 2001-10-23 2001-10-23 Etchant for spray method and production method for suitable electronic circuit board using the same Pending JP2003129260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001325079A JP2003129260A (en) 2001-10-23 2001-10-23 Etchant for spray method and production method for suitable electronic circuit board using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001325079A JP2003129260A (en) 2001-10-23 2001-10-23 Etchant for spray method and production method for suitable electronic circuit board using the same

Publications (1)

Publication Number Publication Date
JP2003129260A true JP2003129260A (en) 2003-05-08

Family

ID=19141705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001325079A Pending JP2003129260A (en) 2001-10-23 2001-10-23 Etchant for spray method and production method for suitable electronic circuit board using the same

Country Status (1)

Country Link
JP (1) JP2003129260A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270235A (en) * 2007-04-16 2008-11-06 Ulvac Japan Ltd Etchant and manufacturing method of transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270235A (en) * 2007-04-16 2008-11-06 Ulvac Japan Ltd Etchant and manufacturing method of transistor

Similar Documents

Publication Publication Date Title
US8418361B2 (en) Method of manufacturing printed circuit board having landless via hole
JPS6142993A (en) Method of forming conductor layer to resin
US4278511A (en) Plug plating
WO1998009485A1 (en) Pattern plating method for fabricating printed circuit boards
JP2006100631A (en) Wiring board and its manufacturing method
JP2003129260A (en) Etchant for spray method and production method for suitable electronic circuit board using the same
US4304640A (en) Method of plating solder onto printed circuit boards
US4176016A (en) Forming electrically insulating layers by sputter deposition
US20100180430A1 (en) Spiral Inductors
JP4052434B2 (en) Multilayer substrate and manufacturing method thereof
TW201241236A (en) Process for etching a recessed structure filled with tin or a tin alloy
JPH11298141A (en) Manufacture for electronic device
JP2003124591A (en) Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration
JP2003031927A (en) Method of manufacturing printed wiring board
JP2003133669A (en) Electronic circuit board and method of manufacturing the same
CN113284885A (en) Method for integrating thin film capacitor in thin film circuit
US20140144674A1 (en) Electrical components and methods of manufacturing electrical components
KR100803004B1 (en) Method for filling through hole
JPH03173497A (en) Multilayer wiring board and manufacture thereof
JP2003330161A (en) Manufacturing method of electronic part and electronic part using the manufacturing method
KR100382565B1 (en) Method for Manufacturing Printed Circuit Board with Buried Resistors
JP4115342B2 (en) Forming circuit wiring
TW201436024A (en) Methods of etching carbon nanotube sheet material for electrical circuit and thin film thermal structure applications
Feng et al. Ni/Cr alloy stripper for flexible wiring boards
JPS60176293A (en) Method of producing printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070627