JP2003124591A - Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration - Google Patents

Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration

Info

Publication number
JP2003124591A
JP2003124591A JP2001321012A JP2001321012A JP2003124591A JP 2003124591 A JP2003124591 A JP 2003124591A JP 2001321012 A JP2001321012 A JP 2001321012A JP 2001321012 A JP2001321012 A JP 2001321012A JP 2003124591 A JP2003124591 A JP 2003124591A
Authority
JP
Japan
Prior art keywords
thin film
metal thin
film layer
plating
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001321012A
Other languages
Japanese (ja)
Inventor
Yoichi Oya
洋一 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001321012A priority Critical patent/JP2003124591A/en
Publication of JP2003124591A publication Critical patent/JP2003124591A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an electronic circuit board capable of accurately forming fine circuit wirings rigidly on the board and preventing migration between the circuit wirings and to provide a method for manufacturing the same and a copper-plating liquid for suppressing the migration. SOLUTION: The electronic circuit board 10A comprises a circuit wiring 8A of a laminated structure having a barrier metal thin film layer 2 formed by sputtering to become a barrier to the migration, a seed metal thin film layer 3 formed by sputtering for expediting the generation of plating of a conductive layer 5 on the layer 2, and the conductive layer 5 having a relatively large thickness and formed by plating on the layer 3, on the surface of a substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、回路配線間のマイ
グレーションを防止することができる電子回路基板、そ
の製造方法及びスプレー法用エッチング液に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit board capable of preventing migration between circuit wirings, a method of manufacturing the same, and an etching solution for a spray method.

【0002】[0002]

【従来の技術】従来の電子回路基板の製造方法は、所定
の配線回路、電極、及び又は接続端子の配線(以下、そ
れらを総称して「回路配線」と記す)を基板(以下、
「基板」と記す)に形成する場合には、基板の全面に銅
箔を貼り付けたり、メッキなどで銅層を形成し、その表
面にフォトレジストを全面に塗布して、そのフォトレジ
ストの表面に回路配線パターンを露光した後、これを現
像し、フォトレジストが存在しない不要な部分の金属を
エッチングで除去して、所定の回路配線を形成するのが
一般的であった。
2. Description of the Related Art A conventional method for manufacturing an electronic circuit board is to use a wiring of a predetermined wiring circuit, electrodes, and / or connection terminals (hereinafter collectively referred to as "circuit wiring") on a substrate (hereinafter referred to as "circuit wiring").
When forming on a "substrate"), a copper foil is attached to the entire surface of the substrate, a copper layer is formed by plating, etc., and a photoresist is applied to the entire surface, and the surface of the photoresist is then applied. After exposing the circuit wiring pattern on the substrate, it was generally developed to remove unnecessary portions of the metal where the photoresist was not present by etching to form a predetermined circuit wiring.

【0003】この従来技術の電子回路基板の製造方法で
は、基板上に形成された金属層の厚みは、通常、10〜
20μmであり、その表面側から不要な金属層部分をエ
ッチングで除去するため、エッチングスピードにより、
回路配線の形状がテーパーが付いた断面形状になり、そ
の精度のバラツキも±40μm程度と大きく、回路配線
の幅が75μm、隣接回路配線間隔も75μm{以下、
L/S(Line &Space)=75μm/75μ
mと標記する}程度が限界であったために微細な回路配
線を形成することが困難であった。
In this prior art method of manufacturing an electronic circuit board, the thickness of the metal layer formed on the board is usually 10 to 10.
It is 20 μm, and an unnecessary metal layer portion is removed from the surface side by etching.
The shape of the circuit wiring is a tapered cross-sectional shape, the variation of its accuracy is large at about ± 40 μm, the width of the circuit wiring is 75 μm, and the interval between adjacent circuit wiring is 75 μm (hereinafter,
L / S (Line & Space) = 75 μm / 75 μ
It was difficult to form a fine circuit wiring because there was a limit to the extent of "marked as m".

【0004】[0004]

【発明が解決しようとする課題】この課題を解決するた
めに、現在、回路配線の微細化に関する種々の技術が開
発されている。現在開発中の薄膜技術では、基板上にL
/S:10μm/10μm程度の回路配線を形成するこ
とが可能となった。
In order to solve this problem, various techniques relating to miniaturization of circuit wiring are currently being developed. In the thin film technology currently under development, L on the substrate
/ S: It became possible to form circuit wiring of about 10 μm / 10 μm.

【0005】ところが、回路配線間が狭くなったことに
より、従来問題とならなかった回路配線間のマイグレー
ションが発生するようになった。
However, since the distance between circuit wirings has become narrower, migration between circuit wirings, which has not been a problem in the past, has come to occur.

【0006】本発明はこのような課題を解決しようとす
るものであって、基板上に強固に被着し、そして高精度
で微細な回路配線を形成でき、そしてそれら回路配線間
のマイグレーションの発生を防止できる、即ち、耐マイ
グレーション特性の優れた電子回路基板、その製造方法
及びマイグレーション発生抑制用銅メッキ液を得ること
を目的とするものである。
The present invention is intended to solve such a problem and is capable of firmly adhering on a substrate and forming fine circuit wiring with high accuracy, and causing migration between the circuit wirings. It is an object of the present invention to provide an electronic circuit board having excellent migration resistance, a method of manufacturing the same, and a copper plating solution for suppressing migration generation.

【0007】[0007]

【課題を解決するための手段】それ故、本発明の電子回
路基板では、基板の表面に、マイグレーションに対する
バリアとなるスパッタにより成膜されたバリアメタル薄
膜層とそのバリアメタル薄膜層の上に導電層のメッキの
生成を促進するスパッタにより成膜されたシードメタル
薄膜層とそのシードメタル薄膜層の上にメッキにより成
膜された比較的厚い膜厚の前記導電層とからなる積層構
造の回路配線を形成して、前記課題を解決している。そ
して、前記回路配線の両側面がバリアメタル薄膜で被覆
されていることが好ましい。また、前記バリアメタル薄
膜層はチタン、前記シードメタル薄膜層及び前記導電層
は銅であることが望ましい。
Therefore, in the electronic circuit board of the present invention, a barrier metal thin film layer formed by sputtering, which serves as a barrier against migration, is formed on the surface of the substrate, and a conductive film is formed on the barrier metal thin film layer. Circuit wiring having a laminated structure composed of a seed metal thin film layer formed by sputtering for promoting generation of plating of the layer and a relatively thick conductive layer formed by plating on the seed metal thin film layer To solve the above problems. It is preferable that both side surfaces of the circuit wiring are covered with a barrier metal thin film. The barrier metal thin film layer is preferably titanium, and the seed metal thin film layer and the conductive layer are preferably copper.

【0008】そして本発明の電子回路基板の製造方法で
は、基板上にメッキにより成膜された導電層からなる積
層構造の回路配線を形成する電子回路基板の製造方法に
おいて、前記基板の表面にマイグレーションに対するバ
リアとなるバリアメタル薄膜層をスパッタにより成膜す
る工程と、そのバリアメタル薄膜層上に前記導電層のメ
ッキ生成を促進するシードメタル薄膜層をスパッタによ
り成膜する工程と、そのシードメタル薄膜層上にメッキ
レジストを用いて所定の回路配線パターンを形成する工
程と、その回路配線パターンに導電材をメッキする工程
と、前記メッキレジストを除去する工程と、前記メッキ
レジストを除去することにより露出した部分の前記バリ
アメタル薄膜層と前記シードメタル薄膜層とをスプレー
法でエッチングする工程とを含む製造工程を経て前記積
層構造の回路配線を形成する方法を採って、前記課題を
解決している。
In the method of manufacturing an electronic circuit board of the present invention, in the method of manufacturing an electronic circuit board in which circuit wiring having a laminated structure composed of conductive layers formed by plating is formed on the substrate, migration onto the surface of the board is performed. A step of forming a barrier metal thin film layer serving as a barrier against the barrier metal by sputtering, a step of forming a seed metal thin film layer on the barrier metal thin film layer for promoting the generation of plating of the conductive layer by sputtering, and the seed metal thin film A step of forming a predetermined circuit wiring pattern using a plating resist on a layer, a step of plating a conductive material on the circuit wiring pattern, a step of removing the plating resist, and an exposure by removing the plating resist The barrier metal thin film layer and the seed metal thin film layer in the exposed portion are etched by a spray method. It adopts a method of forming a circuit wiring of the stacked structure through a manufacturing process including a step solves the above problems.

【0009】また、本発明の他の電子回路基板の製造方
法では、前記エッチング工程に引き続いて、回路配線の
上面にメッキレジストを被覆する工程と、前記上面にメ
ッキレジストが被覆された前記回路配線の両側面に電解
メッキによりマイグレーションに対するバリアとなるバ
リアメタル薄膜層を電解メッキにより形成する工程と、
前記メッキレジストを回路配線の上面から除去する工程
とを含む製造工程を経て回路配線の両側面にもバリアメ
タル薄膜を形成する方法を採って、前記課題を解決して
いる。
Further, in another method of manufacturing an electronic circuit board of the present invention, subsequent to the etching step, a step of coating the upper surface of the circuit wiring with a plating resist, and the circuit wiring having the upper surface coated with the plating resist. And a step of forming a barrier metal thin film layer that becomes a barrier against migration by electrolytic plating on both side surfaces of the electrolytic plating,
The problem is solved by adopting a method of forming a barrier metal thin film on both side surfaces of the circuit wiring through a manufacturing process including a step of removing the plating resist from the upper surface of the circuit wiring.

【0010】これらの場合、前記バリアメタル薄膜層が
チタン、前記シードメタル薄膜層及び前記導電層が銅で
あることが望ましく、また、前記シードメタル薄膜層を
エッチングした後、前記バリアメタル薄膜層をエッチン
グすることが望ましい。
In these cases, it is desirable that the barrier metal thin film layer is titanium, and the seed metal thin film layer and the conductive layer are copper. Further, after the seed metal thin film layer is etched, the barrier metal thin film layer is removed. Etching is desirable.

【0011】更にまた、本発明のマイグレーション発生
抑制用銅メッキ液は、メッキを抑制する物質及び平滑性
を持たせる物質が添加物として添加されている。そして
前記添加物の混合液の量は薬液1リットル当たり5〜2
0ミリリットルであることが望ましい。
Furthermore, the copper plating solution for suppressing the occurrence of migration of the present invention contains a substance that suppresses plating and a substance that imparts smoothness as additives. The amount of the additive mixture is 5 to 2 per 1 liter of the drug solution.
It is preferably 0 ml.

【0012】以上、本発明の電子回路基板によれば、回
路配線のバリアメタル薄膜層が回路配線相互間のマイグ
レーションの発生を防止し、そして同時にバリアメタル
薄膜層が基板の表面に密着して強固に被着されており、
容易に剥離することがなく、また、その表面に密着して
成膜されたシードメタル薄膜層の存在により、そのシー
ドメタル薄膜層に馴染んで導電層が成膜されている。そ
してバリアメタル薄膜層を酸化し易いチタンで成膜する
ことによりイオン化し難く、バリアを確実に形成でき、
かつシードメタル薄膜層及び導電層を銅で成膜すること
により、基板上に強度に密着して、高精度な、そして微
細な回路配線が形成される。
As described above, according to the electronic circuit board of the present invention, the barrier metal thin film layer of the circuit wiring prevents the occurrence of migration between the circuit wirings, and at the same time, the barrier metal thin film layer adheres firmly to the surface of the substrate. Is attached to
The conductive metal film is formed so as not to be easily peeled off, and because of the existence of the seed metal thin film layer formed in close contact with the surface thereof, the seed metal thin film layer is familiar with the conductive layer. By forming the barrier metal thin film layer of titanium which is easy to oxidize, it is difficult to ionize, and the barrier can be reliably formed,
In addition, by forming the seed metal thin film layer and the conductive layer with copper, a highly precise and fine circuit wiring can be formed by closely adhering to the substrate.

【0013】そして、本発明の電子回路基板の製造方法
によれば、前記のような微細で精密な回路配線を有機基
板上に容易に形成することができる。
According to the method of manufacturing an electronic circuit board of the present invention, the fine and precise circuit wiring as described above can be easily formed on the organic substrate.

【0014】また、本発明のマイグレーション発生抑制
用銅メッキ液によれば、メッキの異常な成長を抑えるこ
とができ、かつ、メッキレジスト層内に銅メッキした場
合に、その底辺部コーナにおける銅メッキの成長を抑
え、均一に成長したパターンを得ることができ、本銅メ
ッキ液で前記回路配線を容易に形成でき、そして回路配
線間のマイグレーションの発生を抑制することができ
る。
Further, according to the copper plating solution for suppressing the occurrence of migration of the present invention, abnormal growth of plating can be suppressed, and when copper plating is performed in the plating resist layer, copper plating at the corners of the bottom of the plating resist layer is suppressed. It is possible to suppress the growth of the copper alloy, obtain a uniformly grown pattern, easily form the circuit wiring with the present copper plating solution, and suppress the occurrence of migration between the circuit wirings.

【0015】[0015]

【発明の実施の形態】以下、図1乃至図6を用いて、本
発明の実施形態の電子回路基板及びその製造方法を説明
する。
DETAILED DESCRIPTION OF THE INVENTION An electronic circuit board according to an embodiment of the present invention and a method for manufacturing the same will be described below with reference to FIGS.

【0016】図1は本発明の第1実施形態の電子回路基
板の一部拡大断面図、図2は本発明の第2実施形態の電
子回路基板の一部拡大断面図、図3は図1に示した本発
明の電子回路基板の製造方法を説明するための工程図、
図4は図2に示した本発明の電子回路基板の製造方法を
説明するための工程図、図5は本発明の銅メッキ液によ
る銅メッキの成長状態を説明するための半製品状態にお
ける一部電子回路基板の断面図、そして図6はマイグレ
ーション試験の結果を示すグラフである。
FIG. 1 is a partially enlarged sectional view of an electronic circuit board according to a first embodiment of the present invention, FIG. 2 is a partially enlarged sectional view of an electronic circuit board according to a second embodiment of the present invention, and FIG. Process steps for explaining the method for manufacturing the electronic circuit board of the present invention shown in FIG.
FIG. 4 is a process diagram for explaining the method for manufacturing the electronic circuit board of the present invention shown in FIG. 2, and FIG. 5 is a semi-finished product state for explaining the growth state of copper plating by the copper plating solution of the present invention. FIG. 6 is a cross-sectional view of the partial electronic circuit board, and FIG. 6 is a graph showing the result of the migration test.

【0017】先ず初めに、図1を用いて、本発明の第1
実施形態の電子回路基板の構造を説明する。
First, referring to FIG. 1, the first aspect of the present invention will be described.
The structure of the electronic circuit board of the embodiment will be described.

【0018】図1において、符号10Aは全体として、
本発明の電子回路基板を指す。この電子回路基板10A
は基板1上に、バリアメタル薄膜層2、シードメタル薄
膜層3及び導電層5の3層構造の回路配線8Aが形成さ
れたものである。バリアメタル薄膜層2は基板1の表面
に直接スパッタにより成膜されており、そのバリアメタ
ル薄膜層2の表面にシードメタル薄膜層3がスパッタに
より成膜されており、そしてそのシードメタル薄膜層3
の表面に導電層5がメッキにより成膜された構造のもの
であって、例えば、L/S:10μm/10μmのパタ
ーンである。
In FIG. 1, reference numeral 10A indicates, as a whole,
Refers to the electronic circuit board of the present invention. This electronic circuit board 10A
The circuit wiring 8A having a three-layer structure of the barrier metal thin film layer 2, the seed metal thin film layer 3, and the conductive layer 5 is formed on the substrate 1. The barrier metal thin film layer 2 is directly formed on the surface of the substrate 1 by sputtering, the seed metal thin film layer 3 is formed on the surface of the barrier metal thin film layer 2 by sputtering, and the seed metal thin film layer 3 is formed.
Has a structure in which the conductive layer 5 is formed by plating on the surface of, and has, for example, a pattern of L / S: 10 μm / 10 μm.

【0019】また、図2には本発明の第2実施形態の電
子回路基板10Bを示した。この電子回路基板10B
は、前記電子回路基板10Aの耐マイグレーション特性
よりより一層耐マイグレーション特性を改善したもので
あって、その回路配線8Bは基板1とシードメタル薄膜
層3との間がバリアメタル薄膜層2で形成されているの
みならず、回路配線8Bの両側面もバリアメタル薄膜層
7A、7B2で被覆されて形成されていて、前記の電子
回路基板10Aよりもより一層耐マイグレーション特性
に優れた構造のものである。
FIG. 2 shows an electronic circuit board 10B according to the second embodiment of the present invention. This electronic circuit board 10B
Of the electronic circuit board 10A has further improved anti-migration property than the electronic circuit board 10A. The circuit wiring 8B is formed by the barrier metal thin film layer 2 between the substrate 1 and the seed metal thin film layer 3. In addition, both side surfaces of the circuit wiring 8B are formed so as to be covered with the barrier metal thin film layers 7A and 7B2, and the structure has a more excellent migration resistance property than the electronic circuit board 10A. .

【0020】次に、図3を用いて、図1に示した回路配
線8Aが形成される電子回路基板の製造方法を説明す
る。
Next, a method of manufacturing the electronic circuit board on which the circuit wiring 8A shown in FIG. 1 is formed will be described with reference to FIG.

【0021】先ず、図3Aに示したように、基板1を用
意し、その表面にマイグレーションの発生を防止するバ
リアメタル薄膜層2をスパッタで成膜し、その上に導電
層5のメッキ生成を促進するシードメタル薄膜層3をス
パッタにより成膜する。バリアメタル薄膜層2には酸化
物になり易い金属を用いることが望ましく、また、シー
ドメタル薄膜層3にはメッキ性に富んだ金属を用いる。
First, as shown in FIG. 3A, a substrate 1 is prepared, a barrier metal thin film layer 2 for preventing the occurrence of migration is formed on the surface thereof by sputtering, and a conductive layer 5 is formed by plating on it. A seed metal thin film layer 3 for promoting is formed by sputtering. For the barrier metal thin film layer 2, it is desirable to use a metal that easily becomes an oxide, and for the seed metal thin film layer 3, a metal having a high plating property is used.

【0022】次に、図3Bに示したように、シードメタ
ル薄膜層3の表面にメッキレジスト層4を形成し、そし
てこのメッキレジスト層4に所望の回路配線のパターン
4Aを形成する。
Next, as shown in FIG. 3B, a plating resist layer 4 is formed on the surface of the seed metal thin film layer 3, and a desired circuit wiring pattern 4A is formed on the plating resist layer 4.

【0023】次に、図3Cに示したように、メッキレジ
スト層4のパターン4A内に金属導電体をメッキし、導
電層5を成膜する。この時のメッキは、電解メッキ、無
電解メッキの何れでもよく、どちらか一方に限定される
ものではない。
Next, as shown in FIG. 3C, a metal conductor is plated in the pattern 4A of the plating resist layer 4 to form a conductive layer 5. The plating at this time may be either electrolytic plating or electroless plating, and is not limited to either one.

【0024】次に、図3Dに示したように、メッキの終
了後、メッキレジスト層4を除去する。
Next, as shown in FIG. 3D, the plating resist layer 4 is removed after the plating is completed.

【0025】そして、図3Eに示したように、メッキレ
ジスト層4を除去したことにより露出したバリアメタル
薄膜層2及びシードメタル薄膜層3をエッチングにより
除去する。これらバリアメタル薄膜層2及びシードメタ
ル薄膜層3のエッチングの際には、シードメタル薄膜層
3を先ずエッチングし、その後でバリアメタル薄膜層2
をエッチングするというように、各層を選択的にエッチ
ングすることにより、よりサイドエッチングを抑えた精
度の高い回路配線8Aを形成することができる。
Then, as shown in FIG. 3E, the barrier metal thin film layer 2 and the seed metal thin film layer 3 exposed by removing the plating resist layer 4 are removed by etching. When etching the barrier metal thin film layer 2 and the seed metal thin film layer 3, the seed metal thin film layer 3 is first etched, and then the barrier metal thin film layer 2 is etched.
By selectively etching each layer, such as by etching, it is possible to form the circuit wiring 8A with high accuracy while suppressing side etching.

【0026】このようにして、図1に示したような、バ
リアメタル薄膜層2、シードメタル薄膜層3及びその上
に導電層5が成膜された3層構造の回路配線8Aが基板
1上に形成された電子回路基板10Aが得られる。
In this way, the circuit wiring 8A having a three-layer structure in which the barrier metal thin film layer 2, the seed metal thin film layer 3 and the conductive layer 5 are formed thereon as shown in FIG. The electronic circuit board 10A formed in the above is obtained.

【0027】本発明の電子部品装置10Aの回路配線8
Aはシードメタルとなるバリアメタル薄膜層2が空気に
触れると酸化し易い金属で成膜されていることからイオ
ン化し難く、その酸化物がバリアとなり、隣接回路配線
8A間の耐マイグレーション特性を向上させることがで
きる。
Circuit wiring 8 of the electronic component device 10A of the present invention
A is difficult to ionize because the barrier metal thin film layer 2 serving as a seed metal is formed of a metal that is easily oxidized when exposed to air, and the oxide serves as a barrier, improving migration resistance between the adjacent circuit wirings 8A. Can be made.

【0028】また、メッキ性に富んだシードメタル薄膜
層3をシードメタルとし、メッキレジストをマスクとし
てメッキにより導電層5を成膜するため、導電層5はシ
ードメタル薄膜層3の表面に馴染んで成膜される。
Since the conductive metal layer 5 having a high plating property is used as a seed metal and the conductive layer 5 is formed by plating using the plating resist as a mask, the conductive layer 5 is adapted to the surface of the seed metal thin film layer 3. It is formed into a film.

【0029】従って、本発明の電子回路基板の製造方法
によれば、全体として回路配線8Aを基板1の上に強固
に被着した状態で、しかも微細、かつ高精度で、そして
耐マイグレーション特性に優れた構造で形成することが
できる。
Therefore, according to the method for manufacturing an electronic circuit board of the present invention, the circuit wiring 8A is firmly adhered to the board 1 as a whole, and the circuit wiring 8A is fine, highly accurate, and has migration resistance. It can be formed with an excellent structure.

【0030】微細で高精度な、そして耐マイグレーショ
ン特性に優れた回路配線8Aを形成できることから、L
/Sの狭い回路配線8Aを形成することができ、そして
インピーダンスマッチングが取り易く、GHz帯の高周
波特性に対応する回路を形成することができる。
Since it is possible to form the circuit wiring 8A which is fine and highly accurate and has excellent migration resistance, L
The circuit wiring 8A with a narrow / S can be formed, impedance matching can be easily taken, and a circuit corresponding to the high frequency characteristics in the GHz band can be formed.

【0031】また、回路配線8Aを細線化することがで
きるので、従来、部品で搭載していたインダクタなどを
有機基板1の表面に直接形成することも可能となり、更
に、多くの部品の搭載も可能となり、同時に電子回路基
板10Aの小型化を図ることができる。
Further, since the circuit wiring 8A can be thinned, it is possible to directly form an inductor or the like, which is conventionally mounted as a component, on the surface of the organic substrate 1, and further, it is possible to mount many components. This makes it possible to reduce the size of the electronic circuit board 10A at the same time.

【0032】次に、図4を用いて、図2に示した回路配
線8Bが形成される電子回路基板10Bの製造方法を説
明する。
Next, a method of manufacturing the electronic circuit board 10B on which the circuit wiring 8B shown in FIG. 2 is formed will be described with reference to FIG.

【0033】図4Aに示した回路配線8Aは図3Eに断
面で示した一回路配線8と同一ものを再掲した図であ
る。この全ての回路配線8Aの導電層5の上面を、図4
Bに示したように、メッキレジスト層6で被覆する。
The circuit wiring 8A shown in FIG. 4A is the same as the circuit wiring 8 shown in cross section in FIG. 3E. The upper surface of the conductive layer 5 of all the circuit wiring 8A is shown in FIG.
As shown in B, it is covered with the plating resist layer 6.

【0034】次に、図4Cに示したように、回路配線8
Aのバリアメタル薄膜層2、シードメタル薄膜層3及び
導電層5にわたって、その両側面7A、7Bにマイグレ
ーションの発生を防止するバリアメタル薄膜層2Aを、
例えば、電解メッキで成膜する。バリアメタル薄膜層2
Aには酸化物になり易い金属を用いることが望ましい。
Next, as shown in FIG. 4C, the circuit wiring 8
A barrier metal thin film layer 2A for preventing migration from occurring on both side surfaces 7A and 7B of the barrier metal thin film layer 2, the seed metal thin film layer 3 and the conductive layer 5 of A,
For example, the film is formed by electrolytic plating. Barrier metal thin film layer 2
It is desirable to use a metal that easily becomes an oxide for A.

【0035】次に、図4Dに示したように、バリアメタ
ル薄膜層2Aのメッキの終了後、メッキレジスト層6を
除去する。
Next, as shown in FIG. 4D, the plating resist layer 6 is removed after the plating of the barrier metal thin film layer 2A is completed.

【0036】このようにして、図2に示したような、バ
リアメタル薄膜層2Aが、基板1の表面とシードメタル
薄膜層3との間のバリアメタル薄膜層2に連続し、シー
ドメタル薄膜層3及びその上に成膜されている導電層5
の両側面7A、7Bにも成膜された3層構造の回路配線
8Bが基板1上に形成された電子回路基板10Bが得ら
れる。
In this way, the barrier metal thin film layer 2A as shown in FIG. 2 is continuous with the barrier metal thin film layer 2 between the surface of the substrate 1 and the seed metal thin film layer 3, and the seed metal thin film layer is formed. 3 and conductive layer 5 formed thereon
An electronic circuit board 10B is obtained in which circuit wirings 8B having a three-layer structure formed on both side surfaces 7A and 7B of the above are formed on the board 1.

【0037】この電子部品装置10Bの回路配線8B
は、電子回路基板10Aの回路配線8Aに比し、両側面
7A、7Bをもバリアメタル薄膜層2Aで被覆されてい
ることから、隣接回路配線8B間のマイグレーションの
発生をより一層防止することができる。その他の優れた
特徴は第1実施形態の電子回路基板10Aのものと同様
である。
Circuit wiring 8B of this electronic component device 10B
Since both sides 7A and 7B are covered with the barrier metal thin film layer 2A as compared with the circuit wiring 8A of the electronic circuit board 10A, the occurrence of migration between the adjacent circuit wirings 8B can be further prevented. it can. Other excellent features are the same as those of the electronic circuit board 10A of the first embodiment.

【0038】一実施例として、薄膜層の絶縁材料にはベ
ンゾシクロブタン(BCB)を用いた。そしてバリアメ
タル薄膜層2、2Aにはチタン(Ti)を、シードメタ
ル薄膜層3には銅(Cu)を、メッキレジスト層4には
東京応化製のPMERシリーズを、そして導電層5には
銅(Cu)を用いた。
As an example, benzocyclobutane (BCB) was used as the insulating material of the thin film layer. The barrier metal thin film layers 2 and 2A are made of titanium (Ti), the seed metal thin film layer 3 is made of copper (Cu), the plating resist layer 4 is made of Tokyo Ohka PMER series, and the conductive layer 5 is made of copper. (Cu) was used.

【0039】バリアメタル薄膜層2、2AのTiの厚み
は250Å、シードメタル薄膜層3のCuの厚みは50
00Åとした。更に、導電層5のメッキCuの厚みは1
0μmとした。
The barrier metal thin film layers 2 and 2A have a Ti thickness of 250 Å, and the seed metal thin film layer 3 has a Cu thickness of 50.
It was set to 00Å. Further, the thickness of the plated Cu of the conductive layer 5 is 1
It was set to 0 μm.

【0040】Tiは空気に触れると酸化し易く、その酸
化物TiOがバリアとなり、隣接回路配線8A間の耐マ
イグレーション特性を向上させることができる。特に回
路配線8Bの場合は、その両側面7A、7B(図2)が
酸化膜で被覆された構造であるため、回路配線8Aより
も一層耐マイグレーション特性を向上させることができ
る。
Ti easily oxidizes when it comes into contact with air, and its oxide TiO serves as a barrier to improve the migration resistance property between the adjacent circuit wirings 8A. Particularly, in the case of the circuit wiring 8B, since both side surfaces 7A and 7B (FIG. 2) are covered with an oxide film, the migration resistance can be further improved as compared with the circuit wiring 8A.

【0041】また、第1実施形態の電子回路基板10A
の製造方法において、Tiのバリアメタル薄膜層2をエ
ッチバックした時に、そのTiの残さが残存していて
も、酸化物TiOとして安定し易く、他の金属、例え
ば、Niなどを使用した場合よりもより一層マイグレー
ションの発生を抑えることができる。
Further, the electronic circuit board 10A of the first embodiment
In the manufacturing method of 1., even if the Ti residue remains when the barrier metal thin film layer 2 of Ti is etched back, it is more likely to be stable as an oxide TiO, and compared with the case where another metal such as Ni is used. The occurrence of migration can be further suppressed.

【0042】また、第1実施形態の回路配線8Aの形成
に用いたエッチング液としては、シードメタル薄膜層3
のCuのエッチングに関東化学製の硝酸、硫酸を主成分
とする混酸液SO−YOを、バリアメタル薄膜層2のT
iのエッチングに関東化学製のフッ酸を含む混酸液SO
−1を使用した。
The etching solution used to form the circuit wiring 8A of the first embodiment is the seed metal thin film layer 3
The etching of Cu is performed by using a mixed acid solution SO-YO containing nitric acid and sulfuric acid as main components, manufactured by Kanto Chemical Co.
Etching of i Kanto Chemical mixed acid solution containing hydrofluoric acid SO
-1 was used.

【0043】次に、導電層5の銅メッキについて説明す
る。
Next, the copper plating of the conductive layer 5 will be described.

【0044】通常、メッキは全方向的に成長し、粒子を
拡大しようとする。本発明では、メッキ液に硫酸銅を使
用したが、メッキの成長を抑制する成分(ポリマーな
ど)を添加することにより、図5に矢印で示したよう
に、メッキレジスト層4の底辺部コーナーのメッキ成長
を抑えることで、パターン4A内に均一にメッキを成長
させることができた。
Usually, the plating grows omnidirectionally and tends to enlarge the grains. In the present invention, copper sulfate was used for the plating solution, but by adding a component (polymer or the like) that suppresses the growth of plating, as shown by the arrow in FIG. By suppressing the plating growth, the plating could be uniformly grown in the pattern 4A.

【0045】また、光沢を出し、平滑性を持たせる成
分、例えば、PEG(ポリエチレングリコール)やJG
B(Janus GreenB)などを添加することに
より、粒子の微細化、平坦化を助長することができた。
Further, a component which gives gloss and has smoothness, for example, PEG (polyethylene glycol) or JG
By adding B (Janus Green B) or the like, it was possible to promote miniaturization and flattening of the particles.

【0046】これらの結果、導電層5の銅の活性化エネ
ルギーを低く抑えることができ、従来のメッキ液では、
回路配線1mm当たり3μmのレンジのばらつきが、本
発明のマイグレーション発生抑制用銅メッキ液を用いる
ことにより、回路配線1mm当たり1μm以下のレンジ
のばらつきに抑えることができた。
As a result, the activation energy of copper in the conductive layer 5 can be suppressed to a low level, and with the conventional plating solution,
The variation in the range of 3 μm per 1 mm of the circuit wiring was suppressed to the variation of 1 μm or less per 1 mm of the circuit wiring by using the migration-inhibiting copper plating solution of the present invention.

【0047】検討時には、メッキ液として、日本エレク
トロプレーティング・エンジニヤース株式会社製(EE
JA)のMF−Cu300を使用し、そして添加剤とし
て専用Starterを5〜20ml/L添加すること
により効果が認められた。
At the time of study, the plating liquid manufactured by Nippon Electroplating Engineering Co., Ltd. (EE
The effect was observed by using MF-Cu300 of JA) and adding a dedicated Starter as an additive in an amount of 5 to 20 ml / L.

【0048】他にも、銅メッキ後、約210℃でアニー
ル処理を行い、銅粒子の成長を完結させることによって
も、耐マイグレーション特性が向上する効果が認められ
た。
In addition, it was also confirmed that the migration resistance was improved by completing the growth of copper particles by annealing at about 210 ° C. after copper plating.

【0049】そして従来技術及び本発明の製造方法によ
り製造した電子回路基板の回路配線8の精度は、従来の
電子回路基板の製造方法では、回路配線の幅が100μ
m±40μm(断面形状は台形)であるのに反し、本発
明の電子回路基板の製造方法によれば、その幅を10μ
m±2μm(断面形状は長方形)で形成することができ
た。このように回路配線を微細で高精度に形成でき、耐
マイグレーション性を向上させることができた。
The accuracy of the circuit wiring 8 of the electronic circuit board manufactured by the conventional technology and the manufacturing method of the present invention is as follows:
Contrary to m ± 40 μm (the cross-sectional shape is trapezoidal), according to the method for manufacturing an electronic circuit board of the present invention, the width is 10 μm.
It could be formed with m ± 2 μm (rectangular cross section). Thus, the circuit wiring could be formed finely and highly accurately, and the migration resistance could be improved.

【0050】図6に従来技術の回路配線と本発明の回路
配線8A、8Bとの耐マイグレーション特性の試験結果
を示した。図6において横軸に試験時間(hr)をと
り、縦軸に累積故障率(%)をとって表した。この図6
から明らかなように、従来技術の回路配線では、10時
間前後で20%〜80%の高い水準でマイグレーション
が発生しているが、本発明の回路配線8A、6Bでは、
L/S:10μm/10μmの回路配線間で、85℃で
相対湿度85%、10Vの試験条件で550時間以上経
ってもマイグレーションの発生が10%〜50%の範囲
に留まっていることが判る。
FIG. 6 shows the test results of the migration resistance characteristics of the conventional circuit wiring and the circuit wirings 8A and 8B of the present invention. In FIG. 6, the horizontal axis represents the test time (hr) and the vertical axis represents the cumulative failure rate (%). This Figure 6
As is clear from the above, in the conventional circuit wiring, migration occurs at a high level of 20% to 80% in about 10 hours, but in the circuit wirings 8A and 6B of the present invention,
L / S: Between circuit wirings of 10 μm / 10 μm, it can be seen that the occurrence of migration remains within a range of 10% to 50% even after 550 hours or more under a test condition of 85 ° C., relative humidity of 85%, and 10V. .

【0051】高周波で損失の少ない、より高機能な特性
を得るためには、ベース基板の材料として、耐熱性の高
い基板を使用することが望ましい。例えば、前記のLC
P(液晶ポリマー)の他、PI(ポリイミド)、PPE
(ポリフェニルエーテル)などを挙げることができる。
薄膜層の絶縁の材料としては、例えば、BCB(ベンゾ
シクロブテン)、PI、PNB(ポリノルポルネン)な
どを挙げることができる。
In order to obtain higher-performance characteristics with less loss at high frequencies, it is desirable to use a substrate having high heat resistance as the material for the base substrate. For example, the LC
In addition to P (liquid crystal polymer), PI (polyimide), PPE
(Polyphenyl ether) and the like.
Examples of the insulating material of the thin film layer include BCB (benzocyclobutene), PI, and PNB (polynorporne).

【0052】[0052]

【発明の効果】以上説明したように、本発明によれば、
全体として耐マイグレーション特性に優れ、精密な細線
で回路配線を基板上に密着して強固に被着、形成するこ
とができる。このため、1.高精度な回路配線を得るこ
とができ、インピーダンスマッチングが取り易くし、そ
してGHz帯の高周波特性に対応する回路を形成するこ
とができる2.従来、部品で搭載していたインダクタな
どを基板の表面に直接形成することができる3.多くの
部品を搭載でき、同時に電子回路基板そのものを小型化
できるなど、数々の優れた効果が得られる。
As described above, according to the present invention,
As a whole, it is excellent in migration resistance, and circuit wires can be tightly adhered and formed firmly on a substrate with precision fine wires. Therefore, 1. 1. High-precision circuit wiring can be obtained, impedance matching can be easily achieved, and a circuit corresponding to high frequency characteristics in the GHz band can be formed. 2. Inductors, which were conventionally mounted as components, can be directly formed on the surface of the board. Many excellent effects can be obtained, such as being able to mount many parts and simultaneously downsizing the electronic circuit board itself.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1実施形態の電子回路基板の一部
拡大断面図である。
FIG. 1 is a partially enlarged cross-sectional view of an electronic circuit board according to a first embodiment of the present invention.

【図2】 本発明の第2実施形態の電子回路基板の一部
拡大断面図である。
FIG. 2 is a partially enlarged sectional view of an electronic circuit board according to a second embodiment of the present invention.

【図3】 図1に示した本発明の電子回路基板の製造方
法を説明するための工程図である。
FIG. 3 is a process chart for explaining a method for manufacturing the electronic circuit board of the present invention shown in FIG.

【図4】 図2に示した本発明の電子回路基板の製造方
法を説明するための工程図である。
FIG. 4 is a process drawing for explaining the manufacturing method of the electronic circuit board of the present invention shown in FIG.

【図5】 本発明の銅メッキ液による銅メッキの成長状
態を説明するための半製品状態における一部電子回路基
板の断面図である。
FIG. 5 is a sectional view of a partial electronic circuit board in a semi-finished product state for explaining the growth state of copper plating by the copper plating solution of the present invention.

【図6】 マイグレーション試験の結果を示すグラフで
ある。
FIG. 6 is a graph showing the results of a migration test.

【符号の説明】[Explanation of symbols]

1…基板、2…バリアメタル薄膜層、3…シードメタル
薄膜層、4,6…メッキレジスト、5…導電層、8A…
第1実施形態回路配線、8B…第2実施形態の回路配
線、10A…本発明の第1実施形態の電子回路基板、1
0B…本発明の第2実施形態の電子回路基板
1 ... Substrate, 2 ... Barrier metal thin film layer, 3 ... Seed metal thin film layer, 4, 6 ... Plating resist, 5 ... Conductive layer, 8A ...
Circuit wiring of the first embodiment, 8B ... Circuit wiring of the second embodiment, 10A ... Electronic circuit board of the first embodiment of the present invention, 1
0B ... Electronic circuit board according to second embodiment of the present invention

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 BB32 BB33 BB36 CC03 CC06 DD04 DD11 GG12 GG20 4K023 AA19 BA06 CB32 4K024 AA09 BA09 BB11 CA01 CA02 DB01 5E343 BB24 BB35 DD25 DD43 GG02 GG08 GG14    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 4E351 BB32 BB33 BB36 CC03 CC06                       DD04 DD11 GG12 GG20                 4K023 AA19 BA06 CB32                 4K024 AA09 BA09 BB11 CA01 CA02                       DB01                 5E343 BB24 BB35 DD25 DD43 GG02                       GG08 GG14

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面に、マイグレーションに対す
るバリアとなるスパッタにより成膜されたバリアメタル
薄膜層と該バリアメタル薄膜層の上に導電層のメッキの
生成を促進するスパッタにより成膜されたシードメタル
薄膜層と該シードメタル薄膜層の上にメッキにより成膜
された比較的厚い膜厚の前記導電層とからなる積層構造
の回路配線が形成されていることを特徴とする電子回路
基板。
1. A barrier metal thin film layer formed on a surface of a substrate by sputtering to serve as a barrier against migration, and a seed formed on the barrier metal thin film layer by sputtering to promote generation of plating of a conductive layer. An electronic circuit board having a circuit wiring of a laminated structure formed of a metal thin film layer and a relatively thick conductive layer formed by plating on the seed metal thin film layer.
【請求項2】 前記回路配線の両側面がバリアメタル薄
膜で被覆されていることを特徴とする請求項1に記載の
電子回路基板。
2. The electronic circuit board according to claim 1, wherein both side surfaces of the circuit wiring are covered with a barrier metal thin film.
【請求項3】 前記バリアメタル薄膜層がチタン、前記
シードメタル薄膜層及び前記導電層が銅であることを特
徴とする請求項1及び請求項2に記載の電子回路基板。
3. The electronic circuit board according to claim 1, wherein the barrier metal thin film layer is titanium, and the seed metal thin film layer and the conductive layer are copper.
【請求項4】 基板上にバリアメタル薄膜層を挟んでメ
ッキにより成膜された導電層が成膜されている積層構造
の回路配線を形成する電子回路基板の製造方法におい
て、 前記基板の表面にマイグレーションに対するバリアとな
るバリアメタル薄膜層をスパッタにより成膜する工程
と、 該バリアメタル薄膜層上に前記導電層のメッキ生成を促
進するシードメタル薄膜層をスパッタにより成膜する工
程と、 該シードメタル薄膜層上にメッキレジストを用いて所定
の回路配線パターンを形成する工程と、 該回路配線パターンに導電材をメッキする工程と、 前記メッキレジストを除去する工程と、 前記メッキレジストを除去することにより露出した部分
の前記バリアメタル薄膜層と前記シードメタル薄膜層と
をエッチングする工程とを含む製造工程を経て前記積層
構造の回路配線を形成することを特徴とする電子回路基
板の製造方法。
4. A method of manufacturing an electronic circuit board, comprising: forming a circuit wiring having a laminated structure in which a conductive layer formed by plating is formed on a substrate with a barrier metal thin film layer sandwiched therebetween; Forming a barrier metal thin film layer as a barrier against migration by sputtering, forming a seed metal thin film layer on the barrier metal thin film layer to promote plating formation of the conductive layer by sputtering, and forming the seed metal By forming a predetermined circuit wiring pattern on the thin film layer using a plating resist, plating a conductive material on the circuit wiring pattern, removing the plating resist, and removing the plating resist. Manufacturing process including a step of etching the exposed portion of the barrier metal thin film layer and the seed metal thin film layer A method for manufacturing an electronic circuit board, characterized in that the circuit wiring having the laminated structure is formed through the above steps.
【請求項5】 前記エッチング工程に引き続いて、 回路配線の上面にメッキレジストを被覆する工程と、 前記上面にメッキレジストが被覆された前記回路配線の
両側面に電解メッキによりマイグレーションに対するバ
リアとなるバリアメタル薄膜層を電解メッキにより形成
する工程と、 前記メッキレジストを回路配線の上面から除去する工程
とを含む製造工程を経て前記請求項2に記載の積層構造
の回路配線を形成することを特徴とする請求項4に記載
の電子回路基板の製造方法。
5. A step of covering the upper surface of the circuit wiring with a plating resist subsequent to the etching step, and a barrier serving as a barrier against migration by electrolytic plating on both side surfaces of the circuit wiring having the upper surface coated with the plating resist. The circuit wiring having a laminated structure according to claim 2, wherein the circuit wiring is formed through a manufacturing process including a step of forming a metal thin film layer by electrolytic plating and a step of removing the plating resist from the upper surface of the circuit wiring. The method for manufacturing an electronic circuit board according to claim 4.
【請求項6】 前記導電材のメッキ後、該導電材の導電
層にアニール処理を施すことを特徴とする請求項4に記
載の電子回路基板の製造方法。
6. The method of manufacturing an electronic circuit board according to claim 4, wherein the conductive layer of the conductive material is annealed after the plating of the conductive material.
【請求項7】 前記バリアメタル薄膜層がチタン、前記
シードメタル薄膜層及び前記導電層が銅であることを特
徴とする請求項4及び請求項5に記載の電子回路基板の
製造方法。
7. The method of manufacturing an electronic circuit board according to claim 4, wherein the barrier metal thin film layer is titanium, and the seed metal thin film layer and the conductive layer are copper.
【請求項8】 前記シードメタル薄膜層をエッチングし
た後、前記バリアメタル薄膜層をエッチングすることを
特徴とする請求項4に記載の電子回路基板の製造方法。
8. The method of manufacturing an electronic circuit board according to claim 4, wherein the barrier metal thin film layer is etched after the seed metal thin film layer is etched.
【請求項9】 硫酸銅を主成分とし、メッキを抑制する
物質及び平滑性を持たせる物質が添加物として添加され
ていることを特徴とするマイグレーション発生抑制用銅
メッキ液。
9. A migration-inhibiting copper-plating solution comprising copper sulfate as a main component, and a plating-suppressing substance and a smoothing substance added as additives.
【請求項10】 前記添加物の混合液の量は薬液1リッ
トル当たり5〜20ミリリットルであることを特徴とす
る請求項9に記載のマイグレーション発生抑制用銅メッ
キ液。
10. The copper plating solution for suppressing migration according to claim 9, wherein the amount of the mixed solution of the additive is 5 to 20 milliliters per liter of the chemical solution.
JP2001321012A 2001-10-18 2001-10-18 Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration Pending JP2003124591A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001321012A JP2003124591A (en) 2001-10-18 2001-10-18 Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001321012A JP2003124591A (en) 2001-10-18 2001-10-18 Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration

Publications (1)

Publication Number Publication Date
JP2003124591A true JP2003124591A (en) 2003-04-25

Family

ID=19138308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001321012A Pending JP2003124591A (en) 2001-10-18 2001-10-18 Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration

Country Status (1)

Country Link
JP (1) JP2003124591A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120667A (en) * 2004-10-19 2006-05-11 Fujitsu Ltd Printed circuit board and manufacturing method thereof
KR100797708B1 (en) 2006-10-24 2008-01-23 삼성전기주식회사 Fabricating method of printed circuit board
WO2011080827A1 (en) 2009-12-28 2011-07-07 富士通株式会社 Wiring structure and method for forming same
JP2011228609A (en) * 2010-04-20 2011-11-10 Samsung Electro-Mechanics Co Ltd Printed circuit substrate and method of manufacturing the same
JP2020088183A (en) * 2018-11-27 2020-06-04 京セラ株式会社 Wiring board and electronic device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120667A (en) * 2004-10-19 2006-05-11 Fujitsu Ltd Printed circuit board and manufacturing method thereof
JP4599132B2 (en) * 2004-10-19 2010-12-15 富士通株式会社 Printed circuit board manufacturing method and printed circuit board
KR100797708B1 (en) 2006-10-24 2008-01-23 삼성전기주식회사 Fabricating method of printed circuit board
WO2011080827A1 (en) 2009-12-28 2011-07-07 富士通株式会社 Wiring structure and method for forming same
US9263326B2 (en) 2009-12-28 2016-02-16 Fujitsu Limited Interconnection structure and method of forming the same
JP2011228609A (en) * 2010-04-20 2011-11-10 Samsung Electro-Mechanics Co Ltd Printed circuit substrate and method of manufacturing the same
US8410373B2 (en) 2010-04-20 2013-04-02 Samsung Electro-Mechanics Co., Ltd. Printed circuit substrate and method of manufacturing the same
JP2020088183A (en) * 2018-11-27 2020-06-04 京セラ株式会社 Wiring board and electronic device
JP7136672B2 (en) 2018-11-27 2022-09-13 京セラ株式会社 Wiring board and electronic device

Similar Documents

Publication Publication Date Title
US7520053B2 (en) Method for manufacturing a bump-attached wiring circuit board
JP2018200912A (en) Built-in capacitor glass circuit board and manufacturing method thereof
JP4317107B2 (en) Electronic device having organic material insulating layer and method for manufacturing the same
WO2018211733A1 (en) Printed circuit board and production method therefor
JP2022159478A (en) Capacitor built-in glass circuit board and method for manufacturing capacitor built-in glass circuit board
JP2982193B2 (en) Manufacturing method of high frequency coil
JP2003124591A (en) Electronic circuit board and its manufacturing method as well as copper-plating liquid for suppressing migration
JP2000182872A (en) Chip inductor and manufacture thereof
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
KR20080092256A (en) Wiring board for chip on film and preparing method thereof
JPH10270630A (en) Substrate for semiconductor device and manufacture thereof
JP2003133669A (en) Electronic circuit board and method of manufacturing the same
JP4311157B2 (en) Manufacturing method of substrate for semiconductor device
JPH08250858A (en) Circuit board
JP3187630B2 (en) Electroforming
JP2003330161A (en) Manufacturing method of electronic part and electronic part using the manufacturing method
JPH0745950A (en) Thin-film multilayer circuit board
JP2004087550A (en) Printed wiring board
JPH06260762A (en) Manufacture of multilayer wiring board
JPH07263865A (en) Thin-film multilayer wiring substrate
JP2000182871A (en) Chip inductor and manufacture thereof
JPH07131136A (en) Manufacture of thick film wiring substrate
JPH06224340A (en) Chip type electronic component
JP2001077513A (en) Forming method of film covered wiring and wiring board
JPH04294594A (en) Method for forming wiring pattern of printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060412