JPH07263865A - Thin-film multilayer wiring substrate - Google Patents

Thin-film multilayer wiring substrate

Info

Publication number
JPH07263865A
JPH07263865A JP5611894A JP5611894A JPH07263865A JP H07263865 A JPH07263865 A JP H07263865A JP 5611894 A JP5611894 A JP 5611894A JP 5611894 A JP5611894 A JP 5611894A JP H07263865 A JPH07263865 A JP H07263865A
Authority
JP
Japan
Prior art keywords
land
thin
multilayer wiring
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5611894A
Other languages
Japanese (ja)
Inventor
Teijiro Ori
貞二郎 小里
Original Assignee
Oki Electric Ind Co Ltd
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd, 沖電気工業株式会社 filed Critical Oki Electric Ind Co Ltd
Priority to JP5611894A priority Critical patent/JPH07263865A/en
Publication of JPH07263865A publication Critical patent/JPH07263865A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the electrostatic capacity between a land and a ground wiring and absorb the position deviation of the via of a ground ceramic substrate and prevent the connection to the thin-film multilayer wiring of the upper layer from being lost. CONSTITUTION:The substrate is provided with a multilayer ceramic substrate 14 as a ground substrate with a via 12 and a ground wiring 13, a lattice-shaped land 20 with a plurality of openings 19 which are connected to the via 12 of the multilayer ceramic substrate 14, a thin-film wiring 23 which is electrically connected to the lattice-shaped land 20, and a thin-film-part upper-layer ground wiring 24 formed at the upper part of the lattice-shaped ground 20.

Description

【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は、マルチチップモジュー
ルに用いる薄膜多層配線基板の構造に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of a thin film multilayer wiring board used in a multichip module.
【0002】[0002]
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図3はかかる
従来の薄膜多層配線基板の製造工程断面図である。 (1)まず、図3(a)に示すように、下地基板として
は、絶縁体としてのセラミック1にヴィア2とグランド
配線3(接地電位)が設けられている多層セラミック基
板を用いている。この下地基板上にスパッタ法により、
カレントフィルム4を形成したポジ型レジストを用い、
ホトリソ工程をへてメッキマスク5を形成する。
2. Description of the Related Art Conventionally, as a technique in such a field,
For example, there were the following. FIG. 3 is a cross-sectional view of a manufacturing process of such a conventional thin film multilayer wiring board. (1) First, as shown in FIG. 3A, a multilayer ceramic substrate in which a via 1 and a ground wiring 3 (ground potential) are provided in a ceramic 1 as an insulator is used as a base substrate. By sputtering on this base substrate,
Using the positive type resist which formed the current film 4,
A plating mask 5 is formed by a photolithography process.
【0003】(2)次に、図3(b)に示すように、メ
ッキマスク5以外の露出しているカレントフィルム4の
部分に、電解銅メッキでランドの導体部6を形成する。 (3)次に、図3(c)に示すように、メッキマスク5
を除去した後、このメッキマスク5が形成されていた部
分のカレントフィルム4をエッチング液で除去し、ラン
ド7を形成する。
(2) Next, as shown in FIG. 3B, a conductive portion 6 of the land is formed by electrolytic copper plating on the exposed portion of the current film 4 other than the plating mask 5. (3) Next, as shown in FIG. 3C, the plating mask 5
Then, the current film 4 in the portion where the plating mask 5 was formed is removed with an etching solution to form a land 7.
【0004】(4)次に、図3(d)に示すように、薄
膜多層配線の絶縁膜8を形成する。この絶縁膜8として
は非感光性ポリイミドを用いる。すなわち、まず、ポリ
イミド樹脂の前駆体を先の基板に塗布・プリベークした
ものにレジストを塗布し、パターニングした後、エッチ
ングを行い、ヴィアホール9を形成し、300℃以上の
温度でイミド化させる。
(4) Next, as shown in FIG. 3D, an insulating film 8 of thin-film multilayer wiring is formed. As the insulating film 8, non-photosensitive polyimide is used. That is, first, a precursor of a polyimide resin is applied and pre-baked on the above substrate, a resist is applied thereto, and after patterning, etching is performed to form a via hole 9 and imidization is performed at a temperature of 300 ° C. or higher.
【0005】(5)次に、図3(e)に示すように、先
のランド形成と同様に、スパッタ法とメッキ法を用い、
薄膜配線10を形成する。 (6)次に、図3(f)に示すように、上記の工程を繰
り返し、薄膜多層配線を行い、最上層に薄膜部上層グラ
ンド配線11を形成し、薄膜多層配線基板を得る。
(5) Next, as shown in FIG. 3E, the sputtering method and the plating method are used in the same manner as in the previous land formation.
The thin film wiring 10 is formed. (6) Next, as shown in FIG. 3F, the above steps are repeated to perform thin film multilayer wiring, and the thin film portion upper layer ground wiring 11 is formed on the uppermost layer to obtain a thin film multilayer wiring board.
【0006】上記の薄膜多層配線基板において、ランド
7は、下地のセラミック基板のヴィア2の位置ずれを吸
収し、下地のセラミック基板のヴィア2と上層の薄膜多
層配線とを電気的に接続する目的で形成している。
In the above-mentioned thin film multilayer wiring board, the land 7 absorbs the positional deviation of the via 2 of the underlying ceramic substrate, and electrically connects the via 2 of the underlying ceramic substrate and the upper thin film multilayer wiring. It is formed by.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記し
た従来の薄膜多層配線基板では、図3(f)に示す領域
aにおいて、真空の誘電率をε0 、ポリイミドの比誘電
率をεp 、ランド面積をSa 、ランドと薄膜グランド配
線間のポリイミドの膜厚をra とすると、 Cp =ε0 εp (Sa /ra ) …(1) の静電容量を生じる。
However, in the above-described conventional thin-film multilayer wiring board, in the region a shown in FIG. 3 (f), the dielectric constant of vacuum is ε 0 , the relative dielectric constant of polyimide is ε p , and the land is lands. When the area S a, the film thickness of polyimide between the land and the thin film ground line and r a, produces a capacitance of C p = ε 0 ε p ( S a / r a) ... (1).
【0008】また、同様に、図3(f)に示す領域bに
は、セラミック基板のグランド配線との間に静電容量が
生じ、その大きさCc は、セラミックの誘電率をεc
ランドとセラミック基板内のグランド配線とのオーバー
ラップ面積をSb 、ランドとセラミック基板内のグラン
ド配線との厚さをrb とすると、 Cc =ε0 εc (Sb /rb ) …(2) よって、このランドが有ることにより、C=Cp +Cc
分の容量のコンデンサが配線に付加された形になる。
Similarly, in the area b shown in FIG. 3 (f), an electrostatic capacitance is generated between the ground wiring of the ceramic substrate and the magnitude C c of the dielectric constant of the ceramic, ε c ,
When the overlapping area between the land and the ground wiring in the ceramic substrate is S b and the thickness between the land and the ground wiring in the ceramic substrate is r b , C c = ε 0 ε c (S b / r b ) ... (2) Therefore, because of this land, C = C p + C c
A capacitor with the same capacity is added to the wiring.
【0009】そのため、インピーダンスを整合された伝
送路を通った信号は、このランドで反射が発生し、特に
高周波信号の場合は伝送損失が大きくなる。本発明は、
以上述べた問題点を除去するために、ランドとグランド
配線間の静電容量を低減し、かつ、下地のセラミック基
板のヴィアの位置ずれを吸収し、しかも上層の薄膜多層
配線との接続を損なうことのない信頼性の高い、薄膜多
層配線基板を提供することを目的とする。
Therefore, a signal that has passed through the impedance-matched transmission line is reflected at this land, and the transmission loss becomes large especially in the case of a high frequency signal. The present invention is
In order to eliminate the above-mentioned problems, the capacitance between the land and the ground wiring is reduced, the displacement of the via of the underlying ceramic substrate is absorbed, and the connection with the upper thin film multilayer wiring is impaired. It is an object of the present invention to provide a thin film multilayer wiring board having high reliability.
【0010】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成するために、薄膜多層配線基板において、ヴィアとグ
ランド配線とを有する下地基板としての多層セラミック
基板と、この多層セラミック基板のヴィアと接続される
複数の開口部を有するランドと、このランドに電気的に
接続される薄膜配線と、前記ランドの上方に形成される
薄膜部上層グランド配線とを設けるようにしたものであ
る。
In order to achieve the above-mentioned object, the present invention provides a thin-film multilayer wiring board, a multilayer ceramic board as a base board having vias and ground wiring, and a via of the multilayer ceramic board. A land having a plurality of openings to be connected, a thin film wiring electrically connected to the land, and a thin film portion upper layer ground wiring formed above the land are provided.
【0011】[0011]
【作用】本発明によれば、上記したように、多層セラミ
ック基板のヴィアと薄膜多層配線を電気的に接続させる
ためのランドに、複数の開口部を形成するようにしたの
で、配線の静電容量を低減することができる。また、下
地のセラミック基板のヴィアの位置ずれを吸収し、しか
も上層の薄膜多層配線との接続を損なうこともない。
According to the present invention, as described above, since a plurality of openings are formed in the land for electrically connecting the via of the multilayer ceramic substrate and the thin film multilayer wiring, the electrostatic discharge of the wiring is reduced. The capacity can be reduced. In addition, the displacement of the via of the underlying ceramic substrate is absorbed, and the connection with the upper thin film multilayer wiring is not impaired.
【0012】[0012]
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図1は本発明の実施例を示す薄膜
多層配線基板の製造工程断面図、図2はその薄膜多層配
線基板のランドの平面図である。 (1)まず、図1(a)に示すように、下地基板として
は、絶縁体としてセラミック11にヴィア12とグラン
ド配線13(接地電位)が設けられている多層セラミッ
ク基板14を用いている。この下地基板上にスパッタ法
によりカレントフィルム15を形成したポジ型レジスト
を用い、ホトリソ工程をへてメッキマスク16を形成す
る。このとき、格子状のランドを形成するための開口部
用のメッキマスク17をパターン形成する。
Embodiments of the present invention will be described in detail below with reference to the drawings. 1 is a cross-sectional view of a manufacturing process of a thin film multilayer wiring board showing an embodiment of the present invention, and FIG. 2 is a plan view of a land of the thin film multilayer wiring board. (1) First, as shown in FIG. 1A, as a base substrate, a multilayer ceramic substrate 14 in which a via 12 and a ground wiring 13 (ground potential) are provided in a ceramic 11 as an insulator is used. A plating mask 16 is formed by a photolithography process using a positive resist having a current film 15 formed on the underlying substrate by a sputtering method. At this time, the plating mask 17 for the opening for forming the grid-shaped land is patterned.
【0013】(2)次に、図1(b)に示すように、メ
ッキマスク16,17以外の露出しているカレントフィ
ルムの部分に、電解銅メッキでランドの導体部18を形
成する。 (3)次いで、図1(c)に示すように、メッキマスク
16,17を除去した後、そのメッキマスク16,17
が形成されていた部分のカレントフィルム15をエッチ
ング液で除去し、導体部18と複数の開口部19を有す
る、図2に示すような、格子状ランド20を形成する。
(2) Next, as shown in FIG. 1B, a conductive portion 18 of the land is formed by electrolytic copper plating on the exposed portion of the current film other than the plating masks 16 and 17. (3) Next, as shown in FIG. 1C, after removing the plating masks 16 and 17, the plating masks 16 and 17 are removed.
The portion of the current film 15 where the mark was formed is removed with an etching solution to form a grid-shaped land 20 having a conductor portion 18 and a plurality of openings 19, as shown in FIG.
【0014】(4)次に、図1(d)に示すように、薄
膜多層配線の絶縁膜21を形成する。この絶縁膜21と
しては非感光性ポリイミドを用いる。すなわち、まず、
ポリイミド樹脂の前駆体を先の基板に塗布・プリベーク
したものにレジストを塗布し、パターニングした後、エ
ッチングを行い、ヴィアホール22を形成し、300℃
以上の温度でイミド化させる。
(4) Next, as shown in FIG. 1D, an insulating film 21 for thin-film multilayer wiring is formed. As the insulating film 21, non-photosensitive polyimide is used. That is, first,
A polyimide resin precursor is applied and pre-baked on the above substrate, a resist is applied, and after patterning, etching is performed to form a via hole 22 and 300 ° C.
It is imidized at the above temperature.
【0015】(5)次に、図1(e)に示すように、先
のランド形成と同様に、スパッタ法とメッキ法を用い、
薄膜配線23を形成する。 (6)次に、図1(f)に示すように、上記の工程を繰
り返し、薄膜多層配線を行い、最上層に薄膜部上層グラ
ンド配線24を形成し、薄膜多層配線基板を得る。
(5) Next, as shown in FIG. 1E, the sputtering method and the plating method are used in the same manner as in the previous land formation.
The thin film wiring 23 is formed. (6) Next, as shown in FIG. 1F, the above steps are repeated to perform thin film multilayer wiring, and the thin film portion upper layer ground wiring 24 is formed on the uppermost layer to obtain a thin film multilayer wiring board.
【0016】上記したように、ランドには複数の開口部
を形成するようにしたので、このランドとグランド配線
間の静電容量を低減することができる。その場合、下地
のセラミック基板のヴィアの位置ずれを吸収し、しかも
上層の薄膜多層配線との接続を損なうこともない。上記
したように、導体部18と複数の開口部19を有する格
子状ランド20を形成するが、ここで、開口部は、具体
的にはランドの全面積の略50%に設定しており、この
ランドに発生する静電容量Cは、格子状のランドにする
ことにより、ランドの面積が1/2になるので、1/2
に低減する。
As described above, since a plurality of openings are formed in the land, it is possible to reduce the capacitance between the land and the ground wiring. In this case, the displacement of the via of the underlying ceramic substrate is absorbed, and the connection with the upper thin film multilayer wiring is not impaired. As described above, the grid-shaped land 20 having the conductor portion 18 and the plurality of openings 19 is formed. Here, the opening is specifically set to about 50% of the total area of the land, The capacitance C generated in this land is reduced to 1/2 because the area of the land becomes 1/2 by making it a grid-shaped land.
Reduce to.
【0017】なお、この場合のランドの直径は、例え
ば、500μm、開口部は50μm□をピッチ70μm
で配置する。図4は本発明の第2の実施例を示す薄膜多
層配線基板のランドの平面図である。この実施例では、
図4に示すように、ランド31の形状を、導体部32に
複数の円形の開口部33を設けるようにしている。
In this case, the diameter of the land is, for example, 500 μm, the openings are 50 μm □, and the pitch is 70 μm.
To place. FIG. 4 is a plan view of a land of a thin film multilayer wiring board showing a second embodiment of the present invention. In this example,
As shown in FIG. 4, the shape of the land 31 is such that the conductor portion 32 is provided with a plurality of circular openings 33.
【0018】図5は本発明の第3の実施例を示す薄膜多
層配線基板のランドの平面図である。この実施例では、
図5に示すように、ランド41の形状を、導体部42に
複数の矩形の開口部43を形成し、ストライプ状にした
ものである。このように、構成することにより、開口率
を高めるとともに、開口のデータの指定が容易になり、
開口の設計が容易であるといった利点を有する。
FIG. 5 is a plan view of a land of a thin film multilayer wiring board showing a third embodiment of the present invention. In this example,
As shown in FIG. 5, the land 41 has a stripe shape in which a plurality of rectangular openings 43 are formed in the conductor portion 42. With this configuration, the aperture ratio can be increased and the aperture data can be easily specified.
It has an advantage that the design of the opening is easy.
【0019】図6は本発明の第4の実施例を示す薄膜多
層配線基板のランドの平面図である。この実施例では、
図6に示すように、ランド51の形状を、第2の実施に
比して更に、開口率を高めるように、導体部52に対に
なった開口部53と4隅に開口部54を形成したもので
ある。
FIG. 6 is a plan view of a land of a thin film multilayer wiring board showing a fourth embodiment of the present invention. In this example,
As shown in FIG. 6, in order to further increase the aperture ratio of the land 51 as compared with the second embodiment, the openings 53 paired with the conductor portion 52 and the openings 54 at the four corners are formed. It was done.
【0020】また、上記実施例では、薄膜多層配線基板
としては、セラミックを用いているが、ガラスエポキシ
やテフロンなども使用可能である。更に、配線として
は、銅に限らず、Al系合金、金,銀なども使用可能で
ある。なお、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
In the above embodiment, ceramic is used as the thin film multilayer wiring board, but glass epoxy, Teflon or the like can also be used. Further, as the wiring, not only copper but also Al-based alloy, gold, silver, etc. can be used. The present invention is not limited to the above-mentioned embodiments, and various modifications can be made based on the spirit of the present invention, and these modifications are not excluded from the scope of the present invention.
【0021】[0021]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、薄膜多層配線基板のランドに複数の開口部を形
成するようにしたので、このランド部に発生する静電容
量を低減することができ、高周波特性の良い信号伝送路
を確保することができる。
As described above in detail, according to the present invention, since a plurality of openings are formed in the land of the thin film multilayer wiring board, the capacitance generated in the land is reduced. Therefore, it is possible to secure a signal transmission line having good high frequency characteristics.
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明の第1の実施例を示す薄膜多層配線基板
の製造工程断面図である。
FIG. 1 is a cross-sectional view of a manufacturing process of a thin-film multilayer wiring board showing a first embodiment of the present invention.
【図2】本発明の第1の実施例を示す薄膜多層配線基板
のランドの平面図である。
FIG. 2 is a plan view of a land of the thin-film multilayer wiring board showing the first embodiment of the present invention.
【図3】従来の薄膜多層配線基板の製造工程断面図であ
る。
FIG. 3 is a cross-sectional view of a manufacturing process of a conventional thin film multilayer wiring board.
【図4】本発明の第2の実施例を示す薄膜多層配線基板
のランドの平面図である。
FIG. 4 is a plan view of a land of a thin-film multilayer wiring board showing a second embodiment of the present invention.
【図5】本発明の第3の実施例を示す薄膜多層配線基板
のランドの平面図である。
FIG. 5 is a plan view of a land of a thin-film multilayer wiring board showing a third embodiment of the present invention.
【図6】本発明の第4の実施例を示す薄膜多層配線基板
のランドの平面図である。
FIG. 6 is a plan view of a land of a thin-film multilayer wiring board showing a fourth embodiment of the present invention.
【符号の説明】[Explanation of symbols]
11 セラミック 12 ヴィア 13 グランド配線 14 多層セラミック基板 15 カレントフィルム 16,17 メッキマスク 18,32,42,52 導体部 19,33,43,53,54 複数の開口部 20 格子状ランド 21 絶縁膜 22 ヴィアホール 23 薄膜配線 24 薄膜部上層グランド配線 31,41,51 ランド 11 Ceramic 12 Via 13 Ground Wiring 14 Multilayer Ceramic Substrate 15 Current Film 16, 17 Plating Mask 18, 32, 42, 52 Conductor Section 19, 33, 43, 53, 54 Multiple Openings 20 Lattice Land 21 Insulating Film 22 Via Hole 23 Thin film wiring 24 Thin film upper layer ground wiring 31, 41, 51 Land

Claims (3)

    【特許請求の範囲】[Claims]
  1. 【請求項1】(a)ヴィアとグランド配線を有する下地
    基板としての多層セラミック基板と、(b)該多層セラ
    ミック基板のヴィアと接続される複数の開口部を有する
    ランドと、(c)該ランドに電気的に接続される薄膜配
    線と、(d)前記ランドの上方に形成される薄膜部上層
    グランド配線とを具備する薄膜多層配線基板。
    1. A multilayer ceramic substrate as a base substrate having (a) vias and ground wiring, (b) a land having a plurality of openings connected to the vias of the multilayer ceramic substrate, and (c) the land. A thin-film multilayer wiring substrate comprising: a thin-film wiring electrically connected to the above; and (d) a thin-film portion upper-layer ground wiring formed above the land.
  2. 【請求項2】 前記ランドは格子状ランドである請求項
    1記載の薄膜多層配線基板。
    2. The thin-film multilayer wiring board according to claim 1, wherein the land is a grid-shaped land.
  3. 【請求項3】 前記ランドの開口率が略50%である請
    求項1記載の薄膜多層配線基板。
    3. The thin film multilayer wiring board according to claim 1, wherein the opening ratio of the land is approximately 50%.
JP5611894A 1994-03-25 1994-03-25 Thin-film multilayer wiring substrate Withdrawn JPH07263865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5611894A JPH07263865A (en) 1994-03-25 1994-03-25 Thin-film multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5611894A JPH07263865A (en) 1994-03-25 1994-03-25 Thin-film multilayer wiring substrate

Publications (1)

Publication Number Publication Date
JPH07263865A true JPH07263865A (en) 1995-10-13

Family

ID=13018164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5611894A Withdrawn JPH07263865A (en) 1994-03-25 1994-03-25 Thin-film multilayer wiring substrate

Country Status (1)

Country Link
JP (1) JPH07263865A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487088B2 (en) * 1997-10-17 2002-11-26 Ibiden Co., Ltd. Package substrate
JP2009231326A (en) * 2008-03-19 2009-10-08 Toppan Printing Co Ltd Multilayer wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487088B2 (en) * 1997-10-17 2002-11-26 Ibiden Co., Ltd. Package substrate
JP2009231326A (en) * 2008-03-19 2009-10-08 Toppan Printing Co Ltd Multilayer wiring board

Similar Documents

Publication Publication Date Title
US5478773A (en) Method of making an electronic device having an integrated inductor
US5652693A (en) Substrate with thin film capacitor and insulating plug
JP4166013B2 (en) Thin film capacitor manufacturing method
US8069560B2 (en) Method of manufacturing multilayer wiring board
US6979644B2 (en) Method of manufacturing electronic circuit component
JP4499548B2 (en) Capacitor parts
US4439813A (en) Thin film discrete decoupling capacitor
US5290971A (en) Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same
KR20080064949A (en) Interposer and electronic device using the same
JPH06318672A (en) Forming method of thin film capacitor, manufacture of thin film capacitor, manufacture of thin film bypass capacitor, and thin film capacitor
US5539227A (en) Multi-layer wiring
US5652157A (en) Forming a gate electrode on a semiconductor substrate by using a T-shaped dummy gate
US5053921A (en) Multilayer interconnect device and method of manufacture thereof
JP2622156B2 (en) Contact method and structure for integrated circuit pads
KR100641536B1 (en) method of fabricating the MIM capacitor having high capacitance
JPH07235768A (en) Production process for thin film multilayer wiring board
JPH07263865A (en) Thin-film multilayer wiring substrate
JP2985326B2 (en) Method for manufacturing semiconductor device
JP5111745B2 (en) Capacitor and manufacturing method thereof
KR100350936B1 (en) Semiconductor device
JPH09306991A (en) Manufacture of wiring board
KR100348250B1 (en) fabrication method for micro passive element
JPH0716100B2 (en) Multilayer wiring module
JP3108495B2 (en) Manufacturing method of wiring structure
JPH0629352A (en) Multilayer wiring tab tape carrier

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605