JP2003124366A - 電子部品パッケージ及びその実装方法 - Google Patents
電子部品パッケージ及びその実装方法Info
- Publication number
- JP2003124366A JP2003124366A JP2001313585A JP2001313585A JP2003124366A JP 2003124366 A JP2003124366 A JP 2003124366A JP 2001313585 A JP2001313585 A JP 2001313585A JP 2001313585 A JP2001313585 A JP 2001313585A JP 2003124366 A JP2003124366 A JP 2003124366A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component package
- lens
- cavity
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 耐熱性の低い部品を含んだ電子部品であって
も、リフロー耐熱に耐えられる電子部品パッケージ。 【解決手段】 電子部品パッケージ１の配線基板２には
上下面に配線パターンが形成されており、配線パターン
の一部が基板２上面から側面の半スルーホール部を経由
して裏面側に延設されて、接続端子３となっている。基
板２上に接合された樹脂成形品から成るケース６の中央
に、非球面プラスチックレンズ７を固定した貫通穴であ
るレンズ用穴６ａを有する。ケース６には、レンズ７の
周囲を囲むように空洞６ｂが形成されており、空洞６ｂ
から上面に開口して外気と連通する通気穴６ｃが形成さ
れている。空洞６ｂ内に吸水ポリマー８が内蔵されてい
る。
も、リフロー耐熱に耐えられる電子部品パッケージ。 【解決手段】 電子部品パッケージ１の配線基板２には
上下面に配線パターンが形成されており、配線パターン
の一部が基板２上面から側面の半スルーホール部を経由
して裏面側に延設されて、接続端子３となっている。基
板２上に接合された樹脂成形品から成るケース６の中央
に、非球面プラスチックレンズ７を固定した貫通穴であ
るレンズ用穴６ａを有する。ケース６には、レンズ７の
周囲を囲むように空洞６ｂが形成されており、空洞６ｂ
から上面に開口して外気と連通する通気穴６ｃが形成さ
れている。空洞６ｂ内に吸水ポリマー８が内蔵されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体を内蔵する
電子部品パッケージ及びその実装方法に関し、特には耐
熱性の低い部品を含んでいる電子部品パッケージに関す
る。
電子部品パッケージ及びその実装方法に関し、特には耐
熱性の低い部品を含んでいる電子部品パッケージに関す
る。
【０００２】
【従来の技術】近年、各種電子機器の小型化に合わせ
て、そこに搭載される電子部品も小型化、チップ化が進
んでいる。そして、従来これらの電子部品の回路基板へ
の実装においては、リフロー炉を活用して半田付けする
表面実装方法が一般的である。このような電子部品の中
に、例えば、レンズ付きＣＣＤ、レンズ付きＣＭＯＳセ
ンサなどのように、半導体とレンズとを一体化した電子
部品が、産業用、医療用、民生用に広く活用されるよう
になっている。しかも、これらのレンズには低価格化の
ために、単玉でも性能の良い非球面プラスチックレンズ
が採用されている。このような従来の電子部品パッケー
ジの例を図面を用いて説明する。図４は従来の電子部品
パッケージの斜視図であり、図５は図４の縦断面図であ
る。図６は他の従来の電子部品パッケージの一部分解斜
視図であり、図７は図６の電子部品パッケージの一部分
解縦断面図である。
て、そこに搭載される電子部品も小型化、チップ化が進
んでいる。そして、従来これらの電子部品の回路基板へ
の実装においては、リフロー炉を活用して半田付けする
表面実装方法が一般的である。このような電子部品の中
に、例えば、レンズ付きＣＣＤ、レンズ付きＣＭＯＳセ
ンサなどのように、半導体とレンズとを一体化した電子
部品が、産業用、医療用、民生用に広く活用されるよう
になっている。しかも、これらのレンズには低価格化の
ために、単玉でも性能の良い非球面プラスチックレンズ
が採用されている。このような従来の電子部品パッケー
ジの例を図面を用いて説明する。図４は従来の電子部品
パッケージの斜視図であり、図５は図４の縦断面図であ
る。図６は他の従来の電子部品パッケージの一部分解斜
視図であり、図７は図６の電子部品パッケージの一部分
解縦断面図である。
【０００３】まず、図４、図５の電子部品パッケージの
構成について説明する。図４において、５１は半導体と
して電子部品であるＣＭＯＳセンサを収納する電子部品
パッケージであり、５２の配線基板と５３の樹脂成形品
であるケースとを接合して構成されている。配線基板５
２は樹脂、セラミック等から成り、基板５２上下面には
図示しない配線パターン形成されている。５４は基板５
２表面の配線パターンの一部が、裏面の配線パターンと
接続するように基板５２側面に形成された半スルーホー
ル部を介して背面側の配線パターンに延設されている接
続端子である。接続端子５４を介して、電子部品パッケ
ージ５１が電子機器のマザーボードである回路基板の電
極パターンに接合される。
構成について説明する。図４において、５１は半導体と
して電子部品であるＣＭＯＳセンサを収納する電子部品
パッケージであり、５２の配線基板と５３の樹脂成形品
であるケースとを接合して構成されている。配線基板５
２は樹脂、セラミック等から成り、基板５２上下面には
図示しない配線パターン形成されている。５４は基板５
２表面の配線パターンの一部が、裏面の配線パターンと
接続するように基板５２側面に形成された半スルーホー
ル部を介して背面側の配線パターンに延設されている接
続端子である。接続端子５４を介して、電子部品パッケ
ージ５１が電子機器のマザーボードである回路基板の電
極パターンに接合される。
【０００４】５５はＣＭＯＳセンサを構成する主要部品
のＩＣであり、基板５２上面の中央部の配線パターンに
ダイボンディングにより接合されている。５６はワイヤ
であり、ＩＣ５５の各電極とこれに対応する各配線パタ
ーンとをワイヤボンディングにより接続している。５７
は低コスト化のために、一般的に用いられている両面非
球面のプラスチックレンズであり、ケース５３中央に形
成されているレンズ用穴５３ｂの段部において、鏡胴５
３ａに固定されている５８の絞りにより狭持されてい
る。ケース５３の下面にはＩＣ５５を収納する凹部５３
ｃが形成されている。
のＩＣであり、基板５２上面の中央部の配線パターンに
ダイボンディングにより接合されている。５６はワイヤ
であり、ＩＣ５５の各電極とこれに対応する各配線パタ
ーンとをワイヤボンディングにより接続している。５７
は低コスト化のために、一般的に用いられている両面非
球面のプラスチックレンズであり、ケース５３中央に形
成されているレンズ用穴５３ｂの段部において、鏡胴５
３ａに固定されている５８の絞りにより狭持されてい
る。ケース５３の下面にはＩＣ５５を収納する凹部５３
ｃが形成されている。
【０００５】次に、図６、図７の電子部品パッケージの
構成について説明する。図６、図７において、６１は半
導体としての電子部品であるＣＭＯＳセンサを収納する
電子部品パッケージであり、６２の基板ブロックと６３
のケースブロックとを嵌着して成る。６４は樹脂、セラ
ミック等から成る基板ブロック６２の配線基板であり、
基板ブロック６２内部に形成された凹部６４ｂに６５の
ＩＣを収納する。６６は基板６４上面に突出して形成さ
れている枠部６４ａに接合して凹部６４ｂをカバーする
ガラス板である。ケースブロック６３は６７のケースに
レンズ５７を組み立てたものである。その他の構成は前
述した電子部品パッケージ５１と同様であり、同一構成
要素には同符号を付して、詳細な説明は省略する。
構成について説明する。図６、図７において、６１は半
導体としての電子部品であるＣＭＯＳセンサを収納する
電子部品パッケージであり、６２の基板ブロックと６３
のケースブロックとを嵌着して成る。６４は樹脂、セラ
ミック等から成る基板ブロック６２の配線基板であり、
基板ブロック６２内部に形成された凹部６４ｂに６５の
ＩＣを収納する。６６は基板６４上面に突出して形成さ
れている枠部６４ａに接合して凹部６４ｂをカバーする
ガラス板である。ケースブロック６３は６７のケースに
レンズ５７を組み立てたものである。その他の構成は前
述した電子部品パッケージ５１と同様であり、同一構成
要素には同符号を付して、詳細な説明は省略する。
【０００６】
【発明が解決しようとする課題】従来のワンチップ化さ
れた電子部品を電子機器の回路基板に半田実装するのに
際しては、一般的にリフロー炉を用いて半田付けする方
法が生産性がよい。しかしながら、プラスチックレンズ
のように、リフロー炉に耐えるだけの耐熱性がない部品
を含んだ電子部品の場合には、手作業による半田付けや
光ビームを用いて、端子部のみを加熱することが必要に
なっている。また、予めケースブロック６３と基板ブロ
ック６２とを別体のまま製造しておき、まず、先に耐熱
性に心配のない基板ブロック６２のみをリフロー炉を用
いて半田付けし、その後にケースブロック６３を基板ブ
ロック６２に接合する方法では、基板ブロック６２の方
に枠部６４ａを設けたり、ガラス板６６等余計な構成要
素が増えてしまう。従って、電子部品自体のコストアッ
プを招いたり、実装工程における工数や設備が一般の電
子部品に対して余計に掛かってしまう。
れた電子部品を電子機器の回路基板に半田実装するのに
際しては、一般的にリフロー炉を用いて半田付けする方
法が生産性がよい。しかしながら、プラスチックレンズ
のように、リフロー炉に耐えるだけの耐熱性がない部品
を含んだ電子部品の場合には、手作業による半田付けや
光ビームを用いて、端子部のみを加熱することが必要に
なっている。また、予めケースブロック６３と基板ブロ
ック６２とを別体のまま製造しておき、まず、先に耐熱
性に心配のない基板ブロック６２のみをリフロー炉を用
いて半田付けし、その後にケースブロック６３を基板ブ
ロック６２に接合する方法では、基板ブロック６２の方
に枠部６４ａを設けたり、ガラス板６６等余計な構成要
素が増えてしまう。従って、電子部品自体のコストアッ
プを招いたり、実装工程における工数や設備が一般の電
子部品に対して余計に掛かってしまう。
【０００７】上記発明は、このような従来の問題を解決
するためになされたものであり、その目的は、リフロー
炉に耐えない耐熱性の低い部品を含んだ電子部品を収納
して、リフロー炉による半田付けが可能な電子部品パッ
ケージを提供することである。
するためになされたものであり、その目的は、リフロー
炉に耐えない耐熱性の低い部品を含んだ電子部品を収納
して、リフロー炉による半田付けが可能な電子部品パッ
ケージを提供することである。
【０００８】
【課題を解決するための手段】前述した目的を達成する
ための本発明の手段は、外部接続端子と配線パターンと
を有する配線基板と、前記配線基板に固定したケースと
から成り、半導体を主要部品として内蔵する電子部品パ
ッケージにおいて、前記ケース内部に通気穴のみで外部
と連通するように密閉された空洞を設け、該空洞内に吸
水ポリマーを内蔵させたことを特徴とする。
ための本発明の手段は、外部接続端子と配線パターンと
を有する配線基板と、前記配線基板に固定したケースと
から成り、半導体を主要部品として内蔵する電子部品パ
ッケージにおいて、前記ケース内部に通気穴のみで外部
と連通するように密閉された空洞を設け、該空洞内に吸
水ポリマーを内蔵させたことを特徴とする。
【０００９】また、前記ケース上面にレンズ用穴と前記
通気穴とが開口しており、前記レンズ用穴にプラスチッ
クレンズが固定されていることを特徴とする。
通気穴とが開口しており、前記レンズ用穴にプラスチッ
クレンズが固定されていることを特徴とする。
【００１０】また、前記空洞は前記レンズの周囲を取り
囲むように形成されていることを特徴とする。
囲むように形成されていることを特徴とする。
【００１１】また、前記通気穴を塞ぐように、ケースの
上面に粘着テープを貼着したことを特徴とする。
上面に粘着テープを貼着したことを特徴とする。
【００１２】また、前述した目的を達成するための本発
明の他の手段は、請求項１乃至請求項４のいずれかに記
載の電子部品パッケージを実装する方法において、予め
前記吸水ポリマーに吸水後、前記通気穴を粘着テープで
塞いでから半田リフローすることを特徴とする。
明の他の手段は、請求項１乃至請求項４のいずれかに記
載の電子部品パッケージを実装する方法において、予め
前記吸水ポリマーに吸水後、前記通気穴を粘着テープで
塞いでから半田リフローすることを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は本発明の実施の形態
である電子部品パッケージの斜視図、図２はこの電子部
品パッケージの縦断面図、図３はこの電子部品パケージ
を実装する方法を示す斜視図である。
に基づいて詳細に説明する。図１は本発明の実施の形態
である電子部品パッケージの斜視図、図２はこの電子部
品パッケージの縦断面図、図３はこの電子部品パケージ
を実装する方法を示す斜視図である。
【００１４】まず、本発明の実施の形態である電子部品
パッケージの構成について説明する。図１、図２におい
て、１は電子部品パッケージである。２は樹脂、セラミ
ック等から成る基板であり、基板２には上下面に配線パ
ターンが形成されている。３は、配線パターンの一部が
基板２上面から側面の半スルーホール部を経由して裏面
側に延設されて形成されている接続端子である。４は電
子部品パッケージ１に内蔵する主要電子部品である半導
体のＩＣであり、固体撮像素子のＣＣＤ又はＣＭＯＳセ
ンサが一般的である。５はＩＣ４の電極と基板２の配線
パターンとをワイヤボンディング接合しているワイヤで
ある。
パッケージの構成について説明する。図１、図２におい
て、１は電子部品パッケージである。２は樹脂、セラミ
ック等から成る基板であり、基板２には上下面に配線パ
ターンが形成されている。３は、配線パターンの一部が
基板２上面から側面の半スルーホール部を経由して裏面
側に延設されて形成されている接続端子である。４は電
子部品パッケージ１に内蔵する主要電子部品である半導
体のＩＣであり、固体撮像素子のＣＣＤ又はＣＭＯＳセ
ンサが一般的である。５はＩＣ４の電極と基板２の配線
パターンとをワイヤボンディング接合しているワイヤで
ある。
【００１５】６は基板２上に接合された樹脂成形品から
成るケースであり、中央に貫通穴であるレンズ用穴６ａ
を有する。ケース６には、レンズ用穴６ａの周囲を囲む
ように空洞６ｂが形成されている。８は樹脂成形品から
成る蓋であり、ケース６に接合されて空洞６ｂを密閉空
間にしている。蓋８にはレンズ用穴８ａ及び空洞６ｂと
外気とを連通する通気穴８ｂが形成されている。７は両
面が非球面のプラスチックレンズであり、レンズ用穴６
ａ内の段部に１０の絞りと共に、蓋８により狭持されて
いる。９は空洞６ｂ内に収納された吸水ポリマーであ
る。
成るケースであり、中央に貫通穴であるレンズ用穴６ａ
を有する。ケース６には、レンズ用穴６ａの周囲を囲む
ように空洞６ｂが形成されている。８は樹脂成形品から
成る蓋であり、ケース６に接合されて空洞６ｂを密閉空
間にしている。蓋８にはレンズ用穴８ａ及び空洞６ｂと
外気とを連通する通気穴８ｂが形成されている。７は両
面が非球面のプラスチックレンズであり、レンズ用穴６
ａ内の段部に１０の絞りと共に、蓋８により狭持されて
いる。９は空洞６ｂ内に収納された吸水ポリマーであ
る。
【００１６】次に、電子部品パッケージ１を電子機器の
回路基板へ実装する方法について説明する。図３におい
て、１１は粘着テープである。まず、通気穴８ｂから吸
水ポリマー９に十分給水しておき、通気穴８ｂ及びレン
ズ用穴６ａを塞ぐように粘着テープ１１をケース６上面
に貼付しておく。こうしておいて、電子部品パッケージ
１を、チップマウンタ等で一般の電子部品と同様に回路
基板上へ搭載し、リフロー炉によって半田付けを行う。
この場合、リフロー時の熱により水分が沸騰気化して空
洞６ｂ内の圧力が高まり、粘着テープ１１を一部剥がし
て外に出る。半田リフロー後に、粘着テープ１１を剥が
すことで実装が完成する。
回路基板へ実装する方法について説明する。図３におい
て、１１は粘着テープである。まず、通気穴８ｂから吸
水ポリマー９に十分給水しておき、通気穴８ｂ及びレン
ズ用穴６ａを塞ぐように粘着テープ１１をケース６上面
に貼付しておく。こうしておいて、電子部品パッケージ
１を、チップマウンタ等で一般の電子部品と同様に回路
基板上へ搭載し、リフロー炉によって半田付けを行う。
この場合、リフロー時の熱により水分が沸騰気化して空
洞６ｂ内の圧力が高まり、粘着テープ１１を一部剥がし
て外に出る。半田リフロー後に、粘着テープ１１を剥が
すことで実装が完成する。
【００１７】次に、本実施の形態である半導体パッケー
ジの効果について説明する。上述の実装方法によれば、
空洞６ｂが粘着テープ１１により密閉されているので、
半田付け前の待機中に、蒸発を防いで十分な水分を保持
させておくことができる。そして、リフロー炉内におい
ては、水分が存在している間は空洞６ｂ近傍のケース６
の温度上昇が水の沸点である１００℃付近に押さえられ
るので、近くにあるレンズ７の温度上昇も抑えられるた
め、レンズ７はリフロー炉による半田付けに耐えること
ができる。また、レンズ用穴６ａが粘着テープ１１でカ
バーされているので、作業中のガスやほこりによってレ
ンズが汚染されるのを防ぐことができる。
ジの効果について説明する。上述の実装方法によれば、
空洞６ｂが粘着テープ１１により密閉されているので、
半田付け前の待機中に、蒸発を防いで十分な水分を保持
させておくことができる。そして、リフロー炉内におい
ては、水分が存在している間は空洞６ｂ近傍のケース６
の温度上昇が水の沸点である１００℃付近に押さえられ
るので、近くにあるレンズ７の温度上昇も抑えられるた
め、レンズ７はリフロー炉による半田付けに耐えること
ができる。また、レンズ用穴６ａが粘着テープ１１でカ
バーされているので、作業中のガスやほこりによってレ
ンズが汚染されるのを防ぐことができる。
【００１８】なお、以上の実施の形態では、レンズ７の
絞り１０を独立部品としているが、これを蓋８と一体成
形して部品点数を減らすこともできる。また、粘着テー
プ１１をレンズ用穴６ａにもカバーしているが、レンズ
の汚染が他の方法で防止できる場合には、粘着テープ１
１は通気穴８ｂを塞ぐのみでもよい。また、吸水ポリマ
ー９は、水以外の液体であっても大量に保持できるた
め、例えば、フッ素系不活性液体等の液体を用いた場合
には、広範囲に沸点を選択できる。従って、電子部品に
与える影響が水では懸念されるような部品に適用すれば
有効である。また、耐熱性の低い部品は上述したプラス
チックレンズに限らないことは勿論である。以上のよう
に、耐熱性の低い部材を含む電子部品に本発明の電子部
品パッケージを適用すれば、これを一般の電子部品と同
様に半田実装可能な電子部品とすることができ、生産性
の向上が図れる。
絞り１０を独立部品としているが、これを蓋８と一体成
形して部品点数を減らすこともできる。また、粘着テー
プ１１をレンズ用穴６ａにもカバーしているが、レンズ
の汚染が他の方法で防止できる場合には、粘着テープ１
１は通気穴８ｂを塞ぐのみでもよい。また、吸水ポリマ
ー９は、水以外の液体であっても大量に保持できるた
め、例えば、フッ素系不活性液体等の液体を用いた場合
には、広範囲に沸点を選択できる。従って、電子部品に
与える影響が水では懸念されるような部品に適用すれば
有効である。また、耐熱性の低い部品は上述したプラス
チックレンズに限らないことは勿論である。以上のよう
に、耐熱性の低い部材を含む電子部品に本発明の電子部
品パッケージを適用すれば、これを一般の電子部品と同
様に半田実装可能な電子部品とすることができ、生産性
の向上が図れる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
基板に実装された半導体と、前記基板を固定したケース
とから成る電子部品パッケージにおいて、前記ケース内
に通気穴のみで外部と連通する密閉された空洞を設け、
該空洞内に吸水ポリマーを内蔵させた構造としたので、
回路基板への半田付けに際して、予め吸水ポリマーに給
水し、粘着テープで密閉しておくことによって、耐熱性
の弱い部品を含んだ電子部品のリフロー炉による生産性
の良い半田実装が可能となった。
基板に実装された半導体と、前記基板を固定したケース
とから成る電子部品パッケージにおいて、前記ケース内
に通気穴のみで外部と連通する密閉された空洞を設け、
該空洞内に吸水ポリマーを内蔵させた構造としたので、
回路基板への半田付けに際して、予め吸水ポリマーに給
水し、粘着テープで密閉しておくことによって、耐熱性
の弱い部品を含んだ電子部品のリフロー炉による生産性
の良い半田実装が可能となった。
【図１】本発明の実施の形態である電子部品パッケージ
の斜視図である。
の斜視図である。
【図２】図１の電子部品パッケージの縦断面図である。
【図３】図１の電子部品を半田実装する方法を示す斜視
図である。
図である。
【図４】従来の電子部品パッケージの斜視図である。
【図５】従来の電子部品パッケージの縦断面図である。
【図６】他の従来の電子部品パッケージの一部分解斜視
図である。
図である。
【図７】従来の電子部品パッケージの一部分解縦断面図
である。
である。
１ 電子部品パッケージ
２ 配線基板
３ 接続端子
４ ＩＣ
６ ケース
６ａ レンズ用穴
６ｂ 空洞
６ｃ 通気穴
７ レンズ
８ 吸水ポリマー
９ 粘着テープ
Claims (5)
- 【請求項１】 外部接続端子と配線パターンとを有する
配線基板と、前記配線基板に固定したケースとから成
り、半導体を主要部品として内蔵する電子部品パッケー
ジにおいて、前記ケース内部に通気穴のみで外部と連通
するように密閉された空洞を設け、該空洞内に吸水ポリ
マーを内蔵させたことを特徴とする電子部品パッケー
ジ。 - 【請求項２】 前記ケース上面にレンズ用穴と前記通気
穴とが開口しており、前記レンズ用穴にプラスチックレ
ンズが固定されていることを特徴とする請求項１記載の
電子部品パッケージ。 - 【請求項３】 前記空洞は前記レンズの周囲を取り囲む
ように形成されていることを特徴とする請求項１又は請
求項２記載の電子部品パッケージ。 - 【請求項４】 前記通気穴を塞ぐように、ケースの上面
に粘着テープを貼着したことを特徴とする請求項１乃至
請求項３記載の電子部品パッケージ。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
の電子部品パッケージを実装する方法において、予め前
記吸水ポリマーに吸水後、前記通気穴を粘着テープで塞
いでから半田リフローすることを特徴とする電子部品パ
ッケージの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313585A JP3748799B2 (ja) | 2001-10-11 | 2001-10-11 | 電子部品パッケージ及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001313585A JP3748799B2 (ja) | 2001-10-11 | 2001-10-11 | 電子部品パッケージ及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124366A true JP2003124366A (ja) | 2003-04-25 |
| JP3748799B2 JP3748799B2 (ja) | 2006-02-22 |
Family
ID=19132032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001313585A Expired - Fee Related JP3748799B2 (ja) | 2001-10-11 | 2001-10-11 | 電子部品パッケージ及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748799B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194528A (ja) * | 2006-01-23 | 2007-08-02 | Smk Corp | 電子部品のリフロー実装用断熱キャップ |
| JP2009098506A (ja) * | 2007-10-18 | 2009-05-07 | Konica Minolta Opto Inc | 撮像装置の製造方法、撮像レンズの製造方法、成形型及び撮像レンズ |
| KR100922663B1 (ko) * | 2004-04-28 | 2009-10-19 | 닛토덴코 가부시키가이샤 | 영상 센서의 실장 방법 및 그것에 이용하는 점착 테이프 |
| KR100922662B1 (ko) * | 2004-04-28 | 2009-10-19 | 닛토덴코 가부시키가이샤 | 영상 센서의 실장 방법 및 그것에 이용하는 점착 테이프 |
| KR101206643B1 (ko) | 2004-09-08 | 2012-11-29 | 닛토덴코 가부시키가이샤 | 점착 테이프 및 이를 이용한 영상 센서의 실장 방법 |
-
2001
- 2001-10-11 JP JP2001313585A patent/JP3748799B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922663B1 (ko) * | 2004-04-28 | 2009-10-19 | 닛토덴코 가부시키가이샤 | 영상 센서의 실장 방법 및 그것에 이용하는 점착 테이프 |
| KR100922662B1 (ko) * | 2004-04-28 | 2009-10-19 | 닛토덴코 가부시키가이샤 | 영상 센서의 실장 방법 및 그것에 이용하는 점착 테이프 |
| KR101206643B1 (ko) | 2004-09-08 | 2012-11-29 | 닛토덴코 가부시키가이샤 | 점착 테이프 및 이를 이용한 영상 센서의 실장 방법 |
| JP2007194528A (ja) * | 2006-01-23 | 2007-08-02 | Smk Corp | 電子部品のリフロー実装用断熱キャップ |
| JP2009098506A (ja) * | 2007-10-18 | 2009-05-07 | Konica Minolta Opto Inc | 撮像装置の製造方法、撮像レンズの製造方法、成形型及び撮像レンズ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3748799B2 (ja) | 2006-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110324516B (zh) | 摄像模组及其感光组件和制造方法 | |
| CN105847645B (zh) | 基于一体封装工艺的摄像模组及其一体基座组件及制造方法 | |
| KR102195988B1 (ko) | 어레이 이미징 모듈 및 성형된 감광성 어셈블리, 회로 보드 어셈블리 및 전자 장치용 그 제조 방법 | |
| US6686588B1 (en) | Optical module with lens integral holder | |
| US7138695B2 (en) | Image sensor module and method for fabricating the same | |
| JP2009088510A (ja) | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール | |
| US7064424B2 (en) | Optical surface mount technology package | |
| JP2005229609A (ja) | 配線基板、これを用いた固体撮像用半導体装置及びこれを用いた固体撮像用半導体装置の製造方法。 | |
| US20060223216A1 (en) | Sensor module structure and method for fabricating the same | |
| JP2006295928A (ja) | カメラモジュール及びその作製方法 | |
| CN109461748B (zh) | 一种光学元件的封装结构及封装方法 | |
| JP2010252164A (ja) | 固体撮像装置 | |
| JP4315833B2 (ja) | 回路装置 | |
| US7302125B2 (en) | Optical device and optical apparatus | |
| JP2006081043A (ja) | 固体撮像装置およびこれを備えた電子機器 | |
| US7429783B2 (en) | Image sensor package | |
| JP2004260155A (ja) | リードレスリードフレーム電子パッケージ及びこれを組み込んだセンサモジュール | |
| JP3748799B2 (ja) | 電子部品パッケージ及びその実装方法 | |
| KR20080014448A (ko) | 카메라 모듈 패키지 | |
| JP2003304004A (ja) | 光伝送チップ及び取付構造 | |
| JP2003032557A (ja) | 固体撮像装置及びその製造方法 | |
| WO2018030261A1 (ja) | 光通信モジュール | |
| JP4453447B2 (ja) | 固体撮像素子収納パッケージ、および固体撮像素子収納パッケージの製造方法 | |
| JP2006134998A (ja) | 半導体封止パッケージ | |
| KR100764410B1 (ko) | 이미지센서 모듈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |