JP2003116279A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JP2003116279A JP2003116279A JP2001309422A JP2001309422A JP2003116279A JP 2003116279 A JP2003116279 A JP 2003116279A JP 2001309422 A JP2001309422 A JP 2001309422A JP 2001309422 A JP2001309422 A JP 2001309422A JP 2003116279 A JP2003116279 A JP 2003116279A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- voltage
- capacitor
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳＦＥＴを用いた同期整流回路の簡素化
と損失の低減化を図る。 【解決手段】 ＭＯＳＦＥＴＱ４のドレイン・ソース間
に印加される電圧ＶQ4により、ダイオードＤ６とコンデ
ンサＣ３との第１直列回路のＣ３を充電し、電圧ＶQ4が
零になったらダイオードＤ７とコンデンサＣ４との第２
直列回路により、Ｃ３に充電された電荷をＣ４に移す。
次にＱ４に電圧ＶQ4が印加されると、コンデンサＣ５に
は電圧ＶQ4とＣ３の充電電圧とが加わるため、Ｑ４の印
加電圧の倍圧に充電される。この倍圧充電電圧をＱ４の
駆動電力として用いることで、低電圧出力の整流回路に
てもＭＯＳＦＥＴを充分に駆動できるようにする。
と損失の低減化を図る。 【解決手段】 ＭＯＳＦＥＴＱ４のドレイン・ソース間
に印加される電圧ＶQ4により、ダイオードＤ６とコンデ
ンサＣ３との第１直列回路のＣ３を充電し、電圧ＶQ4が
零になったらダイオードＤ７とコンデンサＣ４との第２
直列回路により、Ｃ３に充電された電荷をＣ４に移す。
次にＱ４に電圧ＶQ4が印加されると、コンデンサＣ５に
は電圧ＶQ4とＣ３の充電電圧とが加わるため、Ｑ４の印
加電圧の倍圧に充電される。この倍圧充電電圧をＱ４の
駆動電力として用いることで、低電圧出力の整流回路に
てもＭＯＳＦＥＴを充分に駆動できるようにする。
Description
【０００１】
【発明の属する技術分野】この発明は、低電圧出力の同
期整流回路の改良、特に効率を向上させることが可能な
同期整流回路に関する。
期整流回路の改良、特に効率を向上させることが可能な
同期整流回路に関する。
【０００２】
【従来の技術】図３に同期整流回路の第１の従来例を示
す。
す。
【０００３】これは、米国特許第５，５２８，４８２号
として公知のもので、トランス１の１次巻線Ｎ１には金
属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）Ｑ１が、トランス１の２次巻線Ｎ２にはＭＯＳＦＥ
ＴＱ２，Ｑ３の直列回路が、ＭＯＳＦＥＴＱ２，Ｑ３に
はそれぞれ並列にダイオードＤ１，Ｄ２が、さらにＭＯ
ＳＦＥＴＱ２には並列にリアクトルＬ１とコンデンサＣ
ｏとの直列回路がそれぞれ接続されている。
として公知のもので、トランス１の１次巻線Ｎ１には金
属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）Ｑ１が、トランス１の２次巻線Ｎ２にはＭＯＳＦＥ
ＴＱ２，Ｑ３の直列回路が、ＭＯＳＦＥＴＱ２，Ｑ３に
はそれぞれ並列にダイオードＤ１，Ｄ２が、さらにＭＯ
ＳＦＥＴＱ２には並列にリアクトルＬ１とコンデンサＣ
ｏとの直列回路がそれぞれ接続されている。
【０００４】この回路は、ＭＯＳＦＥＴＱ１がオンして
いるときには、トランス１の１次巻線Ｎ１には実線矢印
の向きに電圧Ｖ１が、２次巻線Ｎ２には同じく実線矢印
の向きに電圧Ｖ２が印加される。また、リアクトルＬ１
に流れていた電流ｉLは、コンデンサＣｏ→ダイオード
Ｄ２→トランス２次巻線Ｎ２を介して流れる。このと
き、ＭＯＳＦＥＴＱ３のゲート・ソース間には２次巻線
電圧Ｖ２が印加され、ＭＯＳＦＥＴＱ３がオンする。Ｍ
ＯＳＦＥＴＱ２のゲート・ソース間はダイオードＤ２と
ＭＯＳＦＥＴＱ３がオンしていることにより、零電圧と
なりオフ状態となる。
いるときには、トランス１の１次巻線Ｎ１には実線矢印
の向きに電圧Ｖ１が、２次巻線Ｎ２には同じく実線矢印
の向きに電圧Ｖ２が印加される。また、リアクトルＬ１
に流れていた電流ｉLは、コンデンサＣｏ→ダイオード
Ｄ２→トランス２次巻線Ｎ２を介して流れる。このと
き、ＭＯＳＦＥＴＱ３のゲート・ソース間には２次巻線
電圧Ｖ２が印加され、ＭＯＳＦＥＴＱ３がオンする。Ｍ
ＯＳＦＥＴＱ２のゲート・ソース間はダイオードＤ２と
ＭＯＳＦＥＴＱ３がオンしていることにより、零電圧と
なりオフ状態となる。
【０００５】次に、ＭＯＳＦＥＴＱ１がオフしていると
きには、トランス１の１次巻線Ｎ１には点線矢印の向き
に電圧Ｖ１が、２次巻線Ｎ２には同じく点線矢印の向き
に電圧Ｖ２が印加される。また、リアクトルＬ１に流れ
ていた電流ｉLは、コンデンサＣｏ→ダイオードＤ１を
介して流れる。このとき、ＭＯＳＦＥＴＱ２のゲート・
ソース間には２次巻線電圧Ｖ２が印加され、ＭＯＳＦＥ
ＴＱ２がオンする。ＭＯＳＦＥＴＱ３のゲート・ソース
間はトランス２次電圧Ｖ２が逆バイアス方向に印加さ
れ、オフ状態となる。
きには、トランス１の１次巻線Ｎ１には点線矢印の向き
に電圧Ｖ１が、２次巻線Ｎ２には同じく点線矢印の向き
に電圧Ｖ２が印加される。また、リアクトルＬ１に流れ
ていた電流ｉLは、コンデンサＣｏ→ダイオードＤ１を
介して流れる。このとき、ＭＯＳＦＥＴＱ２のゲート・
ソース間には２次巻線電圧Ｖ２が印加され、ＭＯＳＦＥ
ＴＱ２がオンする。ＭＯＳＦＥＴＱ３のゲート・ソース
間はトランス２次電圧Ｖ２が逆バイアス方向に印加さ
れ、オフ状態となる。
【０００６】ダイオードは、ＰＮ接合のしきい値電圧が
あり０．５〜１Ｖ程度の順電圧であるが、ＭＯＳＦＥＴ
はユニポーラデバイスでしきい値電圧がなくオン抵抗素
子であるため、オン電圧を０．１Ｖにも低減できる。例
えば、３Ｖ出力の電源においては、１Ｖの順電圧は１Ｖ
／（３Ｖ＋１Ｖ）で２５％の効率低減となるが、これを
０．１Ｖに低減できれば０．１Ｖ／（３Ｖ＋０．１Ｖ）
で３％の効率低減となり、装置の高効率化が達成でき
る。
あり０．５〜１Ｖ程度の順電圧であるが、ＭＯＳＦＥＴ
はユニポーラデバイスでしきい値電圧がなくオン抵抗素
子であるため、オン電圧を０．１Ｖにも低減できる。例
えば、３Ｖ出力の電源においては、１Ｖの順電圧は１Ｖ
／（３Ｖ＋１Ｖ）で２５％の効率低減となるが、これを
０．１Ｖに低減できれば０．１Ｖ／（３Ｖ＋０．１Ｖ）
で３％の効率低減となり、装置の高効率化が達成でき
る。
【０００７】図４に同期整流回路の第２の従来例を示
す。
す。
【０００８】これは、特開平０８−２２３９０６号とし
て公知のもので、図３との相違はトランス１に３次巻線
Ｎ３を設け、ＭＯＳＦＥＴＱ２，Ｑ３のゲートを３次巻
線で駆動する点にある。また、ＭＯＳＦＥＴＱ２のゲー
トには抵抗Ｒ１とコンデンサＣ１のフィルタ回路とダイ
オードＤ３を、ＭＯＳＦＥＴＱ３のゲートには抵抗Ｒ２
とコンデンサＣ２のフィルタ回路とダイオードＤ４を、
それぞれ接続して構成される。
て公知のもので、図３との相違はトランス１に３次巻線
Ｎ３を設け、ＭＯＳＦＥＴＱ２，Ｑ３のゲートを３次巻
線で駆動する点にある。また、ＭＯＳＦＥＴＱ２のゲー
トには抵抗Ｒ１とコンデンサＣ１のフィルタ回路とダイ
オードＤ３を、ＭＯＳＦＥＴＱ３のゲートには抵抗Ｒ２
とコンデンサＣ２のフィルタ回路とダイオードＤ４を、
それぞれ接続して構成される。
【０００９】図4の回路で、ＭＯＳＦＥＴＱ１がオンし
ているときには、トランス１の１次巻線Ｎ１には実線矢
印の向きに電圧Ｖ１が、３次巻線Ｎ３には同じく実線矢
印の向きに電圧Ｖ３が印加される。また、リアクトルＬ
１に流れていた電流ｉLは、コンデンサＣｏ→ダイオー
ドＤ２→トランス２次巻線Ｎ２を介して流れる。このと
き、ＭＯＳＦＥＴＱ３のゲート・ソース間には３次巻線
電圧Ｖ３が印加され、ＭＯＳＦＥＴＱ３がオンする。Ｍ
ＯＳＦＥＴＱ２のゲート・ソース間はダイオードＤ３が
オンしていることにより、零電圧となりオフ状態とな
る。
ているときには、トランス１の１次巻線Ｎ１には実線矢
印の向きに電圧Ｖ１が、３次巻線Ｎ３には同じく実線矢
印の向きに電圧Ｖ３が印加される。また、リアクトルＬ
１に流れていた電流ｉLは、コンデンサＣｏ→ダイオー
ドＤ２→トランス２次巻線Ｎ２を介して流れる。このと
き、ＭＯＳＦＥＴＱ３のゲート・ソース間には３次巻線
電圧Ｖ３が印加され、ＭＯＳＦＥＴＱ３がオンする。Ｍ
ＯＳＦＥＴＱ２のゲート・ソース間はダイオードＤ３が
オンしていることにより、零電圧となりオフ状態とな
る。
【００１０】次に、ＭＯＳＦＥＴＱ１がオフしていると
きには、トランス１の１次巻線Ｎ１には点線矢印の向き
に電圧Ｖ１が、３次巻線Ｎ３には同じく点線矢印の向き
に電圧Ｖ３が印加される。また、リアクトルＬ１に流れ
ていた電流ｉLは、コンデンサＣｏ→ダイオードＤ１を
介して流れる。このとき、ＭＯＳＦＥＴＱ２のゲート・
ソース間には３次巻線電圧Ｖ３が印加され、ＭＯＳＦＥ
ＴＱ２がオンする。ＭＯＳＦＥＴＱ３のゲート・ソース
間はダイオードＤ４がオンしていることによりオフ状態
となる。
きには、トランス１の１次巻線Ｎ１には点線矢印の向き
に電圧Ｖ１が、３次巻線Ｎ３には同じく点線矢印の向き
に電圧Ｖ３が印加される。また、リアクトルＬ１に流れ
ていた電流ｉLは、コンデンサＣｏ→ダイオードＤ１を
介して流れる。このとき、ＭＯＳＦＥＴＱ２のゲート・
ソース間には３次巻線電圧Ｖ３が印加され、ＭＯＳＦＥ
ＴＱ２がオンする。ＭＯＳＦＥＴＱ３のゲート・ソース
間はダイオードＤ４がオンしていることによりオフ状態
となる。
【００１１】
【発明が解決しようとする課題】現在、ＣＰＵ（中央処
理装置）の動作電圧は１．５Ｖ〜２．５Ｖと低下してき
ており、これに伴ってＣＰＵに電力を供給する電源の出
力電圧も１．５Ｖ〜２．５Ｖと低圧になっている。一
方、電力用のＭＯＳＦＥＴのゲート電圧には５〜１０Ｖ
の電圧が必要である。これに対し、図３に示す回路では
トランス２次電圧が２〜５Ｖと低く、そのため、ＭＯＳ
ＦＥＴを充分に駆動できないという問題がある。
理装置）の動作電圧は１．５Ｖ〜２．５Ｖと低下してき
ており、これに伴ってＣＰＵに電力を供給する電源の出
力電圧も１．５Ｖ〜２．５Ｖと低圧になっている。一
方、電力用のＭＯＳＦＥＴのゲート電圧には５〜１０Ｖ
の電圧が必要である。これに対し、図３に示す回路では
トランス２次電圧が２〜５Ｖと低く、そのため、ＭＯＳ
ＦＥＴを充分に駆動できないという問題がある。
【００１２】一方、図４に示す回路ではトランスに３次
巻線が必要で、トランスが大型化するという問題があ
る。つまり、これらの装置に使用されるトランスは一般
に、巻線にプリント板を使用したプレーナトランスが使
用されるため、３次巻線を設けることはトランスの大型
化につながり、高価になるという訳である。
巻線が必要で、トランスが大型化するという問題があ
る。つまり、これらの装置に使用されるトランスは一般
に、巻線にプリント板を使用したプレーナトランスが使
用されるため、３次巻線を設けることはトランスの大型
化につながり、高価になるという訳である。
【００１３】したがって、この発明の課題は、小型かつ
安価に高効率化を実現することにある。
安価に高効率化を実現することにある。
【００１４】
【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、同期整流回路の整流素子
としてオン抵抗素子としてのＭＯＳＦＥＴを用い、ＭＯ
ＳＦＥＴのドレインとソース間には第１ダイオードと第
１コンデンサとを直列に接続した第１の直列回路を、Ｍ
ＯＳＦＥＴのドレインと第１コンデンサ間には第２ダイ
オードと第２コンデンサとを直列に接続した第２の直列
回路を、ＭＯＳＦＥＴのソースと第２コンデンサ間には
第３ダイオードと第３コンデンサとの直列回路をそれぞ
れ接続し、ＭＯＳＦＥＴに印加される電圧にて第３コン
デンサを倍圧充電することにより、第３コンデンサに充
電される電圧でＭＯＳＦＥＴを駆動可能にしたことを特
徴とする。
るため、請求項１の発明では、同期整流回路の整流素子
としてオン抵抗素子としてのＭＯＳＦＥＴを用い、ＭＯ
ＳＦＥＴのドレインとソース間には第１ダイオードと第
１コンデンサとを直列に接続した第１の直列回路を、Ｍ
ＯＳＦＥＴのドレインと第１コンデンサ間には第２ダイ
オードと第２コンデンサとを直列に接続した第２の直列
回路を、ＭＯＳＦＥＴのソースと第２コンデンサ間には
第３ダイオードと第３コンデンサとの直列回路をそれぞ
れ接続し、ＭＯＳＦＥＴに印加される電圧にて第３コン
デンサを倍圧充電することにより、第３コンデンサに充
電される電圧でＭＯＳＦＥＴを駆動可能にしたことを特
徴とする。
【００１５】上記請求項１の発明では、前記第１，第２
の直列回路を組として複数組用いてＭＯＳＦＥＴに印加
される電圧を複数倍に昇圧し、ＭＯＳＦＥＴの駆動電力
とすることができ、（請求項２の発明）、または、前記
第３コンデンサと並列にＰ型ＭＯＳＦＥＴとＮ型ＭＯＳ
ＦＥＴの直列回路と第１，第２抵抗の直列回路とをそれ
ぞれ接続するとともに、第１，第２抵抗の直列接続点を
Ｐ型ＭＯＳＦＥＴ，Ｎ型ＭＯＳＦＥＴの各ゲートに、ま
た、Ｐ型ＭＯＳＦＥＴ，Ｎ型ＭＯＳＦＥＴの各ゲートと
ＭＯＳＦＥＴのドレイン間をダイオードを介してそれぞ
れ接続し、ＭＯＳＦＥＴの電圧状態によりＭＯＳＦＥＴ
のゲートにＰ型またはＮ型ＭＯＳＦＥＴのいずれかを接
続して充，放電することができる（請求項３の発明）。
の直列回路を組として複数組用いてＭＯＳＦＥＴに印加
される電圧を複数倍に昇圧し、ＭＯＳＦＥＴの駆動電力
とすることができ、（請求項２の発明）、または、前記
第３コンデンサと並列にＰ型ＭＯＳＦＥＴとＮ型ＭＯＳ
ＦＥＴの直列回路と第１，第２抵抗の直列回路とをそれ
ぞれ接続するとともに、第１，第２抵抗の直列接続点を
Ｐ型ＭＯＳＦＥＴ，Ｎ型ＭＯＳＦＥＴの各ゲートに、ま
た、Ｐ型ＭＯＳＦＥＴ，Ｎ型ＭＯＳＦＥＴの各ゲートと
ＭＯＳＦＥＴのドレイン間をダイオードを介してそれぞ
れ接続し、ＭＯＳＦＥＴの電圧状態によりＭＯＳＦＥＴ
のゲートにＰ型またはＮ型ＭＯＳＦＥＴのいずれかを接
続して充，放電することができる（請求項３の発明）。
【００１６】すなわち、ＭＯＳＦＥＴＱ４のドレイン・
ソース間に印加される電圧は、ダイオードＤ６とコンデ
ンサＣ３との第１直列回路のコンデンサＣ３に充電され
る。ＭＯＳＦＥＴＱ４のドレイン・ソース間の電圧が零
になると、ダイオードＤ７とコンデンサＣ４との第２直
列回路により、コンデンサＣ３に充電された電圧がコン
デンサＣ４に移される。次に、ＭＯＳＦＥＴＱ４のドレ
イン・ソース間に電圧が印加されると、コンデンサＣ５
にはＭＯＳＦＥＴＱ４の電圧とコンデンサＣ４の電圧と
が加わって充電される。この電圧をＭＯＳＦＥＴＱ４の
駆動電力として利用することにより、低電圧出力の整流
回路においてもＭＯＳＦＥＴを充分駆動できるようにす
る。
ソース間に印加される電圧は、ダイオードＤ６とコンデ
ンサＣ３との第１直列回路のコンデンサＣ３に充電され
る。ＭＯＳＦＥＴＱ４のドレイン・ソース間の電圧が零
になると、ダイオードＤ７とコンデンサＣ４との第２直
列回路により、コンデンサＣ３に充電された電圧がコン
デンサＣ４に移される。次に、ＭＯＳＦＥＴＱ４のドレ
イン・ソース間に電圧が印加されると、コンデンサＣ５
にはＭＯＳＦＥＴＱ４の電圧とコンデンサＣ４の電圧と
が加わって充電される。この電圧をＭＯＳＦＥＴＱ４の
駆動電力として利用することにより、低電圧出力の整流
回路においてもＭＯＳＦＥＴを充分駆動できるようにす
る。
【００１７】
【発明の実施の形態】図１はこの発明の実施の形態を示
す回路図である。
す回路図である。
【００１８】図示のように、ＭＯＳＦＥＴＱ４とダイオ
ードＤ５の並列回路にはダイオードＤ６とコンデンサＣ
３との直列回路が、コンデンサＣ３とＭＯＳＦＥＴＱ４
のドレイン間にはダイオードＤ７とコンデンサＣ４との
直列回路が、コンデンサＣ４とＭＯＳＦＥＴＱ４のソー
ス間にはダイオードＤ８とコンデンサＣ５との直列回路
が、コンデンサＣ５にはＭＯＳＦＥＴＱ５とＱ６との直
列回路および抵抗Ｒ３とＲ４との直列回路がそれぞれ接
続され、さらに、ＭＯＳＦＥＴＱ５とＱ６との接続点に
はＭＯＳＦＥＴＱ４のゲートが、抵抗Ｒ３とＲ４との接
続点にはＭＯＳＦＥＴＱ５とＱ６の各ゲートがそれぞれ
接続され、また、ＭＯＳＦＥＴＱ５とＱ６の各ゲートと
ＭＯＳＦＥＴＱ４のドレイン間にはダイオードＤ９が接
続されて構成されている。
ードＤ５の並列回路にはダイオードＤ６とコンデンサＣ
３との直列回路が、コンデンサＣ３とＭＯＳＦＥＴＱ４
のドレイン間にはダイオードＤ７とコンデンサＣ４との
直列回路が、コンデンサＣ４とＭＯＳＦＥＴＱ４のソー
ス間にはダイオードＤ８とコンデンサＣ５との直列回路
が、コンデンサＣ５にはＭＯＳＦＥＴＱ５とＱ６との直
列回路および抵抗Ｒ３とＲ４との直列回路がそれぞれ接
続され、さらに、ＭＯＳＦＥＴＱ５とＱ６との接続点に
はＭＯＳＦＥＴＱ４のゲートが、抵抗Ｒ３とＲ４との接
続点にはＭＯＳＦＥＴＱ５とＱ６の各ゲートがそれぞれ
接続され、また、ＭＯＳＦＥＴＱ５とＱ６の各ゲートと
ＭＯＳＦＥＴＱ４のドレイン間にはダイオードＤ９が接
続されて構成されている。
【００１９】図１の回路において、ＭＯＳＦＥＴＱ４に
電圧ＶQ4が印加された場合、ダイオードＤ6を介してコ
ンデンサＣ３が電圧ＶQ4に充電される。ＭＯＳＦＥＴＱ
４の電圧ＶQ4が零になると、ダイオードＤ７，ＭＯＳＦ
ＥＴＱ４を介してコンデンサＣ４がコンデンサＣ３の電
圧で充電される。次に、ＭＯＳＦＥＴＱ４に電圧ＶQ4が
印加されると、コンデンサＣ４とＭＯＳＦＥＴＱ４のＶ
Q4電圧がダイオードＤ８を介してコンデンサＣ５に充電
される。したがって、コンデンサＣ５の電圧は電圧ＶQ4
の倍電圧となる。
電圧ＶQ4が印加された場合、ダイオードＤ6を介してコ
ンデンサＣ３が電圧ＶQ4に充電される。ＭＯＳＦＥＴＱ
４の電圧ＶQ4が零になると、ダイオードＤ７，ＭＯＳＦ
ＥＴＱ４を介してコンデンサＣ４がコンデンサＣ３の電
圧で充電される。次に、ＭＯＳＦＥＴＱ４に電圧ＶQ4が
印加されると、コンデンサＣ４とＭＯＳＦＥＴＱ４のＶ
Q4電圧がダイオードＤ８を介してコンデンサＣ５に充電
される。したがって、コンデンサＣ５の電圧は電圧ＶQ4
の倍電圧となる。
【００２０】また、ダイオードＤ５がオンするとダイオ
ードＤ９が導通し、ＭＯＳＦＥＴＱ５のソース・ゲート
間にはコンデンサＣ５の電圧が印加され、ＭＯＳＦＥＴ
Ｑ６のゲート・ソース間は零電圧になる。すると、ＭＯ
ＳＦＥＴＱ５はＰ型ＭＯＳＦＥＴであるためオンし、Ｍ
ＯＳＦＥＴＱ６はＮ型ＭＯＳＦＥＴであるためオフす
る。その結果、ＭＯＳＦＥＴＱ４のゲートにはＭＯＳＦ
ＥＴＱ５を介してコンデンサＣ５の電圧が印加され、Ｑ
４がオンする。
ードＤ９が導通し、ＭＯＳＦＥＴＱ５のソース・ゲート
間にはコンデンサＣ５の電圧が印加され、ＭＯＳＦＥＴ
Ｑ６のゲート・ソース間は零電圧になる。すると、ＭＯ
ＳＦＥＴＱ５はＰ型ＭＯＳＦＥＴであるためオンし、Ｍ
ＯＳＦＥＴＱ６はＮ型ＭＯＳＦＥＴであるためオフす
る。その結果、ＭＯＳＦＥＴＱ４のゲートにはＭＯＳＦ
ＥＴＱ５を介してコンデンサＣ５の電圧が印加され、Ｑ
４がオンする。
【００２１】ＭＯＳＦＥＴＱ４に電圧が印加されるとダ
イオードＤ９がオフし、ＭＯＳＦＥＴＱ５のソース・ゲ
ート間にはコンデンサＣ５の電圧を抵抗Ｒ３とＲ４で分
圧した電圧が印加され、ＭＯＳＦＥＴＱ６のゲート・ソ
ース間にもコンデンサＣ５の電圧を抵抗Ｒ３とＲ４で分
圧した電圧が印加される。すると、ＭＯＳＦＥＴＱ５は
Ｐ型ＭＯＳＦＥＴであるためオフし、ＭＯＳＦＥＴＱ６
はＮ型ＭＯＳＦＥＴであるためオンする。その結果、Ｍ
ＯＳＦＥＴＱ４のゲートはＭＯＳＦＥＴＱ６を介して放
電し、Ｑ４がオフする。
イオードＤ９がオフし、ＭＯＳＦＥＴＱ５のソース・ゲ
ート間にはコンデンサＣ５の電圧を抵抗Ｒ３とＲ４で分
圧した電圧が印加され、ＭＯＳＦＥＴＱ６のゲート・ソ
ース間にもコンデンサＣ５の電圧を抵抗Ｒ３とＲ４で分
圧した電圧が印加される。すると、ＭＯＳＦＥＴＱ５は
Ｐ型ＭＯＳＦＥＴであるためオフし、ＭＯＳＦＥＴＱ６
はＮ型ＭＯＳＦＥＴであるためオンする。その結果、Ｍ
ＯＳＦＥＴＱ４のゲートはＭＯＳＦＥＴＱ６を介して放
電し、Ｑ４がオフする。
【００２２】このように、図１の駆動回路では、ダイオ
ードＤ５がオンするとＭＯＳＦＥＴＱ４がオンし、ダイ
オードＤ５がオフするとＭＯＳＦＥＴＱ４がオフするの
で、ＭＯＳＦＥＴをダイオード（整流素子）と同等に用
いることができる。
ードＤ５がオンするとＭＯＳＦＥＴＱ４がオンし、ダイ
オードＤ５がオフするとＭＯＳＦＥＴＱ４がオフするの
で、ＭＯＳＦＥＴをダイオード（整流素子）と同等に用
いることができる。
【００２３】図２に上記のような駆動回路２，３をフォ
ワードコンバータに適用した場合の構成例を示す。
ワードコンバータに適用した場合の構成例を示す。
【００２４】図示のように、トランス１の１次巻線には
直列にＭＯＳＦＥＴＱ１が、トランス１の２次巻線には
ＭＯＳＦＥＴＱ２とＱ３との直列回路が、ＭＯＳＦＥＴ
Ｑ２，Ｑ３にはそれぞれ並列にダイオードＤ１と駆動回
路２，ダイオードＤ２と駆動回路３が、ＭＯＳＦＥＴＱ
２には並列にリアクトルＬ１とコンデンサＣｏとの直列
回路がそれぞれ接続されている。
直列にＭＯＳＦＥＴＱ１が、トランス１の２次巻線には
ＭＯＳＦＥＴＱ２とＱ３との直列回路が、ＭＯＳＦＥＴ
Ｑ２，Ｑ３にはそれぞれ並列にダイオードＤ１と駆動回
路２，ダイオードＤ２と駆動回路３が、ＭＯＳＦＥＴＱ
２には並列にリアクトルＬ１とコンデンサＣｏとの直列
回路がそれぞれ接続されている。
【００２５】図２の回路でも、ダイオードがオンすると
ＭＯＳＦＥＴがオンし、ダイオードがオフするとＭＯＳ
ＦＥＴがオフするため、ＭＯＳＦＥＴをダイオードと同
じように使用することができる。また、出力電圧が１．
５Ｖ〜２．５Ｖと低圧でトランス２次電圧が２〜５Ｖと
低い場合でも、ＭＯＳＦＥＴ駆動電圧は倍電圧に昇圧さ
れるため４〜１０Ｖと高い電圧で駆動することが可能で
ある。さらに、図１のダイオードＤ６とコンデンサＣ３
との直列回路、ダイオードＤ７とコンデンサＣ４との直
列回路を複数個設けることで、複数倍に昇圧することも
できる。
ＭＯＳＦＥＴがオンし、ダイオードがオフするとＭＯＳ
ＦＥＴがオフするため、ＭＯＳＦＥＴをダイオードと同
じように使用することができる。また、出力電圧が１．
５Ｖ〜２．５Ｖと低圧でトランス２次電圧が２〜５Ｖと
低い場合でも、ＭＯＳＦＥＴ駆動電圧は倍電圧に昇圧さ
れるため４〜１０Ｖと高い電圧で駆動することが可能で
ある。さらに、図１のダイオードＤ６とコンデンサＣ３
との直列回路、ダイオードＤ７とコンデンサＣ４との直
列回路を複数個設けることで、複数倍に昇圧することも
できる。
【００２６】
【発明の効果】この発明によれば、トランス２次電圧が
２〜５Ｖと低い場合でも、倍電圧の４〜１０Ｖの駆動電
圧でＭＯＳＦＥＴを駆動できるため、オン電圧を充分小
さくでき、発生損失を低減し得ると言う利点がある。
２〜５Ｖと低い場合でも、倍電圧の４〜１０Ｖの駆動電
圧でＭＯＳＦＥＴを駆動できるため、オン電圧を充分小
さくでき、発生損失を低減し得ると言う利点がある。
【００２７】また、トランスに３次巻線を巻く必要がな
いので、装置の小型化を実現することができる。さら
に、駆動回路を集積化すればダイオードと同じように２
端子素子として使用でき、回路間の配線の簡素化、組み
立て工数の低減化、装置の低価格化などが可能となる。
いので、装置の小型化を実現することができる。さら
に、駆動回路を集積化すればダイオードと同じように２
端子素子として使用でき、回路間の配線の簡素化、組み
立て工数の低減化、装置の低価格化などが可能となる。
【図１】この発明の実施の形態を示す回路図である。
【図２】この発明のフォワードコンバータへの適用例を
示す構成図である。
示す構成図である。
【図３】第１の従来例を示す回路図である。
【図４】第２の従来例を示す回路図である。
１…トランス、２，３…駆動回路、Ｑ１〜Ｑ６…金属酸
化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、
Ｄ１〜Ｄ９…ダイオード、Ｌ１…リアクトル、Ｒ１〜Ｒ
４…抵抗、Ｃｏ〜Ｃ５…コンデンサ。
化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、
Ｄ１〜Ｄ９…ダイオード、Ｌ１…リアクトル、Ｒ１〜Ｒ
４…抵抗、Ｃｏ〜Ｃ５…コンデンサ。
Claims (3)
- 【請求項１】 同期整流回路の整流素子としてオン抵抗
素子としてのＭＯＳＦＥＴを用い、ＭＯＳＦＥＴのドレ
インとソース間には第１ダイオードと第１コンデンサと
を直列に接続した第１の直列回路を、ＭＯＳＦＥＴのド
レインと第１コンデンサ間には第２ダイオードと第２コ
ンデンサとを直列に接続した第２の直列回路を、ＭＯＳ
ＦＥＴのソースと第２コンデンサ間には第３ダイオード
と第３コンデンサとの直列回路をそれぞれ接続し、ＭＯ
ＳＦＥＴに印加される電圧にて第３コンデンサを倍圧充
電することにより、第３コンデンサに充電される電圧で
ＭＯＳＦＥＴを駆動可能にしたことを特徴とする同期整
流回路。 - 【請求項２】 前記第１，第２の直列回路を組として複
数組用いてＭＯＳＦＥＴに印加される電圧を複数倍に昇
圧し、ＭＯＳＦＥＴの駆動電力とすることを特徴とする
請求項１に記載の同期整流回路。 - 【請求項３】 前記第３コンデンサと並列にＰ型ＭＯＳ
ＦＥＴとＮ型ＭＯＳＦＥＴの直列回路と第１，第２抵抗
の直列回路とをそれぞれ接続するとともに、第１，第２
抵抗の直列接続点をＰ型ＭＯＳＦＥＴ，Ｎ型ＭＯＳＦＥ
Ｔの各ゲートに、また、Ｐ型ＭＯＳＦＥＴ，Ｎ型ＭＯＳ
ＦＥＴの各ゲートとＭＯＳＦＥＴのドレイン間をダイオ
ードを介してそれぞれ接続し、ＭＯＳＦＥＴの電圧状態
によりＭＯＳＦＥＴのゲートにＰ型またはＮ型ＭＯＳＦ
ＥＴのいずれかを接続して充，放電することを特徴とす
る請求項１に記載の同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309422A JP3818435B2 (ja) | 2001-10-05 | 2001-10-05 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309422A JP3818435B2 (ja) | 2001-10-05 | 2001-10-05 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003116279A true JP2003116279A (ja) | 2003-04-18 |
| JP3818435B2 JP3818435B2 (ja) | 2006-09-06 |
Family
ID=19128577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001309422A Expired - Fee Related JP3818435B2 (ja) | 2001-10-05 | 2001-10-05 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3818435B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193283A (ja) * | 2007-02-02 | 2008-08-21 | Mitsubishi Electric Corp | 整流装置 |
| JP2008295283A (ja) * | 2007-04-27 | 2008-12-04 | Mitsubishi Electric Corp | 整流装置 |
| JP2009232544A (ja) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | 整流装置 |
| US7768801B2 (en) | 2004-12-08 | 2010-08-03 | Sanken Electric Co., Ltd. | Current resonant DC-DC converter of multi-output type |
| JP2018064453A (ja) * | 2014-09-10 | 2018-04-19 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 整流装置と整流器構成 |
| JP2021096980A (ja) * | 2019-12-18 | 2021-06-24 | 三菱電機株式会社 | 点灯装置および照明器具 |
-
2001
- 2001-10-05 JP JP2001309422A patent/JP3818435B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768801B2 (en) | 2004-12-08 | 2010-08-03 | Sanken Electric Co., Ltd. | Current resonant DC-DC converter of multi-output type |
| JP2008193283A (ja) * | 2007-02-02 | 2008-08-21 | Mitsubishi Electric Corp | 整流装置 |
| JP2008295283A (ja) * | 2007-04-27 | 2008-12-04 | Mitsubishi Electric Corp | 整流装置 |
| JP2009232544A (ja) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | 整流装置 |
| JP2018064453A (ja) * | 2014-09-10 | 2018-04-19 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 整流装置と整流器構成 |
| US10291108B2 (en) | 2014-09-10 | 2019-05-14 | Infineon Technologies Ag | Rectifying devices and rectifier arrangements |
| JP2021096980A (ja) * | 2019-12-18 | 2021-06-24 | 三菱電機株式会社 | 点灯装置および照明器具 |
| JP7380174B2 (ja) | 2019-12-18 | 2023-11-15 | 三菱電機株式会社 | 点灯装置および照明器具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3818435B2 (ja) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9966871B2 (en) | Rectification device, alternator, and power conversion device | |
| JP5354625B2 (ja) | 半導体装置 | |
| US7911192B2 (en) | High voltage power regulation using two power switches with low voltage transistors | |
| JP2006314154A (ja) | 電力変換器 | |
| JP2004519991A (ja) | 同期整流器 | |
| JP2009272415A (ja) | 半導体装置 | |
| JP3818435B2 (ja) | 同期整流回路 | |
| US8274269B2 (en) | Switching circuit and small-size high-efficiency DC-DC converter for portable devices including the same | |
| JP2010187463A (ja) | チャージポンプ回路および電源切換え装置 | |
| JPS6322149B2 (ja) | ||
| US20070211500A1 (en) | DC-DC converter with direct driven synchronous rectifier | |
| JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
| JP4470616B2 (ja) | 双方向スイッチの駆動電源回路 | |
| JP3262614B2 (ja) | 半導体回路 | |
| JP5149023B2 (ja) | スイッチング電源回路 | |
| JPH08251925A (ja) | 全波整流回路 | |
| JPH0974742A (ja) | スイッチング電源回路 | |
| JPS63314165A (ja) | 負荷駆動装置 | |
| RU2148292C1 (ru) | Преобразователь постоянного напряжения в постоянное | |
| JP2000166243A (ja) | 高速ターンオフ同期整流回路及びｄｃ−ｄｃコンバータ | |
| JPH0720090U (ja) | Ｄｃ−ｄｃコンバータの同期整流回路 | |
| JPS58175972A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| CN115483829A (zh) | 一种降压型直流对直流转换器 | |
| JPH01107656A (ja) | スイツチング電源回路装置 | |
| JPH08317656A (ja) | 整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |